JP3796072B2 - 透過型液晶表示装置 - Google Patents
透過型液晶表示装置 Download PDFInfo
- Publication number
- JP3796072B2 JP3796072B2 JP22105599A JP22105599A JP3796072B2 JP 3796072 B2 JP3796072 B2 JP 3796072B2 JP 22105599 A JP22105599 A JP 22105599A JP 22105599 A JP22105599 A JP 22105599A JP 3796072 B2 JP3796072 B2 JP 3796072B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- region
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、透過型液晶表示装置に関する。
【０００２】
【従来の技術】
従来より、透過型液晶表示装置の高精細化に伴い、スイッチング素子である薄膜トランジスタの光電流による誤動作および半導体層でのもれ光によるコントラスト低下を防ぐために、開口率を損なうことなく効果的に遮光する様々な構造のが提案されている。
【０００３】
典型的な透過型液晶表示装置として、図８に示すものがある(特開平９−４３６３９号公報)。この透過型液晶表示装置は、図８に示すように、所定の間隙を介して互いに接合された透明の駆動基板１０１と対向基板１２１からなり、この間隙に液晶１２０を保持している。上記対向基板１２は、入射側に位置し、透光性基板１０１側に対向電極１２２を設けている。また、上記駆動基板１００は、出射側に位置し、画素電極１１５とスイッチング素子１０３を構成単位とする画素の集合と、個々の画素の非開口部を入射側から遮光するブラックマトリクスを有する。上記ブラックマトリクスは、マスク遮光パターン１０９,パット遮光パターン１１０の２層からなり、パターン化されて互いに重なり合い相補的に入射光を遮蔽する。例えば、上層がチタニウム(Ｔi)で下層がアルミニウム(Ａl)を用いる。上記駆動基板１００は、上層,中層および下層部に分かれており、上層部は画素電極１１５を含み、下層部は，個々の画素電極１１５を駆動するスイッチング素子１０３、スイッチング素子１０３の行を走査するゲート配線(図示せず)および各列のスイッチング素子１０３の列に所定の画像信号を供給する信号配線(図示せず)とを含んでいる。上記スイッチング素子１０３は、多結晶シリコン等からなる半導体薄膜１０２を活性層とする薄膜トランジスタ(以下、ＴＦＴという)で構成され、その上にはゲート絶縁膜１０４を介してゲート電極１０５が形成されている。上記ゲート電極１０５はゲート配線に連続している。また、上記スイッチング素子１０３であるＴＦＴは、ゲート電極１０３の両側にソース領域,ドレイン領域を備えている。上記半導体薄膜１０２のソース領域側には一方の引き出し電極１０９を接続しており、その引き出し電極１０９は信号配線(図示せず)に連続している。また、上記半導体薄膜１０２のドレイン領域側には、他方の引き出し電極１１０を接続している。さらに、上記半導体薄膜１０２には、補助容量も形成されている。この補助容量は、半導体薄膜１０２を一方の電極とし、絶縁膜１０６を介して補助容量配線１０７を他方の電極としている。上記ゲート電極１０５、ゲート配線、補助容量配線１０７は同一層からなり、第１層間絶縁膜１０８により、引き出し電極１０９,１１０から絶縁されている。そして、中層部には２分割された遮光パターン１１２,１１３があり、一方の遮光パターン１１２は、画素の行方向に沿って連続的にパターニングされ、少なくとも部分的にスイッチング素子１０３を遮光し、第２層間絶縁膜１１１および平坦化膜１１４により上下に挟持され、下層部、上層部から絶縁されている。他方の遮光パターン１１３は、画素毎に離散的にパターニングされ、対応する画素電極１１５とスイッチング素子１０３との間のコンタクトを介在してその電気的接続および遮光を図り、画素電極１１５と引き出し電極１１０との間に介在し、両者の電気的接続を良好にしている。上記引き出し電極１１０は、信号配線と同一層で形成され、半導体薄膜１０２のドレイン領域に電気的に接続している。
【０００４】
【発明が解決しようとする課題】
ところで、上記透過型液晶表示装置では、ゲート配線、ゲート電極１０５、補助容量配線１０７、信号配線、引き出し電極１１２,１１３は、金属やシリサイドを用いれば遮光の必要はなくなるが、半導体薄膜１０２で形成されるＴＦＴの半導体層は、光を透過させるため完全に遮光する必要がある。このため、上記遮光パターン１１２,１１３で下層の遮光すべき領域を完全に遮蔽するには、パターニング工程におけるアライメントや線幅バラツキを考慮して、遮光すべき領域(ＴＦＴの半導体層)より外側にはみ出して形成する必要がある。このはみ出し領域の面積分、開口率が低下するため、液晶表示装置としての明るさが低下するという問題がある。
【０００５】
また、遮光パターンの成膜工程が必要なため、工程が長くなると共に構造が複雑になることから、歩留り低下やコストアップの要因になるという問題がある。具体的には、層間絶縁膜,遮光パターンおよびコンタクトホール形成工程を必要とする。
【０００６】
また、図９は従来の他の透過型液晶表示装置の要部の断面図を示しており、透光性基板２０１上に、下層絶縁膜２０３,ＴＦＴ２０４,第１層間絶縁膜２０５,ゲート電極２０６,補助容量配線２０７,信号配線２０８,第２層間絶縁膜２０９および画素電極２１０を順次形成している。上記透過型液晶表示装置は、図９の上方から光が入射して下方に出射するが、出射側の光学系からの反射光Ｒ1がＴＦＴ２０４に入射したり、透過光が透光性基板２０１の下面で反射した反射光Ｒ2がＴＦＴ２０４に入射したりする。このため、高精細化に伴い画素を微細化するに従って、上記反射光Ｒ1,Ｒ2がＴＦＴに入射して、ＴＦＴのオフ時に光リーク電流が生じるという問題がある。
【０００７】
そこで、この発明の目的は、開口率を損なうことなく効果的に遮光でき、簡素な構成で、工程が短く、高歩留りでかつ低コストに製造できると共に、裏面反射光を遮蔽できる高精細化に対応可能な透過型液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、この発明の透過型液晶表示装置は、透光性基板上に、ゲート配線と、上記ゲート配線に直交する信号配線と、上記ゲート配線に略平行で上記信号配線に直交する補助容量配線と、上記信号配線にソース領域またはドレイン領域のいずれか一方が接続されたＴＦＴと、上記ＴＦＴのソース領域またはドレイン領域のいずれか他方が引き出し電極を介して接続された画素電極とが形成された液晶表示装置において、上記信号配線,ゲート配線,補助容量配線および引き出し電極は遮光材料からなり、上記信号配線,ゲート配線,補助容量配線および引き出し電極の下側に絶縁膜を介して上記画素電極毎に半導体薄膜を形成し、上記信号配線の下側かつ上記ゲート配線の下側の上記半導体薄膜の領域を上記ＴＦＴのチャネル領域とし、上記信号配線の下側かつ上記チャネル領域の両側の上記半導体薄膜の領域を上記ＴＦＴのソース領域,ドレイン領域とし、上記補助容量配線の下側の上記半導体薄膜の領域を補助容量電極領域とし、上記画素電極と上記信号配線との間および上記画素電極と上記ゲート配線との間に光が透過する隙間がないように、上記画素電極の縁部が上記信号配線および上記ゲート配線に重なり合っており、上記信号配線 , ゲート配線 , 補助容量配線および引き出し電極のからの上記半導体薄膜のはみ出し領域の面積は、光が透過する開口部の全面積に対する比が夫々０．１以下であることを特徴としている。
【０００９】
上記構成の透過型液晶表示装置によれば、上記ゲート配線,信号配線,補助容量配線および引き出し電極を遮光材料で形成し、上記信号配線の下側かつゲート配線の下側の半導体薄膜の領域をＴＦＴのチャネル領域とし、信号配線の下側かつチャネル領域の両側の半導体薄膜の領域をＴＦＴのソース領域,ドレイン領域とすることによって、ＴＦＴを入射光から遮蔽する。また、上記補助容量配線の下側の半導体薄膜の領域を補助容量電極領域と補助容量配線との間の上記絶縁膜を誘電体膜として、補助容量電極領域と補助容量配線および絶縁膜により補助容量を形成する。このように、遮光材料からなるゲート配線,信号配線,補助容量配線および引き出し電極を遮光膜として用いて、簡素な構成で開口率を損なうことなく効果的に遮光できると共に、遮光膜を別に形成する工程がなくなり、高歩留りでかつ低コストに製造可能な透過型液晶表示装置を実現できる。
【００１０】
また、上記半導体薄膜が完全に覆われるのが望ましいが、光が透過する開口部に上記半導体薄膜がはみ出す場合でも、上記半導体薄膜のはみ出し領域が開口部の全面積の１０％以下の面積であれば、人間の目にははみだしているかどうかを区別することはできない。
【００１１】
また、一実施形態の透過型液晶表示装置は、上記半導体薄膜の少なくとも上記ＴＦＴのチャネル領域を含む領域を覆うように、上記半導体薄膜の下側かつ上記透光性基板上に形成された下層遮光膜を有することを特徴とする。
【００１２】
上記実施形態の透過型液晶表示装置によれば、上記半導体薄膜の少なくとも上記ＴＦＴのチャネル領域,ソース領域およびドレイン領域の下層に絶縁膜を介して遮光膜を形成することで、裏面反射光を遮蔽する。
【００１３】
また、一実施形態の透過型液晶表示装置は、上記ゲート配線と上記補助容量配線との間の領域を含む領域を覆うように、上記透光性基板上に形成された下層遮光膜を有することを特徴とする。
【００１４】
上記実施形態の透過型液晶表示装置によれば、上記下層遮光膜によってゲート配線と補助容量配線との間を遮光する。
【００１５】
また、一実施形態の透過型液晶表示装置は、請求項１乃至４のいずれか１つに記載の透過型液晶表示装置において、上記半導体薄膜の上記ソース領域または上記ドレイン領域の一方を上記信号配線と接続する第１コンタクトホールと、上記半導体薄膜の上記ソース領域または上記ドレイン領域の他方を上記引き出し電極と接続する第２コンタクトホールと、上記引き出し電極と上記画素電極とを接続する第３コンタクトホールとを有し、上記信号配線は、上記第１コンタクトホールと、上記半導体薄膜のソース領域,チャネル領域,ドレイン領域および補助容量電極領域と、上記第２コンタクトホールと、上記引き出し電極と、上記第３コンタクトホールとを介して、上記画素電極に電気的に接続されることを特徴とする。
【００１６】
上記実施形態の透過型液晶表示装置によれば、上記ＴＦＴをオンすると、上記信号配線の電位が、上記第１コンタクトホールと、上記半導体薄膜のソース領域,チャネル領域,ドレイン領域および補助容量電極領域と、上記第２コンタクトホールと、上記引き出し電極と、上記第３コンタクトホールとを介して、上記画素電極に印加される。そうして、上記画素電極と対向電極(対向基板側)とで液晶を挟んで保持することにより形成される容量に画素電極の電位が保持されると共に、上記補助容量配線と半導体薄膜の補助容量電極領域との間に誘電体膜として絶縁膜を挟んで形成された補助容量に画素電極の電位が保持される。
【００１７】
また、一実施形態の透過型液晶表示装置は、上記ゲート配線および上記補助容量配線が同一材料であることを特徴とする。
【００１８】
上記実施形態の透過型液晶表示装置によれば、上記ゲート配線および補助容量配線を同一材料とすることにより、ゲート配線および補助容量配線を同一層に同一工程で形成できる簡素な構成が得られる。
【００１９】
また、一実施形態の透過型液晶表示装置は、上記信号配線と上記引き出し電極が同一材料であることを特徴とする。
【００２０】
上記実施形態の透過型液晶表示装置によれば、上記信号配線および引き出し電極を同一材料とすることにより、信号配線および引き出し電極を同一層に同一工程で形成できる簡素な構成が得られる。
【００２１】
また、一実施形態の透過型液晶表示装置は、上記引き出し電極は主成分がＡlの薄膜であって、上記引き出し電極上に、Ｉr,Ｒu,Ｃr,Ｃo,Ｔa,Ｔi,Ｗ,Ｍo,ＴiＷ合金,ＷＮおよびＴiＮ夫々からなる層、および、Ｉr,Ｃr,Ｃo,Ｔa,Ｔi,ＷおよびＭo夫々からなるシリサイド層のうちの少なくとも１つの層を積層したことを特徴とする。
【００２２】
上記実施形態の透過型液晶表示装置によれば、上記引き出し電極に主成分をＡlとする薄膜を用いる場合、Ａlを主成分とする上記引き出し電極上に、Ｉr,Ｒu,Ｃr,Ｃo,Ｔa,Ｔi,Ｗ,Ｍo,ＴiＷ合金,ＷＮおよびＴiＮ夫々からなる層、および、Ｉr,Ｃr,Ｃo,Ｔa,Ｔi,ＷおよびＭo夫々からなるシリサイド層のうちの少なくとも１つの層を積層することによって、例えばＩＴＯのような透明な酸化物からなる画素電極と引き出し電極とを直接接続しないので、引き出し電極と画素電極との界面にＡl酸化物が形成されるようなことがなく、引き出し電極と画素電極との良好な電気的接続が得られる。
【００２３】
【発明の実施の形態】
以下、この発明の透過型液晶表示装置を図示の実施の形態により詳細に説明する。
【００２４】
（第１実施形態）
図１はこの発明の第１実施形態の透過型液晶表示装置の模式的な要部平面図である。この透過型液晶表示装置は、図１に示すように、透光性基板１上に、互いに略平行に配置された複数のゲート配線４(図１では１つのみを示す)と、上記各ゲート配線４に直交するように互いに略平行に配置された複数の信号配線７と、上記各ゲート配線４の間に各ゲート配線４と略平行に配置された複数の補助容量配線５(図１では１つのみを示す)と、上記各信号配線７にソース領域２bが接続された複数のＴＦＴ１０(図１では１つのみを示す)と、上記各ＴＦＴ１０のドレイン領域２cが引き出し電極１７を介して接続された複数の画素電極１９とを形成している。また、上記補助容量配線５は、信号配線７に沿って図１中下方に延びる領域５aを有している。
【００２５】
また、上記信号配線７,ゲート配線４,補助容量配線５および引き出し電極１７は遮光材料からなり、信号配線７,ゲート配線４,補助容量配線５および引き出し電極１７下側かつ透光性基板１上に、半導体薄膜としての複数の多結晶シリコン膜２(図１では１つのみを示す)を画素毎に夫々形成している。そして、上記信号配線７の下側かつゲート配線４の下側の多結晶シリコン膜２の領域をＴＦＴ１０のチャネル領域２aとし、上記多結晶シリコン膜２のチャネル領域の両側を上記ＴＦＴ１０のソース領域２b,ドレイン領域２cとしている。また、上記補助容量配線５の下側の多結晶シリコン膜２の領域を補助容量電極領域２dとしている。上記多結晶シリコン膜２のチャネル領域２a,ソース領域２bおよびドレイン領域２cは、信号配線７とゲート配線４により遮光され、多結晶シリコン膜２の補助容量電極領域２dは、補助容量配線５と信号配線７により遮光される。
【００２６】
また、上記信号配線７とソース領域２bとを第１コンタクトホール１１を介して接続し、ドレイン領域２cに連なる補助容量電極領域２dと引き出し電極１７と第２コンタクトホール１２を介して接続し、画素電極１９と引き出し電極１７を第３コンタクトホール１３を介して接続している。
【００２７】
また、図２(a)〜(d)は図１のII−II線から見た断面により製造工程を示し、図３(a)〜(d)は図１のIII−III線から見た断面により製造工程を示している。以下、図２,図３に従って上記透過型液晶表示装置の製造方法を説明する。
【００２８】
まず、図２(a),図３(a)に示すように、ガラスまたは石英からなる透光性基板１上に、減圧ＣＶＤ法により７５ｎｍ程度非晶質シリコンを堆積する。そして、Ｎ2雰囲気中で６００℃,２４時間の加熱処理を施して結晶化し、多結晶シリコンとした後、アイランド状にパターニングして多結晶シリコン膜２を形成する。
【００２９】
次に、図２(b),図３(b)に示すように、レジストパターンをマスクとして、多結晶シリコン膜２上の補助容量電極領域２dにリンをイオン注入する。次に、減圧ＣＶＤ法により８０ｎｍ程度のＳiＯ2を成膜して、ゲート絶縁膜３を形成する。次に、上記ゲート絶縁膜３上にゲート配線４(ゲート電極部４Ａを含む)と、補助容量配線５(補助容量電極部５Ａを含む)とを同時に形成する。上記ゲート配線４,補助容量配線５は、不純物をドーピングした１５０ｎｍ程度の多結晶シリコン膜と、その多結晶シリコン膜上に１５０ｎｍ程度のＷＳi層とを積層したものを用いる。なお、ＷＳi／多結晶シリコンの積層構造の代わりに、Ｃr,Ｗ,Ｍo,ＴaおよびＴi等の金属膜、またはその金属のシリサイド膜、またはこれらの金属膜やシリサイド膜の下に多結晶シリコンを有する積層構造(いわゆるポリサイド)を用いてもよい。また、後述の不純物活性化アニールを低温またはレーザー等を用いて局所的に行う場合は、Ａlを主成分(ＡlＳi,ＡlＣuまたはＡlＳiＣu等)としたものを使用することができる。
【００３０】
次に、図２(c),図３(c)に示すように、多結晶シリコン膜２のソース領域２b,ドレイン領域２cにリンをイオン注入する。次に、常圧ＣＶＤ法により６００ｎｍ程度のＢＰＳＧ(ホウ素・リン・シリケート・ガラス)を堆積して、第１の層間絶縁膜６を形成する。そして、イオン注入した不純物の活性化のための加熱処理(９５０℃、３０分間)の後、多結晶シリコン膜２に達するコンタクトホール１１,１２を夫々形成する。次に、スパッタリング法で１５０ｎｍ／４００ｎｍのＴiＮ／Ａlを堆積した後パターニングして、信号配線１１,引き出し電極１７を形成する。ここで信号配線１１,引き出し電極１７は、Ａlを主成分とするもので、ＡlＳi,ＡlＣuおよびＡlＳiＣu等である。Ａlの代わりに、遮光可能なＣu,Ｃr,Ｗ,Ｍo,ＴaおよびＴi等の金属膜、またはその金属のシリサイド膜、またはこれら金属膜,シリサイド膜の下層に多結晶シリコンを積層したものでもよい。また、ＩＴＯ(画素電極１９)とＡl(引き出し電極１７)と間のバリアメタル１８(Ａlとの積層)としては、Ｉr,Ｒu,Ｃr,Ｃo,Ｔa,Ｔi,Ｗ,Ｍo,ＴiＷ合金,ＷＮおよびＴiＮ夫々からなる層、および、Ｉr,Ｃr,Ｃo,Ｔa,Ｔi,ＷおよびＭo夫々からなるシリサイド層のうち少なくとも１つ層を積層したものでもよい。その上に、プラズマＣＶＤ法により６００ｎｍ程度のＳiＯ2を成膜して、第２層間絶縁膜９を形成する。そして、上記第２層間絶縁膜９に引き出し電極１７に達するコンタクトホール１３を開口する。次に、スパッタリング法により１５０ｎｍのＩＴＯを堆積した後、パターニングして、画素電極１９を形成する。
【００３１】
このように、遮光材料で形成されたゲート配線４,信号配線７,補助容量配線５および引き出し電極１７を遮光膜に用いて、簡素な構成で開口率を損なうことなく効果的に遮光することができる。また、遮光膜を別に形成する工程がなくなり、工程を簡素化できるので、高歩留りでかつ低コストに透過型液晶表示装置を製造することができる。
【００３２】
また、上記ＴＦＴ１０をオンすると、信号配線７の電位が、第１コンタクトホール１１と、半導体薄膜２のソース領域２a,チャネル領域２b,ドレイン領域２cおよび補助容量電極領域２dと、上記第２コンタクトホール１２と、引き出し電極１７と、第３コンタクトホール１３とを介して、画素電極１９に印加され、画素電極１９と図示しない対向電極(対向基板側)とで液晶を挟んで保持することにより形成された容量に画素電極１９の電位が保持されると共に、補助容量配線５と半導体薄膜２の補助容量電極領域２dとの間に誘電体膜としてゲート絶縁膜３を挟んで形成された補助容量に画素電極１９の電位が保持される。
【００３３】
また、上記ゲート配線４および補助容量配線５を同一材料とすることにより、ゲート配線４および補助容量配線５を同一層に同一工程で形成できる簡素な構成が得られる。
【００３４】
また、上記信号配線７および引き出し電極１７を同一材料とすることにより、信号配線７および引き出し電極１７を同一層に同一工程で形成できる簡素な構成が得られる。
【００３５】
また、上記Ａlを主成分とする引き出し電極１７上に、Ｉr,Ｒu,Ｃr,Ｃo,Ｔa,Ｔi,Ｗ,Ｍo,ＴiＷ合金,ＷＮおよびＴiＮ夫々からなる層、および、Ｉr,Ｃr,Ｃo,Ｔa,Ｔi,ＷおよびＭo夫々からなるシリサイド層のうちの少なくとも１つの層を積層することによって、引き出し電極１７がＩＴＯからなる画素電極１９と直接接続しないので、引き出し電極１７と画素電極１９との界面にＡl酸化物が形成されるようなことがなく、引き出し電極１７と画素電極１９との良好な電気的接続が得られる。
【００３６】
（第２実施形態）
図４はこの発明の第２実施形態の透過型液晶表示装置の模式的な要部平面図である。この透過型液晶表示装置は、図４に示すように、透光性基板１上に、互いに略平行に配置された複数のゲート配線３６(図４では１つのみを示す)と、上記各ゲート配線３６に直交するように互いに略平行に配置された複数の信号配線３９と、上記各ゲート配線３６の間に各ゲート配線３６と略平行に配置された複数の補助容量配線３７(図４では１つのみを示す)と、上記各信号配線３９にソース領域３４bが接続された複数のＴＦＴ３０(図４では１つのみを示す)と、上記各ＴＦＴ３０のドレイン領域３４cが引き出し電極４９を介して接続された複数の画素電極５９とを形成している。また、上記補助容量配線３７は、信号配線３９に沿って図４中下方に延びる領域３７aを有している。
【００３７】
また、上記信号配線３９,ゲート配線３６,補助容量配線３７および引き出し電極４９は遮光材料からなり、信号配線３９,ゲート配線３６,補助容量配線３７および引き出し電極４９下側かつ透光性基板３１上に、半導体薄膜としての複数の多結晶シリコン膜３４(図４では１つのみを示す)を画素毎に夫々形成している。そして、上記信号配線３９の下側かつゲート配線３６の下側の多結晶シリコン膜３４の領域をＴＦＴ３０のチャネル領域３４aとし、多結晶シリコン膜３４のチャネル領域の両側をＴＦＴ３０のソース領域３４b,ドレイン領域３４cとしている。上記補助容量配線３７の下側の多結晶シリコン膜３４の領域を補助容量電極領域３４dとしている。上記多結晶シリコン膜３４のチャネル領域３４a,ソース領域３４bおよびドレイン領域３４cは、信号配線３９とゲート配線３６により遮光され、多結晶シリコン膜３４の補助容量電極領域３４dは、補助容量配線３７と信号配線３９により遮光される。
【００３８】
また、上記信号配線３９とソース領域３４bとを第１コンタクトホール５１を介して接続し、ドレイン領域３４cに連なる補助容量電極領域３４dと引き出し電極４９と第２コンタクトホール５２を介して接続し、画素電極５９と引き出し電極４９を第３コンタクトホール５３を介して接続している。そして、上記各ＴＦＴ３０の下側の領域およびゲート配線３６と補助容量配線３７との間の下側領域を含む下層遮光膜３２を形成している。
【００３９】
また、図５(a)〜(c)は図１のＶ−Ｖ線から見た断面により製造工程を示し、図６(a)〜(c)は図１のＶI−ＶI線から見た断面により製造工程を示している。以下、図２,図３に従って上記透過型液晶表示装置の製造方法を説明する。なお、この透過型液晶表示装置の製造方法は、下層遮光膜３２,絶縁膜３３を除いて第１実施形態の製造方法と同様である。
【００４０】
まず、図５(a),図６(a)に示すように、ガラスまたは石英からなる透光性基板３１上に、減圧ＣＶＤ法により１００ｎｍ程度の多結晶シリコン膜を形成し、続いて１００ｎｍ程度のＷＳiを堆積した後、パターニングして下層遮光膜３２を形成する。この第２実施形態では、下層遮光膜３２に多結晶シリコン膜とＷＳiの積層構造としたが、Ｃr,Ｗ,Ｍo,ＴaおよびＴi等の金属膜、またはその金属のシリサイド膜、またはこれら金属膜,シリサイド膜の下に多結晶シリコンの積層構造(いわゆるポリサイド)を用いてもよい。
【００４１】
次に、図５(b),図６(b)に示すように、下層遮光膜３２が形成された透光性基板３１上の全面に減圧ＣＶＤ法で５００ｎｍ程度のＳiＯ2を堆積させて、絶縁膜３３を形成する。
【００４２】
次に、図５(b),図６(b)に示すように、絶縁膜３３上に、減圧ＣＶＤ法により７５ｎｍ程度非晶質シリコンを堆積する。そして、Ｎ2雰囲気中で６００℃,２４時間の加熱処理を施して結晶化し、多結晶シリコンとした後、アイランド状にパターニングして多結晶シリコン膜３４を形成する。
【００４３】
次に、図５(c),図６(c)に示すように、レジストパターンをマスクとして、多結晶シリコン膜３４上の補助容量電極領域３４dにリンをイオン注入する。次に、減圧ＣＶＤ法により８０ｎｍ程度のＳiＯ2を成膜して、ゲート絶縁膜３５を形成する。次に、上記ゲート絶縁膜３５上にゲート配線３６(ゲート電極部３６Ａを含む)と、補助容量配線３７(補助容量電極部３７Ａを含む)とを同時に形成する。上記ゲート配線３６,補助容量配線３７は、不純物をドーピングした１５０ｎｍ程度の多結晶シリコン膜と、その多結晶シリコン膜上に１５０ｎｍ程度のＷＳi層とを積層したものを用いる。なお、ＷＳi／多結晶シリコンの積層構造の代わりに、Ｃr,Ｗ,Ｍo,ＴaおよびＴi等の金属膜、またはその金属のシリサイド膜、またはこれらの金属膜やシリサイド膜の下に多結晶シリコンを有する積層構造(いわゆるポリサイド)を用いてもよい。また、後述の不純物活性化アニールを低温またはレーザー等を用いて局所的に行う場合は、Ａlを主成分(ＡlＳi,ＡlＣuまたはＡlＳiＣu等)としたものを使用することができる。
【００４４】
次に、多結晶シリコン膜３４のソース領域３４b,ドレイン領域３４cにリンをイオン注入する。次に、常圧ＣＶＤ法により６００ｎｍ程度のＢＰＳＧ(ホウ素・リン・シリケート・ガラス)を堆積して、第１の層間絶縁膜３８を形成する。そして、イオン注入した不純物の活性化のための加熱処理(９５０℃、３０分間)の後、多結晶シリコン膜２に達するコンタクトホール５１,５２を夫々形成する。次に、スパッタリング法で１５０ｎｍ／４００ｎｍのＴiＮ／Ａlを堆積した後パターニングして、信号配線５１,引き出し電極４９を形成する。ここで信号配線５１,引き出し電極４９は、Ａlを主成分とするもので、ＡlＳi,ＡlＣuおよびＡlＳiＣu等である。Ａlの代わりに、遮光可能なＣu,Ｃr,Ｗ,Ｍo,ＴaおよびＴi等の金属膜、またはその金属のシリサイド膜、またはこれら金属膜,シリサイド膜の下層に多結晶シリコンを積層したものでもよい。また、ＩＴＯ(画素電極５９)とＡl(引き出し電極４９)と間のバリアメタル５０(Ａlとの積層)としては、Ｉr,Ｒu,Ｃr,Ｃo,Ｔa,Ｔi,Ｗ,Ｍo,ＴiＷ合金,ＷＮおよびＴiＮ夫々からなる層、および、Ｉr,Ｃr,Ｃo,Ｔa,Ｔi,ＷおよびＭo夫々からなるシリサイド層のうち少なくとも１つ層を積層したものでもよい。その上に、プラズマＣＶＤ法により６００ｎｍ程度のＳiＯ2を成膜して、第２層間絶縁膜４１を形成する。そして、上記第２層間絶縁膜４１に引き出し電極４９に達するコンタクトホール５３を開口する。次に、スパッタリング法により１５０ｎｍのＩＴＯを堆積した後、パターニングして、画素電極５９を形成する。
【００４５】
この第２実施形態の透過型液晶表示装置は、第１実施形態の透過型液晶表示装置と同様の効果を有すると共に、半導体薄膜２のＴＦＴ１０のチャネル領域３４a,ソース領域３４bおよびドレイン領域３４cの下層に絶縁膜３３を介して下層遮光膜３２を形成することによって、裏面反射光を遮蔽できる高精細化に対応可能な液晶表示装置を実現することができる。
【００４６】
上記第１,第２実施形態では、半導体薄膜２(３４)を信号配線７(３９),ゲート配線４(３６),補助容量配線５(３７)および引き出し電極１７(４９)により完全に覆ったが、信号配線,ゲート配線,補助容量配線および引き出し電極のからの半導体薄膜のはみ出し領域の面積は、光が透過する開口部の全面積に対する比が０．１以下であってもよい。この場合、人間の目には、半導体薄膜がはみだしているかどうかを区別することはできない。
【００４７】
また、例えば図７に示すように、信号配線６１とゲート配線６２とで囲まれた開口部６３の領域を一辺Ａの正方形(面積Ｓ＝Ａ2)と仮定し、４辺のうち２辺で幅Ｗの半導体薄膜のはみ出し部６４があったとすると、半導体薄膜のはみ出し部６４の面積は２ＡＷとなる。光が透過する開口部６３の面積Ｓの１０％以下の面積であれば、
２ＡＷ／Ｓ ＝ ２Ｗ／√Ｓ ≦ ０．１(＝１０％)
となり、したがって、許容されるはみ出し幅Ｗは、
Ｗ ≦ ０．０５√Ｓ
で表せる。この条件を満足するように、半導体薄膜のはみ出し部６４のはみ出し幅Ｗを設定することにより、半導体薄膜がはみだしているかどうかを人間の目で区別することはできなくなる。
【００４８】
また、上記第１,第２実施形態では、ＴＦＴ１０,３０を用いた透過型液晶表示装置について説明したが、多結晶シリコン膜のゲート電極に対応する領域の両側に低濃度不純物領域を有し、オフ電流を小さくできるＬＤＤ(ライトリ・ドープト・ドレイン)型のＴＦＴを用いてもよい。さらに、オフ電流を小さくできる他の構造のＴＦＴを用いても、この発明の本質は変わらない。
【００４９】
【発明の効果】
以上より明らかなように、この発明の透過型液晶表示装置によれば、簡素な構成で開口率を損なうことなく効果的に遮光できる液晶表示装置が実現され、工程が短く高歩留りかつ低コストで透過型液晶表示装置の製造が可能となる。さらに、開口率に影響することなく、裏面反射光の遮蔽も可能で、高精細化しても明るい透過型液晶表示装置が実現できる。
【図面の簡単な説明】
【図１】 図１はこの発明の第１実施形態の透過型液晶表示装置の模式的な要部平面図である。
【図２】 図２は図１のII−II線から見た断面により製造工程を示す図である。
【図３】 図３は図１のIII−III線から見た断面により製造工程を示す図である。
【図４】 図４はこの発明の第２実施形態の透過型液晶表示装置の模式的な要部平面図である。
【図５】 図５は図４のＶ−Ｖ線から見た断面により製造工程を示す図である。
【図６】 図６は図４のＶI−ＶI線から見た断面により製造工程を示す図である。
【図７】 図７は開口部とはみ出し領域について説明する図である。
【図８】 図８は従来の透過型液晶表示装置の模式的な要部平面図である。
【図９】 図９は従来の他の透過型液晶表示装置の模式的な要部断面図である。
【符号の説明】
１,３１…透光性基板、
２,３４…多結晶シリコン膜、
３,３５…ゲート絶縁膜、
４,３６…ゲート配線、
４Ａ,３６Ａ…ゲート電極部、
５,３７…補助容量配線、
５Ａ,３７Ａ…補助容量電極部、
６,３８…第１層間絶縁膜、
７,３９…信号配線、
８,１８,４０,５０…バリアメタル、
９,４１…第２層間絶縁膜、
１０,３０…ＴＦＴ、
１１,５１…第１コンタクトホール、
１２,５２…第２コンタクトホール、
１３,５３…第３コンタクトホール、
１７,４９…引き出し電極、
１９,５９…画素電極、
３２…下層遮光膜。
【発明の属する技術分野】
この発明は、透過型液晶表示装置に関する。
【０００２】
【従来の技術】
従来より、透過型液晶表示装置の高精細化に伴い、スイッチング素子である薄膜トランジスタの光電流による誤動作および半導体層でのもれ光によるコントラスト低下を防ぐために、開口率を損なうことなく効果的に遮光する様々な構造のが提案されている。
【０００３】
典型的な透過型液晶表示装置として、図８に示すものがある(特開平９−４３６３９号公報)。この透過型液晶表示装置は、図８に示すように、所定の間隙を介して互いに接合された透明の駆動基板１０１と対向基板１２１からなり、この間隙に液晶１２０を保持している。上記対向基板１２は、入射側に位置し、透光性基板１０１側に対向電極１２２を設けている。また、上記駆動基板１００は、出射側に位置し、画素電極１１５とスイッチング素子１０３を構成単位とする画素の集合と、個々の画素の非開口部を入射側から遮光するブラックマトリクスを有する。上記ブラックマトリクスは、マスク遮光パターン１０９,パット遮光パターン１１０の２層からなり、パターン化されて互いに重なり合い相補的に入射光を遮蔽する。例えば、上層がチタニウム(Ｔi)で下層がアルミニウム(Ａl)を用いる。上記駆動基板１００は、上層,中層および下層部に分かれており、上層部は画素電極１１５を含み、下層部は，個々の画素電極１１５を駆動するスイッチング素子１０３、スイッチング素子１０３の行を走査するゲート配線(図示せず)および各列のスイッチング素子１０３の列に所定の画像信号を供給する信号配線(図示せず)とを含んでいる。上記スイッチング素子１０３は、多結晶シリコン等からなる半導体薄膜１０２を活性層とする薄膜トランジスタ(以下、ＴＦＴという)で構成され、その上にはゲート絶縁膜１０４を介してゲート電極１０５が形成されている。上記ゲート電極１０５はゲート配線に連続している。また、上記スイッチング素子１０３であるＴＦＴは、ゲート電極１０３の両側にソース領域,ドレイン領域を備えている。上記半導体薄膜１０２のソース領域側には一方の引き出し電極１０９を接続しており、その引き出し電極１０９は信号配線(図示せず)に連続している。また、上記半導体薄膜１０２のドレイン領域側には、他方の引き出し電極１１０を接続している。さらに、上記半導体薄膜１０２には、補助容量も形成されている。この補助容量は、半導体薄膜１０２を一方の電極とし、絶縁膜１０６を介して補助容量配線１０７を他方の電極としている。上記ゲート電極１０５、ゲート配線、補助容量配線１０７は同一層からなり、第１層間絶縁膜１０８により、引き出し電極１０９,１１０から絶縁されている。そして、中層部には２分割された遮光パターン１１２,１１３があり、一方の遮光パターン１１２は、画素の行方向に沿って連続的にパターニングされ、少なくとも部分的にスイッチング素子１０３を遮光し、第２層間絶縁膜１１１および平坦化膜１１４により上下に挟持され、下層部、上層部から絶縁されている。他方の遮光パターン１１３は、画素毎に離散的にパターニングされ、対応する画素電極１１５とスイッチング素子１０３との間のコンタクトを介在してその電気的接続および遮光を図り、画素電極１１５と引き出し電極１１０との間に介在し、両者の電気的接続を良好にしている。上記引き出し電極１１０は、信号配線と同一層で形成され、半導体薄膜１０２のドレイン領域に電気的に接続している。
【０００４】
【発明が解決しようとする課題】
ところで、上記透過型液晶表示装置では、ゲート配線、ゲート電極１０５、補助容量配線１０７、信号配線、引き出し電極１１２,１１３は、金属やシリサイドを用いれば遮光の必要はなくなるが、半導体薄膜１０２で形成されるＴＦＴの半導体層は、光を透過させるため完全に遮光する必要がある。このため、上記遮光パターン１１２,１１３で下層の遮光すべき領域を完全に遮蔽するには、パターニング工程におけるアライメントや線幅バラツキを考慮して、遮光すべき領域(ＴＦＴの半導体層)より外側にはみ出して形成する必要がある。このはみ出し領域の面積分、開口率が低下するため、液晶表示装置としての明るさが低下するという問題がある。
【０００５】
また、遮光パターンの成膜工程が必要なため、工程が長くなると共に構造が複雑になることから、歩留り低下やコストアップの要因になるという問題がある。具体的には、層間絶縁膜,遮光パターンおよびコンタクトホール形成工程を必要とする。
【０００６】
また、図９は従来の他の透過型液晶表示装置の要部の断面図を示しており、透光性基板２０１上に、下層絶縁膜２０３,ＴＦＴ２０４,第１層間絶縁膜２０５,ゲート電極２０６,補助容量配線２０７,信号配線２０８,第２層間絶縁膜２０９および画素電極２１０を順次形成している。上記透過型液晶表示装置は、図９の上方から光が入射して下方に出射するが、出射側の光学系からの反射光Ｒ1がＴＦＴ２０４に入射したり、透過光が透光性基板２０１の下面で反射した反射光Ｒ2がＴＦＴ２０４に入射したりする。このため、高精細化に伴い画素を微細化するに従って、上記反射光Ｒ1,Ｒ2がＴＦＴに入射して、ＴＦＴのオフ時に光リーク電流が生じるという問題がある。
【０００７】
そこで、この発明の目的は、開口率を損なうことなく効果的に遮光でき、簡素な構成で、工程が短く、高歩留りでかつ低コストに製造できると共に、裏面反射光を遮蔽できる高精細化に対応可能な透過型液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、この発明の透過型液晶表示装置は、透光性基板上に、ゲート配線と、上記ゲート配線に直交する信号配線と、上記ゲート配線に略平行で上記信号配線に直交する補助容量配線と、上記信号配線にソース領域またはドレイン領域のいずれか一方が接続されたＴＦＴと、上記ＴＦＴのソース領域またはドレイン領域のいずれか他方が引き出し電極を介して接続された画素電極とが形成された液晶表示装置において、上記信号配線,ゲート配線,補助容量配線および引き出し電極は遮光材料からなり、上記信号配線,ゲート配線,補助容量配線および引き出し電極の下側に絶縁膜を介して上記画素電極毎に半導体薄膜を形成し、上記信号配線の下側かつ上記ゲート配線の下側の上記半導体薄膜の領域を上記ＴＦＴのチャネル領域とし、上記信号配線の下側かつ上記チャネル領域の両側の上記半導体薄膜の領域を上記ＴＦＴのソース領域,ドレイン領域とし、上記補助容量配線の下側の上記半導体薄膜の領域を補助容量電極領域とし、上記画素電極と上記信号配線との間および上記画素電極と上記ゲート配線との間に光が透過する隙間がないように、上記画素電極の縁部が上記信号配線および上記ゲート配線に重なり合っており、上記信号配線 , ゲート配線 , 補助容量配線および引き出し電極のからの上記半導体薄膜のはみ出し領域の面積は、光が透過する開口部の全面積に対する比が夫々０．１以下であることを特徴としている。
【０００９】
上記構成の透過型液晶表示装置によれば、上記ゲート配線,信号配線,補助容量配線および引き出し電極を遮光材料で形成し、上記信号配線の下側かつゲート配線の下側の半導体薄膜の領域をＴＦＴのチャネル領域とし、信号配線の下側かつチャネル領域の両側の半導体薄膜の領域をＴＦＴのソース領域,ドレイン領域とすることによって、ＴＦＴを入射光から遮蔽する。また、上記補助容量配線の下側の半導体薄膜の領域を補助容量電極領域と補助容量配線との間の上記絶縁膜を誘電体膜として、補助容量電極領域と補助容量配線および絶縁膜により補助容量を形成する。このように、遮光材料からなるゲート配線,信号配線,補助容量配線および引き出し電極を遮光膜として用いて、簡素な構成で開口率を損なうことなく効果的に遮光できると共に、遮光膜を別に形成する工程がなくなり、高歩留りでかつ低コストに製造可能な透過型液晶表示装置を実現できる。
【００１０】
また、上記半導体薄膜が完全に覆われるのが望ましいが、光が透過する開口部に上記半導体薄膜がはみ出す場合でも、上記半導体薄膜のはみ出し領域が開口部の全面積の１０％以下の面積であれば、人間の目にははみだしているかどうかを区別することはできない。
【００１１】
また、一実施形態の透過型液晶表示装置は、上記半導体薄膜の少なくとも上記ＴＦＴのチャネル領域を含む領域を覆うように、上記半導体薄膜の下側かつ上記透光性基板上に形成された下層遮光膜を有することを特徴とする。
【００１２】
上記実施形態の透過型液晶表示装置によれば、上記半導体薄膜の少なくとも上記ＴＦＴのチャネル領域,ソース領域およびドレイン領域の下層に絶縁膜を介して遮光膜を形成することで、裏面反射光を遮蔽する。
【００１３】
また、一実施形態の透過型液晶表示装置は、上記ゲート配線と上記補助容量配線との間の領域を含む領域を覆うように、上記透光性基板上に形成された下層遮光膜を有することを特徴とする。
【００１４】
上記実施形態の透過型液晶表示装置によれば、上記下層遮光膜によってゲート配線と補助容量配線との間を遮光する。
【００１５】
また、一実施形態の透過型液晶表示装置は、請求項１乃至４のいずれか１つに記載の透過型液晶表示装置において、上記半導体薄膜の上記ソース領域または上記ドレイン領域の一方を上記信号配線と接続する第１コンタクトホールと、上記半導体薄膜の上記ソース領域または上記ドレイン領域の他方を上記引き出し電極と接続する第２コンタクトホールと、上記引き出し電極と上記画素電極とを接続する第３コンタクトホールとを有し、上記信号配線は、上記第１コンタクトホールと、上記半導体薄膜のソース領域,チャネル領域,ドレイン領域および補助容量電極領域と、上記第２コンタクトホールと、上記引き出し電極と、上記第３コンタクトホールとを介して、上記画素電極に電気的に接続されることを特徴とする。
【００１６】
上記実施形態の透過型液晶表示装置によれば、上記ＴＦＴをオンすると、上記信号配線の電位が、上記第１コンタクトホールと、上記半導体薄膜のソース領域,チャネル領域,ドレイン領域および補助容量電極領域と、上記第２コンタクトホールと、上記引き出し電極と、上記第３コンタクトホールとを介して、上記画素電極に印加される。そうして、上記画素電極と対向電極(対向基板側)とで液晶を挟んで保持することにより形成される容量に画素電極の電位が保持されると共に、上記補助容量配線と半導体薄膜の補助容量電極領域との間に誘電体膜として絶縁膜を挟んで形成された補助容量に画素電極の電位が保持される。
【００１７】
また、一実施形態の透過型液晶表示装置は、上記ゲート配線および上記補助容量配線が同一材料であることを特徴とする。
【００１８】
上記実施形態の透過型液晶表示装置によれば、上記ゲート配線および補助容量配線を同一材料とすることにより、ゲート配線および補助容量配線を同一層に同一工程で形成できる簡素な構成が得られる。
【００１９】
また、一実施形態の透過型液晶表示装置は、上記信号配線と上記引き出し電極が同一材料であることを特徴とする。
【００２０】
上記実施形態の透過型液晶表示装置によれば、上記信号配線および引き出し電極を同一材料とすることにより、信号配線および引き出し電極を同一層に同一工程で形成できる簡素な構成が得られる。
【００２１】
また、一実施形態の透過型液晶表示装置は、上記引き出し電極は主成分がＡlの薄膜であって、上記引き出し電極上に、Ｉr,Ｒu,Ｃr,Ｃo,Ｔa,Ｔi,Ｗ,Ｍo,ＴiＷ合金,ＷＮおよびＴiＮ夫々からなる層、および、Ｉr,Ｃr,Ｃo,Ｔa,Ｔi,ＷおよびＭo夫々からなるシリサイド層のうちの少なくとも１つの層を積層したことを特徴とする。
【００２２】
上記実施形態の透過型液晶表示装置によれば、上記引き出し電極に主成分をＡlとする薄膜を用いる場合、Ａlを主成分とする上記引き出し電極上に、Ｉr,Ｒu,Ｃr,Ｃo,Ｔa,Ｔi,Ｗ,Ｍo,ＴiＷ合金,ＷＮおよびＴiＮ夫々からなる層、および、Ｉr,Ｃr,Ｃo,Ｔa,Ｔi,ＷおよびＭo夫々からなるシリサイド層のうちの少なくとも１つの層を積層することによって、例えばＩＴＯのような透明な酸化物からなる画素電極と引き出し電極とを直接接続しないので、引き出し電極と画素電極との界面にＡl酸化物が形成されるようなことがなく、引き出し電極と画素電極との良好な電気的接続が得られる。
【００２３】
【発明の実施の形態】
以下、この発明の透過型液晶表示装置を図示の実施の形態により詳細に説明する。
【００２４】
（第１実施形態）
図１はこの発明の第１実施形態の透過型液晶表示装置の模式的な要部平面図である。この透過型液晶表示装置は、図１に示すように、透光性基板１上に、互いに略平行に配置された複数のゲート配線４(図１では１つのみを示す)と、上記各ゲート配線４に直交するように互いに略平行に配置された複数の信号配線７と、上記各ゲート配線４の間に各ゲート配線４と略平行に配置された複数の補助容量配線５(図１では１つのみを示す)と、上記各信号配線７にソース領域２bが接続された複数のＴＦＴ１０(図１では１つのみを示す)と、上記各ＴＦＴ１０のドレイン領域２cが引き出し電極１７を介して接続された複数の画素電極１９とを形成している。また、上記補助容量配線５は、信号配線７に沿って図１中下方に延びる領域５aを有している。
【００２５】
また、上記信号配線７,ゲート配線４,補助容量配線５および引き出し電極１７は遮光材料からなり、信号配線７,ゲート配線４,補助容量配線５および引き出し電極１７下側かつ透光性基板１上に、半導体薄膜としての複数の多結晶シリコン膜２(図１では１つのみを示す)を画素毎に夫々形成している。そして、上記信号配線７の下側かつゲート配線４の下側の多結晶シリコン膜２の領域をＴＦＴ１０のチャネル領域２aとし、上記多結晶シリコン膜２のチャネル領域の両側を上記ＴＦＴ１０のソース領域２b,ドレイン領域２cとしている。また、上記補助容量配線５の下側の多結晶シリコン膜２の領域を補助容量電極領域２dとしている。上記多結晶シリコン膜２のチャネル領域２a,ソース領域２bおよびドレイン領域２cは、信号配線７とゲート配線４により遮光され、多結晶シリコン膜２の補助容量電極領域２dは、補助容量配線５と信号配線７により遮光される。
【００２６】
また、上記信号配線７とソース領域２bとを第１コンタクトホール１１を介して接続し、ドレイン領域２cに連なる補助容量電極領域２dと引き出し電極１７と第２コンタクトホール１２を介して接続し、画素電極１９と引き出し電極１７を第３コンタクトホール１３を介して接続している。
【００２７】
また、図２(a)〜(d)は図１のII−II線から見た断面により製造工程を示し、図３(a)〜(d)は図１のIII−III線から見た断面により製造工程を示している。以下、図２,図３に従って上記透過型液晶表示装置の製造方法を説明する。
【００２８】
まず、図２(a),図３(a)に示すように、ガラスまたは石英からなる透光性基板１上に、減圧ＣＶＤ法により７５ｎｍ程度非晶質シリコンを堆積する。そして、Ｎ2雰囲気中で６００℃,２４時間の加熱処理を施して結晶化し、多結晶シリコンとした後、アイランド状にパターニングして多結晶シリコン膜２を形成する。
【００２９】
次に、図２(b),図３(b)に示すように、レジストパターンをマスクとして、多結晶シリコン膜２上の補助容量電極領域２dにリンをイオン注入する。次に、減圧ＣＶＤ法により８０ｎｍ程度のＳiＯ2を成膜して、ゲート絶縁膜３を形成する。次に、上記ゲート絶縁膜３上にゲート配線４(ゲート電極部４Ａを含む)と、補助容量配線５(補助容量電極部５Ａを含む)とを同時に形成する。上記ゲート配線４,補助容量配線５は、不純物をドーピングした１５０ｎｍ程度の多結晶シリコン膜と、その多結晶シリコン膜上に１５０ｎｍ程度のＷＳi層とを積層したものを用いる。なお、ＷＳi／多結晶シリコンの積層構造の代わりに、Ｃr,Ｗ,Ｍo,ＴaおよびＴi等の金属膜、またはその金属のシリサイド膜、またはこれらの金属膜やシリサイド膜の下に多結晶シリコンを有する積層構造(いわゆるポリサイド)を用いてもよい。また、後述の不純物活性化アニールを低温またはレーザー等を用いて局所的に行う場合は、Ａlを主成分(ＡlＳi,ＡlＣuまたはＡlＳiＣu等)としたものを使用することができる。
【００３０】
次に、図２(c),図３(c)に示すように、多結晶シリコン膜２のソース領域２b,ドレイン領域２cにリンをイオン注入する。次に、常圧ＣＶＤ法により６００ｎｍ程度のＢＰＳＧ(ホウ素・リン・シリケート・ガラス)を堆積して、第１の層間絶縁膜６を形成する。そして、イオン注入した不純物の活性化のための加熱処理(９５０℃、３０分間)の後、多結晶シリコン膜２に達するコンタクトホール１１,１２を夫々形成する。次に、スパッタリング法で１５０ｎｍ／４００ｎｍのＴiＮ／Ａlを堆積した後パターニングして、信号配線１１,引き出し電極１７を形成する。ここで信号配線１１,引き出し電極１７は、Ａlを主成分とするもので、ＡlＳi,ＡlＣuおよびＡlＳiＣu等である。Ａlの代わりに、遮光可能なＣu,Ｃr,Ｗ,Ｍo,ＴaおよびＴi等の金属膜、またはその金属のシリサイド膜、またはこれら金属膜,シリサイド膜の下層に多結晶シリコンを積層したものでもよい。また、ＩＴＯ(画素電極１９)とＡl(引き出し電極１７)と間のバリアメタル１８(Ａlとの積層)としては、Ｉr,Ｒu,Ｃr,Ｃo,Ｔa,Ｔi,Ｗ,Ｍo,ＴiＷ合金,ＷＮおよびＴiＮ夫々からなる層、および、Ｉr,Ｃr,Ｃo,Ｔa,Ｔi,ＷおよびＭo夫々からなるシリサイド層のうち少なくとも１つ層を積層したものでもよい。その上に、プラズマＣＶＤ法により６００ｎｍ程度のＳiＯ2を成膜して、第２層間絶縁膜９を形成する。そして、上記第２層間絶縁膜９に引き出し電極１７に達するコンタクトホール１３を開口する。次に、スパッタリング法により１５０ｎｍのＩＴＯを堆積した後、パターニングして、画素電極１９を形成する。
【００３１】
このように、遮光材料で形成されたゲート配線４,信号配線７,補助容量配線５および引き出し電極１７を遮光膜に用いて、簡素な構成で開口率を損なうことなく効果的に遮光することができる。また、遮光膜を別に形成する工程がなくなり、工程を簡素化できるので、高歩留りでかつ低コストに透過型液晶表示装置を製造することができる。
【００３２】
また、上記ＴＦＴ１０をオンすると、信号配線７の電位が、第１コンタクトホール１１と、半導体薄膜２のソース領域２a,チャネル領域２b,ドレイン領域２cおよび補助容量電極領域２dと、上記第２コンタクトホール１２と、引き出し電極１７と、第３コンタクトホール１３とを介して、画素電極１９に印加され、画素電極１９と図示しない対向電極(対向基板側)とで液晶を挟んで保持することにより形成された容量に画素電極１９の電位が保持されると共に、補助容量配線５と半導体薄膜２の補助容量電極領域２dとの間に誘電体膜としてゲート絶縁膜３を挟んで形成された補助容量に画素電極１９の電位が保持される。
【００３３】
また、上記ゲート配線４および補助容量配線５を同一材料とすることにより、ゲート配線４および補助容量配線５を同一層に同一工程で形成できる簡素な構成が得られる。
【００３４】
また、上記信号配線７および引き出し電極１７を同一材料とすることにより、信号配線７および引き出し電極１７を同一層に同一工程で形成できる簡素な構成が得られる。
【００３５】
また、上記Ａlを主成分とする引き出し電極１７上に、Ｉr,Ｒu,Ｃr,Ｃo,Ｔa,Ｔi,Ｗ,Ｍo,ＴiＷ合金,ＷＮおよびＴiＮ夫々からなる層、および、Ｉr,Ｃr,Ｃo,Ｔa,Ｔi,ＷおよびＭo夫々からなるシリサイド層のうちの少なくとも１つの層を積層することによって、引き出し電極１７がＩＴＯからなる画素電極１９と直接接続しないので、引き出し電極１７と画素電極１９との界面にＡl酸化物が形成されるようなことがなく、引き出し電極１７と画素電極１９との良好な電気的接続が得られる。
【００３６】
（第２実施形態）
図４はこの発明の第２実施形態の透過型液晶表示装置の模式的な要部平面図である。この透過型液晶表示装置は、図４に示すように、透光性基板１上に、互いに略平行に配置された複数のゲート配線３６(図４では１つのみを示す)と、上記各ゲート配線３６に直交するように互いに略平行に配置された複数の信号配線３９と、上記各ゲート配線３６の間に各ゲート配線３６と略平行に配置された複数の補助容量配線３７(図４では１つのみを示す)と、上記各信号配線３９にソース領域３４bが接続された複数のＴＦＴ３０(図４では１つのみを示す)と、上記各ＴＦＴ３０のドレイン領域３４cが引き出し電極４９を介して接続された複数の画素電極５９とを形成している。また、上記補助容量配線３７は、信号配線３９に沿って図４中下方に延びる領域３７aを有している。
【００３７】
また、上記信号配線３９,ゲート配線３６,補助容量配線３７および引き出し電極４９は遮光材料からなり、信号配線３９,ゲート配線３６,補助容量配線３７および引き出し電極４９下側かつ透光性基板３１上に、半導体薄膜としての複数の多結晶シリコン膜３４(図４では１つのみを示す)を画素毎に夫々形成している。そして、上記信号配線３９の下側かつゲート配線３６の下側の多結晶シリコン膜３４の領域をＴＦＴ３０のチャネル領域３４aとし、多結晶シリコン膜３４のチャネル領域の両側をＴＦＴ３０のソース領域３４b,ドレイン領域３４cとしている。上記補助容量配線３７の下側の多結晶シリコン膜３４の領域を補助容量電極領域３４dとしている。上記多結晶シリコン膜３４のチャネル領域３４a,ソース領域３４bおよびドレイン領域３４cは、信号配線３９とゲート配線３６により遮光され、多結晶シリコン膜３４の補助容量電極領域３４dは、補助容量配線３７と信号配線３９により遮光される。
【００３８】
また、上記信号配線３９とソース領域３４bとを第１コンタクトホール５１を介して接続し、ドレイン領域３４cに連なる補助容量電極領域３４dと引き出し電極４９と第２コンタクトホール５２を介して接続し、画素電極５９と引き出し電極４９を第３コンタクトホール５３を介して接続している。そして、上記各ＴＦＴ３０の下側の領域およびゲート配線３６と補助容量配線３７との間の下側領域を含む下層遮光膜３２を形成している。
【００３９】
また、図５(a)〜(c)は図１のＶ−Ｖ線から見た断面により製造工程を示し、図６(a)〜(c)は図１のＶI−ＶI線から見た断面により製造工程を示している。以下、図２,図３に従って上記透過型液晶表示装置の製造方法を説明する。なお、この透過型液晶表示装置の製造方法は、下層遮光膜３２,絶縁膜３３を除いて第１実施形態の製造方法と同様である。
【００４０】
まず、図５(a),図６(a)に示すように、ガラスまたは石英からなる透光性基板３１上に、減圧ＣＶＤ法により１００ｎｍ程度の多結晶シリコン膜を形成し、続いて１００ｎｍ程度のＷＳiを堆積した後、パターニングして下層遮光膜３２を形成する。この第２実施形態では、下層遮光膜３２に多結晶シリコン膜とＷＳiの積層構造としたが、Ｃr,Ｗ,Ｍo,ＴaおよびＴi等の金属膜、またはその金属のシリサイド膜、またはこれら金属膜,シリサイド膜の下に多結晶シリコンの積層構造(いわゆるポリサイド)を用いてもよい。
【００４１】
次に、図５(b),図６(b)に示すように、下層遮光膜３２が形成された透光性基板３１上の全面に減圧ＣＶＤ法で５００ｎｍ程度のＳiＯ2を堆積させて、絶縁膜３３を形成する。
【００４２】
次に、図５(b),図６(b)に示すように、絶縁膜３３上に、減圧ＣＶＤ法により７５ｎｍ程度非晶質シリコンを堆積する。そして、Ｎ2雰囲気中で６００℃,２４時間の加熱処理を施して結晶化し、多結晶シリコンとした後、アイランド状にパターニングして多結晶シリコン膜３４を形成する。
【００４３】
次に、図５(c),図６(c)に示すように、レジストパターンをマスクとして、多結晶シリコン膜３４上の補助容量電極領域３４dにリンをイオン注入する。次に、減圧ＣＶＤ法により８０ｎｍ程度のＳiＯ2を成膜して、ゲート絶縁膜３５を形成する。次に、上記ゲート絶縁膜３５上にゲート配線３６(ゲート電極部３６Ａを含む)と、補助容量配線３７(補助容量電極部３７Ａを含む)とを同時に形成する。上記ゲート配線３６,補助容量配線３７は、不純物をドーピングした１５０ｎｍ程度の多結晶シリコン膜と、その多結晶シリコン膜上に１５０ｎｍ程度のＷＳi層とを積層したものを用いる。なお、ＷＳi／多結晶シリコンの積層構造の代わりに、Ｃr,Ｗ,Ｍo,ＴaおよびＴi等の金属膜、またはその金属のシリサイド膜、またはこれらの金属膜やシリサイド膜の下に多結晶シリコンを有する積層構造(いわゆるポリサイド)を用いてもよい。また、後述の不純物活性化アニールを低温またはレーザー等を用いて局所的に行う場合は、Ａlを主成分(ＡlＳi,ＡlＣuまたはＡlＳiＣu等)としたものを使用することができる。
【００４４】
次に、多結晶シリコン膜３４のソース領域３４b,ドレイン領域３４cにリンをイオン注入する。次に、常圧ＣＶＤ法により６００ｎｍ程度のＢＰＳＧ(ホウ素・リン・シリケート・ガラス)を堆積して、第１の層間絶縁膜３８を形成する。そして、イオン注入した不純物の活性化のための加熱処理(９５０℃、３０分間)の後、多結晶シリコン膜２に達するコンタクトホール５１,５２を夫々形成する。次に、スパッタリング法で１５０ｎｍ／４００ｎｍのＴiＮ／Ａlを堆積した後パターニングして、信号配線５１,引き出し電極４９を形成する。ここで信号配線５１,引き出し電極４９は、Ａlを主成分とするもので、ＡlＳi,ＡlＣuおよびＡlＳiＣu等である。Ａlの代わりに、遮光可能なＣu,Ｃr,Ｗ,Ｍo,ＴaおよびＴi等の金属膜、またはその金属のシリサイド膜、またはこれら金属膜,シリサイド膜の下層に多結晶シリコンを積層したものでもよい。また、ＩＴＯ(画素電極５９)とＡl(引き出し電極４９)と間のバリアメタル５０(Ａlとの積層)としては、Ｉr,Ｒu,Ｃr,Ｃo,Ｔa,Ｔi,Ｗ,Ｍo,ＴiＷ合金,ＷＮおよびＴiＮ夫々からなる層、および、Ｉr,Ｃr,Ｃo,Ｔa,Ｔi,ＷおよびＭo夫々からなるシリサイド層のうち少なくとも１つ層を積層したものでもよい。その上に、プラズマＣＶＤ法により６００ｎｍ程度のＳiＯ2を成膜して、第２層間絶縁膜４１を形成する。そして、上記第２層間絶縁膜４１に引き出し電極４９に達するコンタクトホール５３を開口する。次に、スパッタリング法により１５０ｎｍのＩＴＯを堆積した後、パターニングして、画素電極５９を形成する。
【００４５】
この第２実施形態の透過型液晶表示装置は、第１実施形態の透過型液晶表示装置と同様の効果を有すると共に、半導体薄膜２のＴＦＴ１０のチャネル領域３４a,ソース領域３４bおよびドレイン領域３４cの下層に絶縁膜３３を介して下層遮光膜３２を形成することによって、裏面反射光を遮蔽できる高精細化に対応可能な液晶表示装置を実現することができる。
【００４６】
上記第１,第２実施形態では、半導体薄膜２(３４)を信号配線７(３９),ゲート配線４(３６),補助容量配線５(３７)および引き出し電極１７(４９)により完全に覆ったが、信号配線,ゲート配線,補助容量配線および引き出し電極のからの半導体薄膜のはみ出し領域の面積は、光が透過する開口部の全面積に対する比が０．１以下であってもよい。この場合、人間の目には、半導体薄膜がはみだしているかどうかを区別することはできない。
【００４７】
また、例えば図７に示すように、信号配線６１とゲート配線６２とで囲まれた開口部６３の領域を一辺Ａの正方形(面積Ｓ＝Ａ2)と仮定し、４辺のうち２辺で幅Ｗの半導体薄膜のはみ出し部６４があったとすると、半導体薄膜のはみ出し部６４の面積は２ＡＷとなる。光が透過する開口部６３の面積Ｓの１０％以下の面積であれば、
２ＡＷ／Ｓ ＝ ２Ｗ／√Ｓ ≦ ０．１(＝１０％)
となり、したがって、許容されるはみ出し幅Ｗは、
Ｗ ≦ ０．０５√Ｓ
で表せる。この条件を満足するように、半導体薄膜のはみ出し部６４のはみ出し幅Ｗを設定することにより、半導体薄膜がはみだしているかどうかを人間の目で区別することはできなくなる。
【００４８】
また、上記第１,第２実施形態では、ＴＦＴ１０,３０を用いた透過型液晶表示装置について説明したが、多結晶シリコン膜のゲート電極に対応する領域の両側に低濃度不純物領域を有し、オフ電流を小さくできるＬＤＤ(ライトリ・ドープト・ドレイン)型のＴＦＴを用いてもよい。さらに、オフ電流を小さくできる他の構造のＴＦＴを用いても、この発明の本質は変わらない。
【００４９】
【発明の効果】
以上より明らかなように、この発明の透過型液晶表示装置によれば、簡素な構成で開口率を損なうことなく効果的に遮光できる液晶表示装置が実現され、工程が短く高歩留りかつ低コストで透過型液晶表示装置の製造が可能となる。さらに、開口率に影響することなく、裏面反射光の遮蔽も可能で、高精細化しても明るい透過型液晶表示装置が実現できる。
【図面の簡単な説明】
【図１】 図１はこの発明の第１実施形態の透過型液晶表示装置の模式的な要部平面図である。
【図２】 図２は図１のII−II線から見た断面により製造工程を示す図である。
【図３】 図３は図１のIII−III線から見た断面により製造工程を示す図である。
【図４】 図４はこの発明の第２実施形態の透過型液晶表示装置の模式的な要部平面図である。
【図５】 図５は図４のＶ−Ｖ線から見た断面により製造工程を示す図である。
【図６】 図６は図４のＶI−ＶI線から見た断面により製造工程を示す図である。
【図７】 図７は開口部とはみ出し領域について説明する図である。
【図８】 図８は従来の透過型液晶表示装置の模式的な要部平面図である。
【図９】 図９は従来の他の透過型液晶表示装置の模式的な要部断面図である。
【符号の説明】
１,３１…透光性基板、
２,３４…多結晶シリコン膜、
３,３５…ゲート絶縁膜、
４,３６…ゲート配線、
４Ａ,３６Ａ…ゲート電極部、
５,３７…補助容量配線、
５Ａ,３７Ａ…補助容量電極部、
６,３８…第１層間絶縁膜、
７,３９…信号配線、
８,１８,４０,５０…バリアメタル、
９,４１…第２層間絶縁膜、
１０,３０…ＴＦＴ、
１１,５１…第１コンタクトホール、
１２,５２…第２コンタクトホール、
１３,５３…第３コンタクトホール、
１７,４９…引き出し電極、
１９,５９…画素電極、
３２…下層遮光膜。
Claims (7)
- 透光性基板上に、ゲート配線と、上記ゲート配線に直交する信号配線と、上記ゲート配線に略平行で上記信号配線に直交する補助容量配線と、上記信号配線にソース領域またはドレイン領域のいずれか一方が接続された薄膜トランジスタと、上記薄膜トランジスタのソース領域またはドレイン領域のいずれか他方が引き出し電極を介して接続された画素電極とが形成された液晶表示装置において、
上記信号配線,ゲート配線,補助容量配線および引き出し電極は遮光材料からなり、
上記信号配線,ゲート配線,補助容量配線および引き出し電極の下側に絶縁膜を介して上記画素電極毎に半導体薄膜を形成し、
上記信号配線の下側かつ上記ゲート配線の下側の上記半導体薄膜の領域を上記薄膜トランジスタのチャネル領域とし、上記信号配線の下側かつ上記チャネル領域の両側の上記半導体薄膜の領域を上記薄膜トランジスタのソース領域,ドレイン領域とし、上記補助容量配線の下側の上記半導体薄膜の領域を補助容量電極領域とし、
上記画素電極と上記信号配線との間および上記画素電極と上記ゲート配線との間に光が透過する隙間がないように、上記画素電極の縁部が上記信号配線および上記ゲート配線に重なり合っており、
上記信号配線 , ゲート配線 , 補助容量配線および引き出し電極からの上記半導体薄膜のはみ出し領域の面積は、光が透過する開口部の全面積に対する比が０．１以下であることを特徴とする透過型液晶表示装置。 - 請求項１に記載の液晶表示装置において、
上記半導体薄膜の少なくとも上記薄膜トランジスタのチャネル領域を含む領域を覆うように、上記半導体薄膜の下側かつ上記透光性基板上に形成された下層遮光膜を有することを特徴とする透過型液晶表示装置。 - 請求項２に記載の液晶表示装置において、
上記ゲート配線と上記補助容量配線との間の領域を含む領域を覆うように、上記透光性基板上に形成された下層遮光膜を有することを特徴とする透過型液晶表示装置。 - 請求項１乃至３のいずれか１つに記載の透過型液晶表示装置において、
上記半導体薄膜の上記ソース領域または上記ドレイン領域の一方を上記信号配線と接続する第１コンタクトホールと、上記半導体薄膜の上記ソース領域または上記ドレイン領域の他方を上記引き出し電極と接続する第２コンタクトホールと、上記引き出し電極と上記画素電極とを接続する第３コンタクトホールとを有し、
上記信号配線は、上記第１コンタクトホールと、上記半導体薄膜のソース領域,チャネル領域,ドレイン領域および補助容量電極領域と、上記第２コンタクトホールと、上記引き出し電極と、上記第３コンタクトホールとを介して、上記画素電極に電気的に接続されることを特徴とする透過型液晶表示装置。 - 請求項１乃至４のいずれか１つに記載の透過型液晶表示装置において、
上記ゲート配線および上記補助容量配線が同一材料であることを特徴とする透過型液晶表示装置。 - 請求項１乃至５のいずれか１つに記載の透過型液晶表示装置において、
上記信号配線と上記引き出し電極が同一材料であることを特徴とする透過型液晶表示装置。 - 請求項１乃至６のいずれか１つに記載の透過型液晶表示装置において、
上記引き出し電極は主成分がＡlの薄膜であって、
上記引き出し電極上に、Ｉr,Ｒu,Ｃr,Ｃo,Ｔa,Ｔi,Ｗ,Ｍo,ＴiＷ合金,ＷＮおよびＴiＮ夫々からなる層、および、Ｉr,Ｃr,Ｃo,Ｔa,Ｔi,ＷおよびＭo夫々からなるシリサイド層のうちの少なくとも１つの層を積層したことを特徴とする透過型液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22105599A JP3796072B2 (ja) | 1999-08-04 | 1999-08-04 | 透過型液晶表示装置 |
| TW089115418A TW499602B (en) | 1999-08-04 | 2000-08-01 | Transmission type liquid crystal display device |
| KR10-2000-0044849A KR100380892B1 (ko) | 1999-08-04 | 2000-08-02 | 투과형 액정 표시 장치 |
| US09/631,964 US6714266B1 (en) | 1999-08-04 | 2000-08-03 | Transmission type liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22105599A JP3796072B2 (ja) | 1999-08-04 | 1999-08-04 | 透過型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001042361A JP2001042361A (ja) | 2001-02-16 |
| JP3796072B2 true JP3796072B2 (ja) | 2006-07-12 |
Family
ID=16760799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22105599A Expired - Fee Related JP3796072B2 (ja) | 1999-08-04 | 1999-08-04 | 透過型液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6714266B1 (ja) |
| JP (1) | JP3796072B2 (ja) |
| KR (1) | KR100380892B1 (ja) |
| TW (1) | TW499602B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319679A (ja) * | 2001-04-20 | 2002-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR100629734B1 (ko) * | 2002-01-08 | 2006-09-29 | 일진디스플레이(주) | 고온 폴리 실리콘 액정 디스플레이 패널 및 그 제조방법 |
| JP4551049B2 (ja) * | 2002-03-19 | 2010-09-22 | 三菱電機株式会社 | 表示装置 |
| KR100465180B1 (ko) * | 2002-04-16 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 평판표시장치용 어레이 기판 |
| JP2004004722A (ja) * | 2002-04-25 | 2004-01-08 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP3661669B2 (ja) * | 2002-07-22 | 2005-06-15 | セイコーエプソン株式会社 | アクティブマトリクス基板、電気光学装置、電子機器 |
| KR100720445B1 (ko) * | 2002-08-23 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 콘택 배선 및 그 형성방법 |
| US7307301B2 (en) * | 2002-12-17 | 2007-12-11 | General Electric Company | Imaging array |
| US20040141129A1 (en) * | 2003-01-17 | 2004-07-22 | Shih-Chang Chang | Method and structure of low reflection liquid crystal display unit |
| KR100604762B1 (ko) * | 2004-04-23 | 2006-07-26 | 일진디스플레이(주) | 액정 디스플레이 패널 및 그 제조 방법 |
| US8212953B2 (en) | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TW200814325A (en) * | 2006-09-05 | 2008-03-16 | Chunghwa Picture Tubes Ltd | Thim film transistor array substrate and manufacturing process therefor |
| JP2008209732A (ja) * | 2007-02-27 | 2008-09-11 | Sharp Corp | 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置 |
| JP5269254B2 (ja) * | 2010-08-03 | 2013-08-21 | シャープ株式会社 | 薄膜トランジスタ基板 |
| US9568794B2 (en) | 2010-12-20 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2012208410A (ja) * | 2011-03-30 | 2012-10-25 | Japan Display Central Co Ltd | アレイ基板及び液晶表示装置 |
| KR102067669B1 (ko) * | 2012-11-06 | 2020-01-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN115542621A (zh) | 2015-02-12 | 2022-12-30 | 株式会社半导体能源研究所 | 显示装置 |
| TWI569067B (zh) * | 2015-03-26 | 2017-02-01 | 友達光電股份有限公司 | 顯示面板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01156725A (ja) | 1987-12-15 | 1989-06-20 | Seiko Epson Corp | 表示装置 |
| JP2772405B2 (ja) * | 1990-11-22 | 1998-07-02 | 株式会社日立製作所 | 液晶表示装置 |
| JP2998255B2 (ja) | 1991-04-04 | 2000-01-11 | セイコーエプソン株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| JP3082277B2 (ja) | 1991-04-05 | 2000-08-28 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPH08136931A (ja) * | 1994-11-10 | 1996-05-31 | Nec Corp | 液晶表示素子 |
| US5483366A (en) * | 1994-07-20 | 1996-01-09 | David Sarnoff Research Center Inc | LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges |
| US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
| CN1109269C (zh) * | 1996-05-22 | 2003-05-21 | 精工爱普生株式会社 | 液晶显示装置 |
| JP3992797B2 (ja) * | 1996-09-25 | 2007-10-17 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置 |
| JPH10206889A (ja) | 1997-01-22 | 1998-08-07 | Sharp Corp | アクティブマトリクス型液晶表示装置及びその製造方法 |
| JP4044187B2 (ja) | 1997-10-20 | 2008-02-06 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびその作製方法 |
| JPH11183934A (ja) | 1997-12-19 | 1999-07-09 | Seiko Epson Corp | 液晶パネル及びその製造方法並びに電子機器 |
| JP2000353807A (ja) | 1999-06-11 | 2000-12-19 | Seiko Epson Corp | 薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置 |
-
1999
- 1999-08-04 JP JP22105599A patent/JP3796072B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-01 TW TW089115418A patent/TW499602B/zh active
- 2000-08-02 KR KR10-2000-0044849A patent/KR100380892B1/ko not_active IP Right Cessation
- 2000-08-03 US US09/631,964 patent/US6714266B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001042361A (ja) | 2001-02-16 |
| TW499602B (en) | 2002-08-21 |
| US6714266B1 (en) | 2004-03-30 |
| KR20010021188A (ko) | 2001-03-15 |
| KR100380892B1 (ko) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3796072B2 (ja) | 透過型液晶表示装置 | |
| EP1180716B1 (en) | Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof | |
| JP3307181B2 (ja) | 透過型表示装置 | |
| US5966193A (en) | LCD device having coupling capacitances and shielding films | |
| KR100408793B1 (ko) | 액티브매트릭스형표시장치 | |
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| JP3788649B2 (ja) | 液晶表示装置 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| WO2012102158A1 (ja) | 液晶表示パネル用基板及び液晶表示装置 | |
| US6812975B2 (en) | Active matrix type display | |
| JP3277732B2 (ja) | カラー表示装置 | |
| US6559906B1 (en) | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions | |
| JPH1048663A (ja) | 液晶表示装置 | |
| JPH04283729A (ja) | アクティブマトリクス表示装置 | |
| KR20030074285A (ko) | 액정 표시 장치 | |
| JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| JP3799943B2 (ja) | 電気光学装置およびプロジェクタ | |
| US7388625B2 (en) | Thin-film transistor array substrate and liquid crystal display device | |
| KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
| JPH1096956A (ja) | 液晶表示装置及びその製造方法 | |
| JPH08160454A (ja) | 液晶表示装置 | |
| US20030169381A1 (en) | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions | |
| JP2004271903A (ja) | 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置 | |
| JP2000206562A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060414 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3796072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |