JPH05100249A - アクテイブマトリクスパネルおよびその製造方法 - Google Patents

アクテイブマトリクスパネルおよびその製造方法

Info

Publication number
JPH05100249A
JPH05100249A JP28550891A JP28550891A JPH05100249A JP H05100249 A JPH05100249 A JP H05100249A JP 28550891 A JP28550891 A JP 28550891A JP 28550891 A JP28550891 A JP 28550891A JP H05100249 A JPH05100249 A JP H05100249A
Authority
JP
Japan
Prior art keywords
electrode
gate
electrodes
storage capacitor
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28550891A
Other languages
English (en)
Inventor
Taketo Hikiji
丈人 曳地
Shigeru Yamamoto
滋 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP28550891A priority Critical patent/JPH05100249A/ja
Publication of JPH05100249A publication Critical patent/JPH05100249A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 TFT特性の安定したアクティブマトリクス
パネルを得る。 【構成】 ゲート電極2がゲート信号線にソース電極ま
たはドレイン電極6がデータ信号線に接続されるととも
にマトリクス状に配列された複数のトランジスタ25
と、該トランジスタ25のドレイン電極またはソース電
極6に接続された電荷保持用蓄積容量30とからなる液
晶ディスプレイ用アクティブマトリクスパネルにおい
て、該トランジスタを逆スタガー型の薄膜電界効果トラ
ンジスタとし、該電荷保持用蓄積容量30を液晶ディス
プレイの画素電極7と下部透明電極3の間にゲート絶縁
膜4を介在させたサンドイッチ構造で画素電極7の全体
にわたって構成し、該逆スタガー型薄膜電界効果トラン
ジスタ25のゲート電極2を該蓄積容量30の下部透明
電極3と同時に形成した透明導電膜とした液晶パネル用
アクティブマトリクスパネル。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶ディスプレイ用アク
ティブマトリクスパネルの構造およびその製造方法に関
する。
【0002】
【従来の技術】従来のポリシリコン薄膜電界効果トラン
ジスタ(以下、TFTという)により駆動される液晶デ
ィスプレイ(LCD)のTFT部および画素部の概略図
を図4および図5に示す。図に示されるとおり、液晶デ
ィスプレイは、透明絶縁性基板1の上にTFT部25と
蓄積容量部30を持った画素部が設けられる。このよう
な液晶ディスプレイは、複数のトランジスタのゲート電
極が接続されたゲート線が複数並べられるとともに、ト
ランジスタのソース−ドレインを介して接続された複数
の電荷保持用蓄積容量が接続されたデータ線が複数並べ
られてマトリクスを構成しているものであり、ゲート線
を選択することによって任意の画素列を選択し、次いで
データ線を選択することによって特定のトランジスタに
接続された電荷保持用蓄積容量に表示データを書き込む
ものである。TFT部25は、真性ポリシリコン層5に
不純物を拡散させて得たソース電極およびドレイン電極
6の上にゲート絶縁膜4を介して設けたゲート電極21
とから構成され、画素部は、基板1の上に設けたソース
およびドレイン電極6と同時に形成される蓄積容量部3
0の一方の電極22とその上方に絶縁膜4を介して設け
られた画素電極7とから構成される。TFT部25と画
素部の双方を層間絶縁膜8で覆いソース電極およびドレ
イン電極ならびに画素電極7は配線金属9が接続され、
全体はパッシベーション膜10で覆われている。
【0003】図5は、図4に示されたLCDの平面図で
あり、上記従来の構造では、電圧保持用の蓄積容量部3
0を構成する電極3は光の透過を許さないため、画素開
口率の低下の大きな原因となっている。
【0004】そこで図6および図7に示されるように、
蓄積容量部30の下部電極3を画素電極7の全面と同じ
形状とした透明導電体で構成し、蓄積容量部をゲート絶
縁膜4を介して画素電極7と下部透明電極3のサンドイ
ッチ構造として形成することによって、開口率低下の問
題は解決された。しかし、この構造では下部透明電極3
をTFT部25のソース電極およびドレイン電極と同時
に形成することはできないので、新たに透明電極のパタ
ーンニングの工程を加えなければならず、フォトマスク
と処理工程が増えるとともに、ポリシリコン形成後に酸
化インジウム錫(ITO)の堆積、パターンニング、ゲ
ート絶縁膜着膜という工程を通るので、TFT部のポリ
シリコン5とゲート絶縁膜4の界面に透明導電膜の成分
が不純物として残留し、残留成分によってTFT特性が
ばらつくという問題があった。
【0005】
【この発明の目的】本発明は、新たに透明導電膜が付加
されたことによってマスクが増加することを防いでプロ
セスの簡素化を図るとともに、TFT部に逆スタガー型
TFTを採用することにより清浄なゲート絶縁膜−ポリ
シリコン界面を得て、TFT特性の安定したアクティブ
マトリクスパネルを得ることを目的とする。
【0006】
【この発明の概略の構成】本発明は、ポリシリコンを用
いた薄膜電界効果トランジスタ(TFT)により駆動さ
れる液晶ディスプレイ用アクティブマトリクスパネルに
おいて、TFTを逆スタガー型とし、電圧保持用蓄積容
量を画素電極と透明導電膜からなる下部透明電極でゲー
ト絶縁膜をサンドイッチした構造とするとともに、蓄積
容量の下部透明電極はフォトリソグラフィー法に用いら
れる紫外光を選択的に吸収する材料を用いて構成し、T
FTのゲート電極と同時に形成することにより構成され
る。
【0007】
【実施例】
実施例1 図1に本発明のアクティブマトリクスパネルの一つのパ
ターンの構造の断面図を示す。アクティブマトリクスを
構成する各パターンは、TFT部25と画素部とから構
成されている。TFT部25は、透明基板1上に設けた
ゲート電極2とその上に設けたゲート絶縁膜4およびそ
の上にある真性ポリシリコン層5と、このシリコン層5
の両端に設けられたソース電極およびドレイン電極6と
から構成された逆スタガー型のTFTである。画素部
は、透明導電膜からなり蓄積容量部30の一方の電極と
して働く下部透明電極3と下部透明電極と同一の形状を
有し絶縁膜4を介してその上に設けられた画素電極7と
から構成される。TFT部および画素部の上には、層間
絶縁膜8を介して配線金属9が設けられ、各素子を電気
的に接続するとともに、その上にパッシベーション膜1
0が設けられている。
【0008】図2に、図1に示したアクティブマトリク
スパネルの作成方法の概略図を示す。以下にその詳細の
説明をする。ガラスなどの透明絶縁性基板1上に酸化イ
ンジウム錫(ITO)等のフォトリソグラフィー法に用
いられる紫外光を選択的に吸収する特性を有する透明導
電膜形成し、TFTのゲート電極と蓄積容量の下部電極
が残るように1枚のフォトマスクを用い通常のフォトエ
ッチングプロセスによってパタンニングする。この加工
によりTFTのゲート電極2と蓄積容量部の下部透明電
極3が形成される(図2a)。
【0009】この上に、低圧化学的気相析出法(LPC
VD)等により絶縁膜4を、引き続き真性非晶質シリコ
ン(i−a−Si)膜を形成し、その後レーザーアニー
ル等により真性非晶質シリコン膜を結晶化しポリシリコ
ン(polyーSi)層5とし、さらにこの上に保護層
を堆積する。次にフォトマスクを用いることなく裏面か
ら紫外光で露光しフォトエッチングプロセスにより保護
層をパタンニングしゲート電極2と下部電極3の上にの
みフォトマスク11を形成する(図2b)。
【0010】その後、ポリシリコン層に燐(P)等のイ
オンを打ち込んで不純物拡散層6を形成し、次いで、不
純物拡散層6を2枚目のフォトマスクを用いてフォトエ
ッチングプロセスにより分離してTFTのソース電極及
びドレン電極6とする(図2c)。
【0011】このうえにITO等の透明導電膜を着膜し
て3枚目のフォトマスクを用いフォトエッチングプロセ
スによりパターンニングして画素部透明電極7を得る
(図2d)。
【0012】その後、層間絶縁膜を着膜して4枚目のフ
ォトマスクを用いてパターンニングすることによってソ
ース電極およびドレイン電極ならびに画素電極に達する
開口を設けた層間絶縁膜層8を得(図2e)、この上に
アルミニウム(Al)またはアルミニウム・銅(Al・
Cu)等の配線金属膜を形成し、5枚目のフォトマスク
を用いてパターンニングしゲート電極、ソース電極、お
よび画素電極に接する配線金属9を形成する。最後にパ
ッシベーション膜10を形成した後6枚目のフォトマス
クを用いてパターンニングし、パネルを完成する(図2
f)。以上マスク数6枚と従来通りの数でアクティブマ
トリクスパネルを作成することができる。
【0013】実施例2 図3は、本発明の第2の実施例を示すもので、液晶ディ
スプレイを透過型とし、TFT部25をポリシリコンを
用いたTFTから非晶質シリコンを用いたTFTに変更
しTFT部の上にチャンネル部への光の入射を防ぐブラ
ックマトリクスを設けて透過型とした点が相違する以外
は実施例1の場合と同様である。非晶質シリコンTFT
はチャンネル部に光が入射するとTFT特性が大きく変
化する性質を有するので、図1のような構成としたとき
には、TFT特性が光によって変化し安定した動作を得
がたいものであった。この実施例は、このような不都合
を排除して真性非晶質シリコンからなるTFTを使用で
きるようにしたものである。図示のように、TFT部
は、透明なゲート電極の上に設けられたゲート絶縁膜4
とその上に設けられた真性非晶質シリコン膜12とその
上に配置されたチャネル保護膜14とからなり、不純物
拡散シリコンからなるソース電極およびドレイン電極6
の上には、アルミニウム拡散バリアメタル13が設けら
れている。パネルの上方には、通常の液晶ディスプレイ
と同様に、パッシベーション膜10の上に配向膜15、
TN型液晶16、配向膜17、対向電18、極絶縁性基
板20が設けられるが、この発明にあっては、TFT部
の上方に絶縁性基板上方からの光の入射を阻止するブラ
ックマトリクス19が設けられており、TFTのチャン
ネル部への光の入射による特性の変化に基づく不都合を
なくしている。
【0014】
【発明の効果】本発明は、TFTを逆スタガー型とする
とともに、開口率を増加するために蓄積容量部の下部電
極を紫外光の透過を許さない透明導電膜を使用してTF
Tのゲート電極と同時に形成するようにしたので、電荷
蓄積容量部の下部電極を形成するためのフォトマスクを
別途作る必要がなくなるとともに、この透明伝導膜から
なるゲート電極自体を真性ポリシリコンに不純物を拡散
するときの保護層形成用フォトマスクとして利用したの
で、TFTのソース電極およびドレイン電極形成時の不
純物拡散工程用のフォトマスクを準備する必要が無くな
り、工程の簡略化とコストの低減に貢献するものであ
る。また、透明電極を形成した後ゲート絶縁膜を構成し
その後TFT部のチャンネルを構成する真性ポリシリコ
ン層を形成することによって得られる構成であるので、
透明電極を形成するときの不純物がゲート絶縁膜とチャ
ンネルの界面に残留せず、TFT特性が安定するという
優れた効果を奏するものである。さらに、ポリシリコン
を使用したTFTを使用すると、チャンネル部に液晶デ
ィスプレイのバックライトの光が入射してもTFTの特
性変化が小さいので実用上なんらの支障もない。非晶質
シリコンを用いたTFTはチャンネル部に光が入射する
とTFT特性が大きく変化するものであるが、このよう
な非晶質シリコンTFTを用いるときには、TFT部に
上にこの部分を覆うブラックマトリクスを設けて透過型
として使用巣ることによって、チャンネル部への光の入
射を防ぐことができ、本発明を実用可能に用いることが
できる。
【図面の簡単な説明】
【図1】 本発明によるアクティブマトリクスパネルの
実施例を示す断面図。
【図2】 本発明によるアクティブマトリクスパネルの
製造工程を示す図。
【図3】 非晶質シリコンTFTを用いた本発明の他の
実施例を示す図。
【図4】 従来のTFTと従来の蓄積容量によるアクテ
ィブマトリクスパネルの断面図。
【図5】 従来のTFTと従来の蓄積容量によるアクテ
ィブマトリクスパネルの平面図。
【図6】 従来のTFTと新型蓄積容量によるアクティ
ブマトリクスパネルの断面図。
【図7】 従来のTFTと新型蓄積容量によるアクティ
ブマトリクスパネルの平面図。
【符号の説明】
1 絶縁性基板、2 ゲート電極、3 下部透明電極、
4 ゲート絶縁膜、5真性ポリシリコン層、6 不純物
拡散シリコン層、ソース電極、ドレイン電極 7 画素部透明電極、8 層間絶縁膜、9 配線金属、
10 パッシベーション膜、11 マスクパターン、1
2 真性ポリシリコン層、13 Al拡散バリアメタ
ル、14 チャネル保護膜、15 配向膜1、16 T
N型液晶、17 配向膜2、18 対向電極、19 ブ
ラックマトリクス、20 絶縁性基板、21ゲート電
極、22 不純物拡散シリコン層(下部電極)、25
TFT、30電荷保持用蓄積容量。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ゲート電極がゲート信号線にソース電極
    またはドレイン電極がデータ信号線に接続されるととも
    にマトリクス状に配列された複数のトランジスタと、該
    トランジスタのドレイン電極またはソース電極に接続さ
    れた電荷保持用蓄積容量とからなる液晶ディスプレイ用
    アクティブマトリクスパネルにおいて、 該トランジスタは、逆スタガー型の薄膜電界効果トラン
    ジスタであり、 該電荷保持用蓄積容量は、液晶ディスプレイの画素電極
    と下部透明電極の間にゲート絶縁膜を介在させて構成さ
    れ、 該逆スタガー型薄膜電界効果トランジスタのゲート電極
    は、該蓄積容量の下部透明電極と同時に形成された透明
    導電膜から構成されることを特徴とする液晶ディスプレ
    イ用アクティブマトリクスパネル。
  2. 【請求項2】 ゲート電極がゲート信号線にソース電極
    またはドレイン電極がデータ信号線に接続されるととも
    にマトリクス状に配列された複数の逆スタガー型薄膜電
    界効果トランジスタと、該トランジスタのドレイン電極
    またはソース電極に接続された電荷保持用蓄積容量とか
    らなる液晶ディスプレイ用アクティブマトリクスパネル
    の製造方法であって、 透明基板の上に透明導電膜からなる蓄積容量部の下部電
    極と薄膜電界効果トランジスタのゲート電極を同時に形
    成する工程と、該透明導電膜の電極の上に絶縁膜を形成
    し、ついで、その上に薄膜電界効果トラ ンジスタのソース電極およびドレイン電極を形成する工
    程と、 蓄積容量部の透明電極の上方に画素電極を形成する工程
    とからなることを特徴とする液晶ディスプレイ用アクテ
    ィブマトリクスパネルの製造方法。
JP28550891A 1991-10-07 1991-10-07 アクテイブマトリクスパネルおよびその製造方法 Pending JPH05100249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28550891A JPH05100249A (ja) 1991-10-07 1991-10-07 アクテイブマトリクスパネルおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28550891A JPH05100249A (ja) 1991-10-07 1991-10-07 アクテイブマトリクスパネルおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH05100249A true JPH05100249A (ja) 1993-04-23

Family

ID=17692439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28550891A Pending JPH05100249A (ja) 1991-10-07 1991-10-07 アクテイブマトリクスパネルおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH05100249A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266884B1 (ko) * 1996-11-15 2000-09-15 포만 제프리 엘 트렌치커패시터를갖는투과형액정셀
KR100577410B1 (ko) * 1999-11-30 2006-05-08 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
JP2008122923A (ja) * 2006-11-13 2008-05-29 Au Optronics Corp 薄膜トランジスタアレイ基板およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266884B1 (ko) * 1996-11-15 2000-09-15 포만 제프리 엘 트렌치커패시터를갖는투과형액정셀
KR100577410B1 (ko) * 1999-11-30 2006-05-08 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
JP2008122923A (ja) * 2006-11-13 2008-05-29 Au Optronics Corp 薄膜トランジスタアレイ基板およびその製造方法
JP4691681B2 (ja) * 2006-11-13 2011-06-01 友▲達▼光電股▲ふん▼有限公司 薄膜トランジスタアレイ基板およびその製造方法

Similar Documents

Publication Publication Date Title
JP4897995B2 (ja) 液晶表示装置用薄膜トランジスタ基板
US6091466A (en) Liquid crystal display with dummy drain electrode and method of manufacturing same
KR100657387B1 (ko) 박막 트랜지스터 및 그 제조방법과 그것을 구비한 액정표시장치
US7211827B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
KR100234892B1 (ko) 액정표시장치의 구조 및 그 제조방법
EP0372821A2 (en) Liquid crystal display panel with reduced pixel defects
US6111619A (en) Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array
US20040007705A1 (en) Thin film transistor array panel including storage electrode
JPH1062819A (ja) 液晶表示装置及びその製造方法
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
JPH0534718A (ja) 液晶表示装置
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JPH05100249A (ja) アクテイブマトリクスパネルおよびその製造方法
US8435722B2 (en) Method for fabricating liquid crystal display device
US7547588B2 (en) Thin film transistor array panel
KR100959366B1 (ko) 씨오티 구조 액정표시장치용 기판 및 그 제조방법
KR100339346B1 (ko) 액정표시소자제조방법
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
KR100218503B1 (ko) 액정 표시 장치 및 그 제조 방법
JPH08313934A (ja) アレイ基板、その製造方法、液晶表示装置およびその製造方法
KR20000002472A (ko) 액정표시장치 제조방법
JPH07142737A (ja) 薄膜トランジスタの製造方法
KR100243813B1 (ko) 액정 표시 장치 및 그 제조 방법