JP3156752B2 - Ａｔｍスイッチ装置及びその制御方法 - Google Patents

Ａｔｍスイッチ装置及びその制御方法

Info

Publication number
JP3156752B2
JP3156752B2 JP2396096A JP2396096A JP3156752B2 JP 3156752 B2 JP3156752 B2 JP 3156752B2 JP 2396096 A JP2396096 A JP 2396096A JP 2396096 A JP2396096 A JP 2396096A JP 3156752 B2 JP3156752 B2 JP 3156752B2
Authority
JP
Japan
Prior art keywords
cell
value
port
switch device
total
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2396096A
Other languages
English (en)
Other versions
JPH09219706A (ja
Inventor
▲昇▼ 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2396096A priority Critical patent/JP3156752B2/ja
Priority to US08/797,569 priority patent/US6009078A/en
Priority to EP19970102051 priority patent/EP0789469B1/en
Priority to DE1997621859 priority patent/DE69721859T2/de
Publication of JPH09219706A publication Critical patent/JPH09219706A/ja
Application granted granted Critical
Publication of JP3156752B2 publication Critical patent/JP3156752B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/16—Arrangements for providing special services to substations
    • H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
    • H04L12/1886—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast with traffic restrictions for efficiency improvement, e.g. involving subnets or subdomains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255—Control mechanisms for ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/564—Connection-oriented
    • H04L2012/5642—Multicast/broadcast/point-multipoint, e.g. VOD
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭセルを送受
するＡＴＭネットワークにおいて、ＡＴＭセルをスイッ
チするのに使用されるＡＴＭスイッチ装置及びその制御
方法に関する。
【０００２】
【従来の技術】一般に、この種のＡＴＭスイッチ装置
は、入力ポート及び出力ポートとを備え、入力セルとし
て与えられるＡＴＭセルを一旦メモリ等に格納した後、
出力ポートに出力セルとして送出する。ここで、ＡＴＭ
セルは、通常、５３バイトの固定長を有し、このうちの
５バイトによりヘッダ部を構成し、残りの４８バイトに
よりペイロード部を構成している。上記したヘッダ部に
は、ＶＣＩ、ＶＰＩ等の識別子が配置され、他方、ペイ
ロード部には、伝送すべきデータ等が配置される。
【０００３】このように固定長のＡＴＭセルを用いるＡ
ＴＭネットワークでは、一旦、ＡＴＭセルが構成された
後、全てのセルが同じ情報形態を取るため、当該ネット
ワークにおいては、元の情報形態を認識する必要がない
と言う利点がある。したがって、ＡＴＭネットワーク
は、マルチメディア通信に適したネットワークとして期
待されている。
【０００４】ここで、ＡＴＭスイッチ装置を介して伝送
されるＡＴＭセルの伝送方式としても、ＣＢＲ（Ｃｏｎ
ｓｔａｎｔ Ｂｉｔ Ｒａｔｅ）方式、ＶＢＲ（Ｖａｒ
ｉａｂｌｅ Ｂｉｔ Ｒａｔｅ）方式、ＡＢＲ（Ａｖａ
ｉｌａｂｌｅ Ｂｉｔ Ｒａｔｅ）方式、ＵＢＲ（Ｕｎ
ｓｐｅｃｉｆｉｅｄ Ｂｉｔ Ｒａｔｅ）方式等、種々
の伝送方式があり、ＡＴＭスイッチ装置は、これら伝送
方式の全てに対応できるものが望ましい。換言すれば、
ＡＴＭスイッチ装置では、上記した各伝送方式をサービ
スクラスとして認識し、各サービスクラスに応じた制御
ができることが好ましい。
【０００５】尚、ＣＢＲ方式は、一定の伝送速度で動画
／音声等をリアルタイムで伝送する方式であり、ＶＢＲ
方式は、画像及び音声の伝送速度をリアルタイムに可変
する方式である。他方、ＡＢＲ方式はネットワークの輻
輳状態に応じて伝送速度を可変する方式であり、更に、
ＵＢＲ方式は、ビットレートを特定しないで伝送を行う
方式である。
【０００６】また、ＡＴＭスイッチ装置を介して、送受
されるセルには、単一の出力ポートに送出されるシング
ルキャストセルと、同報的に複数の出力ポートに送出さ
れるマルチキャストセルとがあり、この種のＡＴＭスイ
ッチ装置では、単に、シングルキャストセルだけでな
く、マルチキャストセルをも、処理できることが望まし
い。
【０００７】更に、ＡＴＭネットワークに使用されるＡ
ＴＭスイッチ装置として、入力ポート毎に入力セルを格
納する入力バッファを備えた入力バッファ形式のもの、
出力ポート毎に出力セルを格納する出力バッファを備え
た出力バッファ形式のもの、及び、複数の出力ポートに
よって共通に使用される共有バッファを備えたもの等が
提案されている。このうち、共有バッファを使用したＡ
ＴＭスイッチ装置は、バッファ容量を少なくできる点
で、他の形式のＡＴＭスイッチ装置に比較して、優れて
いるため、一般的には、共有バッファ形式のＡＴＭスイ
ッチ装置に対する関心が高い。
【０００８】
【発明が解決しようとする課題】これらＡＴＭスイッチ
装置においては、或る出力ポートに輻輳状態が生じた場
合、バッファがオーバーフロー状態となって、セルが廃
棄されることがあると言う共通の問題点がある。このこ
とを共有バッファ形式のＡＴＭスイッチ装置を例にとっ
て、より具体的に説明すると、この種のＡＴＭスイッチ
装置には、特開昭５−１５３，１５０号公報に従来例と
して記載されたものがある。このＡＴＭスイッチ装置
は、複数の出力ポートによって共有される共有バッファ
に各セルを格納すると共に、格納されたセルの共有バッ
ファにおけるアドレスを各出力ポートに対応して設けら
れたアドレス管理バッファに格納している。一方、空き
アドレスバッファが設けられており、この空きアドレス
バッファに空きアドレスを格納している。更に、従来例
として記載されたＡＴＭスイッチ装置では、各アドレス
管理バッファにおける使用率が所定の閾値を越えたか否
かを閾値オーバー検出手段により監視し、閾値を越えた
場合、入力セルをセル廃棄手段により廃棄する構成が採
用されている。
【０００９】この構成を備えたＡＴＭスイッチ装置で
は、閾値オーバー検出手段によって、出力ポート対応の
アドレス管理バッファのいずれか一つにおける使用率が
定められた閾値を越え、このことが検出されると、検出
結果がセル廃棄手段に伝達され、セル廃棄手段は、バッ
ファ使用率が閾値を越えたアドレス管理バッファ対応の
出力ポートに向かうセルを選択的に廃棄している。
【００１０】しかしながら、このように、出力ポート対
応に閾値を設定すると、共有バッファを含むＡＴＭスイ
ッチ装置全体としては、余裕がある場合にもセルが廃棄
されてしまうことになる。このため、セル廃棄が比較的
頻繁に生じてしまうと言う欠点がある。
【００１１】更に、上記したセル廃棄を極力少なくする
ために、先に引用した特開平５−１５３，１５０号公報
では、出力ポートにより共有されるセル蓄積バッファの
セル蓄積総量を監視しておき、当該セル蓄積総量が所定
値を越えた状態で、特定の出力ポートに負荷が集中し始
めると、当該特定の出力ポートに対して、セル蓄積バッ
ファへの入力規制をかけるように構成されたＡＴＭ交換
方式が提案されている。即ち、このＡＴＭ交換方式で
は、セル蓄積バッファにおけるセル蓄積総量が所定値を
越えると、バッファ数が最大の出力ポートに向かうセル
を上記した所定値を越えている間、廃棄する入力規制が
行われている。
【００１２】このため、セル蓄積総量が所定値を越えた
状態で、リアルタイム性の高いセルが入力規制を受けて
いる出力ポートに向かうセルとして与えられた場合、当
該セルは入力規制のため廃棄されてしまう不都合が生じ
る。
【００１３】また、この構成では、バッファ数が最大の
出力ポートが検出され、この検出結果にしたがって最大
の出力ポートに向かうセルが規制されており、当該出力
ポートの規制状態は、セル蓄積総量が所定値以下になる
まで継続することになる。このため、入力規制された出
力ポートに対するセルが減少する一方、他の出力ポート
に対するセルが増加することによって、セル蓄積総量の
所定値を越えた状態が続くと、上記した出力ポートに対
する入力規制は、セル蓄積総量が所定値以下になるまで
解除されないと言う欠点もある。
【００１４】いずれにしても、従来のＡＴＭスイッチ装
置では、個々の出力ポートにおけるセルの集中頻度が異
なる場合の入力規制、サービスクラスが異なる場合にお
ける入力規制、或いは、マルチキャストセルの場合にお
ける入力規制について何等指摘されていない。
【００１５】本発明の目的は、或る出力ポートに対する
セルの集中によって、他の出力ポートの受ける影響を軽
減できるＡＴＭスイッチ装置を提供することである。
【００１６】本発明の他の目的は、セルの輻輳状態が生
じても、出力ポートに応じたセルの転送を確保できるＡ
ＴＭスイッチ装置を提供することである。
【００１７】本発明の更に他の目的は、出力ポート、サ
ービスクラス等を考慮して、輻輳処理を行うことができ
るＡＴＭスイッチ装置を提供することである。
【００１８】本発明の他の目的は、マルチキャストセル
の処理をも好都合に行うことができるＡＴＭスイッチ装
置を提供することである。
【００１９】
【課題を解決するための手段】本発明の一形態によれ
ば、入力ポート、出力ポート、及び、共有バッファとを
備え、前記入力ポートを通して与えられるＡＴＭセルか
らなる入力セルを前記共有バッファに格納した後、前記
出力ポートに送出するＡＴＭスイッチ装置において、前
記各出力ポート毎のキューのセル数を計数する出力ポー
ト対応のポートキュー計数手段と、前記各ポートキュー
計数手段における計数値の最低保証値を設定しておく手
段と、前記各ポートキュー計数手段の計数値が前記最低
保証値を越えたことを検出する検出手段と、前記各最低
保証値の合計値を初期値として設定しておき、前記メモ
リに格納されるキュー全体のセル数を格納するトータル
キュー計数手段とを備え、前記トータルキュー計数手段
は、各出力ポート対応のポートキュー計数手段における
計数値が前記初期値を越えている時に、セル数の変化と
して計数するＡＴＭスイッチ装置が得られる。
【００２０】本発明の他の形態によれば、上記したＡＴ
Ｍスイッチ装置は、複数のサービスクラスを識別できる
ＡＴＭスイッチ装置であり、各サービスクラス毎に、前
記各出力ポートのクラス最低保証値を設定しておく手段
を備えると共に、前記トータルキュー計数手段は、前記
出力ポート全体におけるクラストータルキューのクラス
トータル最低保証値を各サービスクラス毎に設定してお
く手段と、クラストータル最低保証値の総和を前記合計
値の形で設定しておく手段とによって構成されているＡ
ＴＭスイッチ装置が得られる。
【００２１】更に、本発明の形態によれば、複数の出力
ポートによって共通に使用される共有バッファを備えた
ＡＴＭスイッチ装置の制御方法において、各出力ポート
における最低保証値を監視すると共に、更に、全ての出
力ポートの最低保証値の総和に等しいセル数をも監視し
て、出力ポートにおける輻輳を制御するＡＴＭスイッチ
装置の制御方法が得られる。
【００２２】
【発明の実施の形態】図１を参照して、本発明の一実施
の形態に係るＡＴＭスイッチ装置の動作原理を説明す
る。当該ＡＴＭスイッチ装置内には、図示しないセル格
納バッファの他に、出力ポートＯ１〜ＯＮに対応して、
各出力ポートＯ１〜ＯＮに対して出力されるべきセルを
キューとして格納する第１〜第ＮのポートバッファＢ１
〜ＢＮが備えられているものとし、且つ、この実施の形
態では、各出力ポートＯ１〜ＯＮのサービスクラスは共
通であるものとする。尚、サービスクラスとして、各出
力ポートに対してＣＢＲ方式によるサービスクラスが与
えられているものと仮定する。更に、図示されたＡＴＭ
スイッチ装置には、トータルキューを管理するトータル
キュー管理バッファＴＱが備えられている。
【００２３】上述したポートバッファＢ１〜ＢＮは、セ
ル格納バッファにおけるアドレスを格納し、アドレスポ
インターとして動作するアドレスバッファであっても良
い、或いは、ポートバッファＢ１〜ＢＮの代わりに、各
出力ポートＯ１〜ＯＮにおけるセルの入出力の度毎にカ
ウントアップ或いはカウントダウンされるカウンタが別
途用意されても良い。また、トータルキュー管理バッフ
ァは、空きアドレスバッファの代わりに設けられたアド
レスバッファであっても良いし、或いは、単にセル数を
カウントするカウンタによって構成されても良い。
【００２４】この実施の形態においては、各ポートバッ
ファＢ１〜ＢＮに、各出力ポートＯ１〜ＯＮ毎に保証し
たい最低保証値Ｐｍｉｎ１〜ｍｉｎＮがポート閾値とし
て設定されている。各最低保証値Ｐｍｉｎ１〜ｍｉｎＮ
は、各ポートバッファＢ１〜ＢＮに滞留できるセル数の
最小値をあらわしており、他の出力ポートに輻輳が生じ
ても、各出力ポートＯ１〜ＯＮに対しては、セル滞留数
が設定された最低保証値Ｐｍｉｎ１〜ｍｉｎＮのセル数
より少ない場合は、当該出力ポートを通して送出でき
る。ここで、最低保証値Ｐｍｉｎ１〜ｍｉｎＮは、各出
力ポートＯ１〜ＯＮにおけるトラフィックに応じて、個
別に定めても良いし、又は、互いに等しい値を設定して
も良い。このことは、各出力ポートＯ１〜ＯＮをフレキ
シブルに使用及び制御できることを意味している。更
に、ポートバッファＢ１〜ＢＮは、各最大セル格納容量
値Ｐｍａｘ１〜ｍａｘＮの数までのセルアドレスを格納
できる。一方、カウンタを用いた場合には、最大セル格
納容量値Ｐｍａｘ１〜ｍａｘＮまでの数までのセル数を
カウントできるカウンタであれば良い。いずれにして
も、最大セル格納容量値Ｐｍａｘ１〜ｍａｘＮは互いに
等しくても良い。
【００２５】一方、トータルキュー管理バッファＴＱに
は、最低保証値Ｐｍｉｎ１〜ｍｉｎＮの総和に等しい値
を初期値ＩＶとして設定されており、セル格納バッファ
に格納されている全セル数を最大セル格納容量値Ｐｍａ
ｘ１〜ｍａｘＮの総和まで計数できるものとする。
【００２６】しかし、トータルキュー管理バッファＴＱ
は上記した総和よりも少ない計数しかできないものでも
良い。これは、全出力ポートのバッファのセル滞留数の
総和を平均したセル数に余裕分を加えた数だけ滞留させ
ることができれば、殆どの場合、セル廃棄が起こらない
ためである。この構成を採用することによって、メモリ
容量を減少させることができる。但し、トータルキュー
管理バッファＴＱは、最低保証値Ｐｍｉｎ１〜Ｐｍｉｎ
Ｎの総和よりも多いセル数を計数できるものでなければ
ならない。
【００２７】この構成では、入力セルがＡＴＭスイッチ
装置に入力されると、当該入力セルの出力されるべき出
力ポートに対応したポートバッファの内容が１つだけ増
加するが、トータルキュー管理バッファＴＱの内容は、
上記した各出力ポートにおけるセルの数が最低保証値よ
り少ない場合には、何等、変化しない。
【００２８】他方、上記した出力ポートにセルが集中し
た結果、ポートバッファの内容が当該ポートバッファの
最低保証値を越えると、トータルキュー管理バッファＴ
Ｑの内容が１つだけ増加する。また、セルが出力される
と、ポートキューの内容は１つだけ減ることになる。こ
の場合、当該出力ポートに対応したポートキューに設定
された最低保証値を越えている場合には、トータルキュ
ー管理バッファＴＱの内容も１つだけ減る。
【００２９】このように、各出力ポートにおける最低保
証値を設定しておくことにより、複数の出力ポートに輻
輳が生じても、他の出力ポートに対しては、最低保証値
までの範囲内で、セルの出力を保証することができる。
また、この構成では、各出力ポートのトラフィックに応
じた制御を行うことができるため、バッファ数最大の出
力ポートに向かうセルのみを規制し、この規制状態をセ
ル蓄積総量に対する輻輳状態が解除されるまで継続する
場合における欠点を除去できる。
【００３０】図２を参照して、上記した原理に基づく、
ＡＴＭスイッチ装置の具体的な実施の形態を説明する。
図示されたＡＴＭスイッチ装置は、複数の入力ポートＩ
１〜ＩＮ、複数の出力ポートＯ１〜ＯＮ、及び、共有バ
ッファ１１とを備えている。ここで、共有バッファ１１
は、多重化器１２を介して入力ポートＩ１〜ＩＮに接続
され、多重化分離器１３を介して出力ポートＯ１〜ＯＮ
に接続されている。更に、共有バッファ１１は、セル格
納領域と各出力セルの次のアドレスを各出力ポート対応
に格納する次アドレスポインタ領域とを備えている。ま
た、図示されたＡＴＭスイッチ装置は、書込制御部１
５、読出制御部１７、空きアドレスバッファ１９、及
び、閾値制御部２０とを有している。
【００３１】各入力ポートＩ１〜ＩＮを介して与えられ
る入力セルは、５３バイトからなるＡＴＭセルであり、
５バイトのヘッダ部と４８バイトのペイロード部とによ
って構成されている。この例の場合、各入力セルは、多
重化器１２に入力される前に、ヘッダ変換され、変換さ
れたヘッダ部がペイロード部と共に多重化器１２に入力
されている。多重化器１２では、変換されたヘッダ部の
内、ルーティング情報を書込制御部１５に送出し、残り
の部分を共有バッファ１１に送出する。尚、ヘッダ変換
は多重化部１２で多重化された後に行われても良い。
【００３２】ルーティング情報を受けた書込制御部１５
には、ルーティング情報をデコードするルーティングデ
コーダのほか、各出力ポートに対応した書込アドレスレ
ジスタが設けられており、各書込アドレスレジスタに
は、共有メモリ１１内の次のアドレスが出力ポート対応
に格納されている。
【００３３】まず、図２に示されたＡＴＭスイッチ装置
における入力セルの書込動作について説明する。入力セ
ルに関するルーティング情報が書込制御部１５に与えら
れると、書込制御部１５では、ルーティングデコーダに
より、当該ルーティング情報に対応した出力ポートの書
込アドレスレジスタが指定される。この時、書込アドレ
スレジスタには、対応する出力ポートに出力されるべき
セルのアドレスが格納されており、このアドレスが共有
バッファ１１に送出される。同時的に、空きアドレスバ
ッファ１９に格納されている空きアドレスが当該出力ポ
ートに対する次のアドレスを指示するアドレスポインタ
ーとして、共有バッファ１１のアドレスポインタ領域に
格納される。これによって、出力ポートに対応したセル
のリスト構造が共有バッファ１１のセル格納領域及び次
アドレスポインタ領域に形成される。更に、共有バッフ
ァ１１を指定した書込アドレスレジスタの内容を次アド
レスポインタ領域に格納した次アドレスに更新してお
き、次のセルをリスト構造に接続する準備をしておく。
【００３４】次に、出力セルの読出動作について説明す
ると、図示された読出制御部は、出力ポートを指定する
出力ポート指定部、出力ポート対応に設けられた読出ア
ドレスレジスタとを備え、出力ポート指定部により、読
出アドレスレジスタの一つが選択される。選択された読
出アドレスレジスタには、出力ポート毎のリスト構造の
先頭位置にある読出アドレスが格納されており、この読
出アドレスが共有バッファ１１に送出される。共有バッ
ファ１１からは、読出アドレスにしたがって、セルが読
み出され、多重化分離器１３を介して、対応する出力ポ
ートに送出される。共有バッファ１１の次アドレスポイ
ンタ領域からセルと同時に読み出される次アドレスは、
読出制御部１７に送出され、対応する読出アドレスレジ
スタに書き込まれる。このとき、共有バッファ１１に送
出された読出アドレスは、空きアドレスとなっているか
ら、空きアドレスバッファ１９に格納され、セルを格納
していた共有バッファ１１の領域を解放する。このよう
に、共有バッファ１１内の出力ポート毎に形成されたリ
スト構造にしたがって、各セルは順番に読み出されるこ
とになる。
【００３５】図２に示されたＡＴＭスイッチ装置は、更
に閾値制御部２０を有しており、この閾値制御部２０に
よって、書込制御部１５及び読出制御部１７を制御す
る。図３をも併せ参照して、図２に示された閾値制御部
２０を説明する。図３に示されているように、閾値制御
部２０は、書込制御部１５及び読出制御部１７内の出力
ポート対応の書込及び読出アドレスレジスタに対して、
１対１に設けられたポートセルカウンタＰＣ（１）〜Ｐ
Ｃ（Ｎ）と、トータルセルカウンタＴＣとを含み、これ
らポートセルカウンタＰＣ（１）〜ＰＣ（Ｎ）及びトー
タルセルカウンタＴＣは、図１の原理図に示されたポー
トバッファＢ１〜ＢＮ及びトータルキュー管理バッファ
ＴＱについてそれぞれ説明した動作と同様な動作を行
う。
【００３６】図示されたポートセルカウンタＰＣ（１）
〜ＰＣ（Ｎ）は、書込制御部１５及び読出制御部１７に
対してルーティングデコーダ２５を介して接続されてお
り、各出力ポートに対応した書込アドレスレジスタが指
定されると、当該書込アドレスバッファに応じたポート
セルカウンタＰＣ（１）〜ＰＣ（Ｎ）の一つにカウント
アップ信号がルーティングデコーダ２５を通して与えら
れ、この結果、各ポートセルカウンタＰＣ１〜ＰＣＮ
は、カウントアップ信号を順次加算していく。一方、読
出制御部の読出アドレスレジスタが指定されると、当該
読出アドレスレジスタに対応したポートセルカウンタＰ
Ｃ（１）〜ＰＣ（Ｎ）に対して、カウントダウン信号が
与えられ、各カウンタの内容を減算して行く。
【００３７】ここで、ポートセルカウンタＰＣ（１）〜
ＰＣ（Ｎ）には、閾値設定部２０１によってそれぞれ出
力ポートＯ１〜ＯＮに対する最低保証値Ｐｍｉｎ１〜Ｐ
ｍｉｎＮが設定されている。この場合、これら最低保証
値Ｐｍｉｎ１〜ＰｍｉｎＮは互いに同一であっても、異
なっていても良い。いずれにしても、最低保証値Ｐｍｉ
ｎ１〜ＰｍｉｎＮは、対応する出力ポートにおけるトラ
フィックを考慮して決定され、各ポートセルカウンタＰ
Ｃ（１）〜ＰＣ（Ｎ）の内容は、書込及び読出制御部１
５及び１７からの要求に応じて、最大セル格納容量値Ｐ
ｍａｘ１〜ｍａｘＮを越えた場合等に、書込制御部１５
又は読出制御部１７に出力信号として送出される。
【００３８】一方、トータルセルカウンタＴＣには、上
記したポートセルカウンタＰＣ（１）〜ＰＣ（Ｎ）の最
低保証値Ｐｍｉｎ１〜ｍｉｎＮの総和に等しい値が初期
値ＩＶとして設定されている。各ポートセルカウンタＰ
Ｃ（１）〜ＰＣ（Ｎ）の内容が各ポートセルカウンタＰ
Ｃ（１）〜ＰＣ（Ｎ）の最低保証値Ｐｍｉｎ１〜Ｐｍｉ
ｎＮを越えると、トータルセルカウンタＴＣは１だけカ
ウントアップされる。このカウントアップは共有バッフ
ァ１１における総格納値ＴＣまで続けられる。他方、セ
ルが出力され、且つ、対応したポートセルカウンタＰＣ
（１）〜ＰＣ（Ｎ）の最低保証値を越えている場合に
は、トータルセルカウンタＴＣの内容は１だけ減算され
る。
【００３９】この場合、セルが特定出力ポートにのみ集
中して、最大セル格納容量Ｐｍａｘ１〜ＰｍａｘＮを越
えている出力ポートに対しては、総格納値ＴＣに達しな
い場合にも、入力規制が行われる。また、特定出力ポー
トに輻輳が生じても、他の出力ポートには、セル滞留数
が最低保証値より少なければ、当該出力ポートを通して
セルを出力できる。
【００４０】更に、セルが最大セル格納容量値Ｐｍａｘ
１〜ＰｍａｘＮを越えていることによって入力規制状態
にある出力ポートにおいても、最大セル格納容量値Ｐｍ
ａｘ１〜ＰｍａｘＮよりセル数が少なくなると、直ち
に、入力規制を解消することができる。このように、個
々の出力ポート対応にも、最大セル格納容量値Ｐｍａｘ
１〜ＰｍａｘＮを設けておくことにより、従来技術のよ
うに、セル蓄積総量のみを監視する場合に比較して、各
出力ポートに対する入力規制時間を短縮できる。
【００４１】図４を参照すると、図２及び図３に示され
たＡＴＭスイッチ装置及び閾値制御部２０の具体例が示
されている。図４では、書込制御部として、多重化器１
２に接続されたルーティングデコーダ２５１と、出力ポ
ートＯ１〜ＯＮに対応して設けられた書込アドレスレジ
スタＷＡ（１）〜ＷＡ（Ｎ）とが備えられており、読出
制御部として、出力カウンター１７１、出力デコーダ１
７２、及び、出力ポート対応に設けられた読出アドレス
レジスタＲＡ（１）〜ＲＡ（Ｎ）が備えられている。更
に、図示されたＡＴＭスイッチ装置は、図１と同様に、
空きアドレスを格納する空きアドレスバッファ１９を有
している。
【００４２】また、図４に示された閾値制御部２０は、
出力ポートの最低保証値Ｐｍｉｎ１〜ＰｍｉｎＮを閾値
として定めたポートセルカウンタＰＣ（１）〜ＰＣ
（Ｎ）と、最低保証値Ｐｍｉｎ１〜ＰｍｉｎＮの総和を
初期値として設定したトータルセルカウンタＴＣとを備
え、これらポートセルカウンタＰＣ（１）〜ＰＣ（Ｎ）
とトータルセルカウンタＴＣは、それぞれポート閾値回
路と、トータル閾値回路と呼ばれても良い。
【００４３】図４からも明らかな通り、ポートセルカウ
ンタＰＣ（１）〜ＰＣ（Ｎ）は、ルーティングデコーダ
２５１及び出力デコーダ１７２に接続され、これらデコ
ーダからの出力によって、カウントアップ及びカウント
ダウンの動作を行い、セル数を計数する。また、ポート
セルカウンタＰＣ（１）〜ＰＣ（Ｎ）のカウント値が各
カウンタにおける最大セル格納容量値Ｐｍａｘ１〜Ｐｍ
ａｘＮより大きい場合、或いは、セルの共有バッファ１
２の総格納値ＴＣを越えた場合には、輻輳状態の指示を
各ポートセルカウンタＰＣ（１）〜ＰＣ（Ｎ）に送出
し、セル廃棄を行う。また、各ポートセルカウンタＰＣ
（１）〜ＰＣ（Ｎ）がルーティングデコーダ２５１また
は出力デコーダ１７２によって指定されると、対応する
書込アドレスレジスタＷＡまたは読出アドレスレジスタ
ＲＡが動作状態になり、当該書込アドレスレジスタＷＡ
または読出アドレスレジスタＲＡは、格納されているア
ドレスを共有バッファ１２に送出する。
【００４４】尚、トータルセルカウンタＴＣには、最低
保証値Ｐｍｉｎ１〜ＰｍｉｎＮの総和に等しい初期値Ｉ
Ｖが設定されており、各ポートカウンタＰＣにおいて最
低保証値Ｐｍｉｎ１〜ＰｍｉｎＮを越えた場合にのみ、
トータルセルカウンタＴＣをカウントアップすること
は、図１と同様である。
【００４５】図示されたＡＴＭスイッチ装置の他の動作
は、従来のＡＴＭスイッチ装置と同様であるので、ここ
では、説明を省略する。
【００４６】図５及び図６を参照して、図４に示された
ポートセルカウンタＰＣ（１）〜ＰＣ（Ｎ）及びトータ
ルセルカウンタＴＣの動作を説明する。ここでは、トー
タルセルカウンタＴＣに、ポートセルカウンタＰＣ
（１）〜ＰＣ（Ｎ）に設定された最低保証値Ｐｍｉｎ１
〜ＰｍｉｎＮの総和が初期値ＩＶとしてトータルセルカ
ウンタＴＣに設定された状態にあるものとし、ここで
は、最低保証値Ｐｍｉｎ（ｊ）が設定されたポートセル
カウンタＰＣ（ｊ）における書込動作及び読出動作を図
５及び図６により説明する。尚、図５及び図６では、説
明を簡略化するために、ポートセルカウンタＰＣ（ｊ）
及びトータルセルカウンタＴＣの内容、カウント値を
も、ＰＣ（ｊ）及びＴＣであらわすものとする。
【００４７】まず、図５に示された書込動作のステップ
Ｓ１では、ポートセルカウンタＰＣ（ｊ）のカウント値
ＰＣ（ｊ）がＰｍｉｎ（ｊ）より小さいかどうかが判定
される。この判定の結果、カウント値ＰＣ（ｊ）がＰｍ
ｉｎ（ｊ）より小さい場合、カウント値ＰＣ（ｊ）が１
だけカウントアップされ（ステップＳ２）、続いて、共
有バッファ１１に対して入力セルが書き込まれる（ステ
ップＳ３）。
【００４８】一方、ステップＳ１において、カウント値
ＰＣ（ｊ）が最低保証値Ｐｍｉｎ（ｊ）に等しいか、ま
たは、大きい場合、トータルセルカウンタＴＣの最大格
納量ｍａｘとの比較が行われる（ステップＳ４）。トー
タルセルカウンタＴＣのカウンタ値が最大値に達してい
ない場合には、ポートセルカウンタＰＣ（ｊ）のカウン
タ値ＰＣ（ｊ）が当該カウンタの最大容量値Ｐｍａｘ
（ｊ）と比較される（ステップＳ５）。カウント値ＰＣ
（ｊ）がＰｍａｘ（ｊ）より小さい場合、ステップＳ６
に移行して、トータルセルカウンタＴＣのカウント値が
１だけカウントアップされ（ステップＳ６）、以後、ポ
ートセルカウンタＰＣ（ｊ）を１だけカウントアップす
るステップＳ２に移行して、前述した書込動作が行われ
る（ステップＳ３）。
【００４９】他方、ステップＳ４においてカウント値Ｔ
Ｃがｍａｘと等しいか、大きい場合、或いは、ステップ
Ｓ５において、ポートカウンタＰＣ（ｊ）のカウント値
ＰＣ（ｊ）がＰｍａｘ（ｊ）に等しいか、または、大き
い場合には、当該入力セルは廃棄処理される（ステップ
Ｓ７）。
【００５０】図６に示された読出動作について説明す
る。ステップＳＳ１において、まず、共有バッファ１１
から出力セルの読出が行われる。次に、ポートセルカウ
ンタＰＣ（ｊ）のカウント値ＰＣ（ｊ）が最低保証値Ｐ
ｍｉｎ（ｊ）と比較される（ステップＳＳ２）。比較の
結果、カウント値ＰＣ（ｊ）がＰｍｉｎ（ｊ）より大き
い場合には、ステップＳＳ３において、トータルセルカ
ウンタＴＣが１だけカウントダウンされると共に、ステ
ップＳＳ４において、ポートセルカウンタＰＣ（ｊ）の
カウント値ＰＣ（ｊ）も１だけカウントダウンされる。
【００５１】一方、ステップＳＳ２の比較結果、カウン
ト値ＰＣ（ｊ）がＰｍｉｎ（ｊ）と等しいか、小さい場
合、トータルセルカウンタＴＣのカウント値ＴＣは変化
せず、直接、ポートセルカウンタＰＣ（ｊ）のカウント
値ＰＣ（ｊ）だけが１だけカウントダウンされる（ステ
ップＳＳ４）。
【００５２】図示された書込及び読出動作により、最低
保証値Ｐｍｉｎ（ｊ）及びトータルセルカウント値ＴＣ
を監視しながら、輻輳制御を行うことができる。
【００５３】図７を参照すると、本発明の他の変形例に
係るＡＴＭスイッチ装置は、アドレスポインタの書込制
御を行うアドレスポインタ書込制御部２１、アドレスポ
インタの読出制御を行うアドレスポインタ読出制御部２
２、及び、これらアドレスポインタ書込制御部２１及び
アドレスポインタ読出制御部２２によって共通に使用さ
れるアドレスバッファ部２３とを有している。ここで、
アドレスバッファ部２３は、出力ポートＯ１〜ＯＮ対応
にそれぞれ設けられたアドレスレジスタを備え、各アド
レスレジスタには、閾値制御部２０から各出力ポートに
対応した最低保証値Ｐｍｉｎ１〜ＰｍｉｎＮが設定され
ている。更に、閾値制御部２０には、最低保証値Ｐｍｉ
ｎ１〜ＰｍｉｎＮの総和に等しい値が初期値ＩＶとして
設定されており、この閾値制御部２０は、図３と同様の
構成を有している。
【００５４】また、この構成は、次アドレスポインタが
共有バッファ１１内に格納されない点以外、図２〜図４
を参照して説明したＡＴＭスイッチ装置と同様な動作を
行えることは、明らかであるので、ここでは、説明を省
略する。
【００５５】上記した動作は、入力セルとして、単一の
出力ポートに出力されるべきシングルキャストセルが入
力された場合についてのみ説明した。しかしながら、複
数の出力ポートに出力されるべきマルチキャストセルが
入力される場合もあることを考慮しておく必要がある。
ここで、マルチキャストセルの出力されるべき出力ポー
ト数を同報数と呼び、ＮＣであらわすものとする。
【００５６】このようなマルチキャストセルの場合、共
有バッファは１セル分の領域しか使用されないから、シ
ングルキャストセルと同様に、マルチキャストセルを処
理すると、同報数に応じて共有バッファ上に確保される
であろう領域のうち、（同報数−１）セル分の領域は使
用されないので、この使用されない領域は他のセルの格
納に使用できる。このことは、共有バッファにおける
（同報数−１）セル分の領域が解放されたのと等価であ
る。
【００５７】しかしながら、上記した例のように、共有
バッファ１１内に、最初に、最低保証値に対応した最低
保証領域をシングルキャストセルを想定して確保した場
合、最低保証領域を制御する必要がある。即ち、マルチ
キャストセルによる同報先の出力キューが最低保証値よ
り少ない場合には、最低保証領域として確保した領域を
使用する訳ではないので、最低保証領域として確保され
た領域から解放すれば、更に、有効に、共有バッファ１
１を使用できる。
【００５８】このように、マルチキャストセルが入力セ
ルとして与えられた場合、共有バッファ１１内に、最低
保証領域として確保された領域を（同報数−１）だけ解
放することにより、共有バッファ１１を有効に使用でき
る。
【００５９】ここで、マルチキャストセルを処理できる
ＡＴＭスイッチ装置としては、種々のものが提案されて
おり、ここでは、アドレスポインタをコピーすることに
よって、マルチキャストセルを処理するＡＴＭスイッチ
装置に本発明を適用した場合について説明する。
【００６０】図８、９、及び１０を参照すると、本発明
に係るＡＴＭスイッチ装置は、前述した実施の形態と同
様に、共有バッファ１１、多重化器１２、多重化分離器
１３、書込制御部１５、読出制御部１７、空きアドレス
バッファ１９を備えると共に、出力ポートＯ１〜ＯＮに
対応した設けられたアドレスバッファ２３１〜２３Ｎ、
これらアドレスバッファ２３１〜２３Ｎの内容をカウン
トするポートセルカウンタＰＣ（１）〜ＰＣ（Ｎ）、及
び、トータルセルカウンタＴＣとを有している。ここ
で、これらポートセルカウンタＰＣ（１）〜ＰＣ（Ｎ）
並びにトータルセルカウンタＴＣは図３に示された閾値
制御部２０を構成している。
【００６１】更に、以下では、閾値制御部２０の一部
に、マルチキャスト制御部が含まれているものとして説
明するが、マルチキャスト制御部は書込制御部の一部に
設けられても良い。この場合、トータルセルカウンタＴ
Ｃには、各ポートセルカウンタＰＣ１〜ＰＣＮに設定さ
れた最低保証値Ｐｍｉｎ１〜ＰｍｉｎＮの総和が、トー
タルセル最低保証値として設定されていると共に、共有
バッファ１１には、当該トータルセル最低保証値に対応
した領域が確保されているものとする。
【００６２】図９をも参照して、マルチキャストセルの
書込動作について説明すると、まず、ステップＳａ１に
おいて、マルチキャストセルが入力セルとして与えられ
ると、マルチキャストセルカウンタＮＣが０にセットさ
れ、続いて、ステップＳａ２において、マルチキャスト
セルの同報数に応じた数のアドレスバッファ２３１〜２
３Ｎに当該マルチキャストセルのアドレスがコピーされ
る形で格納される。
【００６３】この状態で、ｊ番目のポートセルカウンタ
ＰＣ（ｊ）の内容、カウント値ＰＣ（ｊ）が当該ポート
セルカウンタＰＣ（ｊ）に設定されている最低保証値Ｐ
ｍｉｎ（ｊ）と比較される（ステップＳａ３）。比較の
結果、ポートセルカウンタＰＣ（ｊ）のカウント値ＰＣ
（ｊ）が最低保証値Ｐｍｉｎ（ｊ）より小さい場合に
は、カウント値ＰＣ（ｊ）が１だけカウントアップさ
れ、ポートセルカウンタＰＣ（ｊ）に再度書き込まれる
（ステップＳａ４）。
【００６４】一方、ポートセルカウンタＰＣ（ｊ）のカ
ウント値が最低保証値Ｐｍｉｎ（ｊ）に等しいか、また
は、大きい場合には、ステップＳａ３はステップＳａ５
に移行し、トータルセルカウンタＴＣの内容が最大値Ｔ
ｍａｘと比較される。比較の結果、最大値Ｔｍａｘより
小さい場合には、ポートセルカウンタＰＣ（ｊ）のカウ
ント値がその最大値Ｐｍａｘ（ｊ）と比較される（ステ
ップＳａ６）。
【００６５】カウント値ＰＣ（ｊ）が最大値Ｐｍａｘ
（ｊ）より小さい時には、トータルセルカウンタＴＣの
内容が１だけカウントアップされ（ステップＳａ７）、
続いて、ポートセルカウンタＰＣ（ｊ）もカウントアッ
プされる（ステップＳａ４）。
【００６６】次に、マルチキャストセルカウンタＮＣが
１だけカウントアップされ（ステップＳａ８）、ステッ
プＳａ９において、アドレスポインタが該当するアドレ
スバッファ２３ｊに書き込まれ、ステップＳａ１０の処
理が実行される。
【００６７】また、ステップＳａ５及びＳａ６におい
て、トータルセルカウンタＴＣ及びポートセルカウンタ
ＰＣ（ｊ）の内容がそれぞれ最大値Ｔｍａｘ及びＰｍａ
ｘ（ｊ）と等しいか、または、大きい場合、ステップＳ
ａ１０の処理が実行される。
【００６８】ステップＳａ１０では、マルチキャストセ
ルカウンタＮＣの内容が０か否かが検出され、ＮＣが０
に等しい場合には、当該入力セルは廃棄される（ステッ
プＳａ１１）。
【００６９】他方、ステップＳａ１０において、ＮＣの
内容が０より大きい場合には、（ＴＣ−（ＮＣ−１））
が計算され（ステップＳａ１２）、トータルセルカウン
タＴＣの内容が更新される。このことは、同報数ＮＣか
ら１を差し引いた値がトータルセルカウンタＴＣの内容
から減算されることを意味し、これにより、共有バッフ
ァ１１に用意された最低保証領域がマルチキャストセル
の同報数に影響を受けないように、制御できる。
【００７０】以後、ＮＣの内容とセルの内容は、共有バ
ッファ１１に書き込まれ（ステップＳａ１３）、書込動
作を終了する。
【００７１】次に、図１０を参照して、読出動作を説明
すると、共有バッファ１１から、ＮＣとセルが読み出さ
れ（ステップＳｂ１）、続いて、ポートセルカウンタＰ
Ｃ（ｊ）のカウント値が最低保証値Ｐｍｉｎ（ｊ）と比
較される（ステップＳｂ２）。比較の結果、カウント値
がＰｍｉｎ（ｊ）より大きければ、トータルセルカウン
タＴＣが１だけ減算された（Ｓｂ３）後、ステップＳｂ
４に移行する。
【００７２】他方、カウント値がＰｍｉｎ（ｊ）と等し
いか、小さい場合、処理動作は、直接、ステップＳｂ４
に移行し、このステップＳｂ４において、ポートセルカ
ウンタＰＣ（ｊ）のカウント値が１だけカウントダウン
される。続いて、ＮＣも１だけカウントダウンされ（ス
テップＳｂ５）、その結果は共有バッファに書き込まれ
る（ステップＳｂ６）。また、ＮＣの内容が０と比較さ
れ（ステップＳｂ７）、０と等しいときには、アドレス
ポインタを解放して（ステップＳｂ８）、処理を終了す
る。また、ＮＣが０でないときには、ステップＳｂ８を
経ることなく、処理を終了する。
【００７３】図１１には、マルチキャストセルをも処理
できる本発明の他の実施の形態に係るＡＴＭスイッチ装
置が示されている。
【００７４】図示されたＡＴＭスイッチ装置は、多重化
器１２、多重化分離器１３、共有バッファ１１、及び、
空きアドレスバッファ４０の他、シングルキャストセル
書込制御部４１、マルチキャストセル書込制御部４２、
シングルキャストセル読出制御部４３、マルチキャスト
セル読出制御部４４、同報先テーブル４５、及び、閾値
制御部４６を有している。
【００７５】入力セルは多重化器１２を介して、シング
ルキャストセル書込制御部４１又はマルチキャストセル
書込制御部４２によって指示される共有バッファ１１の
アドレスに書き込まれる。この時、次にセルを書き込む
アドレスが空きアドレスバッファ４０から読み出され、
次アドレスポインタとして共有バッファ１１に格納され
る。これによって、セルのリスト構造が形成されるが、
この実施の形態では、シングルキャストセルに対するリ
スト構造と、マルチキャストセルに対するリスト構造と
が個別に構成され、且つ、区別して管理されるものとす
る。
【００７６】シングルキャストセルを読み出す場合、シ
ングルキャストセル読出制御部４３が出力ポートに対応
した共有バッファ１１のアドレスを与えると共に、次の
アドレスポインタも読み出して、次に読み出すべきアド
レスをも確保しておく。また、セルを読み出されたアド
レスは空きアドレスバッファ４０に戻されて、対応する
共有バッファ１１内の領域を解放する。
【００７７】一方、マルチキャストセルが読み出された
場合、マルチキャストセル読出制御部４４によって管理
される同報先テーブル４５に、そのセルの内部ＶＰＩが
与えられる。同報先テーブル４５は、マルチキャストセ
ルの分配先を決定して、該当する出力ポートにマルチキ
ャストセルを複数回読み出す。
【００７８】該当する出力ポートに対するマルチキャス
トセルのコピーが全て終了すると、マルチキャストセル
が格納されていた共有バッファ１１内のアドレスが解放
され、且つ、空きアドレスバッファ４０に格納される。
【００７９】上記した動作を行うＡＴＭスイッチ装置に
は、更に、閾値制御部４６が備えられており、この閾値
制御部４６は、マルチキャストセルの到来に際における
動作以外、図８〜１０に示した閾値制御部２０と同様な
動作を行う。
【００８０】このように、この実施の形態では、複数回
マルチキャストセルを読み出すコピー動作が出力側で行
われる点で、上述した実施の形態とは異なっているが、
出力ポート毎の最低保証値Ｐｍｉｎ及びトータルセルＴ
Ｃの管理動作は、上述した実施の形態と同様である。
【００８１】即ち、マルチキャストセルが入力セルとし
て到来した場合、当該マルチキャストセルを単一のセル
として認識し、トータルセルカウンタＴＣは初期値ＩＶ
として、１だけ加算される。言い換えれば、トータルセ
ルカウンタＴＣに確保されていた領域を（同報数−１）
だけ解放する。この解放によって、マルチキャストセル
の処理に要する共有バッファ１１内の最低保証領域を
（ＴＣ−（同報数−１））で減少させることができる。
【００８２】この実施の形態では、マルチキャストセル
を各出力ポートのバッファに格納する訳ではないので、
マルチキャストセルに対するリスト構造と、各出力ポー
トのシングルキャストセルに対するリスト構造とは独立
して管理されている。
【００８３】ここで、マルチキャストセルは、共有バッ
ファ及びトータルセルカウンタＴＣに対して１セルとし
て扱われる。このため、マルチキャストセルに対する最
低保証値の制御に、シングルキャストセルのみを扱う場
合と同じ方法を採用しても良い。
【００８４】例えば、マルチキャストセルをシングルキ
ャストセルに、マルチキャストセルのバッファを図２〜
図６に示した実施例のポートバッファＢＮに、それぞれ
見立てて図２〜図６に示した実施例の処理を施すことに
より、最低保証値の制御を行うことができる。ポートバ
ッファＢＮに見立てたマルチキャストセルのバッファか
らセルを出力する場合に、セルをコピーすることで、マ
ルチキャストを実現でき、最低保証値の効果が得られ
る。
【００８５】具体的に言えば、図１１において、各ポー
ト対応のシングルセルカウンタＰＣのほかに、マルチキ
ャスト専用のセルカウンタを設けておき、トータルセル
カウンタＴＣの内容が、シングルセルカウンタＰＣの内
容の総和とマルチキャスト専用セルカウンタの内容との
和に等しくなるようにすれば、同報数−１等の複雑な制
御を回避して、マルチキャストセルの最低保証を行うこ
とができる。
【００８６】他方、セルを出力する際には、セルが一回
出力される度に、トータルセルカウンタＴＣの内容に１
を加算し、最低保証値を確保することができる。
【００８７】図１２を参照して、本発明をＣＢＲ方式、
ＡＢＲ方式、ＶＢＲ方式、ＵＢＲ方式等のサービスクラ
スを識別する機能を備えたＡＴＭスイッチ装置に適用し
た場合について説明する。これらサービスクラスは、セ
ルのトラヒック状態及びセルの転送品質を示す所定のフ
ァクタに基づいて、４つのサービスクラスに分けること
ができる。これらサービスクラスは、特願平７−４４４
６３号明細書で述べられたような手法を用いて識別でき
るため、ここでは、サービスクラスの識別方法自体につ
いては説明を省略する。いずれにしても、ＣＢＲ方式の
セルのピークレートは一定であり、他方、ＡＢＲ方式の
セルのピークレートは可変であり、ＵＢＲ方式のセル
は、低優先度で転送されても良い。尚、ここでは、シン
グルキャストセルの場合についてのみ説明するが、マル
チキャストセルの場合にも、図８〜１０と同様な動作を
行うことにより、共有バッファ内の最低保証領域を解放
し、共有バッファの有効利用を図ることができる。
【００８８】このＡＴＭスイッチ装置の構成は、閾値制
御部２０の構成以外は、図２或いは図４と同様の構成要
素を使用できるので、図１２では、説明を簡略化するた
めに、閾値制御部２０のみを図示している。図示された
例では、各出力ポート毎に、１からｍまでのサービスク
ラスＣｌａｓｓ（１）〜Ｃｌａｓｓ（ｍ）が設定されて
いるものとし、これらサービスクラスＣｌａｓｓ（１）
〜Ｃｌａｓｓ（ｍ）はルーティングデコーダ２５によ
り、出力ポートと共にルーティング情報ｒｔによって識
別されるものとする。
【００８９】図示された閾値制御部２０は、出力ポート
Ｏ１に対して、ｍ個のポートセルカウンタＰＣ（１，
１）〜ＰＣ（ｍ，１）を備え、ポートセルカウンタＰＣ
（１，１）〜ＰＣ（ｍ，１）はそれぞれサービスクラス
Ｃｌａｓｓ（１）〜Ｃｌａｓｓ（ｍ）に対応している。
同様に、出力ポートＯ２に対しても、それぞれサービス
クラスＣｌａｓｓ（１）〜Ｃｌａｓｓ（ｍ）に対応した
ｍ個のポートセルカウンタＰＣ（１，２）〜ＰＣ（ｍ，
２）が備えられており、出力ポートＯＮに対しては、そ
れぞれサービスクラスＣｌａｓｓ（１）〜Ｃｌａｓｓ
（ｍ）に対応して、ポートセルカウンタＰＣ（１，ｎ）
〜ＰＣ（ｍ，ｎ）が設けられている。
【００９０】これらポートセルカウンタＰＣ（１，１）
〜ＰＣ（ｍ，ｎ）は、それぞれ最大カウント値Ｐｍａｘ
（１，１）〜Ｐｍａｘ（ｍ，ｎ）を有している。また、
これらポートセルカウンタＰＣ（１，１）〜ＰＣ（ｍ，
ｎ）には、サービスクラス毎に設定された最低保証値Ｐ
ｍｉｎ（１，１）〜Ｐｍｉｎ（ｍ，ｎ）がそれぞれ設定
されている。
【００９１】更に、図示された例では、サービスクラス
Ｃｌａｓｓ（１）〜Ｃｌａｓｓ（ｍ）毎に、クラスセル
カウンタＣＣ（１）〜ＣＣ（ｍ）が設けられており、ク
ラスセルカウンタＣＣ（１）〜ＣＣ（ｍ）には、それぞ
れクラス毎のクラス最低保証値Ｃｍｉｎ（１）〜Ｃｍｉ
ｎ（ｍ）が設定されている。この場合、クラス最低保証
値Ｃｍｉｎ（１）〜Ｃｍｉｎ（ｍ）は各サービスクラス
毎に設定された最低保証値Ｐｍｉｎ（１，１）〜Ｐｍｉ
ｎ（ｍ，１）；Ｐｍｉｎ（１，２）〜Ｐｍｉｎ（ｍ，
２）；Ｐｍｉｎ（１，ｎ）〜Ｐｍｉｎ（ｍ，ｎ）と独立
した値に設定し、各ポート毎の最低保証値Ｐｍｉｎ
（ｍ，ｎ）を越えた分のクラス別のバッファとして使用
する。この例では、クラス最低保証値Ｃｍｉｎ（１）〜
Ｃｍｉｎ（ｍ）を越えると、クラス、ポートの区別な
く、共有バッファ領域を使用するように構成されてい
る。
【００９２】また、図５の閾値制御部２０はトータルセ
ルカウンタＴＣを備え、このトータルカウンタＴＣに
は、クラス最低保証値Ｃｍｉｎ（１）〜Ｃｍｉｎ
（ｍ）：各サービスクラス毎に設定された最低保証値Ｐ
ｍｉｎ（１，１）〜Ｐｍｉｎ（ｍ，１），Ｐｍｉｎ
（１，２）〜Ｐｍｉｎ（ｍ，２）；Ｐｍｉｎ（１，ｎ）
〜Ｐｍｉｎ（ｍ，ｎ）の総和に等しい値がトータル最小
値として設定されている。
【００９３】この構成を有する閾値制御部２０は、各出
力ポートＯ１〜ＯＮに送出されるべきセルが入力される
と、ルーティング情報ｒｔにより、当該セルの出力ポー
ト並びにサービスクラスが識別され、セルの入力をあら
わすカウント信号が該当するポートセルカウンタＰＣに
送出される。ポートセルカウンタＰＣの内容は、カウン
ト信号の到来の度毎に、”＋１”だけカウントアップさ
れる。この動作は、各ポートカウンタＰＣによって行わ
れ、当該ポートカウンタＰＣに設定されている最低保証
値Ｐｍｉｎの値を越えた場合だけ、対応するクラスセル
カウンタＣＣの値を１だけカウントアップする。同様な
動作が各クラスセルカウンタＣＣ（１）〜ＣＣ（ｍ）に
おいて行われる。
【００９４】更に、入力セルのトータルが、各クラスセ
ルカウンタＣＣ（１）〜ＣＣ（ｍ）に設定されているク
ラス最低保証値Ｃｍｉｎ（１）〜Ｃｍｉｎ（ｍ）の総和
を越えている場合だけ、トータルセルカウンタＴＣの値
が１だけカウントアップされる。
【００９５】一方、出力セルが出力されると、対応する
ポートセルカウンタＰＣの内容が１だけカウントダウン
され、且つ、当該ポートセルカウンタＰＣの内容が設定
されている最低保証値Ｐｍｉｎを越えている場合だけ、
対応するサービスクラスのクラスセルカウンタＣＣの内
容を１だけカウントダウンする。この場合、当該クラス
セルカウンタＣＣの内容がクラス最低保証値Ｃｍｉｎを
越えている場合には、トータルセルカウンタＴＣの値が
１だけカウントダウンされる。
【００９６】図１２に示された閾値制御部２０における
ポートセルカウンタＰＣ（１，１）〜ＰＣ（ｍ，１）；
ＰＣ（１，２）〜ＰＣ（１，ｍ）；ＰＣ（１，ｎ）〜Ｐ
Ｃ（ｍ，ｎ）はそれぞれ優先制御部３０１〜３０ｎに接
続されており、当該優先制御部３０１〜３０ｎを介し
て、出力信号ｏｕｔ（１）〜ｏｕｔ（ｎ）として、他の
クラスセルカウンタＣＣ及びトータルセルカウンタＴＣ
の出力と共に、例えば、図２に示すような書込制御部１
６又は読出制御部１７に送出される。
【００９７】この構成では、出力ポートに輻輳が生じて
も、他の出力ポートでは最低保証値に相当する出力セル
を送出でき、これら他の出力ポートにおけるセルの廃棄
を防止できると共に、更に、サービスクラス毎にクラス
最低保証値を設定しておくことにより、異なるサービス
クラスの輻輳によるセルの廃棄をも防止できる。この場
合、トータルセルカウンタＴＣ内に各クラスの最低保証
バッファ領域が確保されており、また、各クラス毎のク
ラス最低保証領域において、同一クラスの出力ポートに
関してバッファの共有化が図れるため、ポート間の統計
多重効果が得られる。
【００９８】上述した例では、クラス毎にグループ化を
行っているが、本発明によれば、自由な組み合わせでグ
ループ化を行うことができる。例えば、クラス最低保証
値Ｃｍｉｎ（１）〜Ｃｍｉｎ（ｍ）の代わりに、ポート
毎のクラスをまとめてポート単位最低保証値とし、同一
のポートのクラスをグループ化しても良い。
【００９９】いずれにしても、グループ化して、各グル
ープの最低保証値を設定することにより、他のグループ
の輻輳状態に影響されないで、グループ化した単位でバ
ッファの共有化を行い、最低保証値の制御を行うことが
できる。
【０１００】図１２に示されるような閾値制御部２０に
よって制御されるＡＴＭスイッチ装置は、入力セルをコ
ピーする入力バッファ方式のものであっても良いし、ま
た、入力セルのアドレスをコピーするアドレスコピー方
式のものであっても良い。
【０１０１】また、上記した実施の形態はセルを格納す
るセルバッファとして、共有バッファを用いた場合につ
いてのみ説明したが、入力セル又は出力セルをポート対
応に個々に格納するバッファが複数のクラスに共通に使
用されるような形式のＡＴＭスイッチ装置にも適用でき
る。
【０１０２】
【発明の効果】本発明によれば、出力ポート毎の最低保
証値並びにこれら最低保証値のトータル保証値を設定し
ておくことにより、特定の出力ポートに輻輳が生じた場
合にも、他の出力ポートにおける最低保証値内における
セル転送を保証できるという効果がある。また、これら
最低保証値は各クラス毎に設定されても良い。更に、マ
ルチキャストセル到来の際に、このマルチキャストセル
の最低保証を行うこともできる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るＡＴＭスイッチ装
置の原理を説明するための図である。
【図２】図１の原理に基づく、本発明のＡＴＭスイッチ
装置の構成例を説明するためのブロック図である。
【図３】図２に示されたＡＴＭスイッチ装置の閾値制御
部の動作を説明するための概念図である。
【図４】図２に示されたＡＴＭスイッチ装置の構成をよ
り具体的に説明するためのブロック図である。
【図５】図４に示されたＡＴＭスイッチ装置における書
込動作を説明するためのフローチャートである。
【図６】図４に示されたＡＴＭスイッチ装置における読
出動作を説明するためのフローチャートである。
【図７】図１の原理に基づく、本発明のＡＴＭスイッチ
装置の他の構成例を説明するためのブロック図である。
【図８】本発明の他の実施の形態に係るＡＴＭスイッチ
装置の一構成例を説明するためのブロック図である。
【図９】図８に示されたＡＴＭスイッチ装置の書込動作
を説明するためのフローチャートである。
【図１０】図８に示されたＡＴＭスイッチ装置の読出動
作を説明するためのフローチャートである。
【図１１】本発明の他の実施の形態に係るＡＴＭスイッ
チ装置の他の構成例を説明するためのブロック図であ
る。
【図１２】本発明の更に他の実施の形態に係るＡＴＭス
イッチ装置の動作を説明するためのブロック図である。
【符号の説明】
Ｂ１〜ＢＮ ポートバッファ ＴＱ トータルキュー管理バッ
ファ Ｐｍｉｎ１〜ｍｉｎＮ 最低保証値 ＩＶ トータル最低保証値 １１ 共有バッファ １２ 多重化器 １３ 多重化分離器 １５ 書込制御部 １７ 読出制御部 ２０ 閾値制御部

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力ポート、出力ポート、及び、メモリ
    とを備え、前記入力ポートを通して与えられるＡＴＭセ
    ルからなる入力セルを前記メモリに格納した後、前記出
    力ポートに送出するＡＴＭスイッチ装置において、前記
    各出力ポート毎のキューのセル数を計数する出力ポート
    対応のポートキュー計数手段と、前記各ポートキュー計
    数手段における計数値の最低保証値を設定しておく手段
    と、前記各ポートキュー計数手段の計数値が前記最低保
    証値を越えたことを検出する検出手段と、前記各最低保
    証値の合計値を初期値として設定しておき、前記メモリ
    に格納されるキュー全体のセル数を格納するトータルキ
    ュー計数手段とを備え、前記トータルキュー計数手段
    は、各出力ポート対応のポートキュー計数手段における
    計数値が前記初期値として設定された前記合計値を越え
    ている時に、セル数の変化として計数することを特徴と
    するＡＴＭスイッチ装置。
  2. 【請求項２】 請求項１において、前記メモリが入力ポ
    ート毎に設けられた入力バッファであることを特徴とす
    るＡＴＭスイッチ装置。
  3. 【請求項３】 請求項１において、前記メモリが出力ポ
    ート毎に設けられた出力バッファであることを特徴とす
    るＡＴＭスイッチ装置。
  4. 【請求項４】 請求項１において、前記メモリが複数の
    出力ポートによって共用される共有バッファであること
    を特徴とするＡＴＭスイッチ装置。
  5. 【請求項５】 複数の入力ポート、複数の出力ポート、
    及び、前記複数の出力ポートによって共通に使用される
    共有バッファとを有し、前記入力ポートからのＡＴＭセ
    ルを前記共有バッファに格納した後、所定の出力ポート
    に送出するＡＴＭスイッチにおいて、前記各出力ポート
    毎のキューのセル数を計数する出力ポート対応のポート
    キュー計数手段と、前記各ポートキュー計数手段におけ
    る計数値の最低保証値を設定しておく手段と、前記各ポ
    ートキュー計数手段の計数値が前記最低保証値を越えた
    ことを検出する検出手段と、前記各最低保証値の合計値
    を初期値として設定しておき、前記メモリに格納される
    キュー全体のセル数を格納するトータルキュー計数手段
    とを備え、前記トータルキュー計数手段は、各出力ポー
    ト対応のポートキュー計数手段における計数値が前記初
    期値として設定された前記最低保証値の合計値を越えて
    いる時に、セル数の変化として計数することを特徴とす
    るＡＴＭスイッチ装置。
  6. 【請求項６】 複数のサービスクラスを識別できるＡＴ
    Ｍスイッチ装置において、各サービスクラス毎に、前記
    各出力ポートのクラス最低保証値を設定しておく手段を
    備えると共に、前記トータルキュー計数手段は、前記出
    力ポート全体におけるクラストータルキューのクラスト
    ータル最低保証値を各サービスクラス毎に設定しておく
    手段と、クラストータル最低保証値の総和を前記合計値
    の形で設定しておく手段とによって構成されていること
    を特徴とする請求項５記載のＡＴＭスイッチ装置。
  7. 【請求項７】 請求項５において、複数の出力ポートに
    同報されるべきマルチキャストセルの入力の際には、前
    記マルチキャストセルの送出されるべき出力ポートの数
    より少ない領域を前記共有バッファ内に設定することを
    特徴とするＡＴＭスイッチ装置。
  8. 【請求項８】 請求項７において、前記共有バッファ内
    に、前記最低保証値に対応した最低保証領域を設定して
    おき、マルチキャストセルの到来の際、マルチキャスト
    セルの同報数から１を引いた領域を最小保証領域から解
    放することを特徴とするＡＴＭスイッチ装置。
  9. 【請求項９】 請求項６において、複数の出力ポートに
    同報されるべきマルチキャストセルの入力の際には、前
    記マルチキャストセルの送出されるべき出力ポートの数
    より少ない領域を前記共有バッファ内に設定することを
    特徴とするＡＴＭスイッチ装置。
  10. 【請求項１０】 請求項９において、前記共有バッファ
    内に、前記最低保証値に対応した最低保証領域を設定し
    ておき、マルチキャストセルの到来の際、マルチキャス
    トセルの同報数から１を引いた領域を最小保証領域から
    解放することを特徴とするＡＴＭスイッチ装置。
  11. 【請求項１１】 請求項５において、複数の出力ポート
    に同報されるべきマルチキャストセルをシングルキャス
    トセルとは別に計数するマルチキャストセル専用カウン
    タを備え、マルチキャストセルの最低保証値を保証でき
    ることを特徴とするＡＴＭスイッチ装置。
  12. 【請求項１２】 複数の出力ポートによって共通に使用
    される共有バッファを備えたＡＴＭスイッチ装置の制御
    方法において、各出力ポートにおける最低保証値を監視
    しながら、出力ポートにおける輻輳を制御することを特
    徴とするＡＴＭスイッチ装置の制御方法。
  13. 【請求項１３】 請求項１２において、全ての出力ポー
    トの最低保証値の総和に等しいセル数をも監視して、出
    力ポートにおける輻輳を制御することを特徴とするＡＴ
    Ｍスイッチ装置の制御方法。
  14. 【請求項１４】 請求項１２において、マルチキャスト
    セル専用のカウンタにより、マルチキャストセルの最低
    保証を行うことを特徴とするＡＴＭスイッチ装置の制御
    方法。
JP2396096A 1996-02-09 1996-02-09 Ａｔｍスイッチ装置及びその制御方法 Expired - Fee Related JP3156752B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2396096A JP3156752B2 (ja) 1996-02-09 1996-02-09 Ａｔｍスイッチ装置及びその制御方法
US08/797,569 US6009078A (en) 1996-02-09 1997-02-07 ATM switch device capable of favorably controlling traffic congestion
EP19970102051 EP0789469B1 (en) 1996-02-09 1997-02-10 ATM switch controlling traffic congestion efficiently
DE1997621859 DE69721859T2 (de) 1996-02-09 1997-02-10 ATM-Koppler mit effizienter Verkehrsüberlastregelung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2396096A JP3156752B2 (ja) 1996-02-09 1996-02-09 Ａｔｍスイッチ装置及びその制御方法

Publications (2)

Publication Number Publication Date
JPH09219706A JPH09219706A (ja) 1997-08-19
JP3156752B2 true JP3156752B2 (ja) 2001-04-16

Family

ID=12125124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2396096A Expired - Fee Related JP3156752B2 (ja) 1996-02-09 1996-02-09 Ａｔｍスイッチ装置及びその制御方法

Country Status (4)

Country Link
US (1) US6009078A (ja)
EP (1) EP0789469B1 (ja)
JP (1) JP3156752B2 (ja)
DE (1) DE69721859T2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI101120B (fi) 1995-09-05 1998-04-15 Nokia Telecommunications Oy Yhden bitin resoluutiolla kytkevä kytkentäkenttä
JPH1132055A (ja) * 1997-07-14 1999-02-02 Fujitsu Ltd バッファ制御装置及びバッファ制御方法
US7145868B2 (en) * 1997-11-28 2006-12-05 Alcatel Canada Inc. Congestion management in a multi-port shared memory switch
US6185206B1 (en) * 1997-12-19 2001-02-06 Nortel Networks Limited ATM switch which counts multicast cell copies and uses a second memory for a decremented cell count value
JPH11239144A (ja) * 1998-02-23 1999-08-31 Fujitsu Ltd 転送レート制御装置
JP3670131B2 (ja) * 1998-02-27 2005-07-13 沖電気工業株式会社 競合制御回路
CA2236188C (en) * 1998-04-28 2002-10-01 Thomas Alexander Firmware controlled transmit datapath for high-speed packet switches
JP3504161B2 (ja) * 1998-10-02 2004-03-08 富士通株式会社 アドレス障害監視装置及びａｔｍスイッチ装置
US6230191B1 (en) * 1998-10-05 2001-05-08 Alcatel Internetworking (Pe), Inc. Method and apparatus for regulating the amount of buffer memory requested by a port in a multi-port switching device with shared buffer memory
SE521609C2 (sv) * 1998-10-28 2003-11-18 Switchcore Ab Buffertminne, buffertkontrollenhet och en metod för att hantera köer i en ATM-växel
US7046631B1 (en) * 1999-01-22 2006-05-16 Alcatel Canada Inc. Method and apparatus for provisioning traffic dedicated cores in a connection oriented network
US7120117B1 (en) * 2000-08-29 2006-10-10 Broadcom Corporation Starvation free flow control in a shared memory switching device
US6714516B1 (en) * 1999-04-30 2004-03-30 Alcatel Congestion control mechanism for SSCOP protocol
US6501757B1 (en) 2000-02-29 2002-12-31 Centre For Development Of Telematics ATM switch
US6904039B1 (en) * 2000-07-25 2005-06-07 Infineon Technologies Ag Packet queuing for a network switch
WO2002069668A1 (en) * 2001-02-28 2002-09-06 International Business Machines Corporation Switching arrangement and method with separated output buffers
US7450503B1 (en) * 2002-12-24 2008-11-11 Cisco Technology, Inc. System and method to multicast guaranteed and best-effort traffic in a communications network
US7355969B2 (en) * 2003-10-07 2008-04-08 Alcatel Line card port protection rate limiter circuitry
US7243171B2 (en) * 2003-11-10 2007-07-10 Intel Corporation Data flow management apparatus, systems, and methods
US7814280B2 (en) * 2005-01-12 2010-10-12 Fulcrum Microsystems Inc. Shared-memory switch fabric architecture
JP2007228161A (ja) * 2006-02-22 2007-09-06 Fujitsu Ltd 無線ネットワーク制御装置のバッファ管理方法および無線ネットワーク制御装置
US8176263B2 (en) * 2007-03-27 2012-05-08 Denso Corporation Memory management apparatus and method for same
US7916718B2 (en) * 2007-04-19 2011-03-29 Fulcrum Microsystems, Inc. Flow and congestion control in switch architectures for multi-hop, memory efficient fabrics
JP4513826B2 (ja) * 2007-05-24 2010-07-28 株式会社デンソー 経路表示装置、経路表示システム
JP5088145B2 (ja) * 2008-01-10 2012-12-05 富士通株式会社 パケット中継装置、制御方法およびパケット中継プログラム
JP5340186B2 (ja) * 2010-01-21 2013-11-13 アラクサラネットワークス株式会社 パケット中継装置及びパケットを中継する方法
JP5498889B2 (ja) * 2010-08-06 2014-05-21 アラクサラネットワークス株式会社 パケット中継装置および輻輳制御方法
JP2016158024A (ja) * 2015-02-23 2016-09-01 日本電信電話株式会社 通信用入出力装置
US10305805B2 (en) * 2016-07-01 2019-05-28 Intel Corporation Technologies for adaptive routing using aggregated congestion information

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734907A (en) * 1985-09-06 1988-03-29 Washington University Broadcast packet switching network
US5365519A (en) * 1991-03-05 1994-11-15 Hitachi, Ltd. ATM switch1ng system connectable to I/O links having different transmission rates
JPH03205937A (ja) * 1990-01-05 1991-09-09 Hitachi Ltd パケット交換機の流量制御装置および制御方法
JPH0426249A (ja) * 1990-05-21 1992-01-29 Nippon Telegr & Teleph Corp <Ntt> 共通セルバッファ型スイッチ
JP2886976B2 (ja) * 1990-11-30 1999-04-26 富士通株式会社 Ａｔｍ交換機の通話路における品質クラス制御方式
US5233606A (en) * 1991-08-02 1993-08-03 At&T Bell Laboratories Arrangement for controlling shared-buffer-memory overflow in a multi-priority environment
US5509001A (en) * 1991-10-18 1996-04-16 Fujitsu Limited Apparatus and method for controlling cells input to ATM network
JPH05153150A (ja) * 1991-11-28 1993-06-18 Fujitsu Ltd Ａｔｍ交換方式
SE515178C2 (sv) * 1992-03-20 2001-06-25 Ericsson Telefon Ab L M Förfaranden och anordningar för prioritering vid bufferthantering i paketnät
JP3064650B2 (ja) * 1992-03-27 2000-07-12 株式会社日立製作所 同報通信装置
JP3080787B2 (ja) * 1992-08-11 2000-08-28 株式会社日立製作所 同報機能を有するａｔｍスイッチ回路およびその同報出力方法
AU675302B2 (en) * 1993-05-20 1997-01-30 Nec Corporation Output-buffer switch for asynchronous transfer mode
WO1995003657A1 (fr) * 1993-07-21 1995-02-02 Fujitsu Limited Central mta
JPH0766845A (ja) * 1993-08-24 1995-03-10 Matsushita Electric Ind Co Ltd 情報流量制限装置
JPH0766820A (ja) * 1993-08-24 1995-03-10 Matsushita Electric Ind Co Ltd フロー制御方式
GB2288096B (en) * 1994-03-23 1999-04-28 Roke Manor Research Apparatus and method of processing bandwidth requirements in an ATM switch
JP2655481B2 (ja) * 1994-04-28 1997-09-17 日本電気株式会社 出力バッファ型ａｔｍスイッチにおける優先制御方法
US5541912A (en) * 1994-10-04 1996-07-30 At&T Corp. Dynamic queue length thresholds in a shared memory ATM switch
JP3134702B2 (ja) * 1995-03-03 2001-02-13 日本電気株式会社 通信制御装置及びその制御方法
JP2820098B2 (ja) * 1996-02-06 1998-11-05 日本電気株式会社 バッファ管理システム

Also Published As

Publication number Publication date
JPH09219706A (ja) 1997-08-19
DE69721859T2 (de) 2004-03-11
US6009078A (en) 1999-12-28
EP0789469B1 (en) 2003-05-14
EP0789469A1 (en) 1997-08-13
DE69721859D1 (de) 2003-06-18

Similar Documents

Publication Publication Date Title
JP3156752B2 (ja) Ａｔｍスイッチ装置及びその制御方法
US5901147A (en) Apparatus and methods to change thresholds to control congestion in ATM switches
KR100329911B1 (ko) 다중 큐 가상경로를 갖는 트래픽 제어장치
US5949757A (en) Packet flow monitor and control system
US5390184A (en) Flexible scheduling mechanism for ATM switches
JP3123447B2 (ja) Ａｔｍ交換機のスイッチ制御回路
JP3575628B2 (ja) デ−タパケットを一時的に記憶する方法および装置とこのような装置を有する交換装置
US5570348A (en) Method and apparatus for enqueueing data cells in an ATM switch fabric architecture
US6907001B1 (en) Packet switch for switching variable length packets in the form of ATM cells
EP0766425B1 (en) A communication service quality control system
US6704321B1 (en) Traffic shaper
US6128278A (en) Cell queuing in ATM switches
JP3927714B2 (ja) 予想型／保障型サービスを提供するためのトラフィック制御方法
US5764637A (en) STM/ATM converter
US6473432B1 (en) Buffer control apparatus and method
JP2965070B2 (ja) Ａｔｍ装置及びポートシェーピング方法
US7215672B2 (en) ATM linked list buffer system
US6711133B1 (en) Method for controlling congestion in ATM switching system
KR100294002B1 (ko) 비동기전송모드 네트워크에서 실시간 에이비알 트래픽 관리 방법
EP1039774B1 (en) An ATM buffer controller and a method thereof
JPH1155276A (ja) シェーピング装置
KR100282405B1 (ko) 에이티엠 교환기에서 셀 큐잉 장치 및 방법
JP2878177B2 (ja) セル廃棄制御装置
JP2001016208A (ja) Ａｔｍ交換機のスイッチ制御回路
JPH09200222A (ja) 共通バッファ型ａｔｍスイッチ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090209

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees