JP3064650B2 - 同報通信装置 - Google Patents

同報通信装置

Info

Publication number
JP3064650B2
JP3064650B2 JP7059492A JP7059492A JP3064650B2 JP 3064650 B2 JP3064650 B2 JP 3064650B2 JP 7059492 A JP7059492 A JP 7059492A JP 7059492 A JP7059492 A JP 7059492A JP 3064650 B2 JP3064650 B2 JP 3064650B2
Authority
JP
Japan
Prior art keywords
cell
broadcast
output
cells
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7059492A
Other languages
English (en)
Other versions
JPH05276189A (ja
Inventor
純一郎 柳
賢浩 芦
尚彦 小崎
晶彦 高瀬
中島  隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP7059492A priority Critical patent/JP3064650B2/ja
Priority to US08/038,615 priority patent/US5394397A/en
Publication of JPH05276189A publication Critical patent/JPH05276189A/ja
Application granted granted Critical
Publication of JP3064650B2 publication Critical patent/JP3064650B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/104Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105ATM switching elements
    • H04L49/108ATM switching elements using shared central buffer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • H04L49/201Multicast operation; Broadcast operation
    • H04L49/203ATM switching fabrics with multicast or broadcast capabilities
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3081ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309Header conversion, routing tables or routing tags

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、広帯域ISDN(Inte
grated Service Digital Network)で用いられる非同期
転送モード(ATM:Asynchronous Transfer Mode)に
基づいて通信ネットワークを構成する、ATM交換機、
ATMクロスコネクト装置、および、加入者線多重分離
装置に関し、特に情報を複数の宛先に送出する同報機能
を有するスイッチ装置を含む同報通信装置に関する。
【0002】
【従来の技術】広帯域ISDNで用いられるATM通信
ネットワークでは、セルと呼ばれる固定長データビット
の単位で情報の伝達を行う。セルには、ルーティング情
報がセルの先頭部分に付加されており、各伝送、交換装
置ではこのルーティング情報に従ってセルの伝送、交換
を行う。
【0003】広帯域ISDNでは、映像分配や多地点間
テレビ会議などの、複数箇所に情報を分配するサービス
が想定されている。この場合は、セルを複数の宛先に送
り届ける必要があり、セルをコピーし、複数の宛先に対
応したルーティング情報に従って送り届けるといった同
報処理もしくは同報機能が必須となる。
【0004】ATMスイッチにおける同報機能の実現法
の例は、鈴木、永野、鈴木、鈴木、竹内:「出力バッフ
ァ型ATMスイッチの構成法」、信学技報SSE88−
172(昭63)で述べられている。
【0005】図2および図3は、上記文献に示されてい
る、従来技術による同報の実現方式と、同報機能を持つ
スイッチの構成例である。図2は、同報機能を持つ交換
装置の機能の配備を示している。入力された同報処理を
行う必要のあるセル(以下、同報セルと示す。)は、入
力インタフェース1’−1〜4で同報のルーティング情
報(VCI;Virtual Channel Identifier)に対応した
同報呼番号(BCN)を付与される。その後、単位スイ
ッチ2’−1〜6を多段に接続したスイッチ網でルーテ
ィングが行われる。単位スイッチ内では、個々の同報セ
ルのBCNに従って同報制御テーブル28’が参照され
て、同報セルがコピーされるべき出力ポートが決定さ
れ、コピーが行われる。出力インタフェース3’−1〜
4では、同報セルのBCNが後続の装置で用いられるル
ーティング情報に変換され、セルに書き込まれる。
【0006】図3は同報機能を持つ単位スイッチの構成
例を示している。入力されたセルは、まず、同報セルか
同報を行わないセル(以下、通常セルと呼ぶ)であるか
が判別される。通常セルの場合は、ルーティング情報を
物理的な出力ポート番号に対応付けるための物理アドレ
ス(PA;Physical Address)が取り出され、多重器
(MUX)400で多重化される。多重化されたPA
は、それぞれの出線に対応したアドレスフィルタ(A
F;Address Filter)401で、その出線に出力される
べきかが決定される。セル自体は、多重化バス404で
多重化された後、それぞれの出線に対応した出バッファ
405に書き込まれるが、この書き込みの際に前記のA
Fの出力結果が利用され、各々の出線に出力するセルの
みが選択的に出バッファに書き込まれる。一方、同報セ
ルの場合は、同報呼番号(BCN)が取り出され、多重
器403で多重化される。多重化されたBCNは、同報
制御テーブル28’の参照キーとして用いられ、同報制
御テーブルの出線に対応したビットが1の場合に、出バ
ッファにセルが書き込まれることになる。セレクタ40
2は、通常セルと同報セルの場合とで、出バッファの書
き込み制御信号を選択する為に用いられる。
【0007】このような構成では、各出バッファへの書
き込み制御が独立して行われるので、同一セルが複数の
出バッファに書き込まれることでセルのコピーが行わ
れ、同報が実現できる。同報の宛先の制御は、同報制御
テーブルの内容の変更により行うことが可能である。
【0008】また、上記従来例では、「出バッファ方
式」と呼ばれるスイッチ構成法での同報通信装置を説明
したが、スイッチ方式自体はさまざまな方式が提案され
ている。特に、「共通バッファスイッチ」と呼ばれる、
出線間でバッファの共有を行う方式のスイッチは、情報
がまとまって到着するバーストと呼ばれる状態でも、セ
ル紛失を少なく抑えることが可能である。共通バッファ
の構成法は、遠藤、他:「ATM交換アーキテクチャの
一提案」、信学技報SSE88−56(昭63)に示さ
れている。
【0009】図4は、上記文献に示されている、共通バ
ッファスイッチの構成例を示したものである。以下、図
4に示す共通バッファスイッチの動作を説明する。ここ
では、n入力n出力のスイッチを仮定している。
【0010】各入力100−1〜nから到着したATM
セルはMUX20で多重され、1セルづつ共通バッファ
メモリ21へ格納される。このとき、各々のセルの出力
の番号を示すルーティング情報(RTG)が、バッファ
制御部に送られ、ルーティングデコーダ(RTG DE
C)240でデコードされて、セルの出力に対応する書
込みアドレスレジスタ(WA)241−1〜nが指定さ
れる。WA241−1〜nは、対応する出力に関して次
のセルを格納するアドレスを保持しており、共通バッフ
ァメモリ21に入力セルを格納するアドレスを指定す
る。同時に、次アドレスポインタ22には、空きアドレ
スバッファ(IABUF)29内に格納されている空き
アドレスが格納されて、次にセルを格納すべきアドレス
を記憶して、出力に対応したセルのリスト構造を共通バ
ッファメモリ21及び次アドレスポインタ22により形
成する。更に、書込みアドレスを指定したWA241−
1〜nを、次アドレスポインタ22に格納した、次にセ
ルを格納するアドレスで更新しておき、リスト構造に次
のセルを接続する準備をしておく。
【0011】セルの読み出しは、次のようにして行う。
まず、出線カウンタ(OUT CNT)250が次にセ
ルを出力する出線を指定する。OUT CNT250の
出力は、出線デコーダ(OUT DEC)251に送ら
れ、出力に対応する読み出しアドレスレジスタ(RA)
252−1〜nの一つを選択する。RA252−1〜n
は、セルのリスト構造の先頭、即ち、出力毎のリスト構
造に対して次に共通バッファメモリ21からセルを読み
出すアドレスを保持している。このアドレスに従って、
共通バッファメモリ21から出力セルを読み出して、D
EMUX23で多重分離して、出力300−1〜nに出
力する。同時に、次アドレスポインタ22から、対応す
る出力に関して次に読み出すべきアドレスを取り出し
て、RA252−1〜nを更新して、次の読み出しに備
える。更に、共通バッファメモリ21からセルを読み出
したアドレスは、もはや空きアドレスとなったので、空
きアドレスバッファ(IABUF)29に格納し、セル
を格納していた領域を解放する。以上のようにして、入
力されたセルは、共通バッファ内に出力毎のリスト構造
に接続され、これらのリスト構造を順番に読み出してス
イッチング動作を行うことができる。
【0012】
【発明が解決しようとする課題】図2および図3に構成
例を示した出バッファ方式のスイッチでは、各出線毎に
固定量のバッファを持つために、特定出線にセルが集中
した場合にセル廃棄を少なくするためには、各バッファ
のメモリ量を増やす必要があり、装置規模が増大すると
いう問題がある。特に、連続してセルが到着するバース
トが発生するような情報源からのトラヒックでは、上記
の特定出線へのセルの集中が起こりやすいことが知られ
ており、許容し得るバーストの尺度を示すバースト耐力
を高く設定する為には、装置構成が困難になる。
【0013】一方、図4に構成例を示した共通バッファ
方式のスイッチでは、特定出線にセルが集中した場合で
も、スイッチ全体として利用できるバッファ量に限界が
あるのみで、出線間ではバッファの融通を行う。そのた
め、比較的小量のバッファ量でも出線へのセルの集中に
よるセル廃棄を抑えることが可能で、バースト耐力を高
く設定できるという長所を持つ。しかしながら、共通バ
ッファではセルによるリスト構造を形成する為のポイン
タを共通バッファ内に持つ為、同報セルの場合には複数
のポインタを複数リスト構造に書き込む為に、共通バッ
ファを複数回アクセスする必要があり、一つの入り線か
ら来たセルを処理するための時間内に複数アクセスを行
なわなければならない。この為、超高速のメモリ素子が
必要となり、実現が困難になるという問題があった。
【0014】本発明の目的は、低速のメモリ素子を用い
た共通バッファスイッチにおいても同報機能を実現する
同報通信装置を提供することにある。
【0015】本発明の他の目的は、共通バッファのバー
スト耐力を、同報セルに対しても通常セルと変りなく発
揮できる構成の同報通信装置を提供することにある。
【0016】また、本発明の具体的目的としては、出バ
ッファ方式の様にバッファの入口でセルをコピーして、
同じセルを複数個バッファ内に保持せずに、バッファの
出口でセルのコピーを可能として、スイッチ内部のトラ
ヒック増加を防ぐ、同報機能付スイッチを実現するこ
と、更に、本発明は、同報先を与える為の同報先テーブ
ルの容量の削減を可能とする、同報機能付スイッチを提
供すること、同報先をバッファに記憶しておかなくとも
同報が可能な同報通信装置を実現すること等が挙げられ
る。
【0017】
【課題を解決するための手段】本発明によるスイッチの
同報通信装置においては、入力インタフェースで内部で
一意にルーティングを決定可能な内部ルーティング情報
に変換する。また、同報セルには、入力インタフェース
で同報セルであることを示す識別子を付与しておく。ス
イッチは、共通バッファ方式で実現するが、同報セルに
対しては1つもしくは複数のリスト構造を通常セルのリ
スト構造と区別して形成できる為の同報回路を付加する
と共に、バッファからの読み出し時に同報セルを複数回
読み出すことでコピーを実現する。更に、読み出し時に
同報セルを送出する出線であるかを判別する為の同報先
テーブルを持ち、同報セルをリスト構造に接続する際
か、もしくは、同報セルをリスト構造から読み出す際
に、前記の同報先テーブルを参照する。同報セルが書き
込まれた位置の共通バッファは、同報セルの最後のコピ
ーの際にそのアドレスが空きアドレスバッファに返さ
れ、以後のセルで利用可能とする。
【0018】
【作用】本発明の同報通信装置に従ったスイッチにおい
ては、通常セルも同報セルも同様にリスト構造を形成し
て大容量の共通バッファに格納されるため、共通バッフ
ァが本来持つバースト耐力を保存したまま同報を実現す
ることが可能である。更に、同報セルも共通バッファに
格納されるので、同報セルに対しても高いバースト耐力
を発揮することが可能である。
【0019】また、セルのコピーはバッファの出口で行
うため、スイッチ内部のトラヒック量を削減することが
できる。
【0020】さらに、同報セルのリスト構造の形成も、
通常セルと同様に行えるので、回路の利用が可能であ
り、付加回路の付与の為の特別な回路の作成の工数を削
減可能である。
【0021】本発明の同報通信装置では、内部で一意に
定められたルーティング情報を用いて接続先テーブルを
参照するため、必要な範囲でルーティング情報の情報量
を削減することができる。従って、同報機能を持つスイ
ッチに必要な同報先テーブルのエントリ数を減らすこと
ができて、テーブル容量を削減することもまた可能であ
る。
【0022】また本発明で、同報セルをリスト構造から
取り出す際に同報先テーブルを参照することにより、同
報先をバッファに記憶しておく必要がなくなり、スイッ
チのメモリ量を削減できる。
【0023】
【実施例】以下、本発明の内容を実施例を用いて詳細に
説明する。
【0024】図1は、本発明による同報機能を持つAT
Mスイッチの基本的な構成例を示したブロック図であ
る。ここでは、説明の為に、n本の入線より入力された
ATMセルのスイッチングを各セルのVPI(Virtual P
ath Identifier)に基づいて行って、n本の出線に出力
する、VPスイッチの場合を示す。セルのVCIに基づ
いてスイッチングを行うVCスイッチや通常のATM交
換機の場合も同様になる。
【0025】ATMスイッチ装置に到着したセルは、各
入線に対応した入力インタフェース1−1〜nにおいて
処理される。即ち、回線終端部10−1〜nでは、伝送
路の保守/運用に関わる情報が終端され、ATMセルが
取り出される。回線終端部10−1〜nで取り出された
セルは、内部VPI変換部12−1〜nへ送られる。内
部VPI変換部12−1〜nでは、到着したセルのヘッ
ダからルーティングに関わる情報が取り出され、この情
報に基づいて内部VPIテーブル11−1〜nが参照さ
れる。内部VPIテーブル11−1〜nは、セルにルー
ティングに関する情報とセルに付与すべき内部ルーティ
ング情報である内部VPIの対応を記憶しており、この
対応から到着したセルの内部VPIを判別して内部VP
I変換部12−1〜nに返す。内部VPI変換部12−
1〜nでは、到着したセルのVPIを内部VPIに書き
換えてスイッチ2に送る。また、同報セルと通常セルを
区別して処理するために、内部VPI変換部12−1〜
nで同報セルであることを識別するための識別情報を付
加する。
【0026】スイッチ2では、まず多重化器(MUX)
20で各入線からのセルを多重化して、共通バッファメ
モリ21に書き込む。このとき、多重化された各々のセ
ルを格納した共通バッファメモリ21内アドレスは通常
セル書込制御部24および同報セル書込制御部26によ
って管理される。また、次にセルを書込むアドレスが空
きアドレスバッファ(IABUF)29から読み出さ
れ、次アドレスポインタ22にセルと同時に書込まれ
て、共通バッファメモリ21および次アドレスポインタ
22によるセルのリスト構造が形成される。即ち、アド
レスチェインによる共通バッファスイッチが構成され
る。このとき、通常セルに対するリスト構造と同報セル
に対応するリスト構造は区別して管理し、別々に形成さ
れる。セルを読み出す場合は、通常セル読出制御部25
および同報セル読出制御部27が各々の出線に対応した
共通バッファメモリ22内のアドレスを与えると共に、
次アドレスポインタ22もセルと同時に読み出して、次
に読み出すアドレスを記憶しておく。また、セルを読み
出したアドレスは空きアドレスバッファ(IABUF)
に戻されて、領域が解放される。即ち、共通バッファメ
モリ21および次アドレスポインタ22による構成され
たセルのリスト構造の先頭からセルの先頭を取り出すと
共に、次に先頭に来るセルのアドレスを管理する。ま
た、IABUFは共通バッファメモリ21内の空きアド
レスを管理している。共通バッファメモリ21から読み
出された各出線へのセルが多重化された信号は、多重分
離器23で各々の出線に対して分離される。
【0027】共通バッファメモリ21から読み出したセ
ルが同報セル読出制御27によって管理される同報セル
であれば、そのセルの内部VPIが同報先テーブル28
に渡されて、同報セルの分配先が決定され、該当する出
線に前記の同報セルが複数回読み出されて出力される。
この、複数回読み出す動作を以下同報セルのコピーと呼
ぶ。このとき、該当する出線に対する同報セルのコピー
が全て終了した時点で、前記同報セルが格納されていた
共通バッファメモリ21内のアドレスが解放され、空き
アドレスバッファ(IABUF)29に格納される。い
うまでもなく、同報セルをコピーすることを同報先テー
ブル28により指定された出線対して出力すべき通常セ
ルが同時に存在している場合、即ち、当該出線の通常セ
ルに関するリスト構造が空でない場合には、通常セルと
同報セルのどちらを優先的に出力してもよい。即ち、同
報セルを先にコピーして当該出線に出力した後に、通常
セルを出力してもよいし、各々の出線で通常セルを先に
出力してから同報セルを出力し、同報が必要な全ての該
当する出線に行われたことを判断してから、共通バッフ
ァメモリ21内のアドレスを解放してもよい。
【0028】スイッチ2から出力された、各出線に対す
るATMセルは、各出線に対応した出力インタフェース
3−1〜nで処理される。即ち、出力インタフェース3
−1〜nに到着したセルに対して、出力VPI変換部3
2−1〜nで内部VPIを取り出し、出力VPIテーブ
ル31−1〜nに送る。内部VPIと出力するセルが持
つルーティング情報である出力VPIの対応を保持して
いる出力VPIテーブル31−1〜nは、与えられた内
部VPIから出力VPIを判定して、出力VPI変換部
32−1〜nに戻す。出力VPI変換部32−1〜nで
は出線に出力するセルの内部VPIを出力VPIに書き
換えて、出線に出力する。
【0029】内部ルーティング情報として内部VPIを
用いる理由は、次の通りである。
【0030】ATMスイッチでは、セル毎に付与された
VPIやVPI等のルーティング情報により自己ルーテ
ィングを行うと共に、次段の装置の為のルーティング情
報に書き直しておく、いわゆるヘッダ変換を行う。この
とき、異なる入線で同じ値を持つルーティング情報によ
る自己ルーティングや異なる出線で同じ値を持つルーテ
ィング情報への書き換えを行ったりするので、ルーティ
ング情報の他に入線や出線の情報が必要となる。しかし
ながら、同報セルの場合は、同じセルがコピーされるの
で、出力インタフェース等で出力ルーティング情報に書
き直す必要がある。このとき、単なるルーティング情報
と入線や出線の情報から出力ルーティング情報に書き換
えるより、内部VPIなどを同報の種類毎に付与する方
が、必要な同報数に対応した大きさの出力VPIテーブ
ル31−1〜nを持つのみで済むので、出力インタフェ
ースの回路規模が小さくなる為である。同様に、同報先
テーブル28についても、内部VPIを用いることで必
要最小限の大きさに制限できるので、スイッチの回路規
模の縮小も可能となる。
【0031】上記のATMスイッチでは、入力したセル
全てのルーティング情報を内部VPIに書き直す実施例
を示したが、通常セルに関しては入力インタフェース1
−1〜nで直接出力ルーティング情報に書き直してもよ
い。これは、通常セルに関しては、入力インタフェース
でも出力先が一意に決定できるので、一旦内部VPIに
書き直しても、出力インタフェースで1対1に書き直す
のみなので、直接出力VPIに書き直す方が簡単な為で
ある。
【0032】更に、本実施例の説明では、内部VPIで
同報セルのルーティング情報を書き直す方式を示した
が、同報セルに対してルーティング情報の他に内部VP
Iなどの情報を持たせて、出力インタフェースでルーテ
ィング情報を書き直すことも可能である。
【0033】図5は、本発明の実施例で扱うセルのフォ
ーマットを示している。ここでは、国際標準である53
バイト長のセルを示しているが、固定長のパケット形式
であれば、他の長さであってもよい。
【0034】セルの先頭5バイトは、セルヘッダまたは
単にヘッダと呼ばれ、セルの自己ルーティングの為の情
報などの制御情報が格納されている。入力VPI(Virtu
al Path Identifier)501はスイッチにおけるセルの
ルーティング情報を格納している。ここで、単にVPI
とせずに入力VPIとした理由は、前記の実施例に従え
ば、セルはVPIにより自己ルーティングされると共に
VPIの書換えが行われる為である。いうまでもなく、
スイッチのルーティング情報にVCI(VirtualChannnel
Identifier)を用いたり、VPIとVCIの両方を用い
ることも可能である。VCI502もルーティング情報
を格納している。前記の実施例に従えば、VCIはスイ
ッチングにより変化することはない。制御情報503
は、セルの廃棄の優先度や情報の種類等、制御情報を格
納する為に用いられる。HEC(Header Error Control)
は、ヘッダに対する誤り制御符号を格納しており、セル
の誤配送等を防ぐために用いられる。伝送や交換の対象
である情報は、ユーザ情報領域505に格納される。
【0035】以上にセルのフォーマットを示したが、装
置内においてもこのセルフォーマットのまま扱うことも
可能である。この場合、入力VPI501の領域には、
最初に入力VPIが格納されており、入力インタフェー
スで内部VPIに書換えられる。さらに、同報が内部V
PIに従って行われると共に、出力インタフェースで出
力VPIに書き直される。
【0036】しかしながら、装置内では異なるセルフォ
ーマットとして扱うことも可能である。即ち、装置内で
のみ用いる装置内制御情報などを格納することができれ
ば、セルの取り扱いを簡単化できる為である。例えば、
装置内のセル長を54バイトとした場合のセルのフォー
マットの一例を、図6に示す。この場合は、セルの先頭
に1バイトの装置内制御情報RTG506を付加してい
る。RTGの用途は広く考えられるが、例えば、装置内
のルーティングの為のタグに用いたり、特殊なセルを示
す識別子に用いたりすることが可能である。また、図6
では、装置内で内部VPIが格納されている状態を想定
して、ルーティング情報として内部VPI507を示し
た。その他の、VCI502、制御情報503、HEC
504、および、ユーザ情報領域505は、図5と同様
である。
【0037】ここで、RTG506や内部VPI507
に通常セルであるか同報セルであるかを示す情報を含ま
せたり、同報セルであることを示す一定の識別子を含ま
せることにより、スイッチ内部で同報の制御を行うため
に同報セルであるかを判定することが非常に簡単に行え
る。即ち、同報セルであるかどうかは、セル毎に必要な
情報であるため、別線で渡したり、ルーティング情報か
らテーブルを参照して判定したりするよりも、そのセル
自身や前後のセルに簡単に判別可能な形式で含ませるこ
とで、装置の簡単化を行うことができる。また、RTG
をルーティング情報でコーディングするのみならず、同
報セルに対しても特定のコーディングを与えて、自己ル
ーティングと同報セル識別で兼用することも可能であ
る。
【0038】次に、同報機能を持つスイッチにおけるス
イッチ部の実施例の詳細を、図7を用いて説明する。こ
こで、MUX20、共通バッファメモリ21、次アドレ
スポインタ22、DMX23、書込みアドレスレジスタ
(WA)241−1〜n、出線カウンタ(OUT CN
T)250、読み出しアドレスレジスタ(RA)252
−1〜n、空きアドレスバッファ(IABUF)29
は、図4に示した従来技術による共通バッファスイッチ
と同様であるため、説明を省略する。
【0039】ルーティングデコーダ240は、ルーティ
ング情報(RTG)に従って、セルの出力先に対応した
WA241−1〜nを選択するのみでなく、入力セルの
RTGもしくはその他の部分に含まれる、同報セルであ
るか通常セルであるかを示す情報をも判別する。同報セ
ルの場合は、WA241−1〜nを選択せずに、同報書
込みアドレスレジスタ(MCWA)260を選択する。
MCWA260は、同報セルに対して形成するリスト構
造を管理しており、WA241−1〜nと同様の動作を
行う。即ち、到着した同報セルを格納する共通バッファ
メモリ21内のアドレスを指定すると共に、次アドレス
ポインタ22に次にリスト構造に接続するセルが格納さ
れるアドレスで更新される。
【0040】同報セルの読み出しは、次のようにして行
なう。まず、同報読み出しアドレスレジスタ(MCR
A)が管理している同報セルのリスト構造の先頭セルを
参照して、内部VPIなどの内部ルーティング情報を取
り出す。本実施例では、通常セルと同じ様に共通バッフ
ァメモリ21からセルを読み出し、DMX23を用いて
内部ルーティング情報を取り出して、同報先テーブル2
8に与える構成を示している。尚、本実施例の次に出力
する出線を指定する出線カウンタ(OUT CNT)2
50は、各出線を順次指定した後に同報セルの先頭を読
み出すためにDMX23に設けた同報先テーブル28へ
の出線も周期的に指定するものである。同報先テーブル
28は、内部ルーティング情報と同報先を示す情報の対
応を格納しており、対応する内部ルーティング情報、例
えば、内部VPIに対してどう奉する出力に関する情報
を出力する。この出力は、同報制御部280に送られ
る。同報制御部280では、同報先テーブル28の出力
と、同報セルのリストを読み出した次の周期で出線を指
定している出線カウンタ(OUT CNT)250の内
容から次に出力するセルが通常セルか同報セルか判断す
る。同報制御280の結果は、出線デコーダ(OUT
DEC)251に送られる。OUTDEC251では、
通常セルの場合は、RA251−1〜nの一つを選択
し、同報セルの場合は、MCRA270を選択する。M
CRA270は、同報セルが格納されている共通バッフ
ァメモリ21内のアドレスを保持しており、そのアドレ
スを読み出すことで同報セルを出力する。即ち、同報セ
ルを出力する出線に対しては、OUTDEC251がR
A251−1〜nの代りにMCRA270を選択する。
MCRA270は読み出しアドレスを与えるのみなの
で、同じアドレスを同報の個数だけ繰り返し読み出すの
みで、同報セルのコピーを簡単に行うことができる。こ
の場合は、共通バッファメモリ21に格納される同報セ
ルは1つで、出力の際にコピーされるので、バッファ内
のセル量に関する影響は同報数に無関係となる。同報す
べき出線にセルの出力が終了した時点で、もはや同報セ
ルを共通バッファメモリ21内に格納しておく必要がな
くなるので、そのアドレスを空きアドレスバッファ(I
ABUF)29に戻して、共通バッファメモリ21の領
域を解放する。同時に、同報セルに対するリスト構造の
次のセルを読み出すために、次アドレスポインタ22か
ら読み出された次に読み出すアドレスで、MCRA27
0を更新する。同報セルの解放とMCRA270の更新
は、同報の終了が完了したことを同報制御280が判定
して行う。ゲート281は、解放されたアドレスをIA
BUF29に戻すための制御を行う。
【0041】以上の実施例では、同報セルの内部ルーテ
ィング情報の読み出しをDMX23を通じて行う例を示
したが、MCRA270が示す次に読み出す同報セルの
アドレスを用いて共通バッファメモリ21から直接読み
出してもよいし、MCRA270で付加情報として一時
的に格納しておくことも可能である。
【0042】また以上の実施例では、MCWA260と
MCRA270がそれぞれ1つづつある場合、即ち、同
報セルに対するリスト構造が1つである場合の例を示し
たが、MCWAとMCRAを複数備えることにより、同
報セルに対するリスト構造を複数形成することも可能で
ある。この場合は、同一のタイミングで出力する同報セ
ルを複数にすることが可能である。更に、同報制御28
0に、複数の同報セルに関する優先制御を付加すること
により、同報セルの内部ルーティング情報に関して優先
度を加えることも可能である。
【0043】図8は、図7で示した実施例の機能の概要
を示したものである。ここでは、同報セルの識別にMC
F(MultiCast Flag)と呼ぶ識別ビットを用いた例を示し
てある。図中に示したキューは、共通バッファメモリ内
にアドレスチェインを用いて形成されるリスト構造を示
している。通常セルは、出線毎のセルチェインに、同報
セルは、同報セルチェインに接続される。同報セルチェ
インの先頭から同報セルの内部ルーティング情報が取り
出され、同報制御により同報先テーブルが参照されて、
同報される出線が決定される。同報を行う出線に対して
は、同報セルチェインからセルが読み出され、その他の
出線に対しては、セルチェインからセルが読み出され
る。実際には、同報が完了した時点で、同報セルチェイ
ンから先頭のセルが取り除かれる。
【0044】図9は、本発明による同報機能付き共通バ
ッファスイッチの他の実施例を示している。ここで、、
MUX20、共通バッファメモリ21、次アドレスポイ
ンタ22、DMX23、ルーティングデコーダ(RTG
DEC)240、出線デコーダ(OUT DEC)2
51、書込みアドレスレジスタ(WA)241−1〜
n、出線カウンタ(OUT CNT)250、読み出し
アドレスレジスタ(RA)252−1〜n、同報書込み
アドレスレジスタ(MCWA)260、空きアドレスバ
ッファ(IABUF)29、同報読み出しアドレスレジ
スタ(MCRA)270、ゲート281は、図9に示し
た同報機能を持つ共通バッファスイッチの実施例と同様
であるため、説明を省略する。
【0045】スイッチにセルが入力されると、ルーティ
ングデコーダ(RTG DEC)240によって、通常
セルと同報セルが分離され、異なるリスト構造に連結さ
れる。このとき、同報セルの場合は、同報先テーブル2
8も参照して、どの出線に対してそのセルを出力するか
の情報を得ておく。図9では、同報セルの場合は、MC
F(MultiCast Flag)で判断できるものとした。同報先テ
ーブル28から得られた同報先は、接続先FIFO28
2に蓄積しておく。これは、同報セルが共通バッファメ
モリ21から読み出される際に同報先が必要になる為で
ある。即ち、共通バッファメモリ21に同報セルのリス
ト構造を作成して、FIRST−IN、FIRST−O
UTのキュー動作をさせるが、各々の同報セルに対して
対応する同報先を記憶させる為に、接続先FIFO28
2を用いる。同報制御250では、同報先を接続先FI
FO282から読み出して、同報を行う出線を判断す
る。また、同報セルが必要な全ての出線にコピーされ、
同報セルに対する同報処理が終了すると、ゲート281
を開けて、共通バッファメモリ21の該当するアドレス
を解放する。同時にMCRA270を、同報セルのリス
ト構造におけるアドレスポインタで更新して、次の同報
セルの読み出しに進む。
【0046】本実施例においても、実際にセルがコピー
されるのは、共通バッファメモリ21からの読み出し時
なので、バッファ内のセル量に与える影響は通常セルと
同様となる。また、同報時のコピーに先だって同報先テ
ーブル28の参照を行うので、低速のテーブルメモリを
用いることができる特徴がある。
【0047】図10は、図9で示した実施例の機能の概
要を示したものである。図中に示した共通バッファ内の
キューは、共通バッファメモリ内にアドレスチェインを
用いて形成されるリスト構造を示している。また、同報
先バッファは、通常のFIFOにより構成することも出
来るし、セルの一部に同報先を格納した形式で、共通バ
ッファを共用して用いることも可能である。通常セル
は、出線毎のセルチェインに、同報セルは、同報セルチ
ェインに接続される。同時に同報セルに対しては、同報
先テーブルが参照され、同報先が同報先バッファに格納
される。読み出し時には、同報セルチェインの先頭から
同報セルが取り出されると同時に、同報先FIFOから
同報先が取り出されて、同報される出線が決定される。
同報を行う出線に対しては、同報セルチェインからセル
が読み出され、その他の出線に対しては、セルチェイン
からセルが読み出される。実際には、同報が完了した時
点で、同報セルチェインから先頭のセルが取り除かれ
る。
【0048】図11は、本発明による同報機能付スイッ
チにおけるセル出力のタイムチャートの一例を示してい
る。図中の四角がATMセルを示している。
【0049】同報セルに対してリスト構造を持つ同報セ
ルチェインの先頭に同報セルが存在する場合に、同報セ
ルに対して同報が行われる。このとき、図11に示すよ
うに、チェインの先頭に同報セルが到着すると、同報先
テーブルが参照される。その後、同報先テーブルの出力
に従ってセルがコピーされ、出線OUT1〜nの該当す
る出力に、前述の同報セルが出力される。
【0050】
【発明の効果】本発明の同報方式に従ったスイッチにお
いては、通常セルも同報セルも同様にリスト構造を形成
して大容量の共通バッファに格納されるため、共通バッ
ファが本来持つバースト耐力を保存したまま同報を実現
することが可能である。更に、同報セルも共通バッファ
に格納されるので、同報セルに対しても高いバースト耐
力を発揮することが可能である。
【0051】また、セルのコピーはバッファの出口で行
うため、スイッチ内部のトラヒック量を削減することが
できる。
【0052】さらに、同報セルのリスト構造の形成も、
通常セルと同様に行えるので、回路の利用が可能であ
り、付加回路の付与の為の特別な回路の作成の工数を削
減可能である。
【0053】本発明の同報方式では、内部で一意に定め
られたルーティング情報を用いて接続先テーブルを参照
するため、必要な範囲でルーティング情報の情報量を削
減することができる。従って、同報機能を持つスイッチ
に必要な同報先テーブルのエントリ数を減らすことがで
きて、テーブル容量を削減できる。
【0054】本発明で、同報セルをリスト構造から取り
出す際に同報先テーブルを参照することにより、同報先
をバッファに記憶しておく必要がなくなり、スイッチの
メモリ量を削減できる。
【図面の簡単な説明】
【図1】本発明による同報方式に基づいて同報を行うA
TMスイッチの基本ブロック構成図である。
【図2】従来技術による同報を行うATMスイッチでの
同報方式を示す原理図である。
【図3】従来技術による同報方式に基づいたスイッチの
機能を示す機能図である。
【図4】従来技術による共通バッファスイッチの構成を
示す機能ブロック図である。
【図5】本発明に関わるATMセルのフォーマットを示
す図である。
【図6】本発明によるATMスイッチの装置内部で用い
るセルのフォーマットを示す図である。
【図7】本発明による同報方式に基づいて同報を行う共
通バッファスイッチの一実施例を示したブロック図であ
る。
【図8】図7に示した実施例の動作を説明する為の原理
図である。
【図9】本発明による同報方式に基づいて同報を行う共
通バッファスイッチの他の実施例を示したブロック図で
ある。
【図10】図9に示した実施例の動作を説明する為の原
理図である。
【図11】本発明による同報方式に基づいて同報を行う
共通バッファスイッチの動作を示すタイミング図であ
る。
【符号の説明】
1−1〜n,1’−1〜4…入力インタフェース、2,
2’−1〜6…スイッチ、3−1〜n,3’−1〜4…
出力インタフェース、10−1〜n…回線終端回路、1
1−1〜n…内部VPIテーブル、12−1〜n…内部
VPI変換回路、20…多重器(MUX)、21…共通
バッファメモリ、22…次アドレスポインタメモリ、2
3…多重分離器(DMX)、24…通常セル書込制御回
路、25…通常セル読出制御回路、26…同報セル書込
制御回路、27…同報セル読出制御回路、28,28’
…同報先テーブルメモリ、29…空きアドレスバッファ
(IABUF)、31−1〜n…出力VPIテーブルメ
モリ、32−1〜n…出力VPI変換回路、100−1
〜n…入線、240…ルーティングデコーダ回路(RT
G DEC)、241−1〜n…書込みアドレスレジス
タ(WA)、250…出線カウンタ回路(OUT CN
T)、251…出線デコーダ回路(OUTDEC)、2
52−1〜n…読出しアドレスレジスタ(RA)、26
0…同報書込みアドレスレジスタ(MCWA)、270
…同報読出しアドレスレジスタ(MCRA)、280…
同報制御回路、281…ゲート回路、282…接続先F
IFOメモリ、300−1〜n…出線、400,403
…多重器(MUX)、401…アドレスフィルタ回路、
402…セレクタ回路、404…多重化バス、405…
出バッファ回路、501…入力VPIフィールド、50
2…VCIフィールド、503…制御情報フィールド、
504…ヘッダ誤り制御符号(HEC)フィールド、5
05…ユーザ情報フィールド、506…ルーティングタ
グ(RTG)フィールド、507…内部VPIフィール
ド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小崎 尚彦 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 高瀬 晶彦 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 中島 隆 東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内 (56)参考文献 特開 平7−15435(JP,A) 特開 平4−26249(JP,A) 特開 平4−35336(JP,A) 特開 平3−231539(JP,A) 欧州特許出願公開474429(EP,A 1) 信学論 Vol.J72−B−▲I▼ No.11 pp.1062−1069 信学技報 SSE90−95 (58)調査した分野(Int.Cl.7,DB名) H04L 12/56 H04L 12/28

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】非同期転送モードに基づいてセルの交換も
    しくは多重化を行なう同報通信装置において、 前記同報通信装置への入力セルが同報を行なう同報セル
    の場合に、該同報通信装置内部で一意となる内部ルーテ
    ィング情報を付加するヘッダ変換回路と、 入力セルを蓄積交換する共通バッファメモリと、 前記共通バッファメモリのセル書込みと読み出しを制御
    する制御回路であって、前記入力セルのうち同報を行な
    わない通常セルの該バッファメモリへの書込みと読み出
    しを制御する通常セル制御回路と、同報を行なう同報セ
    ルの書込みと読み出しを制御する同報セル制御回路とか
    らなる制御回路とを備え、 前記ヘッダ変換回路が付加した内部ルーティング情報に
    基づき、前記入力セルが同報セルの場合は前記同報セル
    制御回路が入力セルのバッファメモリへの書込みと読み
    出しを行い、通常セルの場合は前記通常セル制御回路が
    該バッファメモリへの書込みと読み出しを行なうことを
    特徴とする同報通信装置。
JP7059492A 1992-03-27 1992-03-27 同報通信装置 Expired - Lifetime JP3064650B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7059492A JP3064650B2 (ja) 1992-03-27 1992-03-27 同報通信装置
US08/038,615 US5394397A (en) 1992-03-27 1993-03-29 Shared buffer memory type ATM communication system and method with a broadcast facility

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7059492A JP3064650B2 (ja) 1992-03-27 1992-03-27 同報通信装置

Publications (2)

Publication Number Publication Date
JPH05276189A JPH05276189A (ja) 1993-10-22
JP3064650B2 true JP3064650B2 (ja) 2000-07-12

Family

ID=13436045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7059492A Expired - Lifetime JP3064650B2 (ja) 1992-03-27 1992-03-27 同報通信装置

Country Status (2)

Country Link
US (1) US5394397A (ja)
JP (1) JP3064650B2 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69330904T2 (de) * 1992-12-04 2002-06-20 At & T Corp Paketnetz-Schnittstelle
JPH07170264A (ja) * 1993-12-14 1995-07-04 Nec Corp デジタル通話路網の構成方式
JPH07202901A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp Atmスイッチ
JP3386215B2 (ja) * 1994-02-10 2003-03-17 富士通株式会社 Atm通信システムにおけるais伝送方式、送信側atm装置、及びatm通信システム
JP3159351B2 (ja) * 1994-03-03 2001-04-23 日本電気エンジニアリング株式会社 交換機のスイッチ制御情報管理方式
DE69433109D1 (de) * 1994-04-28 2003-10-09 Hewlett Packard Co Mehrfachsendeeinrichtung
DE69428186T2 (de) * 1994-04-28 2002-03-28 Hewlett Packard Co Mehrfachsendeeinrichtung
US5469433A (en) * 1994-04-29 1995-11-21 Bell Communications Research, Inc. System for the parallel assembly of data transmissions in a broadband network
JPH07321815A (ja) * 1994-05-24 1995-12-08 Nec Corp 共有バッファ型atmスイッチおよびその同報制御方法
US5495478A (en) * 1994-11-14 1996-02-27 Dsc Communications Corporation Apparatus and method for processing asynchronous transfer mode cells
JPH098807A (ja) * 1995-01-25 1997-01-10 Mitsubishi Electric Corp Atm通信ネットワークシステム
US5548588A (en) * 1995-01-31 1996-08-20 Fore Systems, Inc. Method and apparatus for switching, multicasting multiplexing and demultiplexing an ATM cell
US5768273A (en) * 1995-04-05 1998-06-16 International Business Machines Corporation Method and apparatus for priority level queueing in processing ATM cell header and payload
US5666361A (en) * 1995-04-05 1997-09-09 International Business Machines Corporation ATM cell forwarding and label swapping method and apparatus
US5684797A (en) * 1995-04-05 1997-11-04 International Business Machines Corporation ATM cell multicasting method and apparatus
EP0742677A3 (en) * 1995-05-08 1999-09-15 Fujitsu Limited Header converting method
JP2689951B2 (ja) * 1995-05-11 1997-12-10 日本電気株式会社 セル選択回路
US6088736A (en) 1995-07-19 2000-07-11 Fujitsu Network Communications, Inc. Joint flow control mechanism in a telecommunications network
US6122279A (en) * 1995-10-02 2000-09-19 Virata Limited Asynchronous transfer mode switch
JP2842522B2 (ja) 1995-12-06 1999-01-06 日本電気株式会社 Atmスイッチ及びその制御方法
US5631907A (en) * 1995-12-13 1997-05-20 Lucent Technologies Inc. Reliable broadcast protocol structure for electronic software distribution
EP0786918A1 (de) * 1996-01-25 1997-07-30 Siemens Aktiengesellschaft Schnittstelleneinrichtung eines ATM-Vermittlungssystems
JP3156752B2 (ja) * 1996-02-09 2001-04-16 日本電気株式会社 Atmスイッチ装置及びその制御方法
US5724358A (en) * 1996-02-23 1998-03-03 Zeitnet, Inc. High speed packet-switched digital switch and method
US5844901A (en) * 1996-03-15 1998-12-01 Integrated Telecom Technology Asynchronous bit-table calendar for ATM switch
US6430186B1 (en) * 1996-03-15 2002-08-06 Pmc-Sierra, Inc. Asynchronous bit-table calendar for ATM switch
KR100387048B1 (ko) * 1996-03-30 2003-08-21 삼성전자주식회사 중저속 가입자 멀티 캐스팅 구현 방법 및 장치
US5917819A (en) * 1996-04-26 1999-06-29 Cascade Communications Corp. Remapping of ATM cells for multicast transmission
US5757796A (en) * 1996-04-26 1998-05-26 Cascade Communications Corp. ATM address translation method and apparatus
US5794025A (en) * 1996-05-09 1998-08-11 Maker Communications, Inc. Method and device for performing modulo-based arithmetic operations in an asynchronous transfer mode cell processing system
US5748631A (en) * 1996-05-09 1998-05-05 Maker Communications, Inc. Asynchronous transfer mode cell processing system with multiple cell source multiplexing
US6128303A (en) * 1996-05-09 2000-10-03 Maker Communications, Inc. Asynchronous transfer mode cell processing system with scoreboard scheduling
US5748630A (en) * 1996-05-09 1998-05-05 Maker Communications, Inc. Asynchronous transfer mode cell processing system with load multiple instruction and memory write-back
US5774465A (en) * 1996-05-17 1998-06-30 Transwitch Corp. Method and apparatus for providing multiple multicast communication sessions in an ATM destination switch
GB2316572B (en) * 1996-08-14 2000-12-20 Fujitsu Ltd Multicasting in switching apparatus
JPH10150446A (ja) * 1996-11-19 1998-06-02 Fujitsu Ltd Atm交換システム
DE69734968T2 (de) * 1996-12-20 2006-07-27 International Business Machines Corp. Vermittlungssystem mit verteilten Elementen zur Verbindung mit Leitungsanpassern und mit Mehrfachübertragungsmöglichkeit
DE69737676T2 (de) * 1996-12-20 2008-01-10 International Business Machines Corp. Vermittlungssystem zur Verbindung von Leitungsadaptern, das verteilte Elemente enthält
EP0849973B1 (en) * 1996-12-20 2005-12-28 International Business Machines Corporation Switching system comprising distributed elements allowing attachment to line adapters, and having multicasting capabilities
DE69733741T2 (de) * 1996-12-20 2006-04-20 International Business Machines Corp. Vermittlungssystem
US6198747B1 (en) 1997-01-30 2001-03-06 International Business Machines Corporation Method and system for enhancing communications efficiency in data communications networks wherein broadcast occurs
EP0859534A3 (en) * 1997-02-12 1999-12-08 Kabushiki Kaisha Toshiba ATM switch
US6115387A (en) * 1997-02-14 2000-09-05 Advanced Micro Devices, Inc. Method and apparatus for controlling initiation of transmission of data as a function of received data
US6111858A (en) * 1997-02-18 2000-08-29 Virata Limited Proxy-controlled ATM subnetwork
US6046982A (en) * 1997-03-18 2000-04-04 Cabletron Systems, Inc. Method and apparatus for reducing data loss in data transfer devices
US6016315A (en) * 1997-04-30 2000-01-18 Vlsi Technology, Inc. Virtual contiguous FIFO for combining multiple data packets into a single contiguous stream
JPH1168755A (ja) * 1997-08-08 1999-03-09 Fujitsu Ltd Atm網のブロードキャスト制御システム並びにネットワーク装置及び交換ノード装置
US6483839B1 (en) 1998-03-18 2002-11-19 Conexant Systems, Inc. Apparatus and method for scheduling multiple and simultaneous traffic in guaranteed frame rate in ATM communication system
US6262989B1 (en) 1998-03-18 2001-07-17 Conexant Systems, Inc. Apparatus and method for providing different quality of service connections in a tunnel mode
US6452939B1 (en) * 1998-03-24 2002-09-17 Samsung Electronics Co., Ltd. ATM interface device with double header conversion
US7164683B1 (en) 1999-09-29 2007-01-16 Northrop Grumman Corporation Virtual path asynchronous transfer mode switching in a processing satellite communications system
KR100364420B1 (ko) * 1999-12-17 2002-12-11 주식회사 하이닉스반도체 드리블 비트 제거장치
US7006505B1 (en) * 2000-10-23 2006-02-28 Bay Microsystems, Inc. Memory management system and algorithm for network processor architecture
JP3702312B2 (ja) * 2002-04-09 2005-10-05 ティーオーエー株式会社 デジタル放送システム
JP3865748B2 (ja) * 2003-01-20 2007-01-10 富士通株式会社 ネットワークスイッチ装置およびネットワークスイッチ方法
JP2011010195A (ja) * 2009-06-29 2011-01-13 Nippon Telegr & Teleph Corp <Ntt> 通信用入出力装置
WO2012043142A1 (ja) * 2010-09-27 2012-04-05 日本電気株式会社 マルチキャストルータ及びマルチキャストネットワークシステム
JP6611011B2 (ja) * 2016-08-23 2019-11-27 日本電信電話株式会社 通信用入出力装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951963B2 (ja) * 1989-03-14 1999-09-20 株式会社東芝 パケット通信方式
US5144619A (en) * 1991-01-11 1992-09-01 Northern Telecom Limited Common memory switch for routing data signals comprising ATM and STM cells
GB2254980B (en) * 1991-04-16 1995-03-08 Roke Manor Research Improvements in or relating to multicast server apparatus

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
信学技報 SSE90−95
信学論 Vol.J72−B−▲I▼ No.11 pp.1062−1069

Also Published As

Publication number Publication date
JPH05276189A (ja) 1993-10-22
US5394397A (en) 1995-02-28

Similar Documents

Publication Publication Date Title
JP3064650B2 (ja) 同報通信装置
US5687324A (en) Method of and system for pre-fetching input cells in ATM switch
JP3589660B2 (ja) アクセス制御atmスイッチ
US5724358A (en) High speed packet-switched digital switch and method
JP3542556B2 (ja) ポイント対ポイントおよび/またはポイント対マルチポイントのatmセルのバッファ化
US5841771A (en) Telecommunications switch apparatus and method for time switching
US6349097B1 (en) Multicasting in switching apparatus
US5689505A (en) Buffering of multicast cells in switching networks
US5991295A (en) Digital switch
AU685606B2 (en) Shared buffer memory switch for an ATM switching system and its broadcasting control method
US5436893A (en) ATM cell switch suitable for multicast switching
US5513178A (en) Cell multiplexing apparatus in ATM network
EP0908040B1 (en) Scalable high performance switch element for a shared memory packet or atm cell switch fabric
US6122279A (en) Asynchronous transfer mode switch
JP3026801B2 (ja) 交換システムのフロ―制御方法および交換システム
JP2002509659A (ja) 通信装置および方法
JPH0498938A (ja) 帯域制御方法および回路
JPH10500545A (ja) 通信システム
US6137795A (en) Cell switching method and cell exchange system
US20030012214A1 (en) Hybrid time switch as a rotator tandem
FI88840B (fi) Foerfarande foer att utfoera en koppling i ett pao centralminne baserat kopplingsfaelt samt kopplingsfaelt
US6747954B1 (en) Asynchronous transfer mode switch providing pollstate status information
US6301255B1 (en) ATM switching system for multicast data communication
US6483831B1 (en) Asynchronous transfer mode switch
US6618374B1 (en) Method for inverse multiplexing of ATM using sample prepends