JP2929984B2 - Ｐｌｌシンセサイザ回路 - Google Patents
Ｐｌｌシンセサイザ回路Info
- Publication number
- JP2929984B2 JP2929984B2 JP30862495A JP30862495A JP2929984B2 JP 2929984 B2 JP2929984 B2 JP 2929984B2 JP 30862495 A JP30862495 A JP 30862495A JP 30862495 A JP30862495 A JP 30862495A JP 2929984 B2 JP2929984 B2 JP 2929984B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- controlled oscillator
- signal
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】周波数ホッピング・スペクト
ラム拡散（ＦＨ−ＳＳ）方式の無線ＬＡＮに使用される
チャージポンプ方式ＰＬＬシンセサイザ回路に関する。
ラム拡散（ＦＨ−ＳＳ）方式の無線ＬＡＮに使用される
チャージポンプ方式ＰＬＬシンセサイザ回路に関する。
【０００２】
【従来の技術】周波数ホッピング・スペクトラム拡散
（ＦＨ−ＳＳ）方式の無線ＬＡＮに使用されるＰＬＬシ
ンセサイザ回路１０は図３に示すような機能ブロック図
で現され、基準発振器（ＲｅｆＧ）２０、位相比較器
（Ｐ・Ｄ）３０とローパスフィルター（ＬＰＦ）４０、
電圧制御発振器（ＶＣＯ）５０、マイコン（ＭＰＵ）６
０とから成っており、電圧制御発振器５０の発振周波数
の制御範囲において、基準発振器２０から分周された信
号と電圧制御発振器５０の信号との位相を位相比較器３
０で比較し、電圧制御発振器５０の発振周波数を追随し
て変化させ、それを確認するという動作を繰り返し順次
行ない電圧制御発振器５０からの目標周波数の信号を探
索していた。探索開始周波数から目標周波数までの周波
数偏倚量が大きくなるほど目標信号の周波数を確定し電
圧制御発振器を同調するまでに時間（ロックアップ時
間）がかかることになるが電圧制御発振器５０の発振周
波数の制御範囲が現在１００メガヘルツで１００マイク
ロ秒以下の時間にすることが要求されている。
（ＦＨ−ＳＳ）方式の無線ＬＡＮに使用されるＰＬＬシ
ンセサイザ回路１０は図３に示すような機能ブロック図
で現され、基準発振器（ＲｅｆＧ）２０、位相比較器
（Ｐ・Ｄ）３０とローパスフィルター（ＬＰＦ）４０、
電圧制御発振器（ＶＣＯ）５０、マイコン（ＭＰＵ）６
０とから成っており、電圧制御発振器５０の発振周波数
の制御範囲において、基準発振器２０から分周された信
号と電圧制御発振器５０の信号との位相を位相比較器３
０で比較し、電圧制御発振器５０の発振周波数を追随し
て変化させ、それを確認するという動作を繰り返し順次
行ない電圧制御発振器５０からの目標周波数の信号を探
索していた。探索開始周波数から目標周波数までの周波
数偏倚量が大きくなるほど目標信号の周波数を確定し電
圧制御発振器を同調するまでに時間（ロックアップ時
間）がかかることになるが電圧制御発振器５０の発振周
波数の制御範囲が現在１００メガヘルツで１００マイク
ロ秒以下の時間にすることが要求されている。
【０００３】
【発明が解決しようとする課題】特に、目標周波数が探
索開始周波数の探索方向に対して少し手前にあったり、
図４に示すように制御範囲の両端に近い周波数に目標周
波数ｆＬおよび探索開始周波数ｆｓがあった場合には探
索開始周波数ｆｓから目標周波数ｆＬを探しだすまでの
ロックアップ時間ｔｓが長くかかり、実際に電圧制御発
振器５０の発振周波数の制御範囲が１００メガヘルツで
のロックアップ時間は１５０マイクロ秒以下を保証する
ことも困難であった。このような状況に鑑み本発明は、
上記制御範囲が１００メガヘルツで１００マイクロ秒以
下のロックアップ時間を満足する周波数ホッピング・ス
ペクトラム拡散（ＦＨ−ＳＳ）方式を採用した無線ＬＡ
Ｎに使用されるＰＬＬシンセサイザ回路を提供すること
を目的とする。
索開始周波数の探索方向に対して少し手前にあったり、
図４に示すように制御範囲の両端に近い周波数に目標周
波数ｆＬおよび探索開始周波数ｆｓがあった場合には探
索開始周波数ｆｓから目標周波数ｆＬを探しだすまでの
ロックアップ時間ｔｓが長くかかり、実際に電圧制御発
振器５０の発振周波数の制御範囲が１００メガヘルツで
のロックアップ時間は１５０マイクロ秒以下を保証する
ことも困難であった。このような状況に鑑み本発明は、
上記制御範囲が１００メガヘルツで１００マイクロ秒以
下のロックアップ時間を満足する周波数ホッピング・ス
ペクトラム拡散（ＦＨ−ＳＳ）方式を採用した無線ＬＡ
Ｎに使用されるＰＬＬシンセサイザ回路を提供すること
を目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、電圧制御発振器の発振周波数の制御範囲において電
圧制御発振器から目標周波数の信号を周波数切り換えし
て出力する際、目標周波数の切り換え時の電圧制御発振
器の初期出力信号の周波数を探索開始周波数として、電
圧制御発振器の出力信号と目標信号に対応する基準発振
器からの基準信号との位相差を位相比較器で検波し、こ
の検波出力を位相差がなくなるまでループフィルタを介
して電圧制御発振器の制御電圧として供給し、電圧制御
発振器の出力信号を目標周波数に制御する周波数ホッピ
ング・スペクトラム拡散方式の無線ＬＡＮに使用される
チャージポンプ方式ＰＬＬシンセサイザ回路であって、
オ フセット電圧を出力するオフセット電圧源と、前記制
御電圧を前記検波出力と前記オフセット電圧とのどちら
かに切り換えるスイッチング手段とを有し、前記初期出
力信号を出力する前記制御電圧として前記スイッチング
手段により前記オフセット電圧を印加して前記探索開始
周波数を前記制御範囲の中央値にオフセットすることを
特徴とするチャージポンプ方式ＰＬＬシンセサイザ回路
を提供する。
に、電圧制御発振器の発振周波数の制御範囲において電
圧制御発振器から目標周波数の信号を周波数切り換えし
て出力する際、目標周波数の切り換え時の電圧制御発振
器の初期出力信号の周波数を探索開始周波数として、電
圧制御発振器の出力信号と目標信号に対応する基準発振
器からの基準信号との位相差を位相比較器で検波し、こ
の検波出力を位相差がなくなるまでループフィルタを介
して電圧制御発振器の制御電圧として供給し、電圧制御
発振器の出力信号を目標周波数に制御する周波数ホッピ
ング・スペクトラム拡散方式の無線ＬＡＮに使用される
チャージポンプ方式ＰＬＬシンセサイザ回路であって、
オ フセット電圧を出力するオフセット電圧源と、前記制
御電圧を前記検波出力と前記オフセット電圧とのどちら
かに切り換えるスイッチング手段とを有し、前記初期出
力信号を出力する前記制御電圧として前記スイッチング
手段により前記オフセット電圧を印加して前記探索開始
周波数を前記制御範囲の中央値にオフセットすることを
特徴とするチャージポンプ方式ＰＬＬシンセサイザ回路
を提供する。
【０００５】
【発明の実施の形態】図１は本願発明にかかる周波数ホ
ッピング・スペクトラム拡散（ＦＨ−ＳＳ）方式の無線
ＬＡＮに使用されるチャージポンプ方式ＰＬＬシンセサ
イザの一実施例の回路構成を示すブロック図である。本
発明のチャージポンプ方式ＰＬＬシンセサイザ回路１は
基準発振器（ＲｅｆＧ）２と位相比較器（Ｐ・Ｄ）３、
それにループフィルタ（ＬＰＦ）４、電圧制御発振器
（ＶＣＯ）５、マイコン（ＭＰＵ）６、スイッチング手
段（ＳＷ）７、オフセット電圧源（ｖｃ）８から成って
いる。
ッピング・スペクトラム拡散（ＦＨ−ＳＳ）方式の無線
ＬＡＮに使用されるチャージポンプ方式ＰＬＬシンセサ
イザの一実施例の回路構成を示すブロック図である。本
発明のチャージポンプ方式ＰＬＬシンセサイザ回路１は
基準発振器（ＲｅｆＧ）２と位相比較器（Ｐ・Ｄ）３、
それにループフィルタ（ＬＰＦ）４、電圧制御発振器
（ＶＣＯ）５、マイコン（ＭＰＵ）６、スイッチング手
段（ＳＷ）７、オフセット電圧源（ｖｃ）８から成って
いる。
【０００６】このＰＬＬシンセサイザ回路１は、電圧制
御発振器５からの出力信号を位相比較器３内に内蔵され
た分周カウンタで分周した分周出力と、ＭＰＵ６によっ
て与えられる目標周波数に対応して基準発振器２の発振
出力を位相比較器３内に内蔵された別の分周カウンタで
分周して生成した基準信号との位相差を位相比較器３で
検波する。そして、この検波出力をループフィルタ４に
与え上記電圧制御発振器５を制御する制御電圧を生成す
る。これを位相比較器３での位相差がなくなる迄繰り返
し、電圧制御発振器５からの出力信号を目標周波数に制
御する。マイコン６は連続探索が指定されると、基準発
振器２の発振出力を分周する分周カウンタの分周比をあ
る分周比から順次所定の周期で更新する。これにより、
電圧制御発振器５からの目標周波数が順次切り替えら
れ、連続探索が行なわれる。
御発振器５からの出力信号を位相比較器３内に内蔵され
た分周カウンタで分周した分周出力と、ＭＰＵ６によっ
て与えられる目標周波数に対応して基準発振器２の発振
出力を位相比較器３内に内蔵された別の分周カウンタで
分周して生成した基準信号との位相差を位相比較器３で
検波する。そして、この検波出力をループフィルタ４に
与え上記電圧制御発振器５を制御する制御電圧を生成す
る。これを位相比較器３での位相差がなくなる迄繰り返
し、電圧制御発振器５からの出力信号を目標周波数に制
御する。マイコン６は連続探索が指定されると、基準発
振器２の発振出力を分周する分周カウンタの分周比をあ
る分周比から順次所定の周期で更新する。これにより、
電圧制御発振器５からの目標周波数が順次切り替えら
れ、連続探索が行なわれる。
【０００７】電圧制御発振器５からの目標周波数を順次
切り換える際、切り換えたときの電圧制御発振器５を制
御する制御電圧をループフィルタ４と電圧制御発振器５
との間に設けたスイッチング手段７によりオフセット電
圧源（ｖｃ）８からのオフセ ット電圧に切り換え、この
とき電圧制御発振器５から出力される初期出力信号の周
波数である探索開始周波数ｆｓを図２に示すようにｆｍ
ａｘ〜ｆｍｉｎの制御範囲の中央の一定周波数ｆｃにオ
フセットする。
切り換える際、切り換えたときの電圧制御発振器５を制
御する制御電圧をループフィルタ４と電圧制御発振器５
との間に設けたスイッチング手段７によりオフセット電
圧源（ｖｃ）８からのオフセ ット電圧に切り換え、この
とき電圧制御発振器５から出力される初期出力信号の周
波数である探索開始周波数ｆｓを図２に示すようにｆｍ
ａｘ〜ｆｍｉｎの制御範囲の中央の一定周波数ｆｃにオ
フセットする。
【０００８】上記のオフセット周波数ｆｃを起点に電圧
制御発振器５からの目標周波数の信号を探索し電圧制御
発振器５からの出力信号を目標周波数に同調をとること
で、制御範囲のうち信号のない半分の領域を無駄に探索
することはないから、その分の時間が短くなりロックア
ップタイムｔｓが短くなる。そのため実施例では、制御
範囲が１００メガヘルツであっても従来のＰＬＬシンセ
サイザ回路１０で制御範囲が５０メガヘルツのロックア
ップタイムｔｓと同等となり、１００マイクロ秒以下に
することができた。
制御発振器５からの目標周波数の信号を探索し電圧制御
発振器５からの出力信号を目標周波数に同調をとること
で、制御範囲のうち信号のない半分の領域を無駄に探索
することはないから、その分の時間が短くなりロックア
ップタイムｔｓが短くなる。そのため実施例では、制御
範囲が１００メガヘルツであっても従来のＰＬＬシンセ
サイザ回路１０で制御範囲が５０メガヘルツのロックア
ップタイムｔｓと同等となり、１００マイクロ秒以下に
することができた。
【０００９】
【発明の効果】電圧制御発振器からの目標周波数を順次
切り換える際、切り換えたときの電圧制御発振器を制御
する制御電圧をスイッチング手段によりオフセット電圧
源（ｖｃ）からのオフセット電圧に切り換え、このとき
電圧制御発振器から出力される探索開始周波数を電圧制
御発振器の発振周波数の制御範囲の中央の周波数にオフ
セットするため、中央の周波数からの位相比較動作を開
始することになり、制御範囲の両端に探索開始周波数お
よび目標周波数がある時でも従来の探索時間の半分の時
間となり、ロックアップ時間は制御範囲が１００メガヘ
ルツで１００マイクロ秒以下になる。
切り換える際、切り換えたときの電圧制御発振器を制御
する制御電圧をスイッチング手段によりオフセット電圧
源（ｖｃ）からのオフセット電圧に切り換え、このとき
電圧制御発振器から出力される探索開始周波数を電圧制
御発振器の発振周波数の制御範囲の中央の周波数にオフ
セットするため、中央の周波数からの位相比較動作を開
始することになり、制御範囲の両端に探索開始周波数お
よび目標周波数がある時でも従来の探索時間の半分の時
間となり、ロックアップ時間は制御範囲が１００メガヘ
ルツで１００マイクロ秒以下になる。
【図１】 本発明のＰＬＬシンセサイザ回路の機能ブロ
ック図
ック図
【図２】 本発明のＰＬＬシンセサイザ回路による電圧
制御発振器の出力パターン
制御発振器の出力パターン
【図３】 従来のＰＬＬシンセサイザ回路の機能ブロッ
ク
ク
【図４】 従来のＰＬＬシンセサイザ回路による電圧制
御発振器の出力パターン
御発振器の出力パターン
１ ＰＬＬシンセサイザ回路 ２ 基準発振器（ＲｅｆＧ） ３ 位相比較器（Ｐ・Ｄ） ４ ループフィルタ（ＬＰＦ） ５ 制御電圧発振器（ＶＣＯ） ６ マイコン（ＭＰＵ） ７ スイッチング手段（ＳＷ） ８ オフセット電圧源（ｖｃ）
Claims (1)
- 【請求項１】電圧制御発振器の発振周波数の制御範囲に
おいて電圧制御発振器から目標周波数の信号を周波数切
り換えして出力する際、目標周波数の切り換え時の電圧
制御発振器の初期出力信号の周波数を探索開始周波数と
して、電圧制御発振器の出力信号と目標信号に対応する
基準発振器からの基準信号との位相差を位相比較器で検
波し、この検波出力を位相差がなくなるまでループフィ
ルタを介して電圧制御発振器の制御電圧として供給し、
電圧制御発振器の出力信号を目標周波数に制御する周波
数ホッピング・スペクトラム拡散方式の無線ＬＡＮに使
用されるチャージポンプ方式ＰＬＬシンセサイザ回路で
あって、オフセット電圧を出力するオフセット電圧源
と、前記制御電圧を前記検波出力と前記オフセット電圧
とのどちらかに切り換えるスイッチング手段とを有し、
前記初期出力信号を出力する前記制御電圧として前記ス
イッチング手段により前記オフセット電圧を印加して前
記探索開始周波数を前記制御範囲の中央値にオフセット
することを特徴とするチャージポンプ方式ＰＬＬシンセ
サイザ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30862495A JP2929984B2 (ja) | 1995-11-28 | 1995-11-28 | Ｐｌｌシンセサイザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30862495A JP2929984B2 (ja) | 1995-11-28 | 1995-11-28 | Ｐｌｌシンセサイザ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148960A JPH09148960A (ja) | 1997-06-06 |
| JP2929984B2 true JP2929984B2 (ja) | 1999-08-03 |
Family
ID=17983297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30862495A Expired - Lifetime JP2929984B2 (ja) | 1995-11-28 | 1995-11-28 | Ｐｌｌシンセサイザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2929984B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101436979B1 (ko) * | 2011-11-04 | 2014-11-03 | 브로드콤 코포레이션 | 셀룰러 시분할 듀플렉스(ｔｄｄ) 통신 시스템들을 위한 고속 위상 고정 루프(ｐｌｌ) 안정화를 위한 장치 및 방법 |
-
1995
- 1995-11-28 JP JP30862495A patent/JP2929984B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101436979B1 (ko) * | 2011-11-04 | 2014-11-03 | 브로드콤 코포레이션 | 셀룰러 시분할 듀플렉스(ｔｄｄ) 통신 시스템들을 위한 고속 위상 고정 루프(ｐｌｌ) 안정화를 위한 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09148960A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3488180B2 (ja) | 周波数シンセサイザ | |
| CA1264827A (en) | Frequency synthesizer | |
| EP0682413B1 (en) | PLL frequency synthesizer | |
| TW200810365A (en) | Method for adjusting oscillator in a phased-locked loop and related frequency synthesizer | |
| JP2929984B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| TWI241069B (en) | Automatically calibrated frequency-synthesis apparatus | |
| JP2002164785A (ja) | 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法 | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JPS61128629A (ja) | Ｐｌｌ変調器 | |
| JP2000350119A5 (ja) | クロック発生装置 | |
| JPH0832350A (ja) | 周波数シンセサイザ | |
| JPH06216771A (ja) | 周波数シンセサイザ | |
| JPH05243995A (ja) | 周波数シンセサイザ | |
| JP2000174618A (ja) | 位相同期帰還回路および周波数制御方法 | |
| JP2000224028A (ja) | Ｐｌｌ回路、及びその制御方法 | |
| JP2002064378A (ja) | 信号発生器 | |
| JPH10261956A (ja) | クロック生成回路 | |
| JP2985508B2 (ja) | 局部発振周波数シンセサイザ | |
| JPH02174421A (ja) | Ｐｌｌ回路 | |
| JPH0254699B2 (ja) | ||
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JPH1117580A (ja) | アンテナ整合器 | |
| JPH0236215U (ja) | ||
| JPH02234515A (ja) | Ｐｌｌ回路 | |
| JPH04288708A (ja) | 周波数シンセサイザー |