JP2002164785A - 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法 - Google Patents

低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法

Info

Publication number
JP2002164785A
JP2002164785A JP2001301657A JP2001301657A JP2002164785A JP 2002164785 A JP2002164785 A JP 2002164785A JP 2001301657 A JP2001301657 A JP 2001301657A JP 2001301657 A JP2001301657 A JP 2001301657A JP 2002164785 A JP2002164785 A JP 2002164785A
Authority
JP
Japan
Prior art keywords
frequency
voltage
varactor
frequency synthesizer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001301657A
Other languages
English (en)
Inventor
Fabrice Jovenin
ファブリス、ジョブナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0017041A external-priority patent/FR2818832A1/fr
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2002164785A publication Critical patent/JP2002164785A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 （修正有） 【課題】端数分周器を有する周波数シンセサイザにおい
て基準周波数を高くして周波数切り替え時間を短縮す
る。 【解決手段】位相周波数比較器１６、電圧制御発振器１
２および分周器１４を備えた位相ロックトループによる
周波数シンセサイザにおいて、電圧制御発振器１２に発
振周波数帯域が選択可能なバラクタライン８２と、バラ
クタライン８２のバラクタを選択させるための電圧源９
０を備える。分周比Ｎの整数部分の設定に応じて電圧源
９０からの制御電圧に基づいて最適なバラクタを選択し
電圧制御発振器１２の発振周波数帯域を切り替える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、端数分周比をもつ
周波数シンセサイザと対応する周波数合成方法とに関す
る。
【０００２】本発明は特に、周波数の正確な調整を行わ
せ、順に選択された種々の周波数の間で高速に切り替え
ることができる低雑音周波数シンセサイザに関する。
【０００３】本発明は、周波数の正確な調整が可能で、
選択周波数の間で高速に切替可能な周波数シンセサイザ
に関する。
【０００４】この種の周波数シンセサイザは、種々の無
線回路に用いられ、特にこれらの回路の受信および／ま
たは送信段に用いられうる。一例として、本発明による
周波数シンセサイザは、携帯電話等のコードレス電話装
置に用いられうる。
【０００５】
【従来の技術】添付された図１および図２は、整数値を
調整可能な周波数シンセサイザと端数値を調整可能な周
波数シンセサイザとを示す。端数値を調整可能な周波数
シンセサイザは、基準周波数の整数値および非整数値に
より調整可能な周波数シンセサイザであると理解されう
る。この種の装置は公知であり、例えば文献（１）EP-B
-0 661 816、（２）EP-A-0 563 400、および（３）アー
ルボルグ大学のトーマス・スティチェルブルト著の「デ
ルタ−シグマ変調を用いた端数N P11」（1997年８月５
日、１〜２１頁）に図示されている。
【０００６】図１は位相ロックドループ１０の周辺の構
成を示す周波数シンセサイザの基本構成図である。位相
ロックドループは、基本的には、電圧制御型発振器１２
と、周波数分周器１４と、位相周波数比較器１６と、ル
ープフィルタ１８とを備えている。
【０００７】本明細書ではＶＣＯ発振器として参照され
る電圧制御型発振器１２は、入力端子に印加された制御
電圧の関数として周波数が増減されない出力信号を供給
する。この制御電圧は、ループフィルタ１８を介してＶ
ＣＯ発振器１２の入力端子に接続された位相周波数比較
器１６により生成される。
【０００８】位相周波数比較器１６は、周波数分周器１
４により供給される信号の周波数を、図の例では水晶装
置２０により供給される基準信号の周波数と比較する。
周波数分周器により供給される信号の周波数が基準信号
の周波数より低いとき、ループフィルタ１８に接続され
た位相周波数比較器はＶＣＯ発振器１２の周波数を指示
する電圧を大きくする。逆に、ＶＣＯ発振器１２の周波
数は、周波数分周器により供給された信号の周波数が基
準信号の周波数より高いとき、低く制御される。
【０００９】周波数分周器１４は、所定数のフリップフ
ロップからなる装置であり、ＶＣＯ発振器１２の信号周
波数を整数値によってのみ分周する。整数値によって調
整可能な分周比は、Ｎとして参照される整数である。矢
印２２によって示される調整入力端子は、値Ｎを固定す
ることができる。
【００１０】ＦVCOとして参照されるＶＣＯ発振器の周
波数は、（１）式で表される。
【００１１】ＦVCO＝Ｎ＊Ｆref （１） ここで、Ｆrefは、水晶装置２０により供給される基準
信号の周波数である。
【００１２】分周比Ｎの値（整数値）を単位とする変更
は、ＶＣＯ発振器の周波数Ｆrefに等しい変更を引き起
こす。したがって、Ｆrefより高い分解能をもつＶＣＯ
発振器１２の周波数を調整することはできない。基準信
号の周波数が高い場合には、この分解能は不十分であり
うる。
【００１３】ループ１０の出力信号の周波数、すなわち
ＶＣＯ発振器１２により供給された信号の周波数のさら
なる調整は、図２に示す周波数シンセサイザで得られう
る。
【００１４】図２に示した周波数シンセサイザは、図１
のループ１０と同じ構成をもつ位相ロックドループ１０
を有する。
【００１５】一方、周波数分周器１４は、分周比の値Ｎ
を固定化する調整入力端子だけでなく、値Ｎに近い２以
上の連続値の間で分周比を切り替える切替入力端子２４
を有する。図２の例では、周波数分周器１４の切替入力
端子２４は、２つの値ＮとＮ＋１の間の分周比を切り替
えることができる。
【００１６】切替入力端子２４は、シグマ−デルタ変調
器３０、より正確には、この変調器のオーバーフロー端
子３２に接続される。
【００１７】図の例では、ワードアダー３１をもつ第１
順序デジタル変調器であるシグマ−デルタ変調器３０
は、Ｋとして参照される調整指示用の第１のデジタル入
力端子３４を有する。調整指示は，変調器のシフトレジ
スタ３６により供給されるデジタル値に加えられる。レ
ジスタ３６は、周波数分周器１４の出力信号によりクロ
ックされ、ワードアダー３１の出力を受信する。レジス
タ３６は、アダーの第２のデジタル入力端子３８に接続
される。調整指示とレジスタ３６の出力との和がアダー
３１のデジタル容量より低いとき、オーバーフローキャ
リーは例えば論理０値になる。一方、和がアダー３１の
容量より高いとき、オーバーフローキャリーはその場合
における相補的な論理１値になる。
【００１８】周波数分周器１４は、切替入力端子２４が
第１の論理状態を受信するとき第１の分周比をもつ周波
数分周を行うように配置され、入力端子２４が第２の切
替状態を受信するとき+/-１とは異なる第２の分周比を
もつ周波数分周を行うように配置される。
【００１９】記述された例において、分周比は論理０状
態用のＮと論理１状態用のＮ＋１である。
【００２０】どんな場合でも、周波数分周器の分周比は
整数であるが、ＮとＮ＋１の間で比を繰り返し切り替え
ると、２つの値の間の結果的な平均分周比、すなわち非
積分比を得ることができる。
【００２１】より正確には、次式の関係が成り立つ。
【００２２】
【数１】 すなわち、次式の関係が成り立つ。
【００２３】
【数２】 これらの式において、ＴNとＴN+1はそれぞれ分周比が
Ｎ，Ｎ＋１の期間である。
【００２４】シグマ−デルタ変調器の第１入力端子３４
に供給される調整指示ＫがＬビットにコード化され、ア
ダーの最大容量が２L−１であると仮定すると、Ｋ／２L
に等しい分周比の端数比が定義されうる。端数部分Ｋ／
２Lは本明細書ではｋとして示され、次式で表される。
【００２５】
【数３】 調整指示（Ｋ＝約０）が小さい値の場合、出力周波数は
Ｆref *（Ｎ）に近く、調整指示（Ｋ＝約２L）が大きい
値の場合、出力周波数はＦref *（Ｎ＋１）に近い。
【００２６】したがって、周波数分周器１４の調整入力
端子２２に入力される分周比Ｎの選択とシグマ−デルタ
変調器に入力される調整指示Ｋの選択とにより固定化さ
れる２つの値の間の位相ロックドループの周波数を連続
的に調整することができる。
【００２７】図１に示した従来の位相ロックドループに
おいて、電圧制御型発振器の発振周波数は、周波数値Ｆ
refの周波数"step"を介して調整されるかもしれない。"
step"は、ＮからＮ＋１までか、ＮからＮ−１までの分
周比の変化に対応する。これは明らかに、基準が上述し
た（１）式による場合である。
【００２８】ループの周波数の比較的正確な調整を行う
ために、基準信号の周波数Ｆrefの値は小さくするのが
好ましい。単一の例として、周波数Ｆrefと調整ステッ
プは、200kHzのオーダーでありうる。
【００２９】低い基準周波数は分周比の値Ｎを高く維持
することもわかる。実際、電圧制御型発振器の周波数は
（比較的低い）基準周波数と（比較的高い）分周比Ｎの
積であることに注意されたい。
【００３０】しかしながら、基準周波数用の比較的低い
値を選択することによる制約は図２に示した位相ロック
ドループには存在しない。
【００３１】上述した（２）式は、端数部分ｋの値、す
なわちＫ／２Lを変化させることにより、周波数を調整
することができることを実際に示している。調整ステッ
プは、Ｆref／２Lでありうる。８〜１６ビットのコード
化、すなわちＬ＝８または１６の場合、例えば調整は、
ほとんど連続的に、かつ基準周波数とはほとんど独立の
手法で行われる。
【００３２】このように、端数分周器をもつ位相ロック
ドループの場合、基準周波数は非常に高く選択するのが
望ましい。例えば、２６MHzのオーダーにする。高い周
波数は、よりきめ細かくループのドリフトを校正でき、
信頼性がより高くなる。
【００３３】比較的高い周波数を選択すると、Ｎが小さ
くなり、すなわち分周比の整数部分が小さくなることが
わかる。
【００３４】ωnと示される位相ロックドループの振動
は、電圧制御発振器１２のゲインＫV CO、位相周波数比
較器１６のチャージポンプのゲインＫφ、ループフィル
タ１８の容量の容量値Ｃ、および分周器２２の分周比の
整数部分Ｎの関数として表される。この関係は、（３）
式で表される。
【００３５】
【数４】 位相ロックドループの切替時間ｔsはまたループの振動
値ωnに依存する。切替時間ｔsは、所定の振動発振シス
テムで設定されるループに必要な時間、またはある振動
または周波数値から他に切り替えるのに必要な時間であ
ると理解されうる。
【００３６】切替時間ｔsは、次の関係を介して振動と
関連付けられる。
【００３７】ｔs＝（２．５×２×π）／ωn 上述した振動ωnの（３）式も参照することにより、同
様の振動とともに、比較的小さい値の分周比Ｎ、または
その整数部分の少なくともすべては、ループフィルタの
容量値Ｃの比較的高い値によって補償される。実際、値
ＫVCO，Ｋφは、発振器と位相周波数比較器のチャージ
ポンプとに関連付けた定数因子である。
【００３８】ループフィルタ用の大きな値のキャパシタ
の選択は、このキャパシタの充電時間である他の時間パ
ラメータＴの影響を明らかにする。ループフィルタは、
位相周波数変換器のチャージポンプのフィルタリングさ
れた周波数でない電流ｉと、フィルタリングされた周波
数でＶＣＯ発振器を制御するために用いられる電圧Ｖ
tuneとを変換できるキャパシタをもつ通過域フィルタと
考えられる。キャパシタＣの充電時間ｔは、次式の関係
を介して、電流ｉと電圧Ｖtuneと関連づけられる。
【００３９】ｔ＝Ｃ×Ｖtune／ｉ （４） この式において、Ｃはループフィルタの容量値である。
【００４０】キャパシタの充電時間ｔは、上述した切替
時間ｔsに加えられ、所望の周波数でループの調整速度
には好ましくない。この問題は、端数分周器を有するル
ープに特有であり、すなわち、ループは、高い基準周波
数で制御され、低い分周比をもつ。
【００４１】本発明の目的は、上述した制限をもたな
い、周波数シンセサイザと対応する周波数合成方法を提
供することにある。
【００４２】特に、本発明の目的は、端数分周器をも
ち、高い基準周波数で動作可能で、非常に短時間の全体
的な切替時間をもつ周波数シンセサイザを提供すること
にある。
【００４３】本発明の他の目的は、チャージポンプの数
を増やす必要がなく、位相ロックドループをもつ位相周
波数変換器を提供するチャージポンプのサイズを大きく
する必要がないシンセサイザを提供することにある。
【００４４】本発明のさらに他の目的は、部品の特性と
温度ドリフトの影響のばらつきがないシンセサイザを提
供することにある。
【００４５】本発明の最後の目的は、特に少ない位相雑
音をもつ低雑音周波数シンセサイザを提供することにあ
る。
【００４６】これらの目的を達成するため、本発明は、
発振周波数帯域選択手段に接続された電圧制御型発振器
をもつ位相ロックドループを備えることを目的とする。
周波数シンセサイザは、パスバンドとも呼ばれる種々の
発振周波数帯域を配置しているが、これら帯域は、周波
数シンセサイザにより生成される可能性のある周波数全
体より狭い。より狭い周波数帯域に対して制御電圧Ｖ
tuneを変更しないように維持しながら、これら周波数帯
域内の電圧制御型発振器のゲインｇVCOを減らすことが
できる。電圧制御型発振器のゲインｇVCOは結局、制御
電圧のゲインに関する周波数の比である。
【００４７】本明細書の冒頭部分で説明した位相ロック
ドループの振動を表す（３）式を参照すると、ゲインＫ
VCOの減少は等しい振動値とともに、ループフィルタの
容量Ｃの値を減少させることがわかる。より低い容量値
Ｃは、充電時間ｔを減少させる。この目的のため、冒頭
部分で説明した（４）式が参照されてもよい。
【００４８】この同じ式を参照すると、電流ｉの増加は
充電時間ｔの減少にもなることがわかる。一方、本発明
により維持されない他の解決手法として、供給される電
流ｉの強度を増大するために、位相周波数比較器のチャ
ージポンプの新しい概念を要求した。
【００４９】発振周波数の選択は制御電圧に依存し、そ
の結果、選択が自動的に行われる。制御電圧は、容量ま
たは発振段を選択するために用いられうる。このこと
は、後述される。本発明は特に、自身の電圧源、すなわ
ち、雑音を起こさない電圧源を有する周波数シンセサイ
ザを備え、この電圧源の電圧を制御電圧として選択手段
に入力することを提案する。
【００５０】本発明は特に、位相ロックドループを有す
る周波数シンセサイザに関し、位相ロックドループは、
位相周波数比較器と、発振周波数帯域を選択する選択手
段に接続された少なくとも一つの電圧制御型発振器と、
発振器および比較器の間に接続された周波数分周器と、
前記制御手段に接続され、それ自身の制御電圧を選択手
段に供給する電圧源と、を備える。
【００５１】それ自身の電圧を使用することが特徴であ
り、これにより、位相雑音シンセサイザを省略すること
ができる。位相雑音の影響は結局、無線チャネルによる
信号の伝送と関連した多くの応用分野で望ましくない。
【００５２】パスバンドを選択する選択手段は、種々の
手法で実現可能である。一例として、これらの手段は、
電圧制御型発振器の種々の段を選択させるスイッチを有
し、各段はそれ自身のパスバンドと中心周波数をもつ自
律ＶＣＯ発振器を形成する。他の可能性として、選択手
段は、中心周波数とパスバンドを変更するために、単一
のＶＣＯに接続されるよう切り替えられるキャパシタ列
を有する。
【００５３】容量は、キャパシタやバラクタにより形成
されうる。これら容量は、単一のＶＣＯ発振器を有する
場合において、複数の独立した発振器に比較されうる。
バラクタ（電圧可変容量）は、容量値が制御電圧を介し
て調整可能なキャパシタである。バラクタの容量値は、
供給される電圧の関数として連続的に導き出され、その
容量値は例えば０〜４ボルトの間で変化する。２つの電
圧値の間で、場合によっては、２値の間で切り替わるバ
ラクタを用いることもできる。この場合、バラクタに
は、第１の非ゼロ制御電圧（例えば４ボルト）、または
第２の、好ましくは０ボルトのいずれかが供給される。
バラクタは、固定値のキャパシタに直列に接続されたス
イッチにも関する。バラクタは、制御電圧を介して容量
が調整可能なキャパシタとしてそれぞれが動作する、種
々の自律段を有する。後者の場合、シンセサイザは、バ
ラクタ段に制御電圧を分配するマルチプレクサを有す
る。
【００５４】制御の一つの問題は、それ自身の制御電圧
の供給に関連する。供給電圧は、発振段の選択の安定性
の阻害になる雑音の影響を非常に受けやすい。電圧源と
して機能するキャパシタを有するシンセサイザとキャパ
シタの過渡充電手段とを備えることにより、本発明はこ
の問題を解決できる。
【００５５】過渡充電手段は、簡単には、過渡期間中に
のみアクティブである充電手段のキャパシタであると理
解され、周波数シンセサイザが動作中のときに動作を開
始させるのが望ましい。
【００５６】選択手段は、制御電圧のみを必要とし、供
給電圧は必要とせず、電流もほとんどキャパシタから取
り出されない。このように、過渡期間の間、キャパシタ
はトリクル充電を行わない。選択手段は、自律的であ
り、シンセサイザの電源の雑音の影響を受けず、それ自
身の電源を構成する。
【００５７】本発明の特定の応用分野では、周波数シン
セサイザの一般的な供給電圧は、発振周波数帯域の選択
手段により要求された制御電圧より低い。例として、一
般的な（調整された）供給電圧は、２ボルト（１．８ボ
ルト）のオーダーでありうる。一方、バラクタ用の制御
電圧は４ボルト（３．５ボルト）のオーダーである。こ
のような場合、本発明は、非再生倍電圧器を有する過渡
充電手段を備えることを提案する。非再生倍電圧器はま
た、キャパシタの基準電位のシフトに影響する過渡機能
ももつ。深刻な雑音発生器としてのシフトスイッチング
は、周波数シンセサイザが動作を行うたびに、一回だけ
短時間だけ行われる。
【００５８】本発明は、上述したシンセサイザによる周
波数合成方法にも関する。この方法は、それ自身の電圧
を確立する過渡段を有し、この過渡段の後段には少なく
とも一つの周波数合成段が設けられる。
【００５９】次に、本発明の他の特徴と効果を図面を参
照して説明する。この記載は、一例であり、本発明を限
定するものではない。
【００６０】
【発明の実施の形態】後述する説明において、図３およ
び図４は、図１および図２ですでに説明されたものと同
じまたは類似の構成には同一符号を付している。これら
については、上述した説明を参照されたい。
【００６１】図１及び図２の単一の発振器は、図３にお
いて、バラクタ８０に接続された発振器１２に置き換え
られる。バラクタ８０は、ラインとも呼ばれる種々の段
８２を有し、これらはそれぞれ制御電圧を介して調整可
能なキャパシタである。
【００６２】種々のバラクタライン８２は、電圧制御型
発振器１２に並列に接続される。ループフィルタ１８に
接続された位相周波数比較器１６により供給される発振
器の制御電圧と、電圧源９０により供給されるバラクタ
ラインの制御電圧との間で区別がなされうる。
【００６３】バラクタライン８２は、ＶＣＯ発振器１２
に種々の容量を入力するために用いられる。これは、発
振器を種々の発振中心周波数に調整させ、種々の発振周
波数帯域を選択させる。発振周波数は、制御電圧が０ボ
ルトのオーダーの最小電圧から、４ボルトのオーダーの
最大電圧まで変わるとき、電圧制御型発振器により生成
される信号の周波数範囲である。中心周波数は、平均制
御電圧が入力されるとき、発振信号の周波数として定義
される。
【００６４】単一のバラクタラインのキャパシタの制御
電圧を変えることにより、発振周波数バンドを単に選択
することは、従来から予期されていた可能性がある。し
かしながら、雑音が発生しない可変電圧源を設計するこ
とは難しい。
【００６５】この困難さのために、複数の個別のライン
をもつバラクタ８０を設けるのが望ましく、各ラインは
オン／オフ・モードで２つの容量値の間で制御される。
各バラクタライン８２は、図１ではキャパシタ１５で表
される。キャパシタ１５は、ＶＣＯ発振器にキャパシタ
を接続するか否かを切り替えるスイッチ１３に直列に接
続されている。
【００６６】スイッチを制御するために、一方では論理
テーブル５０を有し、他方では後述する制御電圧源９０
を有する。
【００６７】本明細書の冒頭部分で説明したように、周
波数シンセサイザに重要である２つの制御パラメータ
は、分周比の整数部分Ｎと、シグマ−デルタ変調器４０
に入力される調整指示Ｋにより制御される端数部分であ
る。
【００６８】値Ｎは、周波数分周器１４と論理テーブル
５０に直接入力される。論理テーブルのポインタ５１
は、値Ｎの関数として、バラクタライン８２のデジタル
コマンド指示を選択させる。
【００６９】以下に示す表１は、値Ｎ、バラクタライン
の論理制御指示、および電圧Ｖtuneの最小最大値用の周
波数制御発振器の応答信号の周波数範囲の間の関係を示
す一例である。周波数は、メガヘルツで表される。コマ
ンド指示の各ビットは、例えば、一つのバラクタライン
の活性化に対応する。表１は正確には図３には対応しな
いことがわかる。図３は、５つのバラクタラインのみを
示すのに対し、表１は７つの異なる指示を識別する。
【００７０】
【表１】 さらに、表１は、正確には、論理テーブルの内容に一致
しない。しかし、Ｎのある値は、バラクタラインのキャ
パシタの種々の接続に対応する。これは、発振器の各周
波数バンドの選択により生成される周波数範囲のオーバ
ーラップに対応する。
【００７１】バラクタラインのキャパシタを２つ組み合
わせることは同じ値Ｎに対応し、一致のテーブルは、以
前に選択された組み合わせ、または所望の発振周波数に
最も近い中心周波数に対応する組み合わせを維持するよ
うプログラムされうる。
【００７２】一致のテーブルは、製造中にプログラムさ
れたメモリＲＯＭ、または可能であればEPROMタイプの
プログラム可能なメモリを有する。
【００７３】周波数合成の通常の動作において、周波数
分周器の出力は、位相周波数比較器１６の入力端子に接
続される。しかしながら、スイッチ６０は、オンされる
とき、あるいは分周比の整数部分の値Ｎが変更されるた
びに、校正段６２に周波数分周信号を送信させる。
【００７４】校正段は、２つの実質的に同一のカウンタ
６４ａ，６４ｂを有する。第１のカウンタ６４ａは、ス
イッチ６０を介して、周波数分周器１４の出力端子に接
続される。一方、第２のカウンタ６４ｂは、基準周波数
源２０の水晶装置に直接接続される。同期コマンド６６
は、２つのカウンタ６４ａ，６４ｂの計測を同時に開始
終了させる。
【００７５】原則として、発振段が完全によく校正さ
れ、Ｎの選択により選択された周波数で発振段が発振す
るとき、２つのカウンタのカウント結果に相違はない。
実際、もしＦvcoなら、選択された発振段の発振周波数
は、Ｆvco＝Ｆref＊Ｎである。この発振周波数は分周器
の出力、すなわち第１のカウンタの入力端子で得られ
る。周波数Ｆvco／ＮまたはＦrefは、基準周波数源の周
波数である。校正を行っている間は、端数部分ｋはゼロ
に維持されることがわかる。
【００７６】一方、２つのカウンタの間にカウント値の
差異がある場合、校正がなされうる。差異Mb-Maは、２
つのカウンタ64a,64bの出力に接続された減算器６８に
より確立される。Ma,Mbは、カウントの開始および終了
の同期コマンドを分離するカウント周期Δｔの間に得ら
れた２つのカウンタのカウント値を示す。
【００７７】２つのカウンタを介して得られた和の間の
最小エラーが１の例では、その最小エラーは、基準周波
数Ｆrefの値の一回当たりの周波数エラーに対応する。
すなわち、ＦVCO＝（Ｎ＋ΔＮ）＊Ｆrefである。
【００７８】ここで、ΔＮは分周比の変化に関連した発
振器の周波数エラーであり、以下のようにも記載され
る。
【００７９】 Min|Mb-Ma|＝Δｔ＊Ｆref／Ｎ＊Min(ΔＮ) この式において、Minは最小値を示す。
【００８０】Min(ΔＮ)の値は、必ずしも整数ではない
が、周波数範囲と種々の発振器段に関連した分周比の範
囲との間のオーバーラップの重要性の関数として選択す
るのが望ましい。ΔＮの選択は、Δｔの選択にも依存す
る。
【００８１】ここで説明した例において、ΔＮは１であ
り、Min|Mb-Ma|＝１のとき、Δｔ＝Ｆref／Ｎである。
【００８２】時間Δｔは、単純には、上述した時間ｔ，
ｔsにたとえられる。単一の例として、ｔs＝100μsecと
ｔ＝1000μsecのとき、Δｔ＝２０μsecである。
【００８３】減算器６８は、差異Mb-Maを値Ｎに加算す
るための論理テーブル５０の入力端子に設けられたアダ
ー７０に接続される。これは、発振器段を選択する際に
カウントエラーを考慮に入れさせる。分周器１４に入力
される値Ｎは変化しないことがわかる。
【００８４】他の可能性として、点線で示すように、カ
ウント値の差異に関連した校正が、代わりにテーブル５
０の出力で考慮に入れられてもよい。しかしながら、こ
の場合、カウント値の差異は、スイッチの論理コマンド
指示Ｓwの変更であると解釈される。この動作は、レジ
スタ７２を介して実行される。
【００８５】校正の最後に、スイッチ６０の新しい切替
は、新しい値Ｎか、発振器段ＶＣＯの選択を変更する値
Ｎが再び選択されるまで、ループを閉じさせる。
【００８６】図４は制御電圧源９０を実現するより正確
な手法を示している。制御電圧源９０は、論理テーブル
５０またはレジスタ７２とバラクタ８０との間に接続さ
れる。制御電圧源は、外部キャパシタと呼ばれるキャパ
シタ９４を供給電圧端子Ｖalimに接続する低雑音調整器
９２を有する。調整器は、例えば、２．７Ｖの供給電圧
Ｖalimを受けて、１．８Ｖの調整ＤＣ電圧を出力する。
【００８７】外部キャパシタ９４は、非再生倍電圧器９
６に接続される。後者は、同期コマンド９８をもち、内
部キャパシタ１００を有する。
【００８８】内部キャパシタは、第１および第２の同期
パルスの間の時間間隔で充電される。これらパルスは、
周波数シンセサイザがスイッチオンした後に供給され
る。これらパルスは、同期コマンドで供給され、例え
ば、２．５〜５μsecの時間間隔でスイッチオンする。
これらの期間内に、内部キャパシタは、例えば１．８ボ
ルトの同じ充電電圧が得られるまで、外部キャパシタに
より充電される。
【００８９】内部キャパシタ１００は、外部キャパシタ
により実現される電位と例えば接地電位である基準電位
との間で充電される。第２の同期パルスの間で、充電は
遮断され、内部キャパシタの基準電位は外部キャパシタ
の電位に設定される。外部キャパシタの容量が放電を無
視できるほど内部キャパシタの容量より十分に大きいと
き、基準電位のシフトは、平均電圧の２倍に等しい。
【００９０】電圧の２倍に等しいスイッチングは、かな
りの雑音発生器であるが、スイッチオンのとき一回だけ
動作する。その後、内部キャパシタは、供給電圧とは独
立にそれ自身の電圧源を形成する。倍電圧に充電して切
り替える期間は、所望の発振周波数（大体１００μse
c）に設定される発振器１２に必要な時間と比較して、
例えば１０μsecのオーダーの短い時間である。スイッ
チングの間に最初に生成された雑音は、シンセサイザの
後の動作を妨げない。
【００９１】公知のバラクタは、数ピコアンペアのオー
ダーの超低制御電圧をもつ。その結果、内部キャパシタ
１００の放電は無視してよい。
【００９２】倍電圧器により生成された自身の電圧は、
マルチプレクサ１０２を介してバラクタラインに入力さ
れる。マルチプレクサの役割は、図３に示す論理テーブ
ル５０により生成される論理コードの役割として制御電
圧の分配を実現することである。
【００９３】図５は、周波数変換器、より正確には、信
号トランシーバ内の周波数変換器を実現するための本発
明による周波数シンセサイザの応用例を示す図である。
【００９４】この周波数変換器は、一方では、変換され
るべき信号源、例えばフィルタ２０４に接続されたアン
テナ２０２、他方では処理ユニット２０６を有する。処
理ユニット２０６は周波数が変換されるべき信号を受信
する。これは例えば携帯電話の処理ユニットである。
【００９５】ミキサ２００はまた、第２の信号源の基準
周波数信号を受信する。この信号は、上述した例におい
て、本発明による周波数シンセサイザのＶＣＯ発振器１
２から発生される。
【００９６】（参照文献） （１）EP-B-0 661 816 （２）EP-A-0 563 400 （３）アールボルグ大学のトーマス・スティチェルブル
ト著の「デルタ−シグマ変調を用いた端数N P11」（199
7年８月５日、１〜２１頁） （４）WO 89/06456 （５）EP-A-0 910 170 （６）EP-A-0 664 616 （７）EP-A-0 944 171 （８）US-5 053 723 （９）US-5 648 744
【図面の簡単な説明】
【図１】離散的な周波数調整を行う公知の周波数シンセ
サイザを簡易的に表した基本回路図。
【図２】連続的な周波数調整を行う公知の周波数シンセ
サイザを簡易的に表した基本回路図。
【図３】本発明による周波数シンセサイザを簡易的に表
した図。
【図４】図３に示す装置に用いられる電圧源を表す図。
【図５】本発明による周波数シンセサイザを利用する周
波数変換器を簡易的に表した図。
フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 5J106 AA04 BB01 BB10 CC01 CC24 CC41 CC53 DD09 DD13 DD17 DD33 DD38 EE18 GG01 HH01 KK03 KK12 PP03 QQ02 QQ09 RR05 RR14 RR17 RR18 RR20

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】位相ロックドループを備えた周波数シンセ
    サイザであって、 位相周波数比較器と、 発振周波数帯域の選択手段に接続された少なくとも一つ
    の電圧制御型発振器と、 前記発振器および前記比較器の間に接続され、前記選択
    手段に適切な制御電圧を供給する選択手段に接続された
    適切な電圧源をさらに有する周波数分周器と、を備える
    ことを特徴とする周波数シンセサイザ。
  2. 【請求項２】前記選択手段は、少なくとも一つのバラク
    タ（電圧可変キャパシタ）を有することを特徴とする請
    求項１に記載の周波数シンセサイザ。
  3. 【請求項３】前記選択手段は、複数段のバラクタを有
    し、 前記適切な電圧源は、前記バラクタ段に適切な制御電圧
    を供給するマルチプレクサを有することを特徴とする請
    求項２に記載の周波数シンセサイザ。
  4. 【請求項４】前記適切な電圧源は、第１の電気キャパシ
    タと、このキャパシタの過渡充電手段と、を有すること
    を特徴とする請求項１に記載の周波数シンセサイザ。
  5. 【請求項５】前記充電手段は、第２のキャパシタに接続
    された電圧調整器を有することを特徴とする請求項４に
    記載の周波数シンセサイザ。
  6. 【請求項６】前記充電手段は、非再生倍電圧器を有する
    ことを特徴とする請求項５に記載の周波数シンセサイ
    ザ。
  7. 【請求項７】前記電圧分周器は、調整可能な整数部分と
    端数部分をもつ分周比の端数分周器であり、 前記バラクタ段の選択手段は、分周比Ｎの整数部分の値
    を前記バラクタ段の選択に関連づける論理テーブルを有
    することを特徴とする請求項２に記載の周波数シンセサ
    イザ。
  8. 【請求項８】請求項１に記載された周波数シンセサイザ
    による周波数合成方法において、 適切な電圧を確立する過渡段階を有し、過渡段階の後に
    少なくとも一つの周波数合成段階を有することを特徴と
    する方法。
  9. 【請求項９】前記周波数シンセサイザが最初にスイッチ
    オンし、次のスイッチオンまで、一回実行されるとき、
    前記過渡段階は開始されることを特徴とする請求項８に
    記載の方法。
  10. 【請求項１０】変換されるべき周波数をもつ信号を供給
    する第１の信号源に接続された第１の入力端子をもつミ
    キサーと、基準周波数をもち前記ミキサーの第２の入力
    端子に接続された第２の信号源と、を備え、 基準周波数をもつ前記第２の信号源は、請求項１に記載
    の周波数シンセサイザを有することを特徴とする周波数
    変換器。
  11. 【請求項１１】携帯電話に使用されることを特徴とする
    請求項１０に記載の周波数変換器。
JP2001301657A 2000-09-29 2001-09-28 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法 Pending JP2002164785A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR0012459 2000-09-29
FR0012459 2000-09-29
FR0017041 2000-12-26
FR0017041A FR2818832A1 (fr) 2000-12-26 2000-12-26 Synthetiseur de frequences a faible bruit et a reponse rapide, et procede de synthese de frequences correspondant

Publications (1)

Publication Number Publication Date
JP2002164785A true JP2002164785A (ja) 2002-06-07

Family

ID=26212642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001301657A Pending JP2002164785A (ja) 2000-09-29 2001-09-28 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法

Country Status (3)

Country Link
US (1) US6597250B2 (ja)
EP (1) EP1193879A1 (ja)
JP (1) JP2002164785A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ507555A (en) * 1999-04-14 2002-10-25 Tait Electronics Ltd Phase lock loop frequency synthesis with extended range of fractional divisors
US7546097B2 (en) * 2002-03-06 2009-06-09 Qualcomm Incorporated Calibration techniques for frequency synthesizers
US7180334B2 (en) * 2003-04-03 2007-02-20 Altera Corporation Apparatus and method for decreasing the lock time of a lock loop circuit
US7038507B2 (en) * 2003-11-14 2006-05-02 Teledyne Technologies Incorporated Frequency synthesizer having PLL with an analog phase detector
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8396003B2 (en) * 2007-12-28 2013-03-12 Nokia Corporation Control of radio process
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
JP5799536B2 (ja) 2011-03-17 2015-10-28 株式会社リコー フラクショナルｐｌｌ回路
CN103825552A (zh) * 2012-11-19 2014-05-28 苏州工业园区新宏博通讯科技有限公司 一种多芯片共用晶振电路
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1444860A (en) * 1974-12-12 1976-08-04 Mullard Ltd Frequency synthesiser
US4205272A (en) * 1977-04-13 1980-05-27 Trio Kabushiki Kaisha Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same
US4320357A (en) * 1978-11-13 1982-03-16 Wulfsberg Paul G VHF-FM Frequency synthesizer
US4344187A (en) * 1979-10-18 1982-08-10 Nippon Gakki Seizo Kabushiki Kaisha Radio receiver with system for maintaining optimum tuning
US4360788A (en) * 1980-07-14 1982-11-23 John Fluke Mfg. Co., Inc. Phase-locked loop frequency synthesizer
JPS6216617A (ja) * 1985-07-15 1987-01-24 Nec Corp Ｐｌｌ周波数シンセサイザ
US4893087A (en) 1988-01-07 1990-01-09 Motorola, Inc. Low voltage and low power frequency synthesizer
DE3920008A1 (de) * 1989-06-20 1991-01-10 Philips Patentverwaltung Phasenregelkreis
JP3425976B2 (ja) 1991-10-17 2003-07-14 真作 森 周波数変換回路
FR2714552B1 (fr) 1993-12-28 1996-01-26 Thomson Csf Synthétiseur de fréquences à boucle unique et ensemble électronique comportant un tel synthétiseur.
US5473640A (en) 1994-01-21 1995-12-05 At&T Corp. Phase-lock loop initialized by a calibrated oscillator-control value
FI942753A (fi) * 1994-06-10 1995-12-11 Nokia Mobile Phones Ltd Menetelmä jänniteregulaattorin sisältävän elektronisen laitteen tehonkulutuksen pienentämiseksi
US5528199A (en) * 1994-12-30 1996-06-18 At&T Corp. Closed-loop frequency control of an oscillator circuit
US5648744A (en) 1995-12-22 1997-07-15 Microtune, Inc. System and method for voltage controlled oscillator automatic band selection
JPH1051304A (ja) * 1996-08-02 1998-02-20 Oki Electric Ind Co Ltd Ｐｌｌ
US5880579A (en) * 1997-07-02 1999-03-09 Lsi Logic Corporation VCO supply voltage regulator for PLL
US5834987A (en) * 1997-07-30 1998-11-10 Ercisson Inc. Frequency synthesizer systems and methods for three-point modulation with a DC response
US5942949A (en) 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
EP0944171A1 (fr) 1998-03-17 1999-09-22 Koninklijke Philips Electronics N.V. Appareil électronique comportant un synthétiseur de fréquence et procédé pour régler un synthétiseur de fréquence

Also Published As

Publication number Publication date
US6597250B2 (en) 2003-07-22
EP1193879A1 (fr) 2002-04-03
US20020118074A1 (en) 2002-08-29

Similar Documents

Publication Publication Date Title
US7605662B2 (en) Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency
EP1168627B1 (en) Frequency synthesizer
US6229399B1 (en) Multiple frequency band synthesizer using a single voltage control oscillator
JP3000673B2 (ja) 自動周波数制御装置
EP0453280B1 (en) PLL frequency synthesizer
US7405627B2 (en) PLL frequency synthesizer
US9048848B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US20090201094A1 (en) Phase comparison circuit and pll synthesizer using the same
JP2002164785A (ja) 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法
KR100303397B1 (ko) 모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기
US6661291B2 (en) Fractional and rapid response frequency synthesizer, and corresponding frequency synthesizing method
US7023282B1 (en) Coarse tuning for fractional-N synthesizers having reduced period comparison error
US20020090917A1 (en) Frequency synthesizer and method of generating frequency-divided signal
JP2001016103A (ja) Ｐｌｌシンセサイザ
JP2001069003A (ja) Ｐｌｌ制御回路及びその制御方法
JP2004080624A (ja) 周波数シンセサイザ
JP3567779B2 (ja) シンセサイザ及び基準信号生成回路
JPH06338793A (ja) Ｐｌｌ周波数シンセサイザ回路
JPH05327490A (ja) Ｐｌｌ回路
JP2001308702A (ja) 独自の制御ワードによりプログラムされる非整数分割比を許容する周波数変換器
JP2002141797A (ja) 周波数シンセサイザ
JPH06164387A (ja) 位相同期式周波数シンセサイザ
JPH10285027A (ja) Ｐｌｌ発振回路
JPH09307439A (ja) 周波数シンセサイザ
JP2005311594A (ja) 周波数シンセサイザ