JP2000174618A - 位相同期帰還回路および周波数制御方法 - Google Patents
位相同期帰還回路および周波数制御方法Info
- Publication number
- JP2000174618A JP2000174618A JP10348159A JP34815998A JP2000174618A JP 2000174618 A JP2000174618 A JP 2000174618A JP 10348159 A JP10348159 A JP 10348159A JP 34815998 A JP34815998 A JP 34815998A JP 2000174618 A JP2000174618 A JP 2000174618A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- frequency
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 位相同期が外れた際に予期せぬ周波数の発振
信号を出力することがなく、また位相同期外れが解消し
たことを認識することができる位相同期帰還回路および
周波数制御方法を提供する。 【解決手段】 制御電圧に応じた周波数の発振信号を電
圧制御発振手段によって生成し、時定数を有する負帰還
が与えられた増幅手段によって発振信号の位相と所定周
波数の基準信号の位相とを比較した比較結果を平滑化し
て制御電圧として電圧制御発振手段に供給することで位
相同期をとり、位相同期が外れた場合には増幅手段に供
給する電源電圧を降下させることを特徴とする。また、
増幅手段が出力する制御電圧が所定の電圧範囲を逸脱し
ている場合に、増幅手段に供給する電源電圧を降下させ
て出力電圧範囲を制限する。
信号を出力することがなく、また位相同期外れが解消し
たことを認識することができる位相同期帰還回路および
周波数制御方法を提供する。 【解決手段】 制御電圧に応じた周波数の発振信号を電
圧制御発振手段によって生成し、時定数を有する負帰還
が与えられた増幅手段によって発振信号の位相と所定周
波数の基準信号の位相とを比較した比較結果を平滑化し
て制御電圧として電圧制御発振手段に供給することで位
相同期をとり、位相同期が外れた場合には増幅手段に供
給する電源電圧を降下させることを特徴とする。また、
増幅手段が出力する制御電圧が所定の電圧範囲を逸脱し
ている場合に、増幅手段に供給する電源電圧を降下させ
て出力電圧範囲を制限する。
Description
【0001】
【発明の属する技術分野】この発明は、例えば無線機器
の局部発振器として用いられる周波数シンセサイザ等に
適用される位相同期帰還回路および周波数制御方法に関
する。
の局部発振器として用いられる周波数シンセサイザ等に
適用される位相同期帰還回路および周波数制御方法に関
する。
【0002】
【従来の技術】従来のデジタル位相同期回路やPLL
(Phase Locked Loop)回路では、位相同期が外れる
と、ループフィルタの出力電圧がループフィルタを構成
するオペアンプの電源電圧近くに固定されてしまう。
(Phase Locked Loop)回路では、位相同期が外れる
と、ループフィルタの出力電圧がループフィルタを構成
するオペアンプの電源電圧近くに固定されてしまう。
【0003】
【発明が解決しようとする課題】このため、VCO(V
otage Controled Oscillator:電圧制御発振器)の出
力周波数も周波数可変範囲の限界点に固定されてしま
う。このような現象が生じると、無線通信等では他の通
信チャネルに妨害を与えてしまう。
otage Controled Oscillator:電圧制御発振器)の出
力周波数も周波数可変範囲の限界点に固定されてしま
う。このような現象が生じると、無線通信等では他の通
信チャネルに妨害を与えてしまう。
【0004】この発明は、このような背景の下になされ
たもので、位相同期が外れた際に予期せぬ周波数の発振
信号を出力することがなく、また位相同期外れが解消し
たことを認識することができる位相同期帰還回路および
周波数制御方法を提供することを目的としている。
たもので、位相同期が外れた際に予期せぬ周波数の発振
信号を出力することがなく、また位相同期外れが解消し
たことを認識することができる位相同期帰還回路および
周波数制御方法を提供することを目的としている。
【0005】
【課題を解決するための手段】上述した課題を解決する
ために、請求項1に記載の発明にあっては、供給される
制御電圧に応じた周波数の発振信号を生成する電圧制御
発振手段と、前記発振信号の位相と所定周波数の基準信
号の位相とを比較する位相比較手段と、前記位相比較手
段による比較結果を平滑化して前記制御電圧を生成する
平滑化手段と、前記平滑化手段の出力電圧範囲を制限す
る電圧制限手段とを具備することを特徴とする。また、
請求項2に記載の発明にあっては、請求項1に記載の位
相同期帰還回路では、前記平滑化手段は、時定数を有す
る負帰還が与えられ前記位相比較手段による比較結果を
増幅する増幅手段から構成され、前記電圧制限手段は、
前記増幅手段に供給する電源電圧を降下させる電圧降下
手段と、前記電源電圧を何れの度合いで降下させるかを
選択する選択手段とから構成されることを特徴とする。
また、請求項3に記載の発明にあっては、請求項1また
は請求項2の何れかに記載の位相同期帰還回路では、前
記平滑化手段が出力する前記制御電圧が所定の電圧範囲
を逸脱しているか否か判定する判定手段と、前記平滑化
手段が出力する前記制御電圧の状態に基づいて前記電圧
制御発振手段に供給する前記制御電圧を制御する制御手
段とを具備することを特徴とする。また、請求項4に記
載の発明にあっては、請求項3に記載の位相同期帰還回
路では、前記制御手段は、前記平滑化手段が出力する前
記制御電圧が所定の電圧範囲を逸脱している場合には、
前記増幅手段に供給する電源電圧を降下させて前記平滑
化手段の出力電圧範囲を制限することを特徴とする。ま
た、請求項5に記載の発明にあっては、請求項4に記載
の位相同期帰還回路では、前記電圧制御発振手段に供給
する前記制御電圧を振動させる所定周波数の振動電圧を
生成する発振手段と、前記電圧制御発振手段に供給する
前記制御電圧に加える前記振動電圧をオン/オフするス
イッチとを具備し、前記制御手段は、前記平滑化手段が
出力する前記制御電圧が所定の電圧範囲を逸脱している
場合には、前記スイッチをオンにすることを特徴とす
る。また、請求項6に記載の発明にあっては、請求項5
に記載の位相同期帰還回路では、前記制御手段は、前記
平滑化手段が出力する前記制御電圧が所定の範囲内に収
束している場合には、前記増幅手段に供給する電源電圧
の制限を解除するとともに前記スイッチをオフにするこ
とを特徴とする。また、請求項7に記載の発明にあって
は、請求項1ないし請求項6までの何れかに記載の位相
同期帰還回路では、前記電圧制御発振手段が出力する前
記発振信号を所定の比率で分周して前記位相比較手段に
供給する分周手段を具備することを特徴とする。また、
請求項8に記載の発明にあっては、請求項1ないし請求
項6までの何れかに記載の位相同期帰還回路では、前記
電圧制御発振手段が出力する前記発振信号の周波数を所
定の差の周波数に変換して前記位相比較手段に供給する
周波数変換手段を具備することを特徴とする。また、請
求項9に記載の発明にあっては、制御電圧に応じた周波
数の発振信号を電圧制御発振手段によって生成し、時定
数を有する負帰還が与えられた増幅手段によって前記発
振信号の位相と所定周波数の基準信号の位相とを比較し
た比較結果を平滑化して前記制御電圧として当該電圧制
御発振手段に供給することで位相同期をとる周波数制御
方法であって、前記位相同期が外れた場合には前記増幅
手段に供給する電源電圧を降下させることを特徴とす
る。また、請求項10に記載の発明にあっては、請求項
9に記載の周波数制御方法では、前記増幅手段が出力す
る前記制御電圧が所定の電圧範囲を逸脱している場合に
は、前記増幅手段に供給する電源電圧を降下させて出力
電圧範囲を制限することを特徴とする。また、請求項1
1に記載の発明にあっては、請求項10に記載の周波数
制御方法では、前記増幅手段が出力する前記制御電圧が
所定の電圧範囲を逸脱している場合には、前記電圧制御
発振手段に供給する前記制御電圧を振動させる所定周波
数の振動電圧を加えるスイッチをオンにすることを特徴
とする。また、請求項12に記載の発明にあっては、請
求項11に記載の周波数制御方法では、前記増幅手段が
出力する前記制御電圧が所定の範囲内に収束している場
合には、前記増幅手段に供給する電源電圧の制限を解除
するとともに前記スイッチをオフにすることを特徴とす
る。
ために、請求項1に記載の発明にあっては、供給される
制御電圧に応じた周波数の発振信号を生成する電圧制御
発振手段と、前記発振信号の位相と所定周波数の基準信
号の位相とを比較する位相比較手段と、前記位相比較手
段による比較結果を平滑化して前記制御電圧を生成する
平滑化手段と、前記平滑化手段の出力電圧範囲を制限す
る電圧制限手段とを具備することを特徴とする。また、
請求項2に記載の発明にあっては、請求項1に記載の位
相同期帰還回路では、前記平滑化手段は、時定数を有す
る負帰還が与えられ前記位相比較手段による比較結果を
増幅する増幅手段から構成され、前記電圧制限手段は、
前記増幅手段に供給する電源電圧を降下させる電圧降下
手段と、前記電源電圧を何れの度合いで降下させるかを
選択する選択手段とから構成されることを特徴とする。
また、請求項3に記載の発明にあっては、請求項1また
は請求項2の何れかに記載の位相同期帰還回路では、前
記平滑化手段が出力する前記制御電圧が所定の電圧範囲
を逸脱しているか否か判定する判定手段と、前記平滑化
手段が出力する前記制御電圧の状態に基づいて前記電圧
制御発振手段に供給する前記制御電圧を制御する制御手
段とを具備することを特徴とする。また、請求項4に記
載の発明にあっては、請求項3に記載の位相同期帰還回
路では、前記制御手段は、前記平滑化手段が出力する前
記制御電圧が所定の電圧範囲を逸脱している場合には、
前記増幅手段に供給する電源電圧を降下させて前記平滑
化手段の出力電圧範囲を制限することを特徴とする。ま
た、請求項5に記載の発明にあっては、請求項4に記載
の位相同期帰還回路では、前記電圧制御発振手段に供給
する前記制御電圧を振動させる所定周波数の振動電圧を
生成する発振手段と、前記電圧制御発振手段に供給する
前記制御電圧に加える前記振動電圧をオン/オフするス
イッチとを具備し、前記制御手段は、前記平滑化手段が
出力する前記制御電圧が所定の電圧範囲を逸脱している
場合には、前記スイッチをオンにすることを特徴とす
る。また、請求項6に記載の発明にあっては、請求項5
に記載の位相同期帰還回路では、前記制御手段は、前記
平滑化手段が出力する前記制御電圧が所定の範囲内に収
束している場合には、前記増幅手段に供給する電源電圧
の制限を解除するとともに前記スイッチをオフにするこ
とを特徴とする。また、請求項7に記載の発明にあって
は、請求項1ないし請求項6までの何れかに記載の位相
同期帰還回路では、前記電圧制御発振手段が出力する前
記発振信号を所定の比率で分周して前記位相比較手段に
供給する分周手段を具備することを特徴とする。また、
請求項8に記載の発明にあっては、請求項1ないし請求
項6までの何れかに記載の位相同期帰還回路では、前記
電圧制御発振手段が出力する前記発振信号の周波数を所
定の差の周波数に変換して前記位相比較手段に供給する
周波数変換手段を具備することを特徴とする。また、請
求項9に記載の発明にあっては、制御電圧に応じた周波
数の発振信号を電圧制御発振手段によって生成し、時定
数を有する負帰還が与えられた増幅手段によって前記発
振信号の位相と所定周波数の基準信号の位相とを比較し
た比較結果を平滑化して前記制御電圧として当該電圧制
御発振手段に供給することで位相同期をとる周波数制御
方法であって、前記位相同期が外れた場合には前記増幅
手段に供給する電源電圧を降下させることを特徴とす
る。また、請求項10に記載の発明にあっては、請求項
9に記載の周波数制御方法では、前記増幅手段が出力す
る前記制御電圧が所定の電圧範囲を逸脱している場合に
は、前記増幅手段に供給する電源電圧を降下させて出力
電圧範囲を制限することを特徴とする。また、請求項1
1に記載の発明にあっては、請求項10に記載の周波数
制御方法では、前記増幅手段が出力する前記制御電圧が
所定の電圧範囲を逸脱している場合には、前記電圧制御
発振手段に供給する前記制御電圧を振動させる所定周波
数の振動電圧を加えるスイッチをオンにすることを特徴
とする。また、請求項12に記載の発明にあっては、請
求項11に記載の周波数制御方法では、前記増幅手段が
出力する前記制御電圧が所定の範囲内に収束している場
合には、前記増幅手段に供給する電源電圧の制限を解除
するとともに前記スイッチをオフにすることを特徴とす
る。
【0006】
【発明の実施の形態】以下に、図面を参照して本発明に
ついて説明する。図1は、本発明の一実施の形態にかか
る位相同期帰還回路の構成を示すブロック図である。図
1において1は位相比較器であり、基準周波数信号S
REF とVCO3の出力信号SOUT をプログラマ
ブルカウンタ23によって分周した信号SOU T1とを
位相比較する。
ついて説明する。図1は、本発明の一実施の形態にかか
る位相同期帰還回路の構成を示すブロック図である。図
1において1は位相比較器であり、基準周波数信号S
REF とVCO3の出力信号SOUT をプログラマ
ブルカウンタ23によって分周した信号SOU T1とを
位相比較する。
【0007】2は、本実施の形態の位相同期帰還回路の
ループ特性を決めるループフィルタであり、時定数を有
する負帰還がかけられたオペアンプ7と、このオペアン
プ7に供給される電源電力の電圧を制御する電圧制御部
21aおよび電圧制御部21bとから構成される。
ループ特性を決めるループフィルタであり、時定数を有
する負帰還がかけられたオペアンプ7と、このオペアン
プ7に供給される電源電力の電圧を制御する電圧制御部
21aおよび電圧制御部21bとから構成される。
【0008】14は判定回路である。この判定回路14
は、ループフィルタ2が出力する制御電圧Vctl0と
図示しない基準電圧とを比較することで位相同期外れを
検出し、位相同期外れ検出時にアラーム信号SALM
を出力する。なお、基準電圧は後述する制御部13によ
り設定される。
は、ループフィルタ2が出力する制御電圧Vctl0と
図示しない基準電圧とを比較することで位相同期外れを
検出し、位相同期外れ検出時にアラーム信号SALM
を出力する。なお、基準電圧は後述する制御部13によ
り設定される。
【0009】13は制御部であり、CPU(Central
Processing:Unit中央処理装置)17やメモリ18等
から構成されている。8はオフセット回路である。この
オフセット回路8は、CPU17から与えられるオフセ
ット値データをアナログの電圧信号に変換するD/A
(Digital/Analog:ディジタル−アナログ変換回路)
19やLPF(Low Pass Filter:低域通過濾波器)
20等から構成され、ループフィルタ2が出力する制御
電圧Vc tl0にオフセット電圧Voff を与える
Processing:Unit中央処理装置)17やメモリ18等
から構成されている。8はオフセット回路である。この
オフセット回路8は、CPU17から与えられるオフセ
ット値データをアナログの電圧信号に変換するD/A
(Digital/Analog:ディジタル−アナログ変換回路)
19やLPF(Low Pass Filter:低域通過濾波器)
20等から構成され、ループフィルタ2が出力する制御
電圧Vc tl0にオフセット電圧Voff を与える
【0010】4は発振器である。この発振器4は、ルー
プフィルタ2が出力する制御電圧V ctl0に与える所
定振幅ならびにループバンド周波数以下の所定周波数の
振動電圧Vvib を出力する自励発振器である。24
は、この振動電圧Vvibをオン/オフするスイッチで
ある。5は、上述の制御電圧Vctl0とオフセット電
圧Voff と振動電圧Vv ib とを加算してVCO
3に供給する制御電圧Vctl を出力する加算器であ
る。
プフィルタ2が出力する制御電圧V ctl0に与える所
定振幅ならびにループバンド周波数以下の所定周波数の
振動電圧Vvib を出力する自励発振器である。24
は、この振動電圧Vvibをオン/オフするスイッチで
ある。5は、上述の制御電圧Vctl0とオフセット電
圧Voff と振動電圧Vv ib とを加算してVCO
3に供給する制御電圧Vctl を出力する加算器であ
る。
【0011】図2は、上述した電圧制御部21aおよび
21bの内部の構成ならびに作用を説明するための説明
図である。電圧制御部21aは、電源電圧から通常電圧
+VNML を生成する定電圧素子10と、通常電圧+
VNML より電圧の絶対値が低い制限電圧+VALM
を出力する定電圧素子11、そして制御部13からの指
示によりこれら通常電圧+VNML と制限電圧+V
ALM との何れかを選択してオペアンプ7に供給する
スイッチ15とから構成されている。なお電圧制御部2
1bについては、電圧制御部21aと同様の構成である
ので、説明は省略する(何れについても|±VNML|
>|±VALM|とする)。
21bの内部の構成ならびに作用を説明するための説明
図である。電圧制御部21aは、電源電圧から通常電圧
+VNML を生成する定電圧素子10と、通常電圧+
VNML より電圧の絶対値が低い制限電圧+VALM
を出力する定電圧素子11、そして制御部13からの指
示によりこれら通常電圧+VNML と制限電圧+V
ALM との何れかを選択してオペアンプ7に供給する
スイッチ15とから構成されている。なお電圧制御部2
1bについては、電圧制御部21aと同様の構成である
ので、説明は省略する(何れについても|±VNML|
>|±VALM|とする)。
【0012】図3は、本実施の形態における概略の作用
を説明する概念図である。本実施の形態では、位相同期
している時は制御電圧はVLOCKとなるが、同期外れ
を起こしているときはVH またはVL に固定されて
しまう(図3(a))。なおこのVH はオペアンプ7
が出力可能な最高電圧+Vよりも少し低い電圧でありV
L はオペアンプ7が出力可能な最低電圧−Vより少し
高い電圧である。
を説明する概念図である。本実施の形態では、位相同期
している時は制御電圧はVLOCKとなるが、同期外れ
を起こしているときはVH またはVL に固定されて
しまう(図3(a))。なおこのVH はオペアンプ7
が出力可能な最高電圧+Vよりも少し低い電圧でありV
L はオペアンプ7が出力可能な最低電圧−Vより少し
高い電圧である。
【0013】コンパレータ14は、基準電圧±V
REF に基づいて制御電圧Vctl0がVH または
VL に固定されたことを検出し、このとき制御部13
はオペアンプ7に供給する電源電圧を制限電圧+V
ALM と制限電圧−VALM とに制限する。また制
御部13は、電圧可変範囲の中心が位相同期時のループ
フィルタ2出力電圧VLOCKとなるようにオフセット
8から加算器5にオフセット電圧Vof f を加える
(図3(b))。
REF に基づいて制御電圧Vctl0がVH または
VL に固定されたことを検出し、このとき制御部13
はオペアンプ7に供給する電源電圧を制限電圧+V
ALM と制限電圧−VALM とに制限する。また制
御部13は、電圧可変範囲の中心が位相同期時のループ
フィルタ2出力電圧VLOCKとなるようにオフセット
8から加算器5にオフセット電圧Vof f を加える
(図3(b))。
【0014】このように本実施の形態では、位相同期外
れが生じるとループフィルタ2の電源電圧範囲が制限さ
れる。これによりVCO3に加えられる制御電圧V
ctl0の範囲も制限され、この結果VCO3の出力周
波数範囲は目的の周波数近辺のみに狭められ、大きく外
れることはない。
れが生じるとループフィルタ2の電源電圧範囲が制限さ
れる。これによりVCO3に加えられる制御電圧V
ctl0の範囲も制限され、この結果VCO3の出力周
波数範囲は目的の周波数近辺のみに狭められ、大きく外
れることはない。
【0015】さらに制御部13は、アラーム信号S
ALM が出力されている間はスイッチ24をオンにし
て、発振器4からループバンド周波数以下の振動電圧V
vibを加算器5に加え、VCO3の出力信号S
OUT の周波数を、狭められた周波数可変範囲内で変
化させる(図3(c))。
ALM が出力されている間はスイッチ24をオンにし
て、発振器4からループバンド周波数以下の振動電圧V
vibを加算器5に加え、VCO3の出力信号S
OUT の周波数を、狭められた周波数可変範囲内で変
化させる(図3(c))。
【0016】このとき、同期外れの原因が解消して正常
に動作できる状態に復旧していれば制御電圧Vctl0
はほぼVLOCKに収束するが、復旧していない場合に
は制御電圧Vctl0は発振器4が出力する振動電圧V
vib と同じ周波数で振動する。
に動作できる状態に復旧していれば制御電圧Vctl0
はほぼVLOCKに収束するが、復旧していない場合に
は制御電圧Vctl0は発振器4が出力する振動電圧V
vib と同じ周波数で振動する。
【0017】即ち制御部13は、コンパレータ14が出
力するアラーム信号SALM を監視し、制御電圧V
ctl0が振動しているか否かに基づいて同期外れが復
旧しているか否かを判断し、復旧していればオペアンプ
7に供給する電源電圧を通常電圧+VNML と通常電
圧−VNML とに戻すとともに、スイッチ24をオフ
にする。
力するアラーム信号SALM を監視し、制御電圧V
ctl0が振動しているか否かに基づいて同期外れが復
旧しているか否かを判断し、復旧していればオペアンプ
7に供給する電源電圧を通常電圧+VNML と通常電
圧−VNML とに戻すとともに、スイッチ24をオフ
にする。
【0018】図4は、本実施の形態において位相同期外
れを監視し、また復旧させるまでの処理の流れの一例を
示すフローチャートである。本実施の形態では、まず初
期状態としてコンパレータ14に対して同期外れを検出
する基準となる基準電圧を設定する(ステップSt
1)。次に、電圧制御部21a、21bによって通常電
圧+VNML 、−VNML を選択してオペアンプ7に
供給する(ステップSt2)。
れを監視し、また復旧させるまでの処理の流れの一例を
示すフローチャートである。本実施の形態では、まず初
期状態としてコンパレータ14に対して同期外れを検出
する基準となる基準電圧を設定する(ステップSt
1)。次に、電圧制御部21a、21bによって通常電
圧+VNML 、−VNML を選択してオペアンプ7に
供給する(ステップSt2)。
【0019】この後に制御部13は、アラーム信号S
ALM が出力されているか否かを監視する(ステップ
St3)。ここで、アラーム信号SALM が出力され
ている場合には電圧制御部21a、21bによって制限
電圧+VALM 、−VALM を選択してオペアンプ
7に供給する(ステップSt4)。これにより、オペア
ンプ7の出力電圧範囲(即ち、VCO3に供給される制
御電圧)が絞られ、結果的にVCO3出力周波数範囲が
狭くなる。このようにオペアンプ7の電源電圧を絞る
と、図3に示すVCENTERを中心に周波数可変範囲
が狭くなり、目的の周波数がこの周波数可変範囲を逸脱
する可能性がある。
ALM が出力されているか否かを監視する(ステップ
St3)。ここで、アラーム信号SALM が出力され
ている場合には電圧制御部21a、21bによって制限
電圧+VALM 、−VALM を選択してオペアンプ
7に供給する(ステップSt4)。これにより、オペア
ンプ7の出力電圧範囲(即ち、VCO3に供給される制
御電圧)が絞られ、結果的にVCO3出力周波数範囲が
狭くなる。このようにオペアンプ7の電源電圧を絞る
と、図3に示すVCENTERを中心に周波数可変範囲
が狭くなり、目的の周波数がこの周波数可変範囲を逸脱
する可能性がある。
【0020】そこで、予めメモリ18に記憶されている
オフセット電圧のデータに基づいて本来位相同期すべき
周波数に対応するオフセット電圧Voff を設定する
(ステップSt5)ことで、図3(b)に示すように目
的の電圧VLOCKを中心とした狭い範囲に設定する。
本実施の形態では、このようにしてVCO3の大きな周
波数ずれを回避することができる。
オフセット電圧のデータに基づいて本来位相同期すべき
周波数に対応するオフセット電圧Voff を設定する
(ステップSt5)ことで、図3(b)に示すように目
的の電圧VLOCKを中心とした狭い範囲に設定する。
本実施の形態では、このようにしてVCO3の大きな周
波数ずれを回避することができる。
【0021】一方、上述のような処理の後に位相同期外
れの原因が解消した場合には、上述のような電源電圧の
制限による周波数可変範囲の制限は必要なくなる。そこ
で、スイッチ24をオンにすることでVCO3に供給す
る制御電圧Vct l に振動電圧Vvib を加算し
(ステップSt6)、ループフィルタ2が出力する制御
電圧Vctl0が振動しているか否かを監視する(ステ
ップSt7)。
れの原因が解消した場合には、上述のような電源電圧の
制限による周波数可変範囲の制限は必要なくなる。そこ
で、スイッチ24をオンにすることでVCO3に供給す
る制御電圧Vct l に振動電圧Vvib を加算し
(ステップSt6)、ループフィルタ2が出力する制御
電圧Vctl0が振動しているか否かを監視する(ステ
ップSt7)。
【0022】このように、ループバンド以下の周波数の
信号を加算器5に印加すると、VCO3の制御電圧もそ
の周波数で変化するため、VCO3の出力信号も同周波
数で変化する。ところが、同期外れを起こした原因が解
消されて本来の動作が可能な状態になると、ループフィ
ルタ2が出力する制御電圧Vctl0はVLOCKに収
束する。即ち、制御電圧Vctl0を監視することで、
オペアンプ7の電源電圧を元の状態に戻しても位相同期
が可能か否かの判別ができる。
信号を加算器5に印加すると、VCO3の制御電圧もそ
の周波数で変化するため、VCO3の出力信号も同周波
数で変化する。ところが、同期外れを起こした原因が解
消されて本来の動作が可能な状態になると、ループフィ
ルタ2が出力する制御電圧Vctl0はVLOCKに収
束する。即ち、制御電圧Vctl0を監視することで、
オペアンプ7の電源電圧を元の状態に戻しても位相同期
が可能か否かの判別ができる。
【0023】こうした監視の結果、制御電圧Vctl0
が振動していなければ同期外れの原因が解消して位相同
期が可能になったと判断し、スイッチ24をオフにする
(ステップSt8)とともにオフセット電圧Voff
を0にし(ステップSt9)、ステップSt2の処理に
戻る。
が振動していなければ同期外れの原因が解消して位相同
期が可能になったと判断し、スイッチ24をオフにする
(ステップSt8)とともにオフセット電圧Voff
を0にし(ステップSt9)、ステップSt2の処理に
戻る。
【0024】図5は、上述の実施の形態の応用例にかか
る位相同期帰還回路の構成を示すブロック図である。こ
の図に示す例では、VCO3の出力信号SOUT は、
混合器やフィルタ等から構成される周波数変換回路25
によって周波数変換されて位相比較器1に供給する。な
おこの周波数変換回路25によって変換される周波数差
は、局部発振器26から供給される局部発振信号の周波
数によって決定される。
る位相同期帰還回路の構成を示すブロック図である。こ
の図に示す例では、VCO3の出力信号SOUT は、
混合器やフィルタ等から構成される周波数変換回路25
によって周波数変換されて位相比較器1に供給する。な
おこの周波数変換回路25によって変換される周波数差
は、局部発振器26から供給される局部発振信号の周波
数によって決定される。
【0025】
【発明の効果】以上説明したように、この発明によれ
ば、制御電圧に応じた周波数の発振信号を電圧制御発振
手段によって生成し、時定数を有する負帰還が与えられ
た増幅手段によって発振信号の位相と所定周波数の基準
信号の位相とを比較した比較結果を平滑化して制御電圧
として電圧制御発振手段に供給することで位相同期をと
り、位相同期が外れた場合には増幅手段に供給する電源
電圧を降下させることを特徴とする。また、増幅手段が
出力する制御電圧が所定の電圧範囲を逸脱している場合
に、増幅手段に供給する電源電圧を降下させて出力電圧
範囲を制限する。また、増幅手段が出力する制御電圧が
所定の電圧範囲を逸脱している場合に、電圧制御発振手
段に供給する制御電圧を振動させる所定周波数の振動電
圧を加えるスイッチをオンにする。また、増幅手段が出
力する制御電圧が所定の範囲内に収束している場合に
は、増幅手段に供給する電源電圧の制限を解除するとと
もにスイッチをオフにするので、位相同期が外れた際に
予期せぬ周波数の発振信号を出力することがなく、また
位相同期外れが解消したことを認識することができる位
相同期帰還回路および周波数制御方法が実現可能である
という効果が得られる。
ば、制御電圧に応じた周波数の発振信号を電圧制御発振
手段によって生成し、時定数を有する負帰還が与えられ
た増幅手段によって発振信号の位相と所定周波数の基準
信号の位相とを比較した比較結果を平滑化して制御電圧
として電圧制御発振手段に供給することで位相同期をと
り、位相同期が外れた場合には増幅手段に供給する電源
電圧を降下させることを特徴とする。また、増幅手段が
出力する制御電圧が所定の電圧範囲を逸脱している場合
に、増幅手段に供給する電源電圧を降下させて出力電圧
範囲を制限する。また、増幅手段が出力する制御電圧が
所定の電圧範囲を逸脱している場合に、電圧制御発振手
段に供給する制御電圧を振動させる所定周波数の振動電
圧を加えるスイッチをオンにする。また、増幅手段が出
力する制御電圧が所定の範囲内に収束している場合に
は、増幅手段に供給する電源電圧の制限を解除するとと
もにスイッチをオフにするので、位相同期が外れた際に
予期せぬ周波数の発振信号を出力することがなく、また
位相同期外れが解消したことを認識することができる位
相同期帰還回路および周波数制御方法が実現可能である
という効果が得られる。
【0026】即ち本発明によれば、位相同期が外れても
一時的に周波数可変範囲を制限することにより目的の周
波数から大きく外れた周波数を出力することがない。こ
の結果、例え同期外れが起こっても他ユーザが使用して
いる周波数や他チャンネルに誤った周波数を出力する心
配がなくなる。
一時的に周波数可変範囲を制限することにより目的の周
波数から大きく外れた周波数を出力することがない。こ
の結果、例え同期外れが起こっても他ユーザが使用して
いる周波数や他チャンネルに誤った周波数を出力する心
配がなくなる。
【0027】また、同期外れを起こして周波数変動範囲
を制限した後も、制御電圧に振動電圧し、このときのル
ープフィルタの出力を監視することによって、正常な位
相同期が復旧した際に、自動的に本来の周波数可変範囲
を確保できる。そして、同期外れの際の周波数は本来出
力すべき周波数に近いため、同期外れから復旧する際に
も引き込み時間が短い。
を制限した後も、制御電圧に振動電圧し、このときのル
ープフィルタの出力を監視することによって、正常な位
相同期が復旧した際に、自動的に本来の周波数可変範囲
を確保できる。そして、同期外れの際の周波数は本来出
力すべき周波数に近いため、同期外れから復旧する際に
も引き込み時間が短い。
【図1】本発明の一実施の形態にかかる位相同期帰還回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図2】電圧制御部21aおよび21bの内部の構成な
らびに作用を説明するための説明図である。
らびに作用を説明するための説明図である。
【図3】同実施の形態における概略の作用を説明する概
念図である。
念図である。
【図4】同実施の形態において位相同期外れを監視し、
また復旧させるまでの処理の流れの一例を示すフローチ
ャートである。
また復旧させるまでの処理の流れの一例を示すフローチ
ャートである。
【図5】本発明の応用例にかかる位相同期帰還回路の構
成を示すブロック図である。
成を示すブロック図である。
1 位相比較器(位相比較手段) 2 ループフィルタ(平滑化手段) 3 VCO(電圧制御発振手段) 4 発振器(発振手段) 5 加算器 7 オペアンプ(増幅手段) 8 オフセット回路 10、11 定電圧素子(電圧降下手段) 13 制御部(制御手段) 14 判定回路(判定手段) 15 スイッチ(選択手段) 17 CPU 18 メモリ 19 D/A 20 LPF 21a、21b 電圧制御部(電圧制限手段) 23 プログラマブルカウンタ(分周手段) 24 スイッチ 25 周波数変換回路(周波数変換手段) 26 局部発振器 ±VALM 制限電圧 ±VNML 通常電圧 SALM アラーム信号 SOUT 出力信号(発振信号) SOUT1 信号(発振信号) SREF 基準周波数信号 Vctl 、Vctl0 制御電圧 Voff オフセット電圧 Vvib 振動電圧
Claims (12)
- 【請求項1】 供給される制御電圧(Vctl0、V
ctl )に応じた周波数の発振信号(SOUT 、S
OUT1)を生成する電圧制御発振手段(3)と、 前記発振信号の位相と所定周波数の基準信号(S
REF )の位相とを比較する位相比較手段(1)と、 前記位相比較手段による比較結果を平滑化して前記制御
電圧を生成する平滑化手段(2)と、 前記平滑化手段の出力電圧範囲を制限する電圧制限手段
(21a、21b)とを具備することを特徴とする位相
同期帰還回路。 - 【請求項2】 前記平滑化手段は、 時定数を有する負帰還が与えられ前記位相比較手段によ
る比較結果を増幅する増幅手段(7)から構成され、 前記電圧制限手段は、 前記増幅手段に供給する電源電圧を降下させる電圧降下
手段(10、11)と、 前記電源電圧を何れの度合いで降下させるかを選択する
選択手段(15)とから構成されることを特徴とする請
求項1に記載の位相同期帰還回路。 - 【請求項3】 前記平滑化手段が出力する前記制御電圧
が所定の電圧範囲を逸脱しているか否か判定する判定手
段(14)と、 前記平滑化手段が出力する前記制御電圧の状態に基づい
て前記電圧制御発振手段に供給する前記制御電圧を制御
する制御手段(13)とを具備することを特徴とする請
求項1または請求項2の何れかに記載の位相同期帰還回
路。 - 【請求項4】 前記制御手段は、 前記平滑化手段が出力する前記制御電圧が所定の電圧範
囲を逸脱している場合には、 前記増幅手段に供給する電源電圧を降下させて前記平滑
化手段の出力電圧範囲を制限することを特徴とする請求
項3に記載の位相同期帰還回路。 - 【請求項5】 前記電圧制御発振手段に供給する前記制
御電圧を振動させる所定周波数の振動電圧
(Vvib )を生成する発振手段(4)と、 前記電圧制御発振手段に供給する前記制御電圧に加える
前記振動電圧をオン/オフするスイッチ(24)とを具
備し、 前記制御手段は、 前記平滑化手段が出力する前記制御電圧が所定の電圧範
囲を逸脱している場合には、 前記スイッチをオンにすることを特徴とする請求項4に
記載の位相同期帰還回路。 - 【請求項6】 前記制御手段は、 前記平滑化手段が出力する前記制御電圧が所定の範囲内
に収束している場合には、 前記増幅手段に供給する電源電圧の制限を解除するとと
もに前記スイッチをオフにすることを特徴とする請求項
5に記載の位相同期帰還回路。 - 【請求項7】 前記電圧制御発振手段が出力する前記発
振信号を所定の比率で分周して前記位相比較手段に供給
する分周手段(23)を具備することを特徴とする請求
項1ないし請求項6までの何れかに記載の位相同期帰還
回路。 - 【請求項8】 前記電圧制御発振手段が出力する前記発
振信号の周波数を所定の差の周波数に変換して前記位相
比較手段に供給する周波数変換手段(25)を具備する
ことを特徴とする請求項1ないし請求項6までの何れか
に記載の位相同期帰還回路。 - 【請求項9】 制御電圧に応じた周波数の発振信号を電
圧制御発振手段によって生成し、 時定数を有する負帰還が与えられた増幅手段によって前
記発振信号の位相と所定周波数の基準信号の位相とを比
較した比較結果を平滑化して前記制御電圧として当該電
圧制御発振手段に供給することで位相同期をとる周波数
制御方法であって、 前記位相同期が外れた場合には前記増幅手段に供給する
電源電圧を降下させることを特徴とする周波数制御方
法。 - 【請求項10】 前記増幅手段が出力する前記制御電圧
が所定の電圧範囲を逸脱している場合には、 前記増幅手段に供給する電源電圧を降下させて出力電圧
範囲を制限することを特徴とする請求項9に記載の周波
数制御方法。 - 【請求項11】 前記増幅手段が出力する前記制御電圧
が所定の電圧範囲を逸脱している場合には、 前記電圧制御発振手段に供給する前記制御電圧を振動さ
せる所定周波数の振動電圧を加えるスイッチをオンにす
ることを特徴とする請求項10に記載の周波数制御方
法。 - 【請求項12】 前記増幅手段が出力する前記制御電圧
が所定の範囲内に収束している場合には、 前記増幅手段に供給する電源電圧の制限を解除するとと
もに前記スイッチをオフにすることを特徴とする請求項
11に記載の周波数制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10348159A JP2000174618A (ja) | 1998-12-08 | 1998-12-08 | 位相同期帰還回路および周波数制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10348159A JP2000174618A (ja) | 1998-12-08 | 1998-12-08 | 位相同期帰還回路および周波数制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000174618A true JP2000174618A (ja) | 2000-06-23 |
Family
ID=18395150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10348159A Pending JP2000174618A (ja) | 1998-12-08 | 1998-12-08 | 位相同期帰還回路および周波数制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000174618A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111277331A (zh) * | 2020-02-29 | 2020-06-12 | 李韬 | 一种光缆信号传输*** |
-
1998
- 1998-12-08 JP JP10348159A patent/JP2000174618A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111277331A (zh) * | 2020-02-29 | 2020-06-12 | 李韬 | 一种光缆信号传输*** |
CN111277331B (zh) * | 2020-02-29 | 2020-10-27 | 中国通信建设第三工程局有限公司 | 一种光缆信号传输*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7605664B2 (en) | All digital phase locked loop system and method | |
US5936565A (en) | Digitally controlled duty cycle integration | |
JP2000174618A (ja) | 位相同期帰還回路および周波数制御方法 | |
JPH0993125A (ja) | Pllシンセサイザ回路 | |
JPH098551A (ja) | 高安定発振回路 | |
JPH05327490A (ja) | Pll回路 | |
JPH0661852A (ja) | フェーズロックドループ | |
JP3712141B2 (ja) | 位相同期ループ装置 | |
JP2003509889A (ja) | 電圧制御発振器に対する制御電圧を固定する方法と装置 | |
KR20010017604A (ko) | 위상동기루프의 제어 장치 및 방법 | |
KR20020061352A (ko) | 제조공정의 영향과 무관하게 락킹 시간을 줄일 수 있는위상동기 루프 회로 및 이의 락킹 제어방법 | |
JPH09261042A (ja) | 位相同期ループの引き込み方式 | |
JPH0786931A (ja) | 周波数シンセサイザ | |
JPH1117580A (ja) | アンテナ整合器 | |
JPH05327492A (ja) | Pllシンセサイザ回路 | |
JPH1093431A (ja) | Pll回路 | |
JPS6356018A (ja) | Pllの同期引き込み方式 | |
JPH077328A (ja) | Fm復調回路 | |
KR19980015962A (ko) | 위상 동기 루프 회로 | |
JPH01106522A (ja) | 位相同期回路 | |
JPH04364610A (ja) | 周波数合成回路 | |
JPH06303131A (ja) | Pll回路 | |
JP2001077690A (ja) | クロック供給装置及び方法 | |
JPH08148998A (ja) | Pll回路 | |
JP2007150590A (ja) | Fm変調装置 |