KR101436979B1 - 셀룰러 시분할 듀플렉스(ｔｄｄ) 통신 시스템들을 위한 고속 위상 고정 루프(ｐｌｌ) 안정화를 위한 장치 및 방법 - Google Patents
셀룰러 시분할 듀플렉스(ｔｄｄ) 통신 시스템들을 위한 고속 위상 고정 루프(ｐｌｌ) 안정화를 위한 장치 및 방법 Download PDFInfo
- Publication number
- KR101436979B1 KR101436979B1 KR1020120124360A KR20120124360A KR101436979B1 KR 101436979 B1 KR101436979 B1 KR 101436979B1 KR 1020120124360 A KR1020120124360 A KR 1020120124360A KR 20120124360 A KR20120124360 A KR 20120124360A KR 101436979 B1 KR101436979 B1 KR 101436979B1
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- signal
- pll
- target signal
- communication device
- Prior art date
Links
- 238000004891 communication Methods 0.000 title claims abstract description 166
- 238000000034 method Methods 0.000 title claims description 19
- 230000001413 cellular effect Effects 0.000 title description 17
- 230000007704 transition Effects 0.000 claims abstract description 45
- 230000004044 response Effects 0.000 claims abstract description 8
- 230000007774 longterm Effects 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000010845 search algorithm Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 24
- 230000005540 biological transmission Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
- H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
- H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
기준 위상 고정 루프(PLL)가 제 1 동작 모드에서 희망하는 동작 주파수와 관련되는 기준 신호 상에서 고정되도록 하기 위하여 타겟 신호를 조절하는 통신 디바이스가 개시된다. 타겟 신호가 기준 신호에 비례하도록 교정될 때, 기준 PLL은 기준 신호 상에서 고정된다. 통신 디바이스가 제 1 동작 모드 및 제 2 동작 모드 사이에서 전이할 때, 통신 디바이스는 기준 PLL에 대해 단축된 교정 사이클을 수행한다. 기준 위상 고정 루프(PLL)는 제 2 동작 모드에서 단축된 교정 사이클에 응답하여 기준 신호 상에서 고정된다.
Description
본 발명은 일반적으로 위상 고정 루프(PLL : phase locked loop)에 관한 것으로, 특히, 셀룰러 전화를 위한 전압 제어 발진기(VCO : voltage controlled oscillator)의 교정(calibration)에 관한 것이다.
셀룰러 전화들은 아날로그 음성 통신만을 할 수 있었던 대형 디바이스들로부터, 약간의 예를 들면, 텍스트 메시징(text messaging)을 위한 단문 메시지 서비스(SMS : Short Message Service), 이메일(email), 인터넷(Internet)에 대한 액세스를 위한 패킷 스위칭(packet switching), 게이밍(gaming), 블루투스(Bluetooth), 및 멀티미디어 메시징 서비스(MMS : Multimedia Messaging Service)와 같은 디지털 음성 통신 및 디지털 데이터 통신을 할 수 있는 비교적 더 소형의 디바이스들로 진화하였다. 이들 성능들에 부가하여, 오늘날의 셀룰러 전화들은 약간의 예를 들면, 비디오 녹화기능을 갖는 카메라, MPEG-1 오디오 계층 3(MP3) 플레이어와, 달력 및 전화번호부(phone book)와 같은 소프트웨어 어플리케이션들과 같은 추가적인 비-통신(non-communication) 관련 성능들을 가진다. 이들 성능들을 고려하더라도, 셀룰러 전화들의 제조업자들은 더욱 많은 성능들을 셀룰러 전화들 내로 설치하고 있고 이들 더욱 강력한 셀룰러 전화들을 더 작게 만들고 있다.
각각의 셀룰러 전화의 중심부에는 위상 고정 루프(PLL)가 있다. PLL은 송신 동작 모드의 개시 이전에 셀룰러 전화를 위한 적합한 송신 주파수를 제공하는 것을 담당하고 있다. 또한, PLL은 수신 동작 모드의 개시 이전에 셀룰러 전화를 위한 적합한 수신 주파수를 제공하는 것을 담당하고 있다. 셀룰러 전화를 위한 적합한 송신 및/또는 수신 주파수를 적절하게 제공하기 위하여, PLL 내부에 위치된 전압 제어 발진기(VCO)는 셀룰러 전화의 적합한 송신 및/또는 수신 주파수로 교정된다. 일단 VCO가 초기에 기준 주파수의 주파수 및/또는 위상에 충분히 비례하도록 교정되면, PLL은 적합한 송신 및/또는 수신 주파수를 제공하기 위하여 기준 주파수의 주파수 및/또는 위상에 비례하도록 VCO의 주파수를 고정한다. 종종, 초기 교정 후의 VCO의 추가적인 교정은, VCO가 기준 주파수의 주파수 및/또는 위상에 그리고 적합한 송신 및/또는 수신 주파수에 충분히 비례적임을 보장하도록 종종 요구된다. 예를 들어, 셀룰러 전화가 송신 동작 모드로부터 수신 동작 모드로, 및/또는 수신 동작 모드로부터 송신 동작 모드로 전이(transition)한다면 추가적인 교정이 요구될 수 있다.
통신 표준들은 VCO의 초기 교정을 위한 충분한 시간을 제공한다. 그러나, 어떤 통신 표준들은 종종 추가적인 교정을 위한 충분한 시간을 제공하지 않으며, 이 추가적인 교정은 셀룰러 전화가 송신 동작 모드로부터 수신 동작 모드로 및/또는 수신 동작 모드로부터 송신 동작 모드로 전이할 때에 전형적으로 필요하다. 그 결과, 셀룰러 전화가 예를 들어, 송신 동작 모드로부터 수신 동작 모드로 스위칭할 때, 셀룰러 전화는 적합한 수신 주파수로 정렬되지 않을 수도 있다.
따라서, 송신 동작 모드로부터 수신 동작 모드로 및/또는 수신 동작 모드로부터 송신 동작 모드로 전이할 때의 초기 교정 후의 VCO를 셀룰러 전화의 적합한 송신 및/또는 수신 주파수로 교정하지만, 각각의 통신 표준에서 할당된 시간 내에서 그것을 행할 필요성이 있다. 본 발명의 추가적인 측면들 및 장점들은 다음의 상세한 설명으로부터 명백해질 것이다.
본 발명은 통신 디바이스가 제 1 동작 모드로부터 제 2 동작 모드로 전이할 때, 기준 위상 고정 루프(PLL)를 교정하기 위한 장치 및 방법을 제공하는 것을 목적으로 한다.
일 측면에 따르면, 통신 디바이스는,
타겟 신호를 제공하도록 구성된 기준 위상 고정 루프(PLL : phase-locked loop); 및
통신 디바이스가 제 1 동작 모드로부터 제 2 동작 모드로 전이할 때, 타겟 신호가 기준 신호를 추종하도록, 상기 기준 PLL을 교정하도록 구성된 제어기를 포함하고,
상기 제어기는 미리 결정된 양만큼 타겟 주파수를 조절함으로써 상기 기준 PLL을 교정하도록 더 구성되고, 상기 미리 결정된 양은 상기 제 1 동작 모드 및 상기 제 2 동작 모드 사이의 전이로부터 발생하는 상기 타겟 신호의 미리 알려진 시프팅(shifting)을 나타낸다.
바람직하게는, 상기 제 1 동작 모드는 수신 동작 모드이고, 상기 제 2 동작 모드는 송신 동작 모드이다.
바람직하게는, 상기 제 1 동작 모드는 송신 동작 모드이고, 상기 제 2 동작 모드는 수신 동작 모드이다.
바람직하게는, 상기 기준 PLL은,
동조 신호에 응답하여 상기 타겟 신호를 제공하도록 구성된 전압 제어 발진기(VCO : voltage controlled oscillator)를 포함하고,
상기 제어기 모듈은 상기 타겟 신호를 조절하기 위하여 상기 미리 결정된 양을 상기 동조 신호에 결합하도록 구성된다.
바람직하게는, 상기 제어기는 동작 상태들을 보상하기 위하여 상기 타겟 주파수를 더 조절함으로써 상기 기준 PLL을 더 교정하도록 더 구성된다.
바람직하게는, 상기 기준 PLL은,
동조 신호 및 주파수 제어 신호에 응답하여 상기 타겟 신호를 제공하도록 구성된 전압 제어 발진기(VCO)를 포함하고,
상기 제어기 모듈은 상기 미리 결정된 양을 상기 동조 신호에 결합하고, 상기 타겟 신호를 조절하기 위하여 상기 동작 상태들에 기초한 양만큼 상기 주파수 제어 신호를 조절하도록 구성된다.
바람직하게는, 상기 통신 디바이스는 통신 표준에 따라 동작하도록 구성된다.
바람직하게는, 상기 제어기는 상기 제 1 동작 모드로부터 상기 제 2 동작 모드로 전이하기 위하여 상기 통신 표준에 의해 할당되는 시간 내에 상기 기준 PLL을 교정하도록 더 구성된다.
바람직하게는, 상기 통신 표준은,
2세대 무선 전화 기술(2G);
3세대 무선 전화 기술(3G);
롱텀 에볼루션 주파수 분할 듀플렉싱(LTE FDD : Long Term Evolution Frequency-Division Duplexing);
롱텀 에볼루션 시분할 듀플렉싱(LTE TDD : Long Term Evolution Time-Division Duplexing); 및
시분할 동기식 코드 분할 다중 액세스(TD-SCDMA : Time Division Synchronous Code Division Multiple Access)로 구성되는 그룹으로부터 선택된다.
바람직하게는, 상기 통신 디바이스가 통신 채널을 점유할 때, 상기 제어기 모듈은 탐색 알고리즘을 이용하여 상기 기준 PLL을 교정하도록 구성된다.
일 측면에 따르면, 통신 디바이스가 제 1 동작 모드로부터 제 2 동작 모드로 전이할 때, 기준 위상 고정 루프(PLL)를 교정하기 위한 방법이 제공되고, 상기 방법은,
(a) 타겟 신호를 제공하는 단계; 및
(b) 상기 타겟 신호가 기준 신호를 추종할 때까지 상기 타겟 신호를 조절하는 단계를 포함하고,
상기 조절하는 단계는,
타겟 주파수를 미리 결정된 양만큼 조절하는 단계를 포함하고, 상기 미리 결정된 양은 상기 제 1 동작 모드 및 상기 제 2 동작 모드 사이의 전이로부터 발생하는 상기 타겟 신호의 미리 알려진 시프팅(pre-known shifting)을 나타낸다.
바람직하게는, 상기 제 1 동작 모드는 수신 동작 모드이고, 상기 제 2 동작 모드는 송신 동작 모드이다.
바람직하게는, 상기 제 1 동작 모드는 송신 동작 모드이고, 상기 제 2 동작 모드는 수신 동작 모드이다.
바람직하게는, 상기 단계 (b)는,
(b)(i) 상기 타겟 신호를 조절하기 위하여 상기 미리 결정된 양을 전압 제어 발진기(VCO)의 동조 신호에 결합하는 단계를 포함한다.
바람직하게는, 상기 조절하는 단계는,
동작 상태들을 보상하기 위하여 타겟 주파수를 조절하는 단계를 더 포함한다.
바람직하게는, 상기 단계 (b)는,
(b)(i) 상기 타겟 신호를 조절하기 위하여 상기 미리 결정된 양을 전압 제어 발진기(VCO)의 동조 신호에 결합하는 단계; 및
(b)(ii) 상기 타겟 신호를 조절하기 위하여 동작 상태들에 기초한 양만큼 전압 제어 발진기(VCO)의 주파수 제어 신호를 조절하는 단계를 포함한다.
바람직하게는, 상기 통신 디바이스는 통신 표준에 따라 동작하도록 구성된다.
바람직하게는, 상기 단계 (b)는,
(b)(i) 상기 제 1 동작 모드로부터 상기 제 2 동작 모드로 전이하기 위하여 상기 통신 표준에 의해 할당되는 시간 내에 상기 타겟 신호가 상기 기준 신호를 추종할 때까지 상기 타겟 신호를 조절하는 단계를 포함한다.
바람직하게는, 상기 통신 표준은,
2세대 무선 전화 기술(2G);
3세대 무선 전화 기술(3G);
롱텀 에볼루션 주파수 분할 듀플렉싱(LTE FDD : Long Term Evolution Frequency-Division Duplexing);
롱텀 에볼루션 시분할 듀플렉싱(LTE TDD : Long Term Evolution Time-Division Duplexing); 및
시분할 동기식 코드 분할 다중 액세스(TD-SCDMA : Time Division Synchronous Code Division Multiple Access)로 구성되는 그룹으로부터 선택된다.
바람직하게는, 상기 방법은,
(c) 상기 통신 디바이스가 통신 채널을 점유할 때, 상기 타겟 신호가 탐색 알고리즘을 이용하여 기준 신호를 추종할 때까지 상기 타겟 신호를 조절하는 단계를 더 포함한다.
본 발명에 따르면, 통신 디바이스가 제 1 동작 모드로부터 제 2 동작 모드로 전이할 때, 기준 위상 고정 루프(PLL)를 교정하기 위한 장치 및 방법을 구현할 수 있다.
본 발명의 실시예들은 첨부한 도면들을 참조하여 설명된다. 도면들에서, 유사한 참조 번호들은 동일하거나 기능적으로 유사한 구성요소들을 표시한다. 추가적으로, 참조 번호의 가장 좌측 숫자(들)는 참조 번호가 먼저 나타나는 도면을 식별한다.
도 1은 본 발명의 예시적인 실시예에 따른 통신 디바이스의 블록도를 예시한다.
도 2는 본 발명의 예시적인 실시예에 따른 통신 디바이스에서 이용될 수 있는 기준 PLL의 블록도이다.
도 3은 통신 디바이스에 의해 수행될 통신 표준 및 동작에 기초하여 통신 디바이스(100)에 의해 이용될 수 있는 각각의 교정 유형을 나타내는 표이다.
도 4는 본 발명의 예시적인 실시예에 따른 VCO의 블록도를 예시한다.
도 5는 본 발명의 예시적인 실시예에 따른 통신 디바이스의 예시적인 동작 단계들의 순서도이다.
본 발명은 지금부터 첨부 도면들을 참조하여 설명될 것이다. 도면들에서, 유사한 참조 번호들은 일반적으로 동일하고, 기능적으로 유사하고, 및/또는 구조적으로 유사한 구성요소들을 표시한다. 구성요소가 최초로 나타나는 도면은 참조 번호의 가장 좌측 숫자(들)에 의해 표시된다.
도 1은 본 발명의 예시적인 실시예에 따른 통신 디바이스의 블록도를 예시한다.
도 2는 본 발명의 예시적인 실시예에 따른 통신 디바이스에서 이용될 수 있는 기준 PLL의 블록도이다.
도 3은 통신 디바이스에 의해 수행될 통신 표준 및 동작에 기초하여 통신 디바이스(100)에 의해 이용될 수 있는 각각의 교정 유형을 나타내는 표이다.
도 4는 본 발명의 예시적인 실시예에 따른 VCO의 블록도를 예시한다.
도 5는 본 발명의 예시적인 실시예에 따른 통신 디바이스의 예시적인 동작 단계들의 순서도이다.
본 발명은 지금부터 첨부 도면들을 참조하여 설명될 것이다. 도면들에서, 유사한 참조 번호들은 일반적으로 동일하고, 기능적으로 유사하고, 및/또는 구조적으로 유사한 구성요소들을 표시한다. 구성요소가 최초로 나타나는 도면은 참조 번호의 가장 좌측 숫자(들)에 의해 표시된다.
다음의 상세한 설명은 본 발명과 일치하는 예시적인 실시예들을 예시하기 위하여 첨부한 도면들을 참조한다. "하나의 예시적인 실시예", "예시적인 실시예", "일 예의 예시적인 실시예" 등에 대한 상세한 설명에서의 참조들은 설명된 예시적인 실시예가 특정한 특징, 구조, 또는 특성을 포함할 수 있지만, 모든 예시적인 실시예가 반드시 특정한 특징, 구조, 또는 특성을 포함하지 않을 수도 있음을 나타낸다. 또한, 이러한 어구들은 반드시 동일한 예시적인 실시예들을 참조하고 있는 것은 아니다. 또한, 특정한 특징, 구조, 또는 특성이 예시적인 실시예와 관련하여 설명될 때, 명시적으로 설명되어 있든지 그렇지 않든지, 다른 예시적인 실시예들과 관련하여 이러한 특징, 구조, 또는 특성을 달성하는 것은 관련 기술(들)의 당업자들의 지식 범위 내에 있다.
본 명세서에서 설명된 예시적인 실시예들은 예시적인 목적들을 위해 제공되고, 한정하는 것이 아니다. 다른 예시적인 실시예들이 가능하고, 본 발명의 취지 및 범위 내에서 예시적인 실시예들에 대한 수정들도 행해질 수 있다. 그러므로, 상세한 설명은 본 발명을 한정하기 위한 의도가 아니다. 오히려, 본 발명의 범위는 뒤따르는 청구항들 및 그 등가물들에 따라서만 정의된다.
본 발명의 실시예들은 하드웨어(hardware), 펌웨어(firmware), 소프트웨어(software), 또는 그 임의의 조합으로 구현될 수 있다. 또한, 본 발명의 실시예들은 하나 이상의 프로세서들에 의해 판독 및 실행될 수 있는 기계-판독가능 매체 상에 저장된 명령어들로서 구현될 수 있다. 기계-판독가능 매체는 기계(예를 들어, 컴퓨팅 디바이스)에 의해 판독가능한 형태로 정보를 저장 및 송신하기 위한 임의의 메커니즘(mechanism)을 포함할 수 있다. 예를 들어, 기계-판독가능 매체는 판독전용 메모리(ROM : read only memory); 랜덤 액세스 메모리(RAM : random access memory); 자기 디스크 저장 매체; 광학적 저장 매체; 플래시 메모리(flash memory) 디바이스들; 전기, 광, 음향, 또는 다른 형태들의 전파된 신호(propagated signal)들(예를 들어, 반송파(carrier wave)들, 적외선 신호(infrared signal)들, 디지털 신호들, 등), 및 그 외의 것들을 포함할 수 있다. 또한, 펌웨어, 소프트웨어, 루틴(routine)들, 명령어들은 어떤 작동(action)들을 수행하는 것으로서 본 명세서에서 설명될 수 있다. 그러나, 이러한 설명들은 편의를 위한 것에 불과하고, 이러한 작동들은 실제로 펌웨어, 소프트웨어, 루틴들, 명령어들, 등을 실행하는 컴퓨팅 디바이스들, 프로세서들, 제어기들, 또는 다른 디바이스들로부터 발생한다는 것을 인식해야 한다.
예시적인 실시예들의 다음의 상세한 설명은, 다른 사람들이 관련 기술(들)의 당업자들의 지식을 응용함으로써, 본 발명의 취지 및 범위로부터 이탈하지 않으면서, 과도한 실험 없이, 이러한 예시적인 실시예들을 다양한 응용들을 위해 용이하게 수정 및/또는 개조할 수 있다는 본 발명의 일반적인 본질을 매우 충분히 드러낼 것이다. 그러므로, 이러한 개조들 및 수정들은 본 명세서에서 제시된 교시 내용 및 안내 사항에 기초한 예시적인 실시예들의 복수의 등가물들 및 의미 내에 있도록 의도된 것이다. 본 명세서에서의 어법 또는 용어는 한정이 아니라 설명을 위한 것이므로, 본 명세서의 용어 또는 어법은 본 명세서에서의 교시 내용들을 고려하여 관련 기술(들)의 당업자들에 의해 해독되어야 한다는 것을 이해해야 한다.
예시적인 통신
디바이스
도 1은 본 발명의 예시적인 실시예에 따른 통신 디바이스의 블록도를 예시한다. 통신 디바이스(100)는 기준 신호(154)에 충분히 비례적인 타겟 신호(target signal)(156)를 제공하기 위하여 기준 위상 고정 루프(PLL)(108)를 교정한다. 이 상황에서, 기준 PLL(108)은 고정 상태(locked condition)에 있는 것으로 특징되고, 이것에 의해, 타겟 신호(156)는 본질적으로 기준 신호(154)를 추종한다. 예를 들어, 타겟 신호(156)는 본질적으로 고정 상태에서 기준 신호(154)의 위상을 추종한다. 그러나, 타겟 신호(156)가 기준 신호(154)에 충분히 비례적이지 않은 경우, 타겟 신호(156)는 기준 신호(154)를 추종하지 않는다. 이 상황에서, 기준 PLL(108)은 비고정 상태(unlocked condition)에 있는 것으로 특징된다.
통신 디바이스(100)는 타겟 신호(156)를, 수신 동작 모드에서 수신 합성기(receive synthesizer)(118)를 위한 기준 신호로서, 그리고 송신 동작 모드에서 송신 합성기(transmit synthesizer)(116)를 위한 기준 신호로서 이용한다. 수신 동작 모드에서, 수신 합성기(118)는 통신 채널로부터 통신 신호들을 수신하기 위한 기준(reference)으로서 이용된다. 송신 합성기(116)는 송신 동작 모드에서 통신 신호들을 통신 채널로 송신하기 위한 기준으로서 이용된다. 전형적으로, 통신 디바이스(100)는 수신 동작 모드 및 송신 동작 모드 모두에서 동일한 통신 채널을 점유한다. 예를 들어, 통신 디바이스(100)는 수신 동작 모드에서 통신 신호들을 수신하기 위하여 수신 합성기(118)를 이용하여 통신 채널을 점유하고, 통신 신호들을 그 통신 채널로 송신하기 위하여 송신 동작 모드로 스위칭한다.
통신 디바이스(100)는 수신 동작 모드 또는 송신 동작 모드의 어느 하나에서 기준 PLL(108)을 교정한다. 이하에서 더욱 논의되는 바와 같이, 통신 디바이스(100)는 수신 동작 모드로부터 송신 동작 모드로 및/또는 송신 동작 모드로부터 수신 동작 모드로의 스위칭 후에 기준 PLL(108)이 고정 상태로 진입하게 하기 위하여, 기준 PLL(108)의 교정을 조절한다. 통신 디바이스(100)는 2세대 무선 전화 기술(2G), 3세대 무선 전화 기술(3G), 롱텀 에볼루션 주파수-분할 듀플렉싱(LTE FDD : Long Term Evolution Frequency-Division Duplexing), 롱텀 에볼루션 시분할 듀플렉싱(LTE TDD : Long Term Evolution Time-Division Duplexing), 및 시분할 동기식 코드 분할 다중 액세스(TD-SCDMA : Time Division Synchronous Code Division Multiple Access), 및/또는 본 발명의 취지 및 범위로부터 이탈하지 않으면서 관련 기술(들)의 당업자들에게 명백할 임의의 다른 적당한 통신 표준과 같은 통신 표준에 의해 허용되는 시간 내에서 타겟 신호(156)의 교정을 조절한다.
도 1에 도시된 바와 같이, 통신 디바이스(100)는 기준 발진기(reference oscillator)(102), 기준 PLL(108), 스위칭 모듈(110), 송신 합성기(116), 수신 합성기(118), 및 제어기 모듈(120)을 포함한다. 기준 발진기(102)는 기준 신호(154)를 기준 PLL(108)에 제공한다. 기준 신호(154)는 통신 디바이스(100)의 희망하는 동작 주파수와 관련된다. 예를 들어, 기준 신호(154)의 주파수는 통신 디바이스(100)의 희망하는 동작 주파수와 대략 동일하거나 정수배 또는 분수배일 수 있다. 기준 발진기(102)는 발진기(104) 및 선택적인 스케일링 모듈(scaling module)(106)을 포함한다. 발진기(104)는 기준 신호(150)를 제공한다. 선택적인 스케일링 모듈(106)은 기준 신호(154)를 발생하기 위하여 기준 신호(150)를 곱하거나 및/또는 분할한다.
위에서 논의된 바와 같이, 기준 PLL(108)은 본질적으로 고정 상태에서 기준 신호(154)를 추종하는 타겟 신호(156)를 제공한다. 예를 들어, 기준 PLL(108)은 타겟 신호(156)의 주파수 및/또는 위상이 기준 신호(154)의 주파수 및/또는 위상과 대략 동일하게 되도록 한다. 또 다른 예로서, 기준 PLL(108)은 타겟 신호(156)의 위상이 기준 신호(154)의 위상과 대략 동일하도록 하고, 타겟 신호(156)의 주파수가 기준 신호(154)의 주파수에 비례하도록, 즉, 그 정수배 또는 분수배가 되도록 한다.
스위칭 모듈(110)은 타겟 신호(156)를, 송신 동작 모드에서는 송신 합성기(116)에 대한 송신 기준 신호(162)로서, 그리고 수신 동작 모드에서는 수신 합성기(118)에 대한 수신 기준 신호(164)로서 제공할 수 있다. 송신 합성기(116)는 송신 채널 상으로의 송신을 위한 신호들을 상향변환(upconvert), 변조(modulate), 및/또는 인코딩하기(encode) 위하여 이용될 수 있는 합성된 송신 신호(158)를 제공한다. 이와 유사하게, 수신 합성기(118)는 통신 채널로부터 수신되는 신호들을 하향변환(downconvert), 복조(demodulate), 및/또는 디코딩하기 위하여 이용될 수 있는 합성된 수신 신호(160)를 제공한다.
제어기 모듈(120)은 통신 디바이스(100)가 예를 들면, 수신 동작 모드와 같은 제 1 동작 모드에서 통신 채널을 점유할 때에 기준 PLL(108)을 교정하고, 통신 디바이스(100)가 제 1 동작 모드로부터, 송신 동작 모드와 같은 제 2 동작 모드로 스위칭할 때에 기준 PLL(108)을 교정한다. 제어기 모듈(120)은 기준 신호(154) 및 타겟 신호(156) 사이의 차이를 나타내는 기준 PLL(108)의 동조 신호(tuning signal)(168)를 감시한다. 전형적으로, 기준 PLL(108)의 교정은 타겟 신호(156)의 주파수를 결정하기 위하여, 동조 신호(168)의 교류(AC : alternating current) 성분을 최소화하고 동조 신호(168)의 직류(DC : direct current) 성분을 남긴다. 제어기 모듈(120)은 타겟 신호(156)를 조절하기 위하여 제어 신호(166)를 기준 PLL(108)에 제공한다. 제어기 모듈(120)은 동조 신호(168)의 AC 성분을 최소화하기 위하여, 이하에서 논의될 다양한 교정들 동안에 제어 신호(166)를 조절한다.
통신 디바이스(100)가 통신 채널을 점유할 때, 기준 신호(154)의 주파수 및/또는 위상에 비례적인 타겟 신호(156)를 제공하기 위하여, 제어기 모듈(120)은 초기에 기준 PLL(108)을 교정한다. 이 초기 또는 전체 교정 동안, 제어기 모듈(120)은 기준 PLL(108)을 교정하기 위하여 광범위한 교정 사이클(calibration cycle)을 실행하여, 기준 신호(154)로 고정된다. 전형적으로, 이 전체 교정은 기준 신호(154)의 주파수 및/또는 위상에 충분히 비례적이어야 할 타겟 신호(156)의 주파수 및/또는 위상을 정렬하는 것을 포함하여, 기준 PLL(108)은 기준 신호(154)로 고정될 수 있다. 기준 PLL(108)의 전체 교정은 타겟 신호(156)를 적절하게 교정하기 위하여 다량의 시간을 소비할 수 있다. 예를 들어, 통신 디바이스(100)가 통신 채널을 점유할 때, TD-SCDMA 통신 표준은 전체 교정을 수행하기 위하여 기껏해야 120 마이크로초(microsecond)를 허용한다.
전형적으로, 통신 디바이스(100)가 예를 들면, 수신 동작 모드와 같은 제 1 동작 모드에서 동작하고 있는 동안, 제어기 모듈(120)은 전체 교정을 수행한다. 그러나, 관련 기술(들)의 당업자들은 본 발명의 취지 및 범위로부터 이탈하지 않으면서, 통신 디바이스(100)가 송신 동작 모드에서 동작하고 있는 동안, 제어기 모듈(120)이 전체 교정을 수행할 수도 있다는 것을 인식할 것이다. 제 1 동작 모드에서의 통신 디바이스(100)의 통신 채널에 대한 초기 점유 후에, 통신 디바이스(100)는 제 1 동작 모드로부터, 예를 들면, 송신 동작 모드와 같은 제 2 동작 모드로 전이할 수 있다. 이상적으로, 수신 동작 모드에서의 수신 합성기(118)에 의한 기준 PLL(108)의 로딩(loading)은 송신 동작 모드에서의 송신 합성기(116)에 의한 기준 PLL(108)의 로딩과 실질적으로 유사하다. 그러나, 실제로, 송신 합성기(116)의 입력 임피던스(input impedance)는 수신 합성기(118)의 입력 임피던스와 상이하다. 송신 합성기(116) 및 수신 합성기(118)의 입력 임피던스들 사이의 이 차이는, 통신 디바이스(100)가 제 1 동작 모드로부터 제 2 동작 모드로 전이할 때에 기준 PLL(108)이 비고정 상태(unlocked condition)로 진입하도록 할 수 있다. 비고정 상태에서는, 기준 PLL(108)이 기준 신호(154)로 다시 한번 고정되도록 하기 위하여 제어기 모듈(120)이 기준 PLL(108)의 또 다른 교정을 수행하지 않으면, 타겟 신호(156)는 기준 신호(154)를 추종하지 않는다.
그러나, 제 1 동작 모드로부터 제 2 동작 모드로 전이할 때, 제어기 모듈(120)은 기준 PLL(108)의 또 다른 전체 교정을 수행하기 위한 충분한 시간을 더 이상 가지지 않을 수 있다. 통신 디바이스(100)가 이 전이를 수행함에 있어서 걸릴 수 있는 시간의 양은 전형적으로 다양한 통신 표준들에 의해 특정된다. 제어기 모듈(120)은 전형적으로, 전체 교정을 수행하기 위해 요구되는 시간보다 상당히 적은 이 특정된 시간 내에서 기준 PLL(108)의 이 다른 교정을 수행해야 한다. 예를 들어, TD-SCDMA 통신 표준은 통신 디바이스(100)가 대략 12.5 마이크로초(microsecond) 내에 송신 동작 모드로부터 수신 동작 모드로 전이하는 것을 요구하고 있고, 그러므로, 송신 동작 모드로부터 수신 동작 모드로의 전이 후의 기준 PLL(108)의 임의의 교정은 전체 교정에 대해 허용된 120 마이크로초에 비해, 12.5 마이크로초 내에 행해져야 한다. 따라서, 제 1 동작 모드로부터 제 2 동작 모드로 전이할 때, 기준 PLL(108)에 대해 단축된 교정이 요구된다.
제 1 동작 모드로부터 제 2 동작 모드로 전이할 때, 제어기 모듈(120)은 단축된 교정을 수행할 수 있다. 단축된 교정은 기준 PLL(108)이 고정 상태로 안정화하기 위한 충분한 시간을 남기는 한편, 타겟 신호(156)의 급속 조절(quick adjustment)을 허용한다. 통신 표준들 중의 일부는 다른 통신 표준들과 비교할 때, 제 1 동작 모드로부터 제 2 동작 모드로 전이하기 위한 더 긴 지속 시간을 제공한다. 예를 들어, TD-SCDMA 통신 표준은 송신 동작 모드로부터 수신 동작 모드로 전이할 때에 교정하기 위하여 12.5 마이크로초를 허용하고, LTE TDD 통신 표준은 이 동작 모드들 사이에서 전이할 때에 교정하기 위하여 47 마이크로초를 허용한다.
제어기 모듈(120)은 제 1 동작 모드로부터 제 2 동작 모드로 전이하기 위한 더 긴 지속 시간을 특정하는 그 통신 표준에 대한 미세 교정(fine calibration)과, 제 1 동작 모드로부터 제 2 동작 모드로 전이하기 위한 더 짧은 지속 시간을 특정하는 그 통신 표준에 대한 오프셋 교정(offset calibration)을 수행할 수 있다. 제어기 모듈(120)은 타겟 신호(156)를 미리 결정된 양만큼 조절함으로써 오프셋 교정을 수행한다. 예시적인 실시예에서, 미리 결정된 양은 제 1 동작 모드 및 제 2 동작 모드 사이의 전이로부터 발생하는 타겟 신호(156)의 미리 알려진 시프팅(shifting)을 나타낸다. 타겟 신호(156)의 미리 알려진 시프팅은 통신 디바이스가 전이할 때에 타겟 신호(156)의 시프트를 결정하기 위하여, 통신 디바이스(100)의 초기 제품 평가(initial product evaluation)로부터 결정될 수 있다.
예를 들어, 제어기 모듈(120)은 전체 교정 동안에 수신 동작 모드에서 제 1 주파수의 타겟 주파수(156)를 제공하기 위하여 기준 PLL(108)을 교정한다. 이 예에서, 통신 디바이스(100)가 제 1 동작 모드로부터 제 2 동작 모드로 전이할 때, 타겟 주파수(156)는 제 2 주파수로 시프트된다. 이 예에서, 제어기 모듈(120)은 제 2 주파수로부터 제 1 주파수로 타겟 주파수(156)를 조절하기 위하여 오프셋 교정을 수행한다. 타겟 신호(156)를 미리 결정된 양만큼 조절한 후에, 기준 PLL(108)은 통신 표준들에 의해 특정되는 지속 시간 내에서 고정 상태로 안정화된다.
미세 교정은 위에서 논의된 바와 같은 오프셋 교정과, 통신 디바이스(100)의, 예를 들면, 온도와 같은 동작 상태들을 보상하기 위한 타겟 주파수(156)의 또 다른 조절을 포함한다. 전형적으로, 이 다른 조절은 전체 교정보다 수행하기 위한 충분히 적은 시간을 필요로 한다. 미세 교정을 이용하여 타겟 신호를 조절한 후, 기준 PLL(108)은 통신 표준들에 의해 특정되는 지속 시간 내에서 고정 상태로 안정화된다.
전형적으로, 오프셋 교정은 전체 교정 및 미세 교정의 둘보다 덜 정확하지만, 전체 교정 및 미세 교정의 둘보다 완료하기 위해 더 적은 시간을 요구한다. 예를 들어, TD-SCDMA 통신 표준은 수신 동작 모드로부터 송신 동작 모드로 스위칭할 때에 교정하기 위하여 75 마이크로초를 허용한다. 미세 교정은 허용된 75 마이크로초 내에 완료될 수 있다. 그 결과, 오프셋 교정보다 더욱 정확한 교정을 제공하면서 미세 교정을 완료하기 위하여 75 마이크로초가 충분할 수 있으므로, 제어기 모듈(120)은 오프셋 교정에 비해 미세 교정을 선택할 수 있다. 또 다른 예로서, TD-SCDMA 통신 표준은 송신 동작 모드로부터 수신 동작 모드로 스위칭할 때에 교정하기 위한 시간을 12.5 마이크로초로 한정한다. 미세 교정은 허용된 12.5 마이크로초 이내에 완료되지 않을 수 있지만, 오프셋 교정은 12.5 마이크로초 이내에 완료될 수 있다. 그 결과, 제어기 모듈(120)은 미세 교정에 비해 오프셋 교정을 선택할 수 있다.
예시적인 기준
PLL
도 2는 본 발명의 예시적인 실시예에 따른 통신 디바이스에서 이용될 수 있는 기준 PLL의 블록도이다. 기준 PLL(200)은 기준 신호(154)의 주파수 및 위상과 관련하여 타겟 신호(156)를 발생하는 폐루프 피드백 제어 시스템(closed-loop feedback control system)을 나타낸다. 즉, 기준 PLL(200)은 기준 신호(154)에 관하여 타겟 신호(156)를 발생하기 위하여, 네거티브 피드백 메커니즘(negative feedback mechanism)을 통해 주파수 체배(multiplication) 및/또는 분할(division)을 수행한다. 기준 PLL(200)은 위상/주파수 검출기(PFD : phase/frequency detector)(202), 전하 펌프(charge pump)(204), 루프 필터(206), 전압 제어 발진기(VCO)(208), 선택적인 정수 주파수 분할기(210), 선택적인 디더링 모듈(dithering module)(212), 및 제어기(214)를 이용하여 구현될 수 있다. 기준 PLL(200)은 기준 PLL(108)의 예시적인 실시예를 나타낼 수 있다.
PFD(202)는 기준 신호(154)의 주파수 및/또는 위상과, 분할된 피드백 신호(258)의 위상 및/또는 주파수 사이의 차이를 오차 신호(250)로 변환한다. 특히, PFD(202)는 기준 신호(154) 및 분할된 피드백 신호(258) 사이의 편차들을 검출하기 위하여 분할된 피드백 신호(258)의 주파수 및/또는 위상과, 기준 신호(154)의 주파수 및/또는 위상을 비교함으로써 오차 신호(250)를 생성한다. 오차 신호(250)의 위상 및 주파수와, 분할된 피드백 신호(258)의 위상 및 주파수는 실질적으로 동등하므로, 기준 PLL(200)은 고정 상태에 있다. 고정 상태에서, 오차 신호(250)는 기준 신호(154) 및 분할된 피드백 신호(258) 사이의 위상차(phase difference)에 비례한다.
전하 펌프(204)는 VCO(208)의 주파수를 제어하기 위하여, 오차 신호(250)를 전하 펌프 출력(252)으로 표기된 전압 도메인 표현으로 변환한다. 기준 PLL(200)이 비고정 상태일 때, 전하 펌프(204)는 오차 신호(250)에 기초하여 전하 펌프 출력(252)을 증가 또는 감소시킨다. 기준 PLL(200)이 고정 상태에 있을 때, 오차 신호(250)는 최소화되고, 전하 펌프(204)는 실질적으로 고정된 값으로 전하 펌프 출력(252)을 유지한다.
루프 필터(206)는 동조 신호(254)를 발생하기 위하여 전하 펌프 출력(252)으로부터 바람직하지 않은 잡음을 제거하기 위해 이용될 수 있다. 루프 필터(206)는 전하 펌프 출력(252)의 직류(DC) 또는 DC에 근접한 성분이 VCO(208)를 제어하도록 하기 위하여, 전하 펌프 출력(252)에서 고주파수 성분들을 억제하기 위한 저역 통과 필터(low pass filter)로서 구현될 수 있다. 또한, 루프 필터(206)는 기준 PLL(200)의 안정성을 유지한다.
VCO(208)는 전압 대 주파수 변환기이다. 특히, VCO(208)는 동조 신호(254) 및 주파수 제어 신호(268)에 기초하여 타겟 신호(156)를 생성한다. 전형적으로, 타겟 신호(156)가 전체 교정 동안에 기준 신호(154)와 충분히 관련될 때까지, 제어기(214)는 주파수 제어 신호(268)를 조절한다. 예를 들어, 제어기(214)는 타겟 신호(156)가 기준신호(154)와 충분히 관련될 때까지, 이진 탐색 트리(binary search tree) 알고리즘, 재귀(recursion) 알고리즘, 스턴-브로콧(Stern-Brocot) 알고리즘, 및/또는 본 발명의 취지 및 범위로부터 이탈하지 않으면서 관련 기술(들)의 당업자들에게 명백할 임의의 다른 적당한 탐색과 같은 탐색 알고리즘을 이용하여 주파수 제어 신호(268)의 상이한 조합들을 통해 순환시킬 수 있다. 동조 신호(254)가 기준신호(154)와 대략 동일하거나, 정수배 또는 분수배가 될 때까지, 동조 신호(254)는 타겟 신호(156)를 더욱 조절하기 위해 이용된다. 예시적인 실시예에서, 타겟 신호(156)를 개략적으로 조종하기 위해 이용되는 주파수 제어 신호(268)는 동조 신호(254)를 이용하여 타겟 신호(156)를 미세하게 조종함으로써 VCO(208)가 기준 신호(154) 상에서 고정되도록 하기 위하여 기준 신호(154)와 충분히 관련된다.
선택적인 정수 주파수 분할기(210)는 기준 PLL(200)의 피드백 경로에서 위치된다. 선택적인 정수 주파수 분할기(210)는 분할된 피드백 신호(258)를 제공하기 위하여 타겟 신호(156)를 정수 N으로 분할한다. 선택적인 정수 주파수 분할기(210)는 채널 송신 신호(262)에 응답하여 정수 N을 조절할 수 있다.
선택적인 디더링 모듈(212)은 효과적인 시간 평균된 분수 분할 인수(fractional division factor)를 얻기 위하여 기준 PLL(200)이 시간 상에서의 분할 값을 2개 이상의 정수 값들 사이에서 디더링하도록 한다. 더욱 구체적으로, 선택적인 디더링 모듈(212)은 분할 코드(260)에 응답하여 기준 PLL(200)의 각각의 반복에 대하여 2개 이상의 정수 값들 사이에서 임의로 선택하므로, 평균적으로, 분수 분할 인수가 표현될 수 있다. 선택적인 디더링 모듈(212)은 분할 비율 제어 신호(262)에 응답하여 분할 코드(260)를 발생한다.
제어기 모듈(214)은 전체 교정, 미세 교정, 및/또는 오프셋 교정 중의 하나에서 기준 PLL(200)을 교정한다. 제어기 모듈(214)은 위에서 논의되었던 전체 교정, 미세 교정, 및/또는 오프셋 교정의 예시적인 구현예를 예시한다. 예를 들면, 통신 디바이스(100)와 같은 통신 디바이스가 통신 채널을 점유할 때, 기준 신호(154)의 주파수 및/또는 위상에 비례하는 타겟 신호(156)를 제공하기 위하여, 제어기 모듈(214)은 초기에 기준 PLL(200)을 교정한다. 전형적으로, 통신 디바이스가 수신 동작 모드에서 동작하고 있을 때, 제어기 모듈(214)은 초기에 기준 PLL(200)을 교정한다.
제어기 모듈(214)은 선택적인 디더링 모듈(212)이 통신 채널에 대응하는 분할 비율 제어 신호(262)를 제공하도록 하는 채널 송신 신호(262)를 제공할 수 있다. 제어기 모듈(214)은 VCO(208)가 제 1 주파수에서 타겟 신호(156)를 제공하도록 하기 위하여, 주파수 제어 신호(268)에 대한 제 1 값을 제공한다. 타겟 신호(156)가 제 1 주파수에 도달하였으면, 제어기 모듈(214)은 동조 신호(254)를 감시한다. 제어기 모듈(214)은 기준 PLL(200)이 고정 상태에 있는지를 결정하기 위하여, 동조 신호(254)를 미리 결정된 동조 신호와 비교한다. 미리 결정된 동조 신호는 기준 PLL(200)이 고정 상태일 때에 기준 PLL(200) 내에 존재하는 미리 알려진 동조 신호를 나타낸다. 예를 들어, 미리 알려진 동조 신호는 기준 PLL(200)이 고정 상태일 때의 DC 전압을 나타낼 수 있다. 제어기 모듈(214)은 동조 신호(254) 및 미리 알려진 동조 신호 사이의 차이의 크기를 고정 임계값(locking threshold)과 비교한다. 차이의 크기가 고정 임계값 이하일 때, 타겟 신호(156)는 기준 신호(154)와 충분히 관련된다. 이 상황에서, 기준 PLL(200)은 기준 신호(154)를 추종하기 위하여 고정 상태로 진입한다.
그러나, 상기 차이의 크기가 고정 임계값보다 크면, 타겟 신호(156)는 기준 신호(154)와 충분히 관련되지 않는다. 이 상황에서는, 기준 PLL(200)이 비고정 상태에 있다. 그 다음으로, 제어기 모듈(214)은 VCO(208)가 제 2 주파수에서 타겟 신호(156)를 제공하도록 하기 위하여, 주파수 제어 신호(268)에 대한 제 2 값을 제공한다. 제어기 모듈(214)은 제 2 주파수가 기준 PLL(200)이 고정 상태로 진입하도록 하는지를 결정한다. 그렇지 않다면, VCO(208)가 고정 상태로 진입할 때까지, 제어기 모듈(214)은 주파수 제어 신호(268)를 계속 조절한다.
수신 동작 모드에서 통신 채널로부터 통신 신호들을 수신한 후, 통신 디바이스는 수신 동작 모드로부터 송신 동작 모드로 전이할 수 있다. 통신 신호를 통신 채널 상으로 송신한 후, 통신 디바이스는 송신 동작 모드로부터 수신 동작 모드로 다시 전이하거나, 또 다른 통신 채널을 점유할 수 있다. 위에서 논의된 바와 같이, 통신 디바이스가 이들 동작 모드들 사이에서 전이하고 있는 동안, 제어기 모듈(214)은 미세 교정, 및/또는 오프셋 교정을 이용하여 기준 PLL(200)을 교정할 수 있다. 전형적으로, 미세 교정 및/또는 오프셋 교정의 선택은 통신 디바이스가 동작하고 있는 통신 표준에 기초하고 있다.
예를 들어, 도 3에 도시된 바와 같이, 통신 디바이스는 LTE TDD 표준에서 동작하고 있을 수 있다. 통신 디바이스가 수신 동작 모드로부터 송신 동작 모드로 전이할 때, LTE TDD 표준은 VCO(208)를 교정하기 위한 제어기 모듈(214)에 대해 71.3 마이크로초를 허용하므로, 기준 PLL(200)은 기준 신호(154) 상에서 고정된다. 이 상황에서, 통신 디바이스가 수신 동작 모드로부터 송신 동작 모드로 전이할 때, 제어기 모듈(214)은 미세 교정을 선택한다.
또 다른 예로서, 도 3에 또한 도시된 바와 같이, 통신 디바이스는 TD-SCDMA 표준에서 동작하고 있을 수 있다. 통신 디바이스가 송신 동작 모드로부터 수신 동작 모드로 전이할 때, TD-SCDMA 표준은 VCO(208)를 교정하기 위한 제어기 모듈(214)에 대해 12.5 마이크로초를 허용하므로, 기준 PLL(200)은 기준 신호(154) 상에서 고정된다. 이 상황에서, LTE TDD 표준은 오프셋 교정을 완료하기 위한 충분한 시간이지만 미세 교정을 완료하기 위해서는 충분하지 않은 시간을 제공하므로, 통신 디바이스가 송신 동작 모드로부터 수신 동작 모드로 전이할 때, 제어기 모듈(214)은 오프셋 교정을 선택한다.
제어기 모듈(214)은 동작 모드들 사이에서 전이하는 것으로부터 발생하는 타겟 신호의 시프팅과 관련되는 미리 결정된 양만큼 타겟 신호(156)를 조절함으로써 오프셋 교정을 수행한다. 전형적으로, 상기 미리 결정된 양은 동조 신호(254)에 결합되는 미리 결정된 전압 및/또는 전류를 나타낸다. 이 미리 결정된 전압 및/또는 전류는 동작 모드들 사이에서 전이하는 것으로부터 발생하는 차이를 수용하기 위하여 타겟 신호(156)를 시프트한다. 타겟 신호(156)를 미리 결정된 양만큼 조절한 후에, 기준 PLL(200)은 통신 표준들에 의해 특정된 지속 시간 내에 고정 상태로 안정화된다.
미세 교정은 위에서 논의된 바와 같이, 오프셋 교정뿐만 아니라, 예를 들면, 온도와 같은, 통신 디바이스의 동작 상태들을 보상하기 위한 타겟 주파수(156)의 또 다른 조절을 포함한다. 제어기 모듈(214)은 오프셋 교정과 같이 실질적으로 유사한 방식으로 미리 결정된 양만큼 타겟 신호(156)를 조절한다. 제어기 모듈(214)은 동작 상태들을 보상하기 위하여 타겟 신호(156)를 추가적으로 조절한다. 전형적으로, 이 동작 조절은 전체 교정과 유사하지만, 스케일링 다운되는 것으로 특징될 수 있다. 제어기 모듈(214)은 VCO(208)가 상이한 주파수들에서 타겟 신호(156)를 제공하도록 하기 위하여, 주파수 제어 신호(268)에 대한 미리 결정된 수의 상이한 값들을 제공한다. 예시적인 실시예에서, 미리 결정된 수의 상이한 값들은 탐색 알고리즘의 2개의 상이한 조합들을 나타낸다. 그러나, 이 예는 한정하는 것이 아니며, 관련 기술(들)의 당업자들은 본 발명의 취지 및 범위로부터 이탈하지 않으면서, 미세 교정이 통신 표준에 의해 할당된 시간 내에 완료되기만 하면, 미리 결정된 수의 상이한 값들이 탐색 알고리즘의 임의의 적당한 수의 상이한 조합들을 나타낼 수 있다는 것을 인식할 것이다.
상이한 통신 표준들에 대한 예시적인 교정 요건 표
도 3은 본 발명의 예시적인 실시예에 따른 상이한 통신 표준들에 대한 통신 디바이스에 의해 이용될 수 있는 각각의 유형의 교정을 나타내는 표이다. 도 3은 예를 들면, 통신 디바이스(100)와 같은 통신 디바이스가 동작할 수 있는 예시적인 통신 표준들을 포함하지만, 관련 기술(들)의 당업자들은 본 발명의 취지 및 범위로부터 이탈하지 않으면서, 통신 디바이스가 다른 통신 표준들에 따라 동작할 수 있다는 것을 인식할 것이다.
각각의 통신 표준에 대하여, 도 3은 일부의 예들을 들면, 기준 PLL(108) 또는 기준 PLL(200)과 같은 기준 PLL을 교정하기 위하여, 일부의 예들을 들면, 제어기 모듈(120) 또는 제어기 모듈(214)과 같은 제어기 모듈에 대한 각각의 통신 표준에 의해 허용되는 시간을 도시한다. 예를 들어, 도 3은 통신 디바이스가 통신 채널을 점유할 때, TD-SCDMA 표준은 기준 PLL을 적절하게 교정하기 위한 제어기 모듈에 대해 200 마이크로초를 허용한다는 것을 도시한다. TD-SCDMA 통신 표준에 의해 제공되는 200 마이크로초는 전체 교정을 수행하기 위해 충분할 수 있다. 그러나, TD-SCDMA에 의해 제공되는 수신 동작 모드로부터 송신 동작 모드로의 전이를 위한 교정 기간은 75 마이크로초이다. 75 마이크로초는 미세 교정을 수행하기 위해서는 충분할 수 있지만, 전체 교정을 수행하기 위해서는 충분하지 않을 수 있다. 또한, TD-SCDMA에 의해 제공되는 송신 동작 모드로부터 수신 동작 모드로의 전이를 위한 교정 기간은 12.5 마이크로초이다. 12.5 마이크로초는 오프셋 교정을 수행하기 위해서는 충분할 수 있지만, 전체 교정 및/또는 미세 교정을 수행하기 위해서는 충분하지 않을 수 있다.
예시적인 전압 제어 발진기(
VCO
)
도 4는 본 발명의 예시적인 실시예에 따른 통신 디바이스에서 이용될 수 있는 예시적인 전압 제어 발진기(VCO)의 블록도를 예시한다. 일부의 예들을 들면, 제어기 모듈(120) 또는 제어기 모듈(214)과 같은 제어기 모듈은 타겟 출력들(452.1 및 452.2)을 제공하기 위하여 전체 교정, 미세 교정, 및/또는 오프셋 교정 중의 하나에서 VCO(400)를 교정한다. 타겟 출력들(452.1 및 452.2)은 타겟 출력(156)의 예시적인 실시예를 나타낸다. VCO(400)는 타겟 신호(156)를 제공하기 위하여 서로 함께 동작하는 미세 주파수 컴포넌트(component)(402) 및 개략 주파수 컴포넌트(404)를 포함한다.
미세 주파수 컴포넌트(402)는 제 1 미세 커패시터(406.1), 제 2 미세 커패시터(406.2), 및 버랙터 다이오드(varactor diode)(408)를 포함한다. 도 4에 도시된 바와 같이, 동조 신호(254)는 버랙터 다이오드(408)에 인가된다. 버랙터 다이오드(408)는 그 커패시턴스(capacitance)가 동조 신호(254)의 함수인 가변 커패시턴스를 나타낸다. 제 1 미세 커패시터(406.1) 및 제 2 미세 커패시터(406.2)는 개략 주파수 컴포넌트(404)로부터 동조 신호(254)를 격리하기 위하여 버랙터 다이오드(408)에 결합된다. 전형적으로, 제 1 미세 커패시터(406.1) 및 제 2 미세 커패시터(406.2)는 버랙터 다이오드(408)와 비교할 때에 큰 커패시터들을 나타내어서, 미세 주파수 컴포넌트(402)의 커패시턴스는 버랙터 다이오드(408)에 의해 지배된다.
개략 주파수 컴포넌트(404)는 트랜지스터 스위치들(410.1 내지 410.n), 제 1 커패시터들(412.1 내지 412.n), 제 2 커패시터들(414.1 내지 414.n), 제 1 인덕터(416.1) 및 제 2 인덕터(416.2)를 포함한다. 스위치들(410.1 내지 410.n)은 대응하는 주파수 제어 신호(450.1 내지 450.n)에 의해 활성화될 때, 그 대응하는 제 1 커패시터들(412.1 내지 412.n) 및 제 2 커패시터들(414.1 내지 414.n)이 개략 주파수 컴포넌트(404)의 커패시턴스에 기여하도록 한다. 주파수 제어 신호들(450.1 내지 450.n)은 주파수 제어 신호(268)의 예시적인 실시예를 나타낸다. 즉, 제 1 커패시터들(412.1 내지 412.n) 및 제 2 커패시터들(414.1 내지 414.n)은 그 대응하는 스위치들(410.1 내지 410.n)에 의해 개략 주파수 컴포넌트(404)의 입력 및 출력에서 스위칭된다. 예시적인 실시예에서, 개략 주파수 컴포넌트(404)는 제 1 커패시터들(412.1 내지 412.8) 및 제 2 커패시터들(414.1 내지 414.8)을 포함할 수 있다. 개략 주파수 컴포넌트(404) 입력에서 스위칭되는 그 커패시터들은 개략 주파수 컴포넌트(404)의 커패시턴스에 기여하는 반면, 개략 주파수 컴포넌트(404)의 출력에서 스위칭되는 그 커패시터들은 기여하지 않는다. 개략 주파수 컴포넌트(404)의 입력에서 스위칭되는 제 1 인덕터(416.1), 제 2 인덕터(416.2), 및 제 1 커패시터들(412.1 내지 412.n) 및 제 2 커패시터들(414.1 내지 414.n)은 공진 회로를 형성하도록 구성 및 배치된다.
VCO(400)는 제 1 바이어싱 트랜지스터(biasing transistor)(418.1), 제 2 바이어싱 트랜지스터(418.2), 및 바이어싱 전류원(420)을 포함하는 바이어싱 회로를 선택적으로 포함할 수 있다.
제어기 모듈은 전체 교정 동안에 개략 주파수 컴포넌트(404)의 입력 및 출력에서 다양한 제 1 커패시터들(412.1 내지 412.n) 및 다양한 제 2 커패시터들(414.1 내지 414.n)을 스위칭하기 위하여 다양한 주파수 제어 신호(450.1 내지 450.n)를 제공한다. 다양한 주파수 제어 신호들(450.1 내지 450.n)은 탐색 알고리즘에 따라 결정된다. 제 1 커패시터들(412.1 내지 412.n) 및 제 2 커패시터들(414.1 내지 414.n)의 입력 및 출력에서의 스위칭은 타겟 출력들(452.1 및 452.2)의 주파수를 이러한 방식으로 조절한다. 전형적으로, 타겟 출력들(452.1 및 452.2)의 주파수는 개략 주파수 컴포넌트(404)의 커패시턴스와 역으로(inversely) 관련된다. 동조 신호(254)를 이용하여 미세 주파수 컴포넌트(402)의 커패시턴스를 미세하게 조절함으로써 VCO(400)가 기준 신호(154) 상에서 고정되도록 하기 위하여 타겟 출력들(452.1 및 452.2)이 기준 신호(154)와 충분히 관련될 때까지, 제어기 모듈은 탐색 알고리즘에 따라 제 1 커패시터들(412.1 내지 412.n) 및 제 2 커패시터들(414.1 내지 414.n)을 연속적으로 스위칭한다.
제어기 모듈은 개략 주파수 컴포넌트(404)의 커패시턴스를 조절하지 않으면서 오프셋 교정 동안에 미리 결정된 양만큼 미세 주파수 컴포넌트(402)의 커패시턴스를 조절한다.
제어기 모듈은 미세 주파수 컴포넌트(402)의 커패시턴스를 미리 결정된 양만큼 조절하고, 미세 교정 동안에 보상하기 위한 개략 주파수 컴포넌트(404)의 커패시턴스를 조절하기 위하여 미리 결정된 수의 상이한 값들만큼 주파수 제어 신호들(450.1 내지 450.n)을 조절한다.
통신
디바이스의
예시적인 동작 제어 흐름
도 5는 본 발명의 예시적인 실시예에 따른 통신 디바이스의 예시적인 동작 단계들의 순서도이다. 본 발명은 이 동작 설명에 한정되지 않는다. 오히려, 다른 동작 제어 흐름들이 본 발명의 범위 및 취지 내에 있다는 것은 본 명세서의 교시 내용들로부터 관련 기술(들)의 당업자들에게 명백할 것이다. 다음의 논의는 도 5의 단계들을 설명한다.
단게(510)에서, 동작 제어 흐름은 통신 신호를 송신 및/또는 수신하기 위하여 통신 디바이스에 의해 이용될 복수의 통신 채널들 중으로부터 통신 채널을 결정한다.
단계(520)에서, 동작 제어 흐름은 통신 채널을 위하여 통신 디바이스를 교정하기 위하여 전체 교정을 수행한다. 특히, 동작 제어 흐름은 예를 들면, 기준 신호(154)와 같은 기준 신호 상에서 고정하기 위하여 통신 디바이스 내의, 일부의 예들을 들면, 기준 PLL(108) 또는 기준 PLL(200)과 같은 기준 PLL을 조절한다.
단계(530)에서, 동작 제어 흐름은 단계(510)로부터의 통신 채널로부터 단계(510)로부터의 통신 신호를 수신하고, 및/또는 단계(510)로부터의 통신 신호를 단계(510)로부터의 통신 채널 상으로 송신한다.
단계(540)에서, 동작 제어 흐름들은 통신 디바이스가 복수의 통신 채널들 중으로부터 또 다른 통신 채널을 선택할 것인지, 또는 수신 동작 모드로부터 송신 동작 모드로 또는 송신 동작 모드로부터 수신 동작 모드로 전이할 것인지를 결정한다. 예를 들어, 동작 제어 흐름은 통신 디바이스가 단계(510)로부터의 통신 채널로부터 단계(510)로부터의 통신 신호를 수신한 후, 통신 디바이스가 또 다른 통신들을 단계(510)로부터의 통신 채널 상으로 추후에 송신할 것인지를 결정한다. 또 다른 예로서, 동작 제어 흐름은 통신 디바이스가 단계(510)로부터의 통신 신호를 단계(510)로부터의 통신 채널 상으로 송신한 후, 통신 디바이스가 단계(510)로부터의 통신 채널로부터 또 다른 통신들을 추후에 수신할 것인지를 결정한다.
동작 제어 흐름은 이 동작 모드들 사이에서 전이하기 위하여 단계(550)로 진행하거나, 또 다른 통신 채널을 선택하기 위하여 단계(510)로 다시 복귀한다.
단계(540)에서, 동작 제어 흐름은 통신 디바이스가 단계(530)의 동작 모드들 사이에서 전이할 것인지를 결정한다. 만약 그렇다면, 동작 제어 흐름은 단계(550)로 진행하고, 그렇지 않을 경우에는, 동작 제어는 또 다른 통신 신호를 결정하기 위하여 단계(510)로 복귀한다.
단계(550)에서, 동작 제어 흐름은 통신 표준에 의해 허용되는 동작 전이 시간(operation transition time)을 결정한다. 예를 들어, 동작 제어 흐름은 TD-SCDMA 통신 표준에서 동작하면서, 송신 동작 모드로부터 수신 동작 모드로 전이한다. 이 예에서, 동작 제어 흐름은 송신 동작 모드로부터 수신 동작 모드로 전이하기 위하여 TD-SCDMA 통신 표준에 의해 허용되는 전이 시간을 결정하고, 이 전이 시간은 대략 12.5 마이크로초(microsecond)이다.
단계(560)에서, 동작 제어 흐름은 통신 표준이 미세 교정을 이용하여 통신 디바이스를 교정하기 위하여 충분한 시간을 제공하는지를 결정한다. 만약 그렇다면, 동작 제어 흐름은 단계(570)로 진행한다. 그렇지 않을 경우에는, 동작 제어 흐름은 단계(580)로 진행한다.
단계(570)에서, 동작 제어 흐름은 미세 교정을 수행하고, 그 다음으로, 단계(540)로 복귀한다.
단계(580)에서, 동작 제어 흐름은 오프셋 교정을 수행하고, 그 다음으로, 단계(540)로 복귀한다.
결론
요약서 부분이 아니라 발명의 상세한 설명 부분은 청구항들을 해석하기 위하여 이용되도록 의도된 것임을 인식해야 한다. 요약서 부분은 본 발명의 모든 예시적인 실시예들이 아니라 하나 이상의 예시적인 실시예들을 설명할 수 있으므로, 본 발명 및 첨부된 청구항들을 어떤 방식으로든지 한정하도록 의도된 것은 아니다.
본 발명은 특정된 기능들 및 그 관계들의 구현을 예시하는 기능적 구성 블록들의 도움으로 위에서 설명되었다. 이 기능적 구성 블록들의 경계들은 설명의 편의를 위하여 본 명세서에서 임의로 정의되었다. 특정된 기능들 및 그 관계들이 적절하게 수행된다면, 대안적인 경계들이 정의될 수 있다.
본 발명의 취지 및 범위로부터 이탈하지 않으면서 형태 및 세부 사항에 있어서의 다양한 변경들이 행해질 수 있다는 점이 관련 기술(들)의 당업자들에게 명백할 것이다. 따라서, 본 발명은 상기 설명된 예시적인 실시예들 중의 임의의 것에 의해 한정되는 것이 아니라, 다음의 청구항들 및 그 등가물들에 따라서만 정의되어야 한다.
Claims (15)
- 타겟 신호를 제공하도록 구성된 기준 위상 고정 루프(PLL : phase-locked loop); 및
통신 디바이스가 제 1 동작 모드로부터 제 2 동작 모드로 전이(transition)할 때, 타겟 신호가 기준 신호를 추종(track)하도록, 상기 기준 PLL을 교정하도록 구성된 제어기를 포함하고,
상기 제어기는 미리 결정된 양만큼 상기 타겟 신호를 조절함으로써 상기 기준 PLL을 교정하도록 더 구성되고, 상기 미리 결정된 양은 상기 통신 디바이스가 상기 제 1 동작 모드와 상기 제 2 동작 모드 사이에서 전이할 때 발생하는 상기 타겟 신호의 미리 알려진 주파수 변화(shifting)를 나타내는, 통신 디바이스. - 청구항 1에 있어서,
상기 제 1 동작 모드는 수신 동작 모드이고, 상기 제 2 동작 모드는 송신 동작 모드인, 통신 디바이스. - 청구항 1에 있어서,
상기 제 1 동작 모드는 송신 동작 모드이고, 상기 제 2 동작 모드는 수신 동작 모드인, 통신 디바이스. - 청구항 1에 있어서,
상기 기준 PLL은,
동조 신호에 응답하여 상기 타겟 신호를 제공하도록 구성된 전압 제어 발진기(VCO : voltage controlled oscillator)를 포함하고,
상기 제어기는 상기 타겟 신호를 조절하기 위하여 상기 미리 결정된 양을 상기 동조 신호에 결합하도록 구성되는, 통신 디바이스. - 청구항 1에 있어서,
상기 제어기는 동작 상태들을 보상하기 위하여 상기 타겟 신호를 더 조절함으로써 상기 기준 PLL을 더 교정하도록 더 구성되는, 통신 디바이스. - 청구항 5에 있어서,
상기 기준 PLL은,
동조 신호 및 주파수 제어 신호에 응답하여 상기 타겟 신호를 제공하도록 구성된 전압 제어 발진기(VCO)를 포함하고,
상기 제어기는 상기 미리 결정된 양을 상기 동조 신호에 결합하고, 상기 타겟 신호를 조절하기 위하여 상기 동작 상태들에 기초한 양만큼 상기 주파수 제어 신호를 조절하도록 구성되는, 통신 디바이스. - 청구항 1에 있어서,
상기 통신 디바이스는 통신 표준에 따라 동작하도록 구성되는, 통신 디바이스. - 청구항 7에 있어서,
상기 제어기는 상기 제 1 동작 모드로부터 상기 제 2 동작 모드로 전이하기 위하여 상기 통신 표준에 의해 할당되는 시간 내에 상기 기준 PLL을 교정하도록 더 구성되는, 통신 디바이스. - 청구항 7에 있어서,
상기 통신 표준은,
2세대 무선 전화 기술(2G);
3세대 무선 전화 기술(3G);
롱텀 에볼루션 주파수 분할 듀플렉싱(LTE FDD : Long Term Evolution Frequency-Division Duplexing);
롱텀 에볼루션 시분할 듀플렉싱(LTE TDD : Long Term Evolution Time-Division Duplexing); 및
시분할 동기식 코드 분할 다중 액세스(TD-SCDMA : Time Division Synchronous Code Division Multiple Access)로 구성되는 그룹으로부터 선택되는, 통신 디바이스. - 청구항 1에 있어서,
상기 통신 디바이스가 통신 채널을 점유할 때, 상기 제어기는 탐색 알고리즘을 이용하여 상기 기준 PLL을 교정하도록 구성되는, 통신 디바이스. - 통신 디바이스가 제 1 동작 모드로부터 제 2 동작 모드로 전이할 때, 기준 위상 고정 루프(PLL)를 교정하기 위한 방법으로서,
(a) 타겟 신호를 제공하는 단계; 및
(b) 상기 타겟 신호가 기준 신호를 추종(track)할 때까지 상기 타겟 신호를 조절하는 단계를 포함하고,
상기 조절하는 단계는,
상기 타겟 신호를 미리 결정된 양만큼 조절하는 단계를 포함하고, 상기 미리 결정된 양은 상기 통신 디바이스가 상기 제 1 동작 모드와 상기 제 2 동작 모드 사이에서 전이할 때 발생하는 상기 타겟 신호의 미리 알려진 주파수 변화(shifting)를 나타내는, 기준 위상 고정 루프(PLL)를 교정하기 위한 방법. - 청구항 11에 있어서,
상기 제 1 동작 모드는 수신 동작 모드이고, 상기 제 2 동작 모드는 송신 동작 모드인, 기준 위상 고정 루프(PLL)를 교정하기 위한 방법. - 청구항 11에 있어서,
상기 제 1 동작 모드는 송신 동작 모드이고, 상기 제 2 동작 모드는 수신 동작 모드인, 기준 위상 고정 루프(PLL)를 교정하기 위한 방법. - 청구항 11에 있어서,
상기 단계 (b)는,
(b)(i) 상기 타겟 신호를 조절하기 위하여 상기 미리 결정된 양을 전압 제어 발진기(VCO)의 동조 신호에 결합하는 단계를 포함하는, 기준 위상 고정 루프(PLL)를 교정하기 위한 방법. - 청구항 11에 있어서,
상기 조절하는 단계는,
동작 상태들을 보상하기 위하여 타겟 신호를 조절하는 단계를 더 포함하는, 기준 위상 고정 루프(PLL)를 교정하기 위한 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161556094P | 2011-11-04 | 2011-11-04 | |
| US61/556,094 | 2011-11-04 | ||
| US13/356,137 | 2012-01-23 | ||
| US13/356,137 US8611842B2 (en) | 2011-11-04 | 2012-01-23 | Apparatus and method for fast phase locked loop (PLL) settling for cellular time-division duplex (TDD) communications systems |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130049761A KR20130049761A (ko) | 2013-05-14 |
| KR101436979B1 true KR101436979B1 (ko) | 2014-11-03 |
Family
ID=47225875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120124360A KR101436979B1 (ko) | 2011-11-04 | 2012-11-05 | 셀룰러 시분할 듀플렉스(ｔｄｄ) 통신 시스템들을 위한 고속 위상 고정 루프(ｐｌｌ) 안정화를 위한 장치 및 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8611842B2 (ko) |
| EP (1) | EP2590263B1 (ko) |
| KR (1) | KR101436979B1 (ko) |
| CN (1) | CN103095291B (ko) |
| HK (1) | HK1180464A1 (ko) |
| TW (1) | TWI462498B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102481291B1 (ko) | 2016-09-12 | 2022-12-26 | 삼성전자 주식회사 | 비 면허 대역을 사용하는 무선 통신 시스템에서 안테나 위상을 교정하는 방법 및 장치 |
| KR102520406B1 (ko) | 2016-12-23 | 2023-04-12 | 삼성전자 주식회사 | 대용량 안테나 시스템에서 안테나 위상 보정 방법 및 장치 |
| GB201810760D0 (en) * | 2018-06-29 | 2018-08-15 | Nordic Semiconductor Asa | Calibration of a synthersiser in a radio receiver |
| JP7104407B2 (ja) * | 2018-07-25 | 2022-07-21 | ザインエレクトロニクス株式会社 | 電圧制御発振器、ｐｌｌ回路およびｃｄｒ装置 |
| KR20210078965A (ko) | 2019-12-19 | 2021-06-29 | 삼성전자주식회사 | 전자 장치에서의 소손 방지 회로 및 이를 위한 방법 |
| CN111900978B (zh) * | 2020-08-07 | 2021-11-23 | 上海橙群微电子有限公司 | 锁相环电路、发射机和无线收发*** |
| KR20220153172A (ko) | 2021-05-10 | 2022-11-18 | 삼성전자주식회사 | 위상 고정 루프 및 위상 고정 루프의 동작 방법 |
| CN114401001B (zh) * | 2021-12-30 | 2022-11-15 | 北京力通通信有限公司 | 一种锁相环快速锁相方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2929984B2 (ja) * | 1995-11-28 | 1999-08-03 | 関西日本電気株式会社 | Ｐｌｌシンセサイザ回路 |
| KR20070104063A (ko) * | 2006-04-21 | 2007-10-25 | 삼성전자주식회사 | 자기 교정 전압 제어 발진기를 위한 시스템 및 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100219709B1 (ko) * | 1994-03-15 | 1999-09-01 | 윤종용 | 디지탈무선통신장치에있어서송수신신호처리회로 |
| US7546097B2 (en) * | 2002-03-06 | 2009-06-09 | Qualcomm Incorporated | Calibration techniques for frequency synthesizers |
| GB2413019B (en) * | 2002-05-31 | 2006-03-29 | Renesas Tech Corp | Semiconductor integrated circuit device for communication |
| US20070035346A1 (en) * | 2003-09-10 | 2007-02-15 | Koninklijke Philips Electronics, N.V. | Variable impedance circuit using cell arrays |
| EP1698056A1 (en) * | 2003-12-19 | 2006-09-06 | Philips Intellectual Property & Standards GmbH | Method and arrangement for interference compensation in a voltage-controlled frequency generator |
| EP1716634B1 (en) * | 2004-02-20 | 2020-03-04 | GCT Semiconductor, Inc. | Improvement of the coarse tuning time in pll with lc oscillator |
| US8010072B1 (en) * | 2008-06-18 | 2011-08-30 | Atheros Communications, Inc. | Charge pump current compensation for phase-locked loop frequency synthesizer systems |
| US8130046B2 (en) * | 2009-03-19 | 2012-03-06 | Qualcomm Incorporated | Frequency calibration of radio frequency oscillators |
| US8098110B2 (en) * | 2009-11-20 | 2012-01-17 | Qualcomm Incorporated | Phase locked loop apparatus with selectable capacitance device |
-
2012
- 2012-01-23 US US13/356,137 patent/US8611842B2/en active Active
- 2012-10-25 EP EP12007351.5A patent/EP2590263B1/en active Active
- 2012-11-02 TW TW101140737A patent/TWI462498B/zh not_active IP Right Cessation
- 2012-11-05 KR KR1020120124360A patent/KR101436979B1/ko not_active IP Right Cessation
- 2012-11-05 CN CN201210436456.3A patent/CN103095291B/zh active Active
-
2013
- 2013-06-25 HK HK13107447.9A patent/HK1180464A1/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2929984B2 (ja) * | 1995-11-28 | 1999-08-03 | 関西日本電気株式会社 | Ｐｌｌシンセサイザ回路 |
| KR20070104063A (ko) * | 2006-04-21 | 2007-10-25 | 삼성전자주식회사 | 자기 교정 전압 제어 발진기를 위한 시스템 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8611842B2 (en) | 2013-12-17 |
| HK1180464A1 (zh) | 2013-10-18 |
| US20130113535A1 (en) | 2013-05-09 |
| TWI462498B (zh) | 2014-11-21 |
| EP2590263B1 (en) | 2018-09-19 |
| CN103095291A (zh) | 2013-05-08 |
| EP2590263A3 (en) | 2017-08-02 |
| CN103095291B (zh) | 2016-06-29 |
| EP2590263A2 (en) | 2013-05-08 |
| KR20130049761A (ko) | 2013-05-14 |
| TW201325106A (zh) | 2013-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101436979B1 (ko) | 셀룰러 시분할 듀플렉스(ｔｄｄ) 통신 시스템들을 위한 고속 위상 고정 루프(ｐｌｌ) 안정화를 위한 장치 및 방법 | |
| US8954017B2 (en) | Clock signal multiplication to reduce noise coupled onto a transmission communication signal of a communications device | |
| KR100682000B1 (ko) | 무선 통신 시스템 | |
| US8154329B2 (en) | Device and method for phase compensation | |
| US8669816B2 (en) | Integrated circuit device, electronic device and method therefor | |
| US9203416B2 (en) | Compensation of slow time-varying variations in voltage controlled oscillator (VCO) frequency in cellular transceivers | |
| US20070249293A1 (en) | System and method for self calibrating voltage-controlled oscillator | |
| US8988122B2 (en) | Apparatus and method for performing spread-spectrum clock control | |
| CN112425076B (zh) | 用于压控振荡器的双模电源 | |
| US20120074998A1 (en) | Integrated circuit device, electronic device and method for compensating frequency drift of a controllable oscillator | |
| US7386064B2 (en) | Communication semiconductor integrated circuit device and a wireless communication system | |
| US6112068A (en) | Phase-locked loop circuit with switchable outputs for multiple loop filters | |
| US7039380B2 (en) | Automatic center frequency tuning of a voltage controlled oscillator | |
| WO2006125473A1 (en) | Frequency generation in a wireless communication unit | |
| US20080036544A1 (en) | Method for adjusting oscillator in phase-locked loop and related frequency synthesizer | |
| US8731126B2 (en) | Phase locked loop and satellite communication terminal using the same | |
| US8254849B2 (en) | FM radio frequency plan using programmable output counter | |
| KR100806506B1 (ko) | 위상 동기 루프 및 무선 전기 신호 수신 장치 | |
| JP2010050780A (ja) | 無線通信端末および無線通信制御方法 | |
| JP2010118803A (ja) | Ｐｌｌ回路 | |
| US10826432B2 (en) | Quadrature oscillator | |
| JPH10145229A (ja) | Ｐｌｌシンセサイザ | |
| JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
| JP2005210604A (ja) | 周波数シンセサイザ | |
| KR101757445B1 (ko) | 주파수 합성 장치 및 이의 주파수 합성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170811 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |