JP2786680B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2786680B2 JP2786680B2 JP1192278A JP19227889A JP2786680B2 JP 2786680 B2 JP2786680 B2 JP 2786680B2 JP 1192278 A JP1192278 A JP 1192278A JP 19227889 A JP19227889 A JP 19227889A JP 2786680 B2 JP2786680 B2 JP 2786680B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- semiconductor device
- insulating layer
- etching
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は半導体装置の製造方法に関する。さらに詳
しくは、多層配線を用いたLSIの製造技術に好適な半導
体装置の製造方法に関する。
しくは、多層配線を用いたLSIの製造技術に好適な半導
体装置の製造方法に関する。
（ロ）従来の技術 通常、半導体装置は、半導体基板上に絶縁層を介して
配線パターン用のアルミニウム及びその合金等の金属層
を有して製造されるが、このとき上記絶縁層の所定の位
置にエッチングにより形成されている通孔（コンタクト
ホール）を通じて半導体基板上に設けられた能動層と上
記金属層との導通が図られている。
配線パターン用のアルミニウム及びその合金等の金属層
を有して製造されるが、このとき上記絶縁層の所定の位
置にエッチングにより形成されている通孔（コンタクト
ホール）を通じて半導体基板上に設けられた能動層と上
記金属層との導通が図られている。
またさらに、LSIの製造においては、配線を多層構造
にしてチップ面積の縮小を図ることが行われている。上
記多層配線は、複数の配線用金属層とこれらの金属層間
を絶縁する層間絶縁層とを半導体基板上に積層して構成
されている。このような多層配線では、所定の位置で絶
縁層を貫通してその上下の金属層間を導通する通孔（ス
ルーホール）と上記のごとく金属層と半導体基板の能動
層とを導通する通孔（コンタクトホール）とが設けられ
ている。
にしてチップ面積の縮小を図ることが行われている。上
記多層配線は、複数の配線用金属層とこれらの金属層間
を絶縁する層間絶縁層とを半導体基板上に積層して構成
されている。このような多層配線では、所定の位置で絶
縁層を貫通してその上下の金属層間を導通する通孔（ス
ルーホール）と上記のごとく金属層と半導体基板の能動
層とを導通する通孔（コンタクトホール）とが設けられ
ている。
上記のようにコンタクトホール又はスルーホール等の
通孔の形成は、反応性ガス例えばCHF3,CF4またはこれら
にO2を加えたガスを用いて絶縁層をエッチングするドラ
イエッチングの手法により行われている。
通孔の形成は、反応性ガス例えばCHF3,CF4またはこれら
にO2を加えたガスを用いて絶縁層をエッチングするドラ
イエッチングの手法により行われている。
（ハ）発明が解決しようとする課題 しかしながら、上記ドライエッチングにおいては、エ
ッチングガスと、配線パターン金属層を形成するアルミ
ニウムやその合金のアルミニウムとの化合物が生成し、
これが形成された通孔内、ことに該通孔内底部に露出さ
れるアルミニウム表面に付着する。この化合物は分析の
結果、AlF3,AlF2等のアルミニウムフッ化物及びAl2O3か
ら構成されている。
ッチングガスと、配線パターン金属層を形成するアルミ
ニウムやその合金のアルミニウムとの化合物が生成し、
これが形成された通孔内、ことに該通孔内底部に露出さ
れるアルミニウム表面に付着する。この化合物は分析の
結果、AlF3,AlF2等のアルミニウムフッ化物及びAl2O3か
ら構成されている。
従来言われているドライエッチングでの反応生成物
は、O2プラズマを用いた有機物除去や有機洗浄により除
去されていたが、上記付着する反応生成物はこれらの除
去法では全く除去しきれなく、従ってコンタクトエッチ
の際にはコンタクト抵抗を増大させたり、多層レジスト
のドライ現像の際には、その反応生成物がレジスト側壁
に付着することにより、微細パターン形成の線幅制御を
困難にしている。また、スルーホールの場合、スルーホ
ール側壁に成長した反応生成物が異物となりパターン不
良を引き起こす。
は、O2プラズマを用いた有機物除去や有機洗浄により除
去されていたが、上記付着する反応生成物はこれらの除
去法では全く除去しきれなく、従ってコンタクトエッチ
の際にはコンタクト抵抗を増大させたり、多層レジスト
のドライ現像の際には、その反応生成物がレジスト側壁
に付着することにより、微細パターン形成の線幅制御を
困難にしている。また、スルーホールの場合、スルーホ
ール側壁に成長した反応生成物が異物となりパターン不
良を引き起こす。
この発明はかかる状況に鑑み為されたものであり、絶
縁層での通孔形成時のドライエッチングにより発生し該
通孔内に付着する反応生成物及び多層レジストマスク形
成時のドライエッチングにより発生する反応生成物を、
特定の溶液により簡便に除去しうる処理が含まれた半導
体装置の製造方法を提供しようとするものである。
縁層での通孔形成時のドライエッチングにより発生し該
通孔内に付着する反応生成物及び多層レジストマスク形
成時のドライエッチングにより発生する反応生成物を、
特定の溶液により簡便に除去しうる処理が含まれた半導
体装置の製造方法を提供しようとするものである。
（ニ）課題を解決するための手段 かくしてこの発明によれば、アルミニウム及び／又は
その合金からなる下部配線パターン金属層及び該層上に
形成される絶縁層とからなる積層膜を表面に有する半導
体基板をエッチングして上記絶縁層に通孔を形成した
後、上記絶縁層に上記配線パターン金属層を設け、上記
通孔を通じて前記下部配線パターン金属層と上記上部配
線パターン金属層とを導通して半導体装置を形成するこ
とからなり、上記エッチングが、絶縁層をフッ素を含有
するエッチングガスを用いてドライエッチングする工程
と、60℃以上の温水を用いて上記ドライエッチングで発
生するアルミニウムのフッ化物を有する反応生成物を浸
漬除去する後処理工程とからなる半導体装置の製造方法
が提供される。
その合金からなる下部配線パターン金属層及び該層上に
形成される絶縁層とからなる積層膜を表面に有する半導
体基板をエッチングして上記絶縁層に通孔を形成した
後、上記絶縁層に上記配線パターン金属層を設け、上記
通孔を通じて前記下部配線パターン金属層と上記上部配
線パターン金属層とを導通して半導体装置を形成するこ
とからなり、上記エッチングが、絶縁層をフッ素を含有
するエッチングガスを用いてドライエッチングする工程
と、60℃以上の温水を用いて上記ドライエッチングで発
生するアルミニウムのフッ化物を有する反応生成物を浸
漬除去する後処理工程とからなる半導体装置の製造方法
が提供される。
この発明は、半導体装置の製造方法において、通孔を
形成する通常のドライエッチング工程の後に、60℃以上
の温水を用いるウエットエッチング工程を挿入したもの
とみることができる。
形成する通常のドライエッチング工程の後に、60℃以上
の温水を用いるウエットエッチング工程を挿入したもの
とみることができる。
この発明において、上記温水による除去処理は、温水
の温度によって処理時間が多少変化する。例えば、60℃
では２分以内、100℃では１分以内の処理とされる。こ
の温度による処理時間が長い場合は、絶縁層のハガレや
フクレが発生し、半導体装置の不良の原因となる。
の温度によって処理時間が多少変化する。例えば、60℃
では２分以内、100℃では１分以内の処理とされる。こ
の温度による処理時間が長い場合は、絶縁層のハガレや
フクレが発生し、半導体装置の不良の原因となる。
この発明の方法において、ドライエッチング時に発生
する反応生成物を除去する工程以外は、当該分野で公知
の方法、装置がそのまま用いられる。
する反応生成物を除去する工程以外は、当該分野で公知
の方法、装置がそのまま用いられる。
（ホ）作用 この発明によれば、半導体装置製造過程において、通
孔をドライエッチングにより形成する際発生したアルミ
ニウム化合物は、形成される通孔内に付着するが、該エ
ッチング後、60℃以上の温水に浸漬処理されると、通孔
内の絶縁層側壁及び底部に露出したアルミニウム及び／
又はその合金からなる金属層に付着したアルミニウム化
合物は、選択的に除去されることとなる。
孔をドライエッチングにより形成する際発生したアルミ
ニウム化合物は、形成される通孔内に付着するが、該エ
ッチング後、60℃以上の温水に浸漬処理されると、通孔
内の絶縁層側壁及び底部に露出したアルミニウム及び／
又はその合金からなる金属層に付着したアルミニウム化
合物は、選択的に除去されることとなる。
以下実施例によりこの発明を詳細に説明するが、これ
によりこの発明は限定されるものではない。
によりこの発明は限定されるものではない。
（ヘ）実施例 第１図はこの発明の方法の一実施例を示す工程説明図
である。
である。
半導体基板上に設けられた絶縁膜（BPSG）（１）上に
アルミニウム合金を用いてリソグラフの手法により下部
配線パターン（２）を形成した後、この上に、層間絶縁
膜（SiO2）（３）をプラズマCVDにより形成して上記配
線パターンを被覆する（第１図（ａ））。
アルミニウム合金を用いてリソグラフの手法により下部
配線パターン（２）を形成した後、この上に、層間絶縁
膜（SiO2）（３）をプラズマCVDにより形成して上記配
線パターンを被覆する（第１図（ａ））。
次いで配線パターン（２）上にフォトレジスト（４）
を塗布し、露光、現像によってコンタクトホール形成用
マスクを形成する。次いでこれをCHF3若しくはCF4ガス
又はこれらにO2を加えたガスを用いて反応性イオンエッ
チング（RIE）にて、コンタクトホール（５）を開孔す
る。このときこれらのエッチングガスとアルミニウムと
が反応してコンタクトホール内に反応生成物（６）が付
着する（同図（ｂ））。
を塗布し、露光、現像によってコンタクトホール形成用
マスクを形成する。次いでこれをCHF3若しくはCF4ガス
又はこれらにO2を加えたガスを用いて反応性イオンエッ
チング（RIE）にて、コンタクトホール（５）を開孔す
る。このときこれらのエッチングガスとアルミニウムと
が反応してコンタクトホール内に反応生成物（６）が付
着する（同図（ｂ））。
上記で得られた半導体基板を、下表に示す温水に所定
の時間浸漬すると、反応生成物（６）のみが選択的に除
去される（同図（ｃ））。尚、下表における溶液の欄の
（ａ）、（ｂ）は比較例である。温水を用いた場合、こ
れら比較例の溶液に比べ、取り扱いが容易で、且つスル
ホール径の増加及びアルミニウムからなる下部配線のエ
ッチングが生じないという優位性を有する。
の時間浸漬すると、反応生成物（６）のみが選択的に除
去される（同図（ｃ））。尚、下表における溶液の欄の
（ａ）、（ｂ）は比較例である。温水を用いた場合、こ
れら比較例の溶液に比べ、取り扱いが容易で、且つスル
ホール径の増加及びアルミニウムからなる下部配線のエ
ッチングが生じないという優位性を有する。
上記浸漬後の半導体基板のレジストを、O2プラズマ、
ケミカルストリッパー、及びダイフロン、アセトン若し
くはイソプロピルアルコールによる有機洗浄に付して除
去し、洗浄後、上記形成されたコンタクトホール（５）
を含む層間絶縁層（３）上にアルミニウム合金による上
部配線パターン（７）を形成し、コンタクトホール
（５）を介して下部配線パターン（２）と上記配線パタ
ーン（７）との導通を図る（同図（ｄ））。
ケミカルストリッパー、及びダイフロン、アセトン若し
くはイソプロピルアルコールによる有機洗浄に付して除
去し、洗浄後、上記形成されたコンタクトホール（５）
を含む層間絶縁層（３）上にアルミニウム合金による上
部配線パターン（７）を形成し、コンタクトホール
（５）を介して下部配線パターン（２）と上記配線パタ
ーン（７）との導通を図る（同図（ｄ））。
以上の工程により、メタル−メタル間抵抗が安定した
半導体装置が得られた。
半導体装置が得られた。
（ト）発明の効果 この発明によれば、半導体装置の製造方法において、
アルミニウムや絶縁膜の形状を変えることなく付着物の
みを除去することができる。従って安定したメタル−メ
タル間抵抗が得られ、一方多層レジストプロセスの制御
性を向上できる。
アルミニウムや絶縁膜の形状を変えることなく付着物の
みを除去することができる。従って安定したメタル−メ
タル間抵抗が得られ、一方多層レジストプロセスの制御
性を向上できる。
第１図はこの発明の方法の一実施例の工程説明図であ
る。 １……絶縁膜 ２……下部配線パターン、 ３……プラズマSiO2、 ４……フォトレジスト、 ５……コンタクトホール、 ６……反応生成物 ７……上部配線パターン。
る。 １……絶縁膜 ２……下部配線パターン、 ３……プラズマSiO2、 ４……フォトレジスト、 ５……コンタクトホール、 ６……反応生成物 ７……上部配線パターン。
Claims (1)
- 【請求項１】アルミニウム及び／又はその合金からなる
下部配線パターン金属層及び該層上に形成される絶縁層
とからなる積層膜を表面に有する半導体基板をエッチン
グして上記絶縁層に通孔を形成した後、上記絶縁層に上
記配線パターン金属層を設け、上記通孔を通じて前記下
部配線パターン金属層と上記上部配線パターン金属層と
を導通して半導体装置を形成することからなり、 上記エッチングが、絶縁層をフッ素を含有するエッチン
グガスを用いてドライエッチングする工程と、60℃以上
の温水を用いて上記ドライエッチングで発生するアルミ
ニウムのフッ化物を有する反応生成物を浸漬除去する後
処理工程とからなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192278A JP2786680B2 (ja) | 1989-07-24 | 1989-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192278A JP2786680B2 (ja) | 1989-07-24 | 1989-07-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0355833A JPH0355833A (ja) | 1991-03-11 |
| JP2786680B2 true JP2786680B2 (ja) | 1998-08-13 |
Family
ID=16288620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1192278A Expired - Fee Related JP2786680B2 (ja) | 1989-07-24 | 1989-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2786680B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01239089A (ja) * | 1987-11-30 | 1989-09-25 | Toshiba Corp | 化合物半導体単結晶の製造方法及び製造装置 |
| JPH04302142A (ja) * | 1991-03-29 | 1992-10-26 | Sharp Corp | 半導体装置の製造方法 |
| JPH05144775A (ja) * | 1991-11-18 | 1993-06-11 | Sharp Corp | ドライエツチング方法 |
| KR940005441B1 (ko) * | 1991-12-31 | 1994-06-18 | 현대전자산업 주식회사 | Vga 풀페이지 모니터 |
| KR20020063221A (ko) * | 2000-10-18 | 2002-08-01 | 소니 가부시끼 가이샤 | 절연막의 성막 방법 및 반도체 장치의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724540A (en) * | 1980-07-19 | 1982-02-09 | Nippon Telegr & Teleph Corp <Ntt> | Rinsing of through hole in semiconductor device |
| US4343677A (en) * | 1981-03-23 | 1982-08-10 | Bell Telephone Laboratories, Incorporated | Method for patterning films using reactive ion etching thereof |
-
1989
- 1989-07-24 JP JP1192278A patent/JP2786680B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0355833A (ja) | 1991-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0710030B2 (ja) | 多層配線基板の製造方法 | |
| JPH0519818B2 (ja) | ||
| JP2786680B2 (ja) | 半導体装置の製造方法 | |
| JP7219521B2 (ja) | プラチナパターニングのための犠牲層 | |
| JPH0587146B2 (ja) | ||
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| JP4068190B2 (ja) | 半導体装置の多層配線形成方法 | |
| JP2743409B2 (ja) | 多層配線形成法 | |
| JP2678049B2 (ja) | 半導体装置の洗浄方法 | |
| JPS62172741A (ja) | 多層配線の形成方法 | |
| JP2537994B2 (ja) | スル―ホ―ルの形成方法 | |
| US20230307297A1 (en) | Through silicon via interconnection structure and method of forming same, and quantum computing device | |
| JPS62254446A (ja) | 半導体装置 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JPH11233626A (ja) | 半導体装置の製造方法 | |
| JPH04330768A (ja) | 半導体装置の製造方法 | |
| JP2001127062A (ja) | 配線の形成方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS58197748A (ja) | 半導体装置の製造方法 | |
| JPH05166939A (ja) | 多層配線層の形成方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2003218117A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS63205992A (ja) | 配線板の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080529 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090529 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |