JPS62254446A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62254446A JPS62254446A JP9676486A JP9676486A JPS62254446A JP S62254446 A JPS62254446 A JP S62254446A JP 9676486 A JP9676486 A JP 9676486A JP 9676486 A JP9676486 A JP 9676486A JP S62254446 A JPS62254446 A JP S62254446A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring metal
- organic film
- hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000011229 interlayer Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 15
- 239000004642 Polyimide Substances 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 abstract 1
- 229910052760 oxygen Inorganic materials 0.000 abstract 1
- 239000001301 oxygen Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係り、特に高集積半導体装置に好
適な多層配線構造に関する。
適な多層配線構造に関する。
（従来の技術〕
従来、有機膜と無機膜を積層した層間膜を用いた多層配
線構造については、セコンド・インターナショナル・ヴ
イエルエスアイ・マルテイレベル・インターコネクショ
ン・コンファレンス（１９８５年６月開催）の予稿集第
１６３頁から第１６９頁（Ｓｅｃｏｎｄ Ｉｎｔａｒｎ
ａｔｉｏｎａｌ Ｖ Ｌ Ｓ Ｉ Ｍｕｌｔｉｌｅｖｌ
Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｃｏｎｆａｒａｎｃ
ｅ（１９８５，Ｊ ｕｎｅ） ｐ ｐ１６３〜１６９）
において論じられている。ＬＳＩの高集積化、高性能化
に伴って、ＬＳＩチップへの配線量が増加し、チップ表
面の段差はますます激しくなり、平坦性に優れた多層配
線構造が必要とされる。この要求に答えるものとして１
本文献の有機膜と無機膜を積層した眉間膜を用いた多層
配線構造がある。この構造では有機膜の上面が全て下層
の配線金属の表面よりも高いレベルにあり、有機膜が上
層の無機膜よりも厚い。
線構造については、セコンド・インターナショナル・ヴ
イエルエスアイ・マルテイレベル・インターコネクショ
ン・コンファレンス（１９８５年６月開催）の予稿集第
１６３頁から第１６９頁（Ｓｅｃｏｎｄ Ｉｎｔａｒｎ
ａｔｉｏｎａｌ Ｖ Ｌ Ｓ Ｉ Ｍｕｌｔｉｌｅｖｌ
Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｃｏｎｆａｒａｎｃ
ｅ（１９８５，Ｊ ｕｎｅ） ｐ ｐ１６３〜１６９）
において論じられている。ＬＳＩの高集積化、高性能化
に伴って、ＬＳＩチップへの配線量が増加し、チップ表
面の段差はますます激しくなり、平坦性に優れた多層配
線構造が必要とされる。この要求に答えるものとして１
本文献の有機膜と無機膜を積層した眉間膜を用いた多層
配線構造がある。この構造では有機膜の上面が全て下層
の配線金属の表面よりも高いレベルにあり、有機膜が上
層の無機膜よりも厚い。
上記従来技術はスルーホールが各種レベルにあるものや
、各種レベルの段差のあるものに対して微細なパターン
の配線をすることについて配慮されておらず、平坦性は
確保できるものの逆に、微細なスルーホールでの導通を
確保することが困難であった。即ち、有機膜が厚いため
に、無機膜加工後の有機膜加工時に、有機膜のサイドエ
ツチングが生じ、無機膜のひさしが生じるという問題が
ある。更に、下層配線金属が最も低いレベルにあるもの
は他の高いレベルにあるものに比べて有機膜が更に厚く
なるので上記の問題が生じると共にスルーホールのアス
ペクト比が非常に大きい。
、各種レベルの段差のあるものに対して微細なパターン
の配線をすることについて配慮されておらず、平坦性は
確保できるものの逆に、微細なスルーホールでの導通を
確保することが困難であった。即ち、有機膜が厚いため
に、無機膜加工後の有機膜加工時に、有機膜のサイドエ
ツチングが生じ、無機膜のひさしが生じるという問題が
ある。更に、下層配線金属が最も低いレベルにあるもの
は他の高いレベルにあるものに比べて有機膜が更に厚く
なるので上記の問題が生じると共にスルーホールのアス
ペクト比が非常に大きい。
本発明の目的は上記従来技術の欠点を解決し。
平坦性及び微細スルーホールの導通を確保できる多層配
線構造を備えた半導体装置を提供することにある。
線構造を備えた半導体装置を提供することにある。
上記目的は有機膜の上面が最も高いレベルの下層配線の
上面よりも低く、最も低いレベルの下層配線の上面より
も高い様に有機膜が形成されており、その上に無機膜が
ある層間膜を有する多層配線構造とすることにより、達
成される。
上面よりも低く、最も低いレベルの下層配線の上面より
も高い様に有機膜が形成されており、その上に無機膜が
ある層間膜を有する多層配線構造とすることにより、達
成される。
本発明では下層配線金屑のレベルに応じて、有機膜の厚
さを変えることによって、平坦性を確保し、かつ、スル
ーホール形成部の有機膜をできるだけ薄くシ、導通がと
れ易い様なスルーホール形状ができる構造としたもので
ある。
さを変えることによって、平坦性を確保し、かつ、スル
ーホール形成部の有機膜をできるだけ薄くシ、導通がと
れ易い様なスルーホール形状ができる構造としたもので
ある。
以下、本発明の一実施例を第１図とその製造工程を示す
第２図により説明する。
第２図により説明する。
酸化、１１１２．第１ゲート電極３．第２ゲート電極４
により各種レベルにある第１層配線金属５を有する半導
体基体１の表面に有機膜６を厚く形成し表面を第２図（
１）に示す如く平坦にする。有機膜はポリイミドが好ま
しい０次に、酸素によるドライエツチングにより第２図
（２）に示す如く、有機膜６の表面が最も高いレベルの
第１層配線金属５ａの上面と最も低いレベルの第１層配
線金属５ｂの上面との間にくる様に表面から、削りとる
。
により各種レベルにある第１層配線金属５を有する半導
体基体１の表面に有機膜６を厚く形成し表面を第２図（
１）に示す如く平坦にする。有機膜はポリイミドが好ま
しい０次に、酸素によるドライエツチングにより第２図
（２）に示す如く、有機膜６の表面が最も高いレベルの
第１層配線金属５ａの上面と最も低いレベルの第１層配
線金属５ｂの上面との間にくる様に表面から、削りとる
。
次いで、その表面に第２図（３）の如く無機膜７を形成
する。無機膜は有機膜との密着性、耐クラック性、形成
温度の点からプラズマ酸化膜又は窒化酸膜が好ましい、
無機膜７の膜厚は少なく共眉間耐圧を確保するのに必要
な膜厚とする６本実施例ノ場合には０．６μｍとした０
次に、公知のリングラフィ技術によってスルーホールの
パターンを形成し、まず、ホトレジストをマスクにして
無機膜７をエツチングする。続いて、無機膜７をマスク
にして、有機膜６をエツチングして１．４μｍ角のスル
ーホール８を形成し第２図（４）のものを得る。最後に
、第２層配線金属９を形成して第１図の本発明の多層配
線構造を得る０本実施例では、有機膜の上面は最も高い
第１層配線金属５ａの表面より０．２μｍ低いレベルに
設定した。
する。無機膜は有機膜との密着性、耐クラック性、形成
温度の点からプラズマ酸化膜又は窒化酸膜が好ましい、
無機膜７の膜厚は少なく共眉間耐圧を確保するのに必要
な膜厚とする６本実施例ノ場合には０．６μｍとした０
次に、公知のリングラフィ技術によってスルーホールの
パターンを形成し、まず、ホトレジストをマスクにして
無機膜７をエツチングする。続いて、無機膜７をマスク
にして、有機膜６をエツチングして１．４μｍ角のスル
ーホール８を形成し第２図（４）のものを得る。最後に
、第２層配線金属９を形成して第１図の本発明の多層配
線構造を得る０本実施例では、有機膜の上面は最も高い
第１層配線金属５ａの表面より０．２μｍ低いレベルに
設定した。
この時低いレベルの第１層配線金属５ｂ上の有機膜厚は
０．４μｍである。この厚さは無機膜より薄い。この状
態では無機膜のひさしの発生がなく。
０．４μｍである。この厚さは無機膜より薄い。この状
態では無機膜のひさしの発生がなく。
かつ、スルーホールのアスペクト比が１．０ 以下であ
るので充分にスルーホール導通が確保できる。
るので充分にスルーホール導通が確保できる。
第３図は別の実施例であり、最も高いレベルの第１層配
線金属５ａ上にスルーホールのない構造の場合を示す。
線金属５ａ上にスルーホールのない構造の場合を示す。
第４図は３層配線に適用した実施例である。第１Ｍ配線
金属５と第２層配線金属９の間の有機膜６、無機膜７及
び第２層配線金属９と第３層配線金属１０の間の有機膜
６．無機膜７に適用されており、３層以上の多層でも平
坦性及びスルーホール導通が確保できる。
金属５と第２層配線金属９の間の有機膜６、無機膜７及
び第２層配線金属９と第３層配線金属１０の間の有機膜
６．無機膜７に適用されており、３層以上の多層でも平
坦性及びスルーホール導通が確保できる。
本発明によれば平坦性及び微細スルーホールの導通が確
保された高密度の多層配線を備えた半導体装置を得るこ
とができる。
保された高密度の多層配線を備えた半導体装置を得るこ
とができる。
第１図は本発明の一実施例の多層配線構造を備えた半導
体装置の断面図、第２図は第１図に示す実施例の製造工
程を示す工程毎の断面図、第３田。 夢４図は本発明の別の実施例の多層配線構造を備えた半
導体装置の断面図を示す。 １・・・シリコン基板、２・・・酸化膜、３・・・第１
ゲート電極、４・・・第２ゲート電極、５・・・第１層
配線金属。 ６・・・有機膜、７・・・無機膜、８・・・スルーホー
ル、９悟 １ 口 ９・・１む４詑棒輻 第３ 圀 寮４０
体装置の断面図、第２図は第１図に示す実施例の製造工
程を示す工程毎の断面図、第３田。 夢４図は本発明の別の実施例の多層配線構造を備えた半
導体装置の断面図を示す。 １・・・シリコン基板、２・・・酸化膜、３・・・第１
ゲート電極、４・・・第２ゲート電極、５・・・第１層
配線金属。 ６・・・有機膜、７・・・無機膜、８・・・スルーホー
ル、９悟 １ 口 ９・・１む４詑棒輻 第３ 圀 寮４０
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に絶縁膜、配線金属が多層に重ねられ
た半導体装置に於いて、有機膜の上面が最も高いレベル
の下層配線金属の上面よりも低く、最も低いレベルの下
層配線金属の上面よりも高くし、その上に無機膜を形成
した層間膜を有することを特徴とした半導体装置。 ２、特許請求の範囲第１項に於いて、スルーホールを形
成すべき個所の有機膜の膜厚が少なく共無機膜より薄い
ことを特徴とする半導体装置。 ３、特許請求の範囲第２項に於いて、上記有機膜をポリ
イミドとしたことを特徴とする半導体装置。 ４、特許請求の範囲第２項に於いて、上記無機膜をプラ
ズマ気相成長により形成したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9676486A JPH0612789B2 (ja) | 1986-04-28 | 1986-04-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9676486A JPH0612789B2 (ja) | 1986-04-28 | 1986-04-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62254446A true JPS62254446A (ja) | 1987-11-06 |
| JPH0612789B2 JPH0612789B2 (ja) | 1994-02-16 |
Family
ID=14173702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9676486A Expired - Fee Related JPH0612789B2 (ja) | 1986-04-28 | 1986-04-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612789B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04313232A (ja) * | 1990-10-26 | 1992-11-05 | Internatl Business Mach Corp <Ibm> | 高密度多層金属配線パターンをもつ集積回路構造及びその製造方法 |
| JPH0563095A (ja) * | 1991-07-02 | 1993-03-12 | Nec Corp | 多層配線の形成方法 |
| JPH09153488A (ja) * | 1995-09-02 | 1997-06-10 | Lg Semicon Co Ltd | 半導体素子の絶縁膜構造及びその平坦化方法 |
| US6731004B2 (en) * | 1999-12-15 | 2004-05-04 | International Business Machines Corporation | Electronic device and method of producing same |
-
1986
- 1986-04-28 JP JP9676486A patent/JPH0612789B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04313232A (ja) * | 1990-10-26 | 1992-11-05 | Internatl Business Mach Corp <Ibm> | 高密度多層金属配線パターンをもつ集積回路構造及びその製造方法 |
| JPH0563095A (ja) * | 1991-07-02 | 1993-03-12 | Nec Corp | 多層配線の形成方法 |
| JPH09153488A (ja) * | 1995-09-02 | 1997-06-10 | Lg Semicon Co Ltd | 半導体素子の絶縁膜構造及びその平坦化方法 |
| US6731004B2 (en) * | 1999-12-15 | 2004-05-04 | International Business Machines Corporation | Electronic device and method of producing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0612789B2 (ja) | 1994-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5982746A (ja) | 半導体装置の電極配線方法 | |
| JPS62219923A (ja) | 半導体装置の製造方法 | |
| JPS62254446A (ja) | 半導体装置 | |
| JPH0713962B2 (ja) | 多層配線構造を有する半導体装置 | |
| JPH0629401A (ja) | 半導体素子およびその製造方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPH0927491A (ja) | 半導体装置 | |
| JPH0570301B2 (ja) | ||
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP2537994B2 (ja) | スル―ホ―ルの形成方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPH02117137A (ja) | 半導体装置 | |
| JP2001093975A (ja) | 半導体装置及びその製造方法 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS58191449A (ja) | 多層配線構造 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH0366128A (ja) | 多層配線構造体およびその製造方法 | |
| JPS60251645A (ja) | 半導体基板の多層配線形成方法 | |
| JPH06112198A (ja) | 半導体装置の製造方法 | |
| JPH02177439A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |