JPH0355833A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0355833A
JPH0355833A JP19227889A JP19227889A JPH0355833A JP H0355833 A JPH0355833 A JP H0355833A JP 19227889 A JP19227889 A JP 19227889A JP 19227889 A JP19227889 A JP 19227889A JP H0355833 A JPH0355833 A JP H0355833A
Authority
JP
Japan
Prior art keywords
wiring pattern
metal layer
hole
etching
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19227889A
Other languages
English (en)
Other versions
JP2786680B2 (ja
Inventor
Satoshi Saito
聡 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1192278A priority Critical patent/JP2786680B2/ja
Publication of JPH0355833A publication Critical patent/JPH0355833A/ja
Application granted granted Critical
Publication of JP2786680B2 publication Critical patent/JP2786680B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は半導体装置の製造方法に関する。さらに詳し
くは、多層配線を用いたLSIの製造技術に好適な半導
体装置の製造方法に関する。
(口)従来の技術 通常、半導体装置は、半導体基板上に絶縁層を介して配
線パターン用のアルミニウム及びその合金等の金属層を
有して製造されるが、このとき上記絶縁層の所定の位置
にエッチングにより形成されている通孔(コンタクトホ
ール)を通じて半導体基板上に設けられた能動層と上記
金属層との導通が図られている。
またさらに、LSIの製造においては、配線を多層構造
にしてチップ面積の縮小を図ることが行われている。上
記多層配線は、複数の配線用金属層とこれらの金属層間
を絶縁する眉間絶縁層とを半導体基板上に積層して構成
されている。このような多層配線では、所定の位置で絶
縁層を貫通してその上下の金属層間を導通ずる通孔(不
ル〜ホール)と上記のごとく金属層と半導体基板の能動
層とを導通ずる通孔(コンタクトホール)とが設けられ
ている。
上記のようにコンタクトホール又はスルーホール等の通
孔の形成は、反応性ガス例えばCHP.CF4またはこ
れらにONを加えたガスを用いて絶縁層をエッチングす
るドライエッチングの手法により行われている。
(ハ)発明が解決しようとする課題 しかしながら、上記ドライエッチングにおいては、エッ
チングガスと、配線パターン金属層を形成するアルミニ
ウムやその合金のアルミニウムとの化合物が生成し、こ
れが形成された通孔内、ことに該通孔内底部に露出され
るアルミニウム表面に付着する。
従来言われているドライエッチングでの反応生成物は、
O,プラズマを用いた有機物除去や有機洗浄により除去
されていたが、上記付着する反応生成物はこれらの除去
法では完全に除去しきれなく、従ってコンタクトエッチ
の際にはコンタクト抵抗を増大させたり、多層レジスト
による微細パターン形成の線幅制御を困難にしている。
この発明はかかる状況に鑑み為されたものであり、絶縁
層での通孔形成時のドライエッチングにより発生し該通
孔内に付着する反応生成物を、特定の溶液・により簡便
に除去しうる処理が含まれた半導体装置の製造方法を提
供しようとするものである。
(二)課題を解決するための手段 かくしてこの発明によれば、アルミニウム及び/又はそ
の合金からなる下部配線パターン金属層及び該層上に形
成される絶縁層とからなる積層膜を表面に有する半導体
基板をエッチングして上記絶縁層に通孔を形成した後、
上記絶縁層に上部配線パターン金属層を設け、上記通孔
を通じて前記下部配線パターン金属層と上記上部配線パ
ターン金属層とを導通して半導体装置を形成することか
らなり、上記エッチングが、絶縁層をドライエッチング
する工程と、フッ化水素酸、サイロックスエッチャント
及び温水から遺択される溶液を用いて上記ドライエッチ
ングで発生する反応生成物を浸漬除去する後処理工程と
からなることを特徴とする半導体装置の製這方法が提供
される。
この発明は、半導体装置の製造方法において、通孔を形
成する通常のドライエッチング工程の後に、特定の溶液
を用いるウエットエッチング工程を挿入したものとみる
ことができる。
この発明の方法において、ドライエッチングの後処理に
用いられる溶液としては以下のものが挙げられる。すな
わち、フッ化水素酸(HF),サイロックスエッチャン
ト、温水である。これらは単独で用いられる。
この発明の方法において、上記溶液による除去処理は、
上記フッ化水素酸を用いる場合は、その濃度が約1%以
下のもので30秒以内の処理とされる。l%より高濃度
のもの又は30秒より長い処理時間ではアルミニウムを
エッチングしてしまう。
上記サイロックスエッチャントを用いる場合、まずサイ
ロツクスエヅチャントはCH3COOH:NH.F :
 H,O=2 : l : 2の割合で混合された溶液
であり、PSG等のエッチャントとして公知のものであ
る。これはアルミニウムとの遺択比がある点で好ましい
が、この溶液による処理時間はlO秒以内とされる。1
0秒より長い処理時間の場合はSiOz系絶縁層をエッ
チングしてしまう。また温水によっても除去できる。こ
の場合温水の温度によって処理時間が多少変化する。例
えば60℃では2分以内、i00℃では1分以内の処理
とされる。
この温度による処理時間が長い場合は、絶縁層のハガレ
やフクレが発生し、半導体装置の不良の原因となる。
この発明の方法において、ドライエッチング時に発生す
る反応生成物を除去する工程以外は、当該分野で公知の
方法、装置がそのまま用いられる。
(ホ)作用 この発明によれば、半導体装置製造過程において、通孔
をドライエッチングにより形成する際発生したアルミニ
ウム化合物は、形成される通孔内に付着するが、該エッ
チング後、フッ化水素酸、サイロックスエッチャント及
び温水から選択される溶液に浸漬処理されると、通孔内
の絶縁層側壁及び底部に露出したアルミニウム及び/又
はその合金からなる金属層に付着したアルミニウム化合
物は、選択的に除去されることとなる。
以下実施例によりこの発明を詳細に説明するが、これに
よ.りこの発明は限定されるものではない。
(へ)実施例 第1図はこの発明の方法の一実施例を示す工程説明図で
ある。
半導体基板上に設けられた絶縁膜(BPSG)(1)上
にアルミニウム合金を用いてリソグラフの手法により下
部配線パターン(2)を形成した後、この上に、眉間絶
縁膜( S iO t) (3)をプラズマCVDによ
り形成して上記配線パターンを被覆する(第1図(a)
)。
次いで配線パターン(2)上にフォトレジスト(4)を
塗布し、露光、現像によってコンタクトホール形成用マ
スクを形成する。次いでこれをC H F s若しくは
CF4ガス又はこれらにO,を加えたガスを用いて反応
性イオンエッチング(RIE)にて、コンタクトホール
(5)を開孔する。このときこれらのエッチングガスと
アルミニウムとが反応してコンタクトホール内に反応生
成物(6)が付着する(同図(b))。
上記で得られた半導体基板を、下表に示す溶液のいずれ
かに所定時間浸漬すると、反応生戚物(6)のみが選択
的に除去される(同図(C))。
上記浸漬後の半導体基板のレジストを、O,プラズマ、
ケミカルストリッパー、及びグイフロン、アセトン若し
くはイソプロビルアルコールによる有機洗浄に付して除
去し、洗浄後、上記形成されたコンタクトホール(5)
を含む層間絶縁層(3)上にアルミニウム合金による上
部配線パターン(7)を形成し、コンタクトホール(5
)を介して下部配線パターン(2)と上部配線パターン
(7)との導通を図る(同図(d))。
以上の工程により、メタルーメタル間抵抗が安定した半
導体装置が得られた。
(ト)発明の効果 この発明によれば、半導体装置の製造方法において、ア
ルミニウムや絶縁膜の形状を変えることなく付着物のみ
を除去することができる。従って安定したメタルーメタ
ル間抵抗が得られ、一方多層レジストプロセスの制御性
を向上できる。
【図面の簡単な説明】
第1図はこの発明の方法の一実施例の工程説明図である
。 l・・・・・・絶縁膜 2・・・・・・下部配線パターン、 3・・・・・・プラズマSin.、 4・・・・・・フォトレジスト、 5・・・・・・コンタクトホール、 6・・・・・・反応生成物 7・・・・・・上部配線パターン。 第 1 画 〜1 (d)

Claims (1)

  1. 【特許請求の範囲】 1、アルミニウム及び/又はその合金からなる下部配線
    パターン金属層及び該層上に形成される絶縁層とからな
    る積層膜を表面に有する半導体基板をエッチングして上
    記絶縁層に通孔を形成した後、上記絶縁層に上部配線パ
    ターン金属層を設け、上記通孔を通じて前記下部配線パ
    ターン金属層と上記上部配線パターン金属層とを導通し
    て半導体装置を形成することからなり、 上記エッチングが、絶縁層をドライエッチングする工程
    と、フッ化水素酸、サイロックスエッチャント及び温水
    から選択される溶液を用いて上記ドライエッチングで発
    生する反応生成物を浸漬除去する後処理工程とからなる
    ことを特徴とする半導体装置の製造方法。
JP1192278A 1989-07-24 1989-07-24 半導体装置の製造方法 Expired - Fee Related JP2786680B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1192278A JP2786680B2 (ja) 1989-07-24 1989-07-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1192278A JP2786680B2 (ja) 1989-07-24 1989-07-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0355833A true JPH0355833A (ja) 1991-03-11
JP2786680B2 JP2786680B2 (ja) 1998-08-13

Family

ID=16288620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1192278A Expired - Fee Related JP2786680B2 (ja) 1989-07-24 1989-07-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2786680B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041186A (en) * 1987-11-30 1991-08-20 Kabushiki Kaisha Toshiba Method for manufacturing compound semiconductor single crystals using a hydrogen monitor gas
JPH04302142A (ja) * 1991-03-29 1992-10-26 Sharp Corp 半導体装置の製造方法
JPH05144775A (ja) * 1991-11-18 1993-06-11 Sharp Corp ドライエツチング方法
JPH0683279A (ja) * 1991-12-31 1994-03-25 Hyundai Electron Ind Co Ltd フルページモニター
WO2002033741A1 (fr) * 2000-10-18 2002-04-25 Sony Corporation Procede servant a fabriquer une couche isolante et procede servant a fabriquer un composant a semi-conducteur

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724540A (en) * 1980-07-19 1982-02-09 Nippon Telegr & Teleph Corp <Ntt> Rinsing of through hole in semiconductor device
JPS57169245A (en) * 1981-03-23 1982-10-18 Western Electric Co Method of producing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724540A (en) * 1980-07-19 1982-02-09 Nippon Telegr & Teleph Corp <Ntt> Rinsing of through hole in semiconductor device
JPS57169245A (en) * 1981-03-23 1982-10-18 Western Electric Co Method of producing semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041186A (en) * 1987-11-30 1991-08-20 Kabushiki Kaisha Toshiba Method for manufacturing compound semiconductor single crystals using a hydrogen monitor gas
JPH04302142A (ja) * 1991-03-29 1992-10-26 Sharp Corp 半導体装置の製造方法
JPH05144775A (ja) * 1991-11-18 1993-06-11 Sharp Corp ドライエツチング方法
JPH0683279A (ja) * 1991-12-31 1994-03-25 Hyundai Electron Ind Co Ltd フルページモニター
WO2002033741A1 (fr) * 2000-10-18 2002-04-25 Sony Corporation Procede servant a fabriquer une couche isolante et procede servant a fabriquer un composant a semi-conducteur

Also Published As

Publication number Publication date
JP2786680B2 (ja) 1998-08-13

Similar Documents

Publication Publication Date Title
JPS6244812B2 (ja)
JPS5944824A (ja) 自己整合型コンタクトを形成するリフトオフ方法
JPH0345895B2 (ja)
JPH0355833A (ja) 半導体装置の製造方法
GB2337826A (en) Semiconductor patterning method
JPH0587146B2 (ja)
JP2678049B2 (ja) 半導体装置の洗浄方法
JP2743409B2 (ja) 多層配線形成法
JPH0613617B2 (ja) 有機重合体材料のエッチング方法
JPS6342144A (ja) 多層配線構造体
JPH04330768A (ja) 半導体装置の製造方法
JPS6193629A (ja) 半導体装置の製造方法
US4498954A (en) Selective process for etching chromium
JPH02272749A (ja) 半導体装置の金属配線を表面処理する方法
JPH04171742A (ja) 多層配線の製造方法
JPS6111468B2 (ja)
JPS58197748A (ja) 半導体装置の製造方法
JPH0456252A (ja) 半導体装置の製造方法
JPS639195A (ja) 多層配線基板の製造方法
JPS60254750A (ja) 金配線の形成方法
JPH036821A (ja) 半導体装置の製造方法
JPS6326544B2 (ja)
JPS62249451A (ja) 多層配線構造体の製造法
JPS61113260A (ja) 半導体装置の製造方法
JPH0210839A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080529

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090529

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees