JP2537994B2 - スル―ホ―ルの形成方法 - Google Patents
スル―ホ―ルの形成方法Info
- Publication number
- JP2537994B2 JP2537994B2 JP63243003A JP24300388A JP2537994B2 JP 2537994 B2 JP2537994 B2 JP 2537994B2 JP 63243003 A JP63243003 A JP 63243003A JP 24300388 A JP24300388 A JP 24300388A JP 2537994 B2 JP2537994 B2 JP 2537994B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- hole
- sog
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は主に多層配線構造を有する半導体装置の製造
に有効な方法に関し、特に下層配線と上層配線間の接続
孔（以下スルーホールという）の形成方法に関するもの
である。
に有効な方法に関し、特に下層配線と上層配線間の接続
孔（以下スルーホールという）の形成方法に関するもの
である。
従来の技術 半導体装置の製造方法に於て、配線の高密度化の為の
多層配線技術が重要になってきている。下層配線によっ
て形成された段差を軽減する為に、様々な平坦化方法が
検討されている。その中でSOG法は、工程が簡便でスル
ープットが高い等の理由から既に実用化されている技術
である。また配線の微細化に伴い、これまで以上の平坦
性が要求される様になり、SOG材料も、より厚膜化でき
る材料が開発されてきた。即ち従来のシラノール系材料
から側鎖にアルキル基やフェニル基を持った有機シロキ
サン系へと改良されてきた。その結果、SOG法による平
坦化により平坦性、耐クラック性が飛躍的に向上した。
以下にSOG法による多層配線の形成方法について第４図
を用いて説明する。
多層配線技術が重要になってきている。下層配線によっ
て形成された段差を軽減する為に、様々な平坦化方法が
検討されている。その中でSOG法は、工程が簡便でスル
ープットが高い等の理由から既に実用化されている技術
である。また配線の微細化に伴い、これまで以上の平坦
性が要求される様になり、SOG材料も、より厚膜化でき
る材料が開発されてきた。即ち従来のシラノール系材料
から側鎖にアルキル基やフェニル基を持った有機シロキ
サン系へと改良されてきた。その結果、SOG法による平
坦化により平坦性、耐クラック性が飛躍的に向上した。
以下にSOG法による多層配線の形成方法について第４図
を用いて説明する。
トランジスター等が形成された半導体基板10上に、第
１の配線層11を形成する。10Aは表面のSiO2膜である。
次に層間絶縁膜としてCVDSiO2膜12、SCG膜13、CVDSiO2
膜14をそれぞれ堆積する（第４図（ａ））、次にフォト
リソグラフィーによりレジストパターン21を形成し、ド
ライエッチングによりスルーホール31を形成する（第４
図（ｂ））。ドライエッチング後のレジストは、表面層
がエッチングガスによって変質しているので通常の酸類
には溶解しない。その為O2プラズマ処理によりレジスト
31を除去する（第４図（ｃ））。その後配線金属層を堆
積して、フォトリソ、エッチングにより第２の配線層41
を形成する（第４図（ｄ））。
１の配線層11を形成する。10Aは表面のSiO2膜である。
次に層間絶縁膜としてCVDSiO2膜12、SCG膜13、CVDSiO2
膜14をそれぞれ堆積する（第４図（ａ））、次にフォト
リソグラフィーによりレジストパターン21を形成し、ド
ライエッチングによりスルーホール31を形成する（第４
図（ｂ））。ドライエッチング後のレジストは、表面層
がエッチングガスによって変質しているので通常の酸類
には溶解しない。その為O2プラズマ処理によりレジスト
31を除去する（第４図（ｃ））。その後配線金属層を堆
積して、フォトリソ、エッチングにより第２の配線層41
を形成する（第４図（ｄ））。
発明が解決しようとする課題 有機シロキサン系材料は、O2プラズマにより膜中の有
機物が酸化されてしまう性質がある。その結果、膜中の
有機物が反応ガスとして膜の外へ放出されるので膜減り
が生じる。若しくは有機物の抜けた部分がホールとして
残るために、膜の耐湿性が低下する。
機物が酸化されてしまう性質がある。その結果、膜中の
有機物が反応ガスとして膜の外へ放出されるので膜減り
が生じる。若しくは有機物の抜けた部分がホールとして
残るために、膜の耐湿性が低下する。
上記の様な従来のSOG法による平坦化後でのスルーホ
ール形成方法では、レジスト除去の為のO2プラズマ処理
時にスルーホールの側壁部でSOG膜が露出している。そ
の為第４図（ｃ）に示すように、スルーホールの側壁部
でSOG膜の変質または膜減りが生じ、洗浄工程時の吸水
や次工程の配線金属層の堆積時にステップカバレッジの
低下・配線層との反応といった問題を起こす。その結
果、スルーホール部での接続不良（以下コンタクト不良
という）となって歩留低下を引き起こす。
ール形成方法では、レジスト除去の為のO2プラズマ処理
時にスルーホールの側壁部でSOG膜が露出している。そ
の為第４図（ｃ）に示すように、スルーホールの側壁部
でSOG膜の変質または膜減りが生じ、洗浄工程時の吸水
や次工程の配線金属層の堆積時にステップカバレッジの
低下・配線層との反応といった問題を起こす。その結
果、スルーホール部での接続不良（以下コンタクト不良
という）となって歩留低下を引き起こす。
本発明では、以上の観点からSOG法による平坦化技術
を用いた場合に、スルーホール形成後のレジスト除去工
程であるO2プラズマ処理によるSOG膜の変質、及びその
ために起こるコンタクト不良の回避を目的としたスルー
ホールの形成方法を提供することを目的としている。
を用いた場合に、スルーホール形成後のレジスト除去工
程であるO2プラズマ処理によるSOG膜の変質、及びその
ために起こるコンタクト不良の回避を目的としたスルー
ホールの形成方法を提供することを目的としている。
課題を解決するための手段 本発明は、SOG法による平坦化を行なった後にスルー
ホールを形成する際、スルーホール形成後のレジスト除
去工程であるO2プラズマ処理時にスルーホール側面でSO
G膜が露出しない様なプロセスを用いたパターン形成方
法である。即ち、SOG膜上にCVD法により形成された絶縁
膜及び金属膜を順次形成した後、レジストパターンをマ
スクにして金属膜のみをエッチングし、残された金属膜
をマスクとしてCVD法により形成された絶縁膜及びSOG膜
をエッチングしてスルーホールを形成するか、またはSO
G間上にCVD法により絶縁膜を形成した後、レジストパタ
ーンをマスクにしてCVD法より形成された絶縁層に凹部
を形成し、その後全面をエッチングして凹部の部分のみ
配線層に達するスルーホールを形成するというものであ
る。
ホールを形成する際、スルーホール形成後のレジスト除
去工程であるO2プラズマ処理時にスルーホール側面でSO
G膜が露出しない様なプロセスを用いたパターン形成方
法である。即ち、SOG膜上にCVD法により形成された絶縁
膜及び金属膜を順次形成した後、レジストパターンをマ
スクにして金属膜のみをエッチングし、残された金属膜
をマスクとしてCVD法により形成された絶縁膜及びSOG膜
をエッチングしてスルーホールを形成するか、またはSO
G間上にCVD法により絶縁膜を形成した後、レジストパタ
ーンをマスクにしてCVD法より形成された絶縁層に凹部
を形成し、その後全面をエッチングして凹部の部分のみ
配線層に達するスルーホールを形成するというものであ
る。
作用 本発明による方法を用いると、SOG法による平坦化技
術を用いた場合に、スルーホール形成後のレジスト除去
工程であるO2プラズマ処理によるSOG膜の変質を防止す
ることが出来、その結果としてスルーホール部でのコン
タクト不良を回避する事が出来る。
術を用いた場合に、スルーホール形成後のレジスト除去
工程であるO2プラズマ処理によるSOG膜の変質を防止す
ることが出来、その結果としてスルーホール部でのコン
タクト不良を回避する事が出来る。
実施例 以下、図面に基づいて本発明について更に詳しく説明
する。
する。
（実施例１） 第１図の（ａ）〜（ｅ）は本発明によるスルーホール
の形成方法を示したものである。トランジスター等が形
成された半導体基板10上に第１の配線層11を形成する。
次に層間絶縁膜としてCVDSiO2膜12を0.2μｍ、SOG膜13
を平坦部で0.8μｍ、CVDSiO2膜14を0.2μｍそれぞれ順
々に堆積する。この時SOG膜12の配線層11上での厚さは
およそ0.4μｍ程度になる。次にフォトリソグラフィー
によりレジストパターン21を形成し、ドライエッチング
によりスルーホール31を形成する（第１図（ａ））。次
にその上からレジスト22を塗布して全面を被覆する（第
１図（ｂ））。次にドライエッチングにより変質したレ
ジスト21の表面層をO2プラズマ処理により除去する。こ
の時、SOG膜13が露出しない程度にスルーホール部のレ
ジスト22が残るようにする（第１図（ｃ））。次に硝酸
で洗浄する（第１図（ｄ））。O2プラズマ処理で残した
レジストについては、ドライエッチングによって変質し
ていないので硝酸等に容易に溶解する。最後に第２の配
線層41を形成する（第１図（ｅ））。この様な方法で
は、O2プラズマ処理の際スルーホール部をレジスト22で
覆っているのでスルーホール側面でのSOG膜の変質や膜
減り等は起こらない。故にスルーホールのコンタクト不
良の心配はない。
の形成方法を示したものである。トランジスター等が形
成された半導体基板10上に第１の配線層11を形成する。
次に層間絶縁膜としてCVDSiO2膜12を0.2μｍ、SOG膜13
を平坦部で0.8μｍ、CVDSiO2膜14を0.2μｍそれぞれ順
々に堆積する。この時SOG膜12の配線層11上での厚さは
およそ0.4μｍ程度になる。次にフォトリソグラフィー
によりレジストパターン21を形成し、ドライエッチング
によりスルーホール31を形成する（第１図（ａ））。次
にその上からレジスト22を塗布して全面を被覆する（第
１図（ｂ））。次にドライエッチングにより変質したレ
ジスト21の表面層をO2プラズマ処理により除去する。こ
の時、SOG膜13が露出しない程度にスルーホール部のレ
ジスト22が残るようにする（第１図（ｃ））。次に硝酸
で洗浄する（第１図（ｄ））。O2プラズマ処理で残した
レジストについては、ドライエッチングによって変質し
ていないので硝酸等に容易に溶解する。最後に第２の配
線層41を形成する（第１図（ｅ））。この様な方法で
は、O2プラズマ処理の際スルーホール部をレジスト22で
覆っているのでスルーホール側面でのSOG膜の変質や膜
減り等は起こらない。故にスルーホールのコンタクト不
良の心配はない。
（実施例２） 本発明によるスルーホールの形成方法の第２の実施例
を、第２図の（ａ）〜（ｃ）に示す。まずトランジスタ
ー等が形成された半導体基板10上に実施例１と同様に第
１の配線層11を形成する。次に層間絶縁膜としてCVDSiO
2膜12、SOG膜13、CVDSiO2膜14をそれぞれ堆積する。こ
こで金属膜15を堆積した後、フォトリソグラフィーによ
りレジストパターン21を形成する（第２図（ａ））。次
にレジストパターン21をマスクに金属膜15をエッチング
した後ドライエッチングにより変質したレジスト21の表
面層をO2プラズマ処理により除去する（第２図
（ｂ））。今度は残された金属膜15をマスクに下層のCV
DSiO2膜12、SOG膜13およびCVDSiO2膜14をエッチングす
る（第２図（ｃ））。この方法においてもO2プラズマ処
理の際SOG膜は表面に露出していないので、実施例１と
同様にスルーホール側面でのSOG膜の変質や膜減り等は
起こらない。故にスルーホールのコンタクト不良の心配
はない。また特に実施例２では、CVDSiO2膜14がO2プラ
ズマ処理の際のSOG膜のマスクとなるので、実施例１の
場合のレジストをマスクとした場合よりも膜厚の制御性
・均一性に優れている。
を、第２図の（ａ）〜（ｃ）に示す。まずトランジスタ
ー等が形成された半導体基板10上に実施例１と同様に第
１の配線層11を形成する。次に層間絶縁膜としてCVDSiO
2膜12、SOG膜13、CVDSiO2膜14をそれぞれ堆積する。こ
こで金属膜15を堆積した後、フォトリソグラフィーによ
りレジストパターン21を形成する（第２図（ａ））。次
にレジストパターン21をマスクに金属膜15をエッチング
した後ドライエッチングにより変質したレジスト21の表
面層をO2プラズマ処理により除去する（第２図
（ｂ））。今度は残された金属膜15をマスクに下層のCV
DSiO2膜12、SOG膜13およびCVDSiO2膜14をエッチングす
る（第２図（ｃ））。この方法においてもO2プラズマ処
理の際SOG膜は表面に露出していないので、実施例１と
同様にスルーホール側面でのSOG膜の変質や膜減り等は
起こらない。故にスルーホールのコンタクト不良の心配
はない。また特に実施例２では、CVDSiO2膜14がO2プラ
ズマ処理の際のSOG膜のマスクとなるので、実施例１の
場合のレジストをマスクとした場合よりも膜厚の制御性
・均一性に優れている。
（実施例３） 本発明によるスルーホールの形成方法の第３の実施例
を、第３図の（ａ）〜（ｃ）に示す。まずトランジスタ
ー等が形成された半導体基板10上に実施例１、実施例２
と同様に第１の配線層11を形成する。次に層間絶縁膜と
してCVDSiO2膜12、SOG膜13、CVDSiO2膜14をそれぞれ堆
積する（第３図（ａ））。ここで上層のCVDSiO2膜14の
膜厚を約1.0μｍと、実施例１、２の場合よりも厚くし
ておく。次にフォトリソグラフィーによりレジストパタ
ーン21を形成し、レジストパターン21をマスクに上層の
CVDSiO2膜14をエッチングする。（第３図（ｂ））。こ
の時SOG膜13が露出しないように、CVDSiO2膜14を約0.2
μｍ残した段階でエッチングを終了する。その後ドライ
エッチングにより変質したレジスト21をO2プラズマ処理
により除去する（第３図（ｃ））。この後、スルーホー
ル部の下層の配線層が露出するまで全面にエッチバック
すると、上層のCVDSiO2膜14上に形成されたパターンが
そのまま転写されて第１図（ｄ）の様にスルーホールが
形成される。この方法においてもO2プラズマ処理の際SO
G膜は表面に露出していないので、実施例１、２と同様
にスルーホール側面でのSOG膜の変質や膜減り等は起こ
らない。故にスルーホールのコンタクト不良の心配はな
い。また実施例２と比較すると、金属層15を堆積する工
程を省略することができるという利点もある。
を、第３図の（ａ）〜（ｃ）に示す。まずトランジスタ
ー等が形成された半導体基板10上に実施例１、実施例２
と同様に第１の配線層11を形成する。次に層間絶縁膜と
してCVDSiO2膜12、SOG膜13、CVDSiO2膜14をそれぞれ堆
積する（第３図（ａ））。ここで上層のCVDSiO2膜14の
膜厚を約1.0μｍと、実施例１、２の場合よりも厚くし
ておく。次にフォトリソグラフィーによりレジストパタ
ーン21を形成し、レジストパターン21をマスクに上層の
CVDSiO2膜14をエッチングする。（第３図（ｂ））。こ
の時SOG膜13が露出しないように、CVDSiO2膜14を約0.2
μｍ残した段階でエッチングを終了する。その後ドライ
エッチングにより変質したレジスト21をO2プラズマ処理
により除去する（第３図（ｃ））。この後、スルーホー
ル部の下層の配線層が露出するまで全面にエッチバック
すると、上層のCVDSiO2膜14上に形成されたパターンが
そのまま転写されて第１図（ｄ）の様にスルーホールが
形成される。この方法においてもO2プラズマ処理の際SO
G膜は表面に露出していないので、実施例１、２と同様
にスルーホール側面でのSOG膜の変質や膜減り等は起こ
らない。故にスルーホールのコンタクト不良の心配はな
い。また実施例２と比較すると、金属層15を堆積する工
程を省略することができるという利点もある。
実施例１〜３では、第１の配線層11とSOG膜13の間にC
VDSiO2膜12を挟んでいる。これはSOG膜と下地との密着
性を向上させるためのものであり、第１の配線層と密着
性の良いSOG膜を用いればCVDSiO2膜12は必ずしも必要で
はない。
VDSiO2膜12を挟んでいる。これはSOG膜と下地との密着
性を向上させるためのものであり、第１の配線層と密着
性の良いSOG膜を用いればCVDSiO2膜12は必ずしも必要で
はない。
発明の効果 本発明による方法を用いると、SOG法による平坦化技
術を用いた場合に、スルーホール形成後のレジスト除去
工程であるO2プラズマ処理によるSOG膜の変質を防止す
ることが出来、その結果としてスルーホール部でのコン
タクト不良を回避する事が出来る。
術を用いた場合に、スルーホール形成後のレジスト除去
工程であるO2プラズマ処理によるSOG膜の変質を防止す
ることが出来、その結果としてスルーホール部でのコン
タクト不良を回避する事が出来る。
第１図、第２図、第３図は本発明にかかるスルーホール
の形成方法の一実施例を説明するための部分工程断面
図、第４図は従来のスルーホールの形成方法の部分工程
断面図である。 10……基板、11、41……配線層、12、14……CVDSiO
2膜、13……SOG膜、21、22……レジストパターン、31…
…スルーホール。
の形成方法の一実施例を説明するための部分工程断面
図、第４図は従来のスルーホールの形成方法の部分工程
断面図である。 10……基板、11、41……配線層、12、14……CVDSiO
2膜、13……SOG膜、21、22……レジストパターン、31…
…スルーホール。
Claims (3)
- 【請求項１】配線層が形成された半導体基板上にSOG膜
を形成する工程と、前記SOG膜上にCVD法により形成され
た絶縁膜を形成する工程と、前記絶縁膜上に金属膜を形
成する工程と、前記金属膜上に前記配線層と整合する位
置に開口部を有するレジストパターンを形成する工程
と、前記レジストパターンをマスクとして前記金属膜を
エッチングして前記金属膜をパターニングする工程と、
前記金属膜をパターニングした後前記レジストパターン
をO2プラズマにより除去する工程と、前記レジストパタ
ーンを除去した後パターニングされた前記金属膜をマス
クとして前記絶縁膜及び前記SOG膜をエッチングし前記
配線層に達するスルーホールを形成する工程とを有する
スルーホールの形成方法。 - 【請求項２】配線層が形成された半導体基板上にSOG膜
を形成する工程と、前記SOG膜上にCVD法により形成され
た絶縁膜を形成する工程と、前記絶縁膜上に前記配線層
と整合する位置に開口部を有するレジストパターンを形
成する工程と、前記レジストパターンをマスクとして前
記SOG膜が露出しないように前記絶縁膜をエッチングし
て前記絶縁膜に凹部を形成する工程と、前記凹部を形成
した後前記レジストパターンをO2プラズマにより除去す
る工程と、前記レジストパターンを除去した後前記絶縁
膜及び前記SOG膜をエッチングし前記凹部に対応する領
域のみ前記配線層に達するスルーホールを形成する工程
とを有するスルーホールの形成方法。 - 【請求項３】半導体基板上のSOG膜の下部にCVD法により
絶縁膜を形成することを特徴とする特許請求の範囲第１
項または第２項に記載のスルーホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63243003A JP2537994B2 (ja) | 1988-09-28 | 1988-09-28 | スル―ホ―ルの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63243003A JP2537994B2 (ja) | 1988-09-28 | 1988-09-28 | スル―ホ―ルの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0290614A JPH0290614A (ja) | 1990-03-30 |
| JP2537994B2 true JP2537994B2 (ja) | 1996-09-25 |
Family
ID=17097443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63243003A Expired - Lifetime JP2537994B2 (ja) | 1988-09-28 | 1988-09-28 | スル―ホ―ルの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537994B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09289250A (ja) * | 1996-04-24 | 1997-11-04 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077801B2 (ja) * | 1987-10-13 | 1995-01-30 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1988
- 1988-09-28 JP JP63243003A patent/JP2537994B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0290614A (ja) | 1990-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JP2537994B2 (ja) | スル―ホ―ルの形成方法 | |
| JPH0587146B2 (ja) | ||
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP4068190B2 (ja) | 半導体装置の多層配線形成方法 | |
| JP2786680B2 (ja) | 半導体装置の製造方法 | |
| JP2004023030A (ja) | 半導体装置の製造方法 | |
| JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
| JPS62254446A (ja) | 半導体装置 | |
| JPS63292649A (ja) | 半導体装置の製造方法 | |
| KR100244707B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS5994847A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH09330976A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH08139185A (ja) | 半導体装置の製造方法 | |
| JPH04264728A (ja) | 半導体装置およびその製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPH05121569A (ja) | 配線形成方法 | |
| JPH04280432A (ja) | 半導体装置の製造方法 | |
| JPH05102299A (ja) | 半導体装置およびその製造方法 |