JP2531615B2

JP2531615B2 - 集積回路

Info

Publication number: JP2531615B2
Application number: JP60139948A
Authority: JP
Inventors: 政幸加納
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1985-06-26
Filing date: 1985-06-26
Publication date: 1996-09-04
Anticipated expiration: 2011-09-04
Also published as: JPS62129A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、入出力回路と機能故障検出用の検出回路を
有する集積回路に関するものである。

（従来の技術）従来、このような分野の技術としては、例えば、電子
技術、22［４］（1980）日刊工業新聞社P.136に記載さ
れるものがあった。以下、その構成を図を用いて説明す
る。

第２図は、従来の入出力回路を有する集積回路の一構
成例を示す回路図である。

入出力回路を有する集積回路１には、入力端子と出力
端子を兼用する入出力端子２が設けられ、この入出力端
子２に、双方向性の入出力回路が接続されている。双方
向性の入出力回路は、トライステート型出力バッファ３
と、入力バッファ４とで構成されている。

出力バッファ３は、データ入力ノード3a、出力状態を
制御するための制御信号入力ノード3b、及びデータ出力
ノード3cを有し、そのデータ出力ノード3cが入出力端子
２に接続されている。この出力バッファ３は、制御信号
入力ノード3bに与えられる制御信号（例えば３論理
“1"）によって第１の状態になり、データ入力信号（例
えば、論理“1",“0"）をそのまま出力信号として送出
し（これを「出力イネーブル」という）、また制御信号
入力ノード3bに与えられる制御信号が、例えば論理“0"
になると、第２の状態になり、データ出力ノード3cから
みた該出力バッファ３の出力インピーダンスをハイイン
ピーダンス（開放状態）にするように働く（これを「出
力ディスエーブル」という）。

以上のような入出力回路を有する集積回路１の機能試
験は、例えば、次のようにして行われる。

先ず、集積回路用試験機10を入出力端子２に接続す
る。この試験機10は、試験用信号（試験信号）を出力す
るドライバと、外部の信号を入力してそれを基準信号と
比較するコンパレータとを備え、予め格納された試験用
プログラムに従って該ドライバとコンパレータの切換え
を行って集積回路１の機能試験を行う装置である。

今、正常な集積回路１において、正常な機能試験が行
われている状態においては、出力バッファ３が出力イネ
ーブルのとき、試験機10がコンパレータ側に設定されて
いるため、入出力端子２を介して出力バッファ３の出力
信号を受けることができる。また、出力バッファ３が出
力ディスエーブルのとき、試験機10はドライバ側に設定
されているため、入出力端子２を介して入力バッファ４
に所定の試験用信号を送ることができる。これにより、
集積回路１の機能が正常が否かの試験が行える。

（発明が解決しようとする問題点）しかしながら、従来の入出力回路を有する集積回路１
では、出力バッファ３の出力イネーブルと出力ディスエ
ーブルの状態設定故障を機能試験時に検出できないとい
う問題点があった。以下、その理由を説明する。

例えば、集積回路１に故障があり、出力バッファ３が
出力ディスエーブル状態になるべきにもかかわらず、出
力イネーブル状態になっている場合、該出力バッファ３
の出力信号と試験機10の試験用信号とが入出力端子２に
おいて衝突する。ところが、通常の試験機10のドライバ
の電気的駆動能力は、通常の集積回路１の出力バッファ
３の電気的駆動能力に比べて大きいため、該出力バッフ
ァ３の出力信号が“0"または“1"を問わず、試験機10の
試験用信号（これは正常な信号が設定されているとす
る）が入力バッファ４に伝達される。そのため、集積回
路１の故障を検出することができない。

仮に、このような故障を有する集積回路１が、入出力
端子２を介して他の集積回路と接続されたならば、出力
バッファ３の出力信号と、該入出力端子２を介して外部
から入力される信号とが衝突するため、正常な信号が入
力バッファ４に伝達されないことになる。

本発明は、前記従来技術が持っていた問題点として、
出力バッファ３の出力イネーブルと出力ディスエーブル
の状態設定故障を機能試験時に的確に検出できないとい
う点について解決した集積回路を提供するものである。

（問題点を解決するための手段）本発明は、前記問題点を解決するために、集積回路に
おいて、入出力端子と、出力バッファと、入力バッファ
と、検出回路とを備えている。ここで、出力バッファ
は、データ入力ノードと、前記入出力端子に接続された
データ出力ノードと、制御信号入力ノードとを有し、第
１の状態においては該データ入力ノードに与えられたデ
ータに対応するデータを該データ出力ノードへ出力し、
第２の状態においては該データ入力ノードに与えられた
データに対応するデータを該データ出力ノードへ出力す
ることを禁止し、該制御信号入力ノードに与えられた制
御信号に基づき、該第１及び第２の状態が制御される回
路である。

入力バッファは、前記入出力端子に接続された入力ノ
ードと、出力ノードとを有し、該入力ノードに与えられ
たデータに対応するデータを該出力ノードへ出力する回
路である。また、検出回路は、前記出力バッファのデー
タ入力ノードと前記出力バッファのデータ出力ノードと
に接続された回路であって、前記入出力端子に対して外
部から試験信号が与えられる機能試験時に、該出力バッ
ファのデータ入力ノードに現われたデータと、該出力バ
ッファのデータ出力ノードに現われたデータとを比較
し、該データ出力ノードに現われたデータが、該データ
入力ノードに現われたデータに対応するデータか否かを
検出する回路である。

（作用）本発明によれば、以上のように集積回路を構成したの
で、出力バッファの制御信号入力ノードに与えられる制
御信号により、該出力バッファが第１の状態になると、
該出力バッファのデータ入力ノードに入力されたデータ
に対応するデータが、該出力バッファのデータ出力ノー
ドへ出力される。この出力データは、入出力端子を介し
て入力バッファの入力ノードへ送られ、該出力データに
対応するデータが、該入力バッファの出力ノードへ出力
される。また、制御信号によって出力バッファが第２の
状態になると、該出力バッファの出力が禁止される。

検出回路では、入出力端子に対して外部から試験信号
が与えられる機能試験時に、出力バッファのデータ入力
ノードに現われたデータと、該出力バッファのデータ出
力ノードに現われたデータとを比較して、集積回路の機
能故障の検出を行う。つまり、出力バッファが実際に行
った出力動作を検出回路で調べ、集積回路の機能故障を
検出する。これにより、集積回路の機能故障によって不
測に出力バッファがイネーブル状態になるような集積回
路の不良の的確な検出が行える。従って、前記問題点を
除去できるのである。

（実施例）第１の実施例第１図は、本発明の第１の実施例を示すもので、入出
力回路を有する集積回路の回路図である。なお、従来の
第２図中の要素と共通の要素には共通の符号が付されて
いる。

この入出力回路を有する集積回路1Aが従来の集積回路
１と異なる点は、トライステート型出力バッファ３に、
出力状態の検出回路20を接続したことである。この検出
回路20は、２入力１出力の排他的論理和ゲート（以下、
XORという）21と、２入力１出力のアンドゲート（以
下、ANDという）22とを、備えている。XOR21は、その一
方の入力ノードが出力バッファ３のデータ入力ノード3a
側に接続され、その他方の入力ノードが該出力バッファ
３のデータ出力ノード3c側に接続されている。AND22
は、その一方の入力ノードがXOR21の出力ノード側に接
続され、その他方の入力ノードが該出力バッファ３の制
御信号入力ノード3b側に接続され、さらにその出力ノー
ドが外部端子23に接続されている。

なお、入出力端子２に接続された出力バッファ３及び
入力バッファ４は、入力信号をそのまま出力するバッフ
ァゲートとしての機能を持っている。

以上のような入出力回路を有する集積回路1Aの機能試
験時の動作（１）〜（４）について説明する。なお、入
出力端子２に接続される試験機10は、正常な機能試験を
実行するものと仮定する。

（１）出力バッファ３が出力イネーブル状態の場合正常な集積回路1Aにおいて、制御信号入力ノード3bに
“1"の制御信号が入力され、出力バッファ３が出力イネ
ーブル状態にある場合を考える。

試験機10は、予め格納された試験用プログラムに従っ
てコンパレータ側に切換えられているため、出力バッフ
ァ３の出力信号を入力してその出力信号の良、否を検出
する。出力バッファ３は、単なるバッファゲートとして
働き、そのデータ入力ノード3aとデータ出力ノード3bの
信号が同一論理となるため、XOR21の出力信号が“0"と
なる。制御信号入力ノード3b側が“1"、XOR21の出力信
号が“0"のため、AND22の出力信号は“0"となり、外部
端子23には“0"の検出信号が出力される。

（２）出力バッファ３が出力ディスエーブル状態の場合正常な集積回路1Aにおいて、制御信号入力ノード3bに
“0"の制御信号が入力され、出力バッファ３が出力ディ
スエーブル状態にある場合を考える。

出力バッファ３のデータ出力ノード3cがハイインピー
ダンスになり、試験機10がドライバ側に切換えられてい
るため、該試験機10から供給される試験用信号（試験信
号）は、入力バッファ４側へ与えられる。制御信号入力
ノード3bの信号が“0"のため、XOR21の論理にかかわら
ず、AND22の出力信号が“0"となり、外部端子23から
“0"の検出信号が出力される。

前記（１），（２）の各場合において、外部端子23に
は共に“0"の検出信号が出力されるため、集積回路1Aが
正常であることを判別できる。

（３）機能故障による出力イネーブル状態の場合集積回路1Aの機能故障により、制御信号入力ノード3b
に本来“0"の制御信号が与えられるにもかかわらず、
“1"の制御信号が与えられ、出力バッファ３が出力イネ
ーブル状態になってしまった場合を考える。

試験機10は、正常に動作しているため、ドライバ側に
切換えられている。試験機10から供給される“1",“0"
の試験用信号を入出力端子２へ与え、集積回路1Aの機能
試験を行う場合、出力バッファ３の出力信号と試験用信
号とが異なるときが発生する。このとき、試験機10の電
気的駆動能力が出力バッファ３の電気的駆動能力に比べ
て大きいため、該出力バッファ３のデータ入力ノード3a
側の信号とデータ出力ノード3c側の信号とが異なり、こ
れによってXOR21の出力信号が“1"となる。制御信号入
力ノード3b側の制御信号が“1"のため、AND22の出力信
号は“1"となり、外部端子23から“1"の検出信号が出力
され、これによって集積回路1Aの機能故障を判別でき
る。

（４）機能故障による出力ディスエーブル状態の場合機能故障のうち、前記（３）とは逆に、制御信号入力
ノード3bに本来“1"の制御信号が与えられるにもかかわ
らず、“0"の制御信号が与えられ、出力バッファ３が出
力ディスエーブル状態になってしまった場合を考える。

試験機10は、正常に動作しているため、コンパレータ
側に切換えられている。このとき、制御信号入力ノード
3b側の制御信号は“0"となっているため、AND22によっ
て外部端子23から“0"の検出信号が出力され、正常と判
断される。しかし、出力バッファ３及び試験機10が共に
信号を出力しないため、入力バッファ４以降の論理に矛
盾が起き、集積回路1Aの機能不良を検出することができ
る。

以上のように、この第１の実施例によれば、検出回路
20により、出力バッファ３のデータ入力ノード3a、制御
信号入力ノード3b、及びデータ出力ノード3c側の各信号
を論理処理して外部端子23へ出力しているので、集積回
路1Aの機能故障により、該出力バッファ３が出力イネー
ブル状態になるような該集積回路1Aの不良を的確に検出
できる。

なお、上記第１の実施例では、１組の入出力バッファ
3,4について説明したが、複数の入出力バッファ3,4毎に
検出回路20を設け、それらの出力信号のワイアードオア
（wired OR）論理をとるならば、機能故障を判別するた
めの外部端子23は１個でよく、端子数の増加を回避でき
る。

第２の実施例第３図は、本発明の第２の実施例を示すもので、入出
力回路を有する集積回路の回路図である。

この第２の実施例の集積回路1Bが第１の実施例の集積
回路1Aと異なる点は、トライステート型出力バッファ３
の制御信号入力ノード3bが直接、外部端子23に接続さ
れ、この外部端子23の外側に、他の検出回路30を接続し
たことである。検出回路30は、外部端子23の出力信号を
基準信号と比較してその比較値から集積回路1Bの機能故
障を検出するように構成され、第３図のように別個に設
けられるか、あるいは試験機10内に組込まれる。

この第２の実施例では、機能試験におけるドライバと
コンパレータの切換えサイクル毎に、外部端子23に出力
されるべき出力期待値と実際に出力される信号とを検出
回路30で比較し、その比較結果から機能故障を検出する
ものである。そのため、第１の実施例と同様の利点を有
するばかりか、入出力バッファの数が少ない集積回路に
設ければ、端子数の増加が少なくて済むという利点があ
る。

（発明の効果）以上詳細に説明したように、本発明によれば、入出力
端子に対して外部からは試験信号が与えられる機能試験
時に、出力バッファのデータ入力ノードに現われたデー
タと、該出力バッファのデータ出力ノードに現われたデ
ータとを比較し、該データ出力ノードに現われたデータ
が、該データ入力ノードに現われたデータに対応するデ
ータか否かを検出する検出回路を設けたので、該検出回
路により、出力バッファが実際に行った出力動作が調べ
られて集積回路の機能故障の検出が行われる。そのた
め、集積回路の機能故障によって不測に出力バッファが
イネーブル状態になるような集積回路の不良を的確に検
出できる。しかも、本発明で追加される端子数は、１個
あるいは少数個で足りるので、入出力共用バッファを有
する一般の集積回路に広く適用可能である。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す集積回路の回路
図、第２図は従来の集積回路の回路図、第３図は本発明
の第２の実施例を示す集積回路の回路図である。 1,1A,1B……集積回路、２……入出力端子、３……トラ
イステート型出力バッファ、3a……データ入力ノード、
3b……制御信号入力ノード、3c……データ出力ノード、
４……入力バッファ、10……試験機、20,30……検出回
路、23……外部端子。

Claims

(57)【特許請求の範囲】

【請求項１】入出力端子と、データ入力ノード、前記入出力端子に接続されたデータ
出力ノード、及び制御信号入力ノードを有し、第１の状
態においては該データ入力ノードに与えられたデータに
対応するデータを該データ出力ノードへ出力し、第２の
状態においては該データ入力ノードに与えられたデータ
に対応するデータを該データ出力ノードへ出力すること
を禁止する出力バッファであって、該制御信号入力ノー
ドに与えられた制御信号に基づき該第１及び第２の状態
が制御される出力バッファと、前記入出力端子に接続された入力ノード、及び出力ノー
ドを有し、該入力ノードに与えられたデータに対応する
データを該出力ノードへ出力する入力バッファと、前記出力バッファのデータ入力ノードと前記出力バッフ
ァのデータ出力ノードとに接続された検出回路であっ
て、前記入出力端子に対して外部から試験信号が与えら
れる機能試験時に、該出力バッファのデータ入力ノード
に現われたデータと、該出力バッファのデータ出力ノー
ドに現われたデータとを比較し、該データ出力ノードに
現われたデータが、該データ入力ノードに現われたデー
タに対応するデータか否かを検出する検出回路とを、備えたことを特徴とする集積回路。