JPS5827247A - 論理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は論理装置に関し、特にレジスタ間のデータ等の
転送における制御信号の誤動作全検出することができる
同期式論理装置に関する。

従来の同期式論理回路は第１図にその一例を示すように
、論理＋１１１１またはＯ“を入力して保持する第１の
レジスタ１と、この第１のレジスタ１の出力を受けて演
算する論理回路３と、この論理回路３の出力結果を保持
する第２のレジスタ２と、第１のレジスタ１及び第２の
レジスタ２のセッＩｆ制御する制御回路４とで構成され
る。

第２図は第１図に示す論理装置の各部における信号の波
形図である。

第２図を用いて第１図に示す論理装置の動作について説
明する。

第２図はクロック信号１４の立ち下りに動作する事を示
し、第１のレジスタｌ、および第２のレジスタ２は制御
信号１６および１７がハイレベルの値（論理１１１１＋
）にある時のみデータを取り込みロウレベルの値（論理
″０１）では情報を保持し続けることを示す。

入力信号１１による入力情報は第１のレジスタ１に格納
される。第１のレジスタｌの出力１２は論理回路３に入
力され、その処理結果１２“は第２のレジスタ２に格納
され出力データ１３として次段に転送される。このとき
第１のレジメタ１゜第２のレジスタ２には毎クロックご
とに格納せず、第２図に示すようにトリカ゛信号１５に
より制御回路４においてレジスタ全イネーブルに制御す
る信号（ホールド解除信号）１６．１７を発生させ、必
要とするときのみデータ１１　、１２’　　を喉シ込与
、それ以外の時にはそのデータを第１のレジスタ１およ
び第２のレジスタ２に保持し続ける様に制御する方法が
しばしば使用される。これは万一故障した場合、レジス
タ内に情報が残りているため解析が容易である事の理由
で、あるいはＭＯＳ−ＩＣを用いた記憶素子などに書込
むデータの様にクロック周期よｐ長時間データを必要と
する場合などに用いられるが、もしも制御信号１６ある
いは制御信号１７が故障により出力されなかったならば
第１のレジスタ１あるいは第２のレジスタ２には前回に
保持された情報が出力され次段に送られる。この場合パ
リティ等の符号によるエラー検出ではエラーを検出する
事ができず故障が起こった事がわからないまま誤って処
理されてしまう欠点がある。

本発明の目的は、各段のレジスタ制御信号により反転す
るＪ−にフリップフロップを持つことにより、制御信号
の人力状態を検出し誤動作を防ぐ論理装置を提供するこ
とにある。

本発明の論理装置は、論理１°ｌ″または“０”の情報
を保持する第１のレジスタと、前記第１のレジスタの出
力を演算する論理回路と、前記論理回路の出力信号を人
力信号として、その信号情報酸る論理装置において、前
記第１のレジスタ制御信号により出力情報が反転する第
１のＪ−にフリップフロップと、前記第２のレジスタ制
御信号により出力情報が反転する第２のＪ−にフリップ
フロップと、前記第１及び第２のプリップフロップが正
しく反転しているかどうかを判定する比較回路と全備え
て構成される。

次に、本発明の実施例について図面を用いて説明する。

第３図は本発明の一実施例のブロック図である。

この実施例の論理装置は入力信号１１を保持する第１の
レジスタ１と、第１のレジスタｌの出カケ演算する論理
回路３と、論理回路３の演算結果ヶ保持スるレジスタ２
と、第１のレジスタ１と第２のレジスタ２の保持と制御
する制御回路４と、第・１−のレジスタ１の保持を制御
する信号１６全入力とする第１のＪ−にフリップフロッ
プ５と、第２のレジスタ２の保持を制御する信号１７を
入力とする第２のＪ−にフリップフロップ６と、第１及
び第２のＪ−にフリップフロップの出力を比較する比較
回路７で構成される。

第１図と第３図と？比較すれば明らかなように本発明の
論理装置は従来の論Ｆ！Ｊ、装置に２つのＪ−にフリッ
プフロップと比較回路とを付加し、５− 各レジスタの制御信号１６および１７が正しく出力され
ている事ケチェソクする機能をもたせたことに従来と差
異がある。

第４図は第３図に示す一実施例の各部における信号の波
形図である。

第４図音用いて第３図に示す一実施例の動作について説
明する。

入カデータ１１はトリガ信号１５により制御回路４で発
生した制御信号１６により第１のレジスタ１に保持され
る。その保持された第１のレジスタｌの出力１２は論理
回路３で処理され信号１２’として次段のレジスタ２Ｖ
ｃ、入力される。ここで制御回路４で発生した制御信号
１７が入力され、第２のレジスタ２に情報１２’がセッ
トされ、出力信号１３として次段に送る。ここで、第１
のＪ−にフリップフロップ５のＪ端子とに端子とには第
１のレジスタ１のセラトラ制御する制御信号１６が入力
される。したがって第１のレジスタ１のセットが行われ
るときには、Ｊ端子とに端子とが共に論理１１″となり
出力信号１８は反転するが、七６− れ以外のときには出力１８の値が変化しない。よって、
出力信号１８は制御信号１６が出力されるたびに、すな
わち第１のレジスタ１にセットが行Ｊ端子とに端子とに
接続され第２のレジスタ２がセットされるたびに出力信
号１９は反転する。出力信号１８と１９とは比較回路７
で排他的論理和がとられ信号２Ｏｆ６：出力する。ここ
で初期設定で２つのＪ−にフリップフロップ５と６との
出力信号１８および１９を同じ値に揃えておく。そこで
制御信号１６および１７がｊ圓に出力された後は出力信
号１８と１９の値は共に反転をし同じ値となる。したが
って、制御信号１７が出力された後は比較回路７の出力
２０は常に論理“０″となる。

今、制御信号１６がなんらかの原因により故障して出力
されなかったならば、第１のＪ−にフリップフロップ５
の出力１８は反転されず、−力制御信号１７により第２
のＪ−にフリップフロップ６の出力１９が反転するので
、その後の比較回路７の出力信号２０は論理＋１１１１
となり故障が発生した事がある。また、制御信号１７が
故障で出力されなかった場合には第１のＪ−にフリップ
フロップ５の出力信号１８は反転するが、第２のＪ　−
にフリップフロップ６の出力信号１９が反転しないため
に、その後の比較回路７の出力信号２０はやはジ論哩″
１″となり故障が発生したことがわかる。

また、制御信号１６が故障したのか、制御信号１７が故
障したのかを区別するのは制御信号１６と１７とが出力
される間の時間に出力信号２０の（ｉｉＩヲ見る事で可
能である。この様にして、各段の制御信号が正常に出力
されデータ情報が正しく転送されているか否かを検出す
ることができる。

本発明には以上説明したように、前段のレジス°り制御
信号に制御されたＪ−にフリップフロップと次段のレジ
スタ制御信号に制御されたＪ−にフリップフロップと、
それらの出力を比較する比較回路を付加して構成するこ
とによシ情報の転送が正常に行なわれているか否かをチ
ェックできる効果がある。

【図面の簡単な説明】

第１図は従来の論理回路の一例のブロック図、第２図は
第１図に示す論理回路の各部における信号の波形図、第
３図は本発明の一実施例のブロック図でちゃ、第４図は
第３図に示す一実施例の各部における信号の波形図であ
る。 １・・−・・第１のレジスタ、２・・・・・−第２のレ
ジスタ、３・・・・・・論理回路、４・・・・−・制御
装置、５・・・・・・第１のＪ−にフリップフロップ、
６・・・・・・第２のＪ−にフリップフロップ、７・・
・・・・比較回路、１１・−・・−・入力データ、１２
．１２’、１３・・・・・・出力データ、１４・・・・
・・クロック信号、１５・・・・・・トリガ信号、１６
゜１７・・・・・・制御信号、１８，１９．２０・・・
・・・出力信号。 ９− ） 芥　１　慟 黛２図

Claims (1)

【特許請求の範囲】
1. 論理１１１１またはｌ１ＯＬの情報を保持する第１のレ
   ジスタと、前記第１のレジスタの出力を演算する論理回
   路と、前記論理回路の出力信号を入力信号として、その
   信号情報保持する第２のレジスて、前記第１のレジスタ
   の制御信号によシ出力情報が反転する第１のＪ−にフリ
   ップフロップト前記第２のレジスタの制御信号により出
   力情報が反いるかどうかを判定する比較回路とを備えた
   ことを特徴とする論理装置。