JPS6362765B2 - - Google Patents

Info

Publication number
JPS6362765B2
JPS6362765B2 JP58191927A JP19192783A JPS6362765B2 JP S6362765 B2 JPS6362765 B2 JP S6362765B2 JP 58191927 A JP58191927 A JP 58191927A JP 19192783 A JP19192783 A JP 19192783A JP S6362765 B2 JPS6362765 B2 JP S6362765B2
Authority
JP
Japan
Prior art keywords
signal
switch
address
switches
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58191927A
Other languages
English (en)
Other versions
JPS6083132A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58191927A priority Critical patent/JPS6083132A/ja
Priority to US06/660,127 priority patent/US4661957A/en
Priority to DE3437510A priority patent/DE3437510A1/de
Publication of JPS6083132A publication Critical patent/JPS6083132A/ja
Publication of JPS6362765B2 publication Critical patent/JPS6362765B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/003Phantom keys detection and prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Position Input By Displaying (AREA)
  • Electronic Switches (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、CRT表示装置や液晶表示器等の表
示面にタツチスイツチをマトリツクス状に配列し
たタツチスイツチ付表示装置に関する。
〔発明の技術的背景とその問題点〕
例えばCRT表示装置のCRT表示画面や液晶表
示器の表示面の前面に設けられた、いわゆるタツ
チパネルは、複数のタツチスイツチがm対nのマ
トリツクス状に配列され、このスイツチ群に所定
のドライブ信号を入力して得られる出力信号すな
わちセンサ信号に基づいて演算処理部により押さ
れたスイツチを検出し、この検出されたスイツチ
によつて所定の処理を行なうようにしたものであ
る。このようなマトリクス状のスイツチ群では、
適用した装置やその動作に応じて2つ以上のスイ
ツチを同時押すことを禁止する場合と、あるスイ
ツチと関連をもつて他の複数のスイツチを押す場
合とがある。例えば、タツチパネルを利用したプ
ロセス計装用オペレータズキーボードによりプロ
セス制御を行なう場合、テンキー入力やアルフア
ベツト入力などでは、同時に複数のスイツチを押
すことを禁止しても問題は生じない。しかしリモ
ートオペレーシヨン用のスイツチを操作してプロ
セス制御を行なう場合には、例えば各制御ループ
における設定値を数ループ同時に操作するとか、
弁開度出力(操作信号)を同時に出力し続けるよ
うなことが必要となつて、複数のスイツチを同時
に押すことがある。このように複数のスイツチを
同時に押す場合に、その押されたスイツチを正確
に読み取るためにスイツチ群の各スイツチにまわ
り込み防止用ダイオードを接続している。
第1図はまわり込み防止用ダイオードを設けた
マトリクス状スイツチ群の構成図である。第1図
に示すようにこのスイツチ群は、スイツチS1〜
S9にそれぞれまわり込み防止用ダイオード(以
下ダイオードと略す)d1〜d9を接続しこれら
スイツチS1〜S9、ダイオードd1〜d9を3
対3のマトリクス状に接続して構成されている。
そして、このスイツチ群には、第2図に示すよう
なドライブ信号D1,D2,D3が入力され、例
えばスイツチS1,S4およびS5がNとなつ
ていれば第2図に示すようなセンサ信号S1,S
2,S3が得られる。そこで、演算処理部(不図
示)はこれらセンサ信号S1,S2,S3に基づ
いて押されたスイツチS1,S4,S5を読み取
ることになる。
ここで、第1図に示すダイオードd1〜d9を
接続しなかつた場合について考えてみると、例え
ばスイツチS1,S2,S4がNとなつたとき
ドライブ信号Dは、スイツチS4からスイツチS
1およびスイツチS2を通つてセンサ信号S2に
加わつてしまういわゆる信号のまわり込みが発生
してしまう。これにより押されたスイツチS1,
S2,S4の正確な検出が出来なくなつてしま
う。
ところで、一般にタツチパネルでは、ダイオー
ドd1〜d9をスイツチS1〜S9に近接させて
接続することが困難であるため、まわり込みを発
生させないために同時に2つ以上のスイツチS1
〜S9を押すことを禁止せざるを得なかつた。し
かし、どうしてもダイオードd1〜d9が必要な
場合は、全てのスイツチS1〜S9をタツチパネ
ル内部でマトリクス状に配線せずに別々にコネク
タを通して取出し、タツチパネルの外部でダイオ
ードに接続してマトリクス状に配線しなければな
らない。このため、コネクタのピン数が多くな
り、さらにダイオードなどを接続するために回路
が複雑となつてしまう。
〔発明の目的〕
本発明は上記実情に基づいてなされたもので、
まわり込み防止用ダイオードを用いずに同時に2
つ以上のスイツチが押されてもそのスイツチSの
組合わせを正確に読み取ることができ、かつ、ま
わり込みの発生時にそれを正確に検出し得るタツ
チスイツチ付表示装置を提供することを目的とす
る。
〔発明の概要〕
本発明は、表示面にm本の入力ラインとn本の
出力ラインをマトリクス状に交差させ、この交差
する位置にそれぞれタツチスイツチを設けたタツ
チスイツチ付表示装置において、前記m本の入力
ラインに接続されたドライバ部に入力ラインごと
に送出アドレスを特定して順次ドライブ信号を送
出し、かつ、前記n本の出力ラインに接続された
バツフア部に出力ラインごとに読込みアドレスを
設定してこれらの出力ラインから前記タツチスイ
ツチのオン・オフに伴うセンサ信号を読取るとと
もに、このとき前記ドライバ部の特定の入力ライ
ンに対応する送出アドレスと前記センサ信号にお
けるタツチスイツチのオン出力ラインに対応する
読込みアドレスとで検出コードを作成し、この検
出コードからオン状態のタツチスイツチを判断す
る。また、前記複数の入力ラインからドライブ信
号を送出しそのとき読取つた複数のセンサ信号を
用いて論理条件の異なる論理演算を行い、得られ
た2つの信号の一致性の有無から信号のまわり込
みを判断するものである。
〔発明の実施例〕
以上、本発明の一実施例について第3図および
第4図を参照して説明する。第3図は本発明に係
るタツチスイツチ付表示装置の構成図である。第
3図においてマトリクス状スイツチ群(以下、ス
イツチ群と略す)SWは、9ケのスイツチSW11
SW12…SW21,SW22,…SW31,…SW33から構成
されている。なお、このスイツチ群SWは、n×
mケから構成してもよい。
1は、マイクロプロセツサであつて、このマイ
クロプロセツサは、第4図に示す読取りフローチ
ヤートに基づいて指令を発するもので、その内部
は、読取りプログラムを格納したプログラム用メ
モリおよびデータを格納するデータ用メモリが設
けられている。
2はドライバ部であつて、このドライバ部2は
マイクロプロセツサ1からバスBを通つてくる指
令に基づいてスイツチ群SWへのラインLa1,
La2,La3に順次ドライバ信号を送出するもの
で、ラツチ回路、デコーダおよびドライバ回路か
ら構成されている。なお、このドライバ部2は、
デコーダの出力を直接ラインLa1,La2,La3
に送出するように構成してもよい。
3はバツフアゲート部であつて、このバツフア
ゲート部3は、スイツチ群SWからのセンサ信号
すなわちラインLb1,Lb2,Lb3を通つてくる
信号を取込み、マイクロプロセツサ1からの指令
に基づいて取込んだ信号を読取るためのものであ
る。
次に上記の如く構成された装置の動作について
説明する。先ず、マイクロプロセツサ2において
は、ラインLa1,La2,La3を指定してドライ
ブ信号をスイツチ群SWに送出するが、このとき
各ラインLa1,La2,La3の送出アドレスma、
例えばラインLa1指定時に「01」、ラインLa2指
定時に「10」、ラインLa3指定時に「11」を格納
するデータ用メモリのアドレスlをl0とする。ま
た、ラインLb1,Lb2,Lb3から取り込むセン
サ信号aを格納するデータメモリのアドレスnを
n0とする。ところで、ドライバ部2からのドライ
バ信号はラインLa1,La2,La3へ順次送出さ
れるが、例えば最初にラインLa1に送出したと
すれば、これを示すためにm=1をデータ用メモ
リに格納すると共にこのmに応じた前記ma値を
データ用メモリのl0番地に格納する。
そうして、ドライバ部2は、マイクロプロセツ
サ1からの指定により送出アドレス「01」のライ
ンLa1に「1」レベルのドライバ信号を送出す
る。これにより、バツフアゲート部3には「100」
なるセンサ信号すなわちラインLb1が「1」、ラ
インLb2が「0」、ラインLb3が「0」なるセン
サ信号が入力される。ここで、マイクロプロセツ
サ1はセンサ信号が零か否かを判断する。当然の
ことながらセンサ信号は「100」なのでNOと判
断する。スイツチSW11,SW12,SW13全部が
OFFのとき、センサ信号は「000」であるので、
m=m+1のステツプに移行する。さらに、マイ
クロプロセツサ1は、ラインLb1,Lb2,Lb3
のうち何れか1ビツトだけが「1」となつている
か否かを判断する。この場合、センサ信号は
「100」なのでYESと判断する。
そこで、マイクロプロセツサ1は、ドライブ信
号を出力したラインLa1の送出アドレス「01」
とセンサ信号「100」のうち「1」を取り込んだ
ラインLb1の取込みアドレス「11」とにより検
出コードを作成する。つまり、検出コードは、送
出アドレス「01」および取込みアドレス「11」に
より「0111」と作成される。そうして、マイクロ
プロセツサ1はこの作成された検出コード
「0111」と各スイツチSW11…,SW33に予め設定
したコードとを比較することにより、スイツチ
SW13がONになつていることを検出する。
次にマイクロプロセツサ1は、前記m=1に1
を加えて、ドライバ部2からアドレス「10」のラ
インLa2に「1」のドライブ信号を送出させる。
このとき、スイツチSW21,SW22,SW23はFF
となつているのでバツフアゲート3には、「000」
なるセンサ信号が取込まれる。このように「000」
であればマイクロプロセツサ1は前記mを3と
し、ドライバ部2からラインLa3に「1」のド
ライブ信号を送出させる。このときスイツチ
SW31,SW32,SW33はFFとなつているのでバ
ツフアゲート3には、「000」なるセンサ信号が取
込まれる。このようにしてラインLa1,La2,
La3にドライブ信号が順次送出されて、そのセ
ンサ信号が読取られる。そして、m=4すなわち
ラインLa1,La2,La3にドライブ信号が送出
されると再びドライブ信号を出力するラインLa
1,La2,La3の送出アドレスを格納するデー
タ用メモリのアドレスをl0にする。
ここで、複数のスイツチSWがNとなつた場
合について簡単に説明する。まずスイツチSW13
SW23がNとなつた場合である。送出アドレス
「01」のラインLa1に「1」のドライブ信号が送
出されると、バツフアゲート3には、「100」なる
センサ信号が取込まれる。次に送出アドレス
「10」のラインLa2に「1」のドライブ信号が送
出されるとバツフアゲート3には、「100」なるセ
ンサ信号が取込まれる。このようにバツフアゲー
ト3に取込まれたセンサ信号は、1ビツトだけが
「1」となつているので、ドライブ信号を送出し
たラインLa1,La2の送出アドレス「01」、「10」
とセンサ信号「1」が取込まれたラインLb1の
取込みアドレス「11」とから検出コードが作成さ
れる。つまり、検出コード「0111」、「1011」が作
成されて、スイツチSW13,SW23がNとなつて
いることが検出される。
また、スイツチSW13,SW23,SW33がNと
なつている場合、送出アドレス「01」のライン
La1に「1」のドライブ信号を送出するとバツ
フアゲート3には、取込みアドレス「11」のライ
ンLb1に「1」のセンサ信号が取込まれた信号
すなわち「100」のセンサ信号が取込まれ、これ
らアドレス「01」「11」により検出コード「0111」
が作成される。このコード「0111」によりスイツ
チSW13がNとなつていることが検出される。
また、送出アドレス「10」のラインLa2に「1」
のドライブ信号が送出されると、バツフアゲート
3には「100」のセンサ信号が取込まれる。この
ときのアドレス「10」、「11」により検出コード
「1011」が作成され、スイツチSW23がNとなつ
ていることを検出する。さらに送出アドレス
「11」のラインLa3に「1」のドライブ信号が送
出されるとバツフアゲート3には「100」なるセ
ンサ信号が送出されるとバツフアゲート3には
「100」なるセンサ信号が取込まれて上記と同様に
検出コード「1111」が作成されてスイツチSW33
がNとなつていることを検出する。
さらにスイツチSW13,SW22がNとなつた場
合も上記の動作と同様に検出コードが作成され
る。この場合、送出アドレス「01」のラインLa
1に「1」のドライブ信号を送出したとき「100」
なるセンサ信号が取込まれ、送出アドレス「10」
のラインLa2に「1」のドライブ信号を送出し
たとき「010」なるセンサ信号が取込まれる。よ
つて検出コードは「0111」および「1010」となり
スイツチSW13,SW22がNとなつていることを
検出する。
次にスイツチSW12,SW13がNとなつた場
合、送出アドレス「01」から「1」のドライブ信
号を送出するとバツフアゲート3には「110」な
るセンサ信号が取込まれる。するとマイクロプロ
セツサ1により取込んだセンサ信号a「110」をデ
ータ用メモリのn0番地に格納し、さらに送出アド
レスma「01」をデータ用メモリのl0番地に格納す
る。そうして、マイクロプロセツサ1は、データ
用メモリに格納する番地を、n=n0+1、l=l0
+1と更新させた後、次の送出アドレスを指定す
るためにmをm+1とし、かつ、m=4か否かを
判断し、m=4でないときには送出アドレス
「10」のラインLa2から「1」のドライブ信号を
送出させる。するとバツフアゲート3には「000」
のセンサ信号が取込まれ、さらに送出アドレス
「11」のラインLa3から「1」のドライブ信号が
送出されたときもバツフアゲート3には「000」
のセンサ信号が取込まれる。すると格納されたデ
ータは番地l0、n0に格納されただけであるので、
これらl0、n0番地のデータから検出コードが作成
される。すなわち、送出アドレス「01」および
「1」のセンサ信号が取込まれた取込みアドレス
「11」、「10」により検出コード「0111」「0110」が
作成されて、スイツチSW12,SW13がNとなつ
ていることを検出する。
また、同時にスイツチSW11,SW12,SW13
ONとなつた場合、l0は「01」となりn0は「111」
となるので、検出コードは「0101」、「0110」、
「0111」となりスイツチSW11,SW12,SW13が検
出される。
スイツチSW13,SW12,SW21がNとなつた
場合、送出アドレス「01」のラインLa1から
「1」のドライバ信号が送出されるとバツフアゲ
ート3には、「110」なるセンサ信号が取込まれ
る。これにより、データ用メモリには、l0
「01」、n0が「110」なるデータが格納される。次
に送出アドレス「10」から「1」のドライバ信号
が送出されるとバツフアゲート3には、「001」な
るセンサ信号が取込まれる。そうすると、マイク
ロプロセツサ1により送出アドレス「10」および
取込みアドレス「01」に基づいて検出コード
「1001」が作成される。送出アドレス「11」から
「1」のドライバ信号を出力したときのセンサ信
号は「000」である。そうしてマイクロプロセツ
サ1は、前記l0=01、n0=110から検出コードを
作成する。すなわち検出コードは「0111」、
「0110」となる。以上のことからSW21,SW13
SW12がNとなつていることが検出される。し
かして、以上のような処理を行つてm=4に達し
たとき、n=n0か否かを判断し、n=n0のとき、
つまり番地n0のみにセンサ信号が格納されている
場合には前述したように既に検出コードを作成し
ているので処理を終了する。しかし、n=n0でな
い場合にはn=n0+1か否かを判断し、1回だけ
センサ信号が2ビツト以上「1」の場合には検出
コードが作成可能であるので次のステツプに移行
して検出コードを作成する。
さて、スイツチSW13,SW12,SW23がNと
なつた場合について説明する。この場合以上説明
した動作と同様に送出アドレス「01」のライン
La1から「1」のドライバ信号が送出されると
そのセンサ信号は「110」となり、送出アドレス
「10」のラインLa2から「1」のドライバ信号を
送出したときもまわり込みによりそのセンサ信号
は「110」となる。すなわちl0=01のときn0=110
となり、l1=10のときn1=110となる。そこでマ
イクロプロセツサ1は、n0、n1のアンドとn0、n1
のオアを演算して求める。つまりアンドb=〔n0
+〔n1〕は「1100」となり、またオアc=〔n0〕∩
〔n1〕は「110」となる。そして、これらアンドb
とオアcとを比較する。そこでb=cならばl0
n0およびl1とn1とから検出コードを作成するが、
この場合b=「1100」、c=「110」でb≠cであ
る。したがつてマイクロプロセツサ1は、まわり
込みなどにより発生したエラーと判断して、外部
エラーランプなどを点燈させてエラー発生を報知
させる。
このように本装置においては、マイクロプロセ
ツサ1の指令によりドライバ部2から送出される
「1」のドライバ信号が通るラインLa1,La2,
La3の送出アドレスおよびバツフアゲート3に
取込まれるセンサ信号すなわち「1」となるセン
サ信号のラインLb1,Lb2,Lb3の読込みアド
レスに基づいてマイクロプロセツサ1により検出
コードを作成するとともに、前記送出アドレスご
とに送出したドライブ信号によつて得られるセン
サ信号のアンドとオアと比較して異なつた値のと
きにエラー発生と判断するようにしたので、第3
図に示すようにまわり込み防止用ダイオードを用
いずにマトリクス状のスイツチ群SWを構成する
ことができ、このスイツチ群SWにおけるスイツ
チを2ケ以上同時にNとなつてもそのスイツチ
の組合せをほとんど検出することができる。特に
横方向に設けられたスイツチ例えばSW11
SW12,SW13が同時にNとなつても確実にこれ
を検出できる。そこで、このスイツチ群SWをプ
ロセス計装用オペレータズキーボードに適用して
実際のプロセス制御に用いた場合に操作信号MV
のpen、closeを指令するスイツチは、制御を行
なうループを複数まとめてスイツチ配列したとす
ると横一列に配列する場合が多い。これにより実
際のプロセス制御にあつては、実用上問題はな
い。なお、スイツチSWの多重押といつても実際
のプロセス制御では、操作信号MVならMV、設
定信号SVならSVのみのスイツチの多重押しがほ
とんどで、同一ループにおけるMVとSVとを同
時に動作させるためにスイツチSWを押すことは
ない。
なお、本発明は上記一実施例に限定されるもの
ではない。多重押しでエラーが発生したときフラ
ツグビツトによりこれを記憶させ、これが立つて
いる間は全てのキー(スイツチSW)がFFとな
るまで一際検出しないような論理を組み込むこと
によりより確実に検出できる。
また、正常な読み出しが複数回継続したとき初
めて採用することにより確実に検出できる。
〔発明の効果〕
本発明によれば、ドライバ部からドライブ信号
をマトリクス状スイツチ群に送出して得られるセ
ンサ信号をバツフア入力部により取込み、このと
きのドライバ部における送出したラインのアドレ
スおよびバツフア入力部に取込まれたラインのア
ドレスに基づいて読み取り検出手段により検出コ
ードを作成して閉状態のスイツチを検出するとと
もに、エラーをも検出してこれを報知させるの
で、まわり込み防止用ダイオードを用いずに同時
に2つ以上のスイツチが押されても、このほとん
どのスイツチの組合せを正確に読み取ることがで
き、かつまわり込みなどによる読み取りエラーを
報知できるタツチスイツチ付表示装置を提供でき
る。
【図面の簡単な説明】
第1図は従来におけるマトリクス状スイツチ群
の構成図、第2図は第1図に示すスイツチ群の動
作を説明するための図、第3図は本発明に係るタ
ツチスイツチ付表示装置の一実施例を示す構成
図、第4図は本装置の動作を説明するフローチヤ
ートである。 1……マイクロプロセツサ、2……ドライバ
部、3……バツフアゲート、B……バス、SW…
…マトリクス状スイツチ群、SW11,SW12…,
SW21…,SW31…SW33……スイツチ。

Claims (1)

    【特許請求の範囲】
  1. 1 表示面にm本の入力ラインとn本の出力ライ
    ンをマトリクス状に交差させ、この交差する位置
    にそれぞれタツチスイツチを設けたタツチスイツ
    チ付表示装置において、前記m本の入力ラインに
    接続されたドライバ部に入力ラインごとに送出ア
    ドレスを設定して順次ドライブ信号を送出し、か
    つ、前記n本の出力ラインに接続されたバツフア
    部に出力ラインごとに読込みアドレスを設定して
    これらの出力ラインから前記タツチスイツチのオ
    ン・オフに伴うセンサ信号を読取る信号読取手段
    と、前記ドライバ部の特定の入力ラインに対応す
    る送出アドレスと前記信号読取手段で読取つたセ
    ンサ信号におけるタツチスイツチのオン出力ライ
    ンに対応する読込みアドレスとで検出コードを作
    成し、この検出コードからオン状態のタツチスイ
    ツチを判断するオンスイツチ判断手段と、前記複
    数の入力ラインからドライブ信号を送出しそれに
    伴つて前記信号読取手段によつて読取つた複数の
    センサ信号を用いて論理条件の異なる論理演算を
    行い、得られた2つの信号の一致性の有無から信
    号のまわり込みを判断する信号まわり込み判断手
    段とを備えたことを特徴とするタツチスイツチ付
    表示装置。
JP58191927A 1983-10-14 1983-10-14 タッチスイッチ付表示装置 Granted JPS6083132A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58191927A JPS6083132A (ja) 1983-10-14 1983-10-14 タッチスイッチ付表示装置
US06/660,127 US4661957A (en) 1983-10-14 1984-10-12 Input data reader apparatus for switch array
DE3437510A DE3437510A1 (de) 1983-10-14 1984-10-12 Eingabedaten-lesegeraet fuer ein schalterfeld

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58191927A JPS6083132A (ja) 1983-10-14 1983-10-14 タッチスイッチ付表示装置

Publications (2)

Publication Number Publication Date
JPS6083132A JPS6083132A (ja) 1985-05-11
JPS6362765B2 true JPS6362765B2 (ja) 1988-12-05

Family

ID=16282752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58191927A Granted JPS6083132A (ja) 1983-10-14 1983-10-14 タッチスイッチ付表示装置

Country Status (3)

Country Link
US (1) US4661957A (ja)
JP (1) JPS6083132A (ja)
DE (1) DE3437510A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160520A (ja) * 1986-01-08 1987-07-16 Brother Ind Ltd マトリツクススイツチ装置
JPS63229513A (ja) * 1987-03-19 1988-09-26 Fujitsu Ltd キ−入力装置
JPH09114583A (ja) * 1995-10-17 1997-05-02 Sanatsupu Kk フットポインティング装置
FR2748138B1 (fr) * 1996-04-26 1998-07-10 Thomson Csf Procede de codage pour processeur de traitement de signal, et processeur pour la mise en oeuvre d'un tel procede
KR100209603B1 (ko) * 1996-12-23 1999-07-15 구자홍 위치검출 액정 디스플레이장치
KR100971289B1 (ko) * 2008-03-04 2010-07-20 주식회사 팬택 키 입력의 오감지 방지를 위한 키 입력 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5020415A (ja) * 1973-06-27 1975-03-04
JPS5253629A (en) * 1975-10-24 1977-04-30 Tektronix Inc Keyboard device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623016A (en) * 1969-09-29 1971-11-23 Ibm Electronic keyboard
US3644888A (en) * 1970-04-13 1972-02-22 Digitronics Corp Error-detecting apparatus for a keystroke-operated business machin
US3792466A (en) * 1972-05-31 1974-02-12 Mos Technology Inc Keyboard entry system with n-key rollover and n-key lockout protection
JPS6032205B2 (ja) * 1977-11-11 1985-07-26 カシオ計算機株式会社 キー二重打検出方式
JPS5477534A (en) * 1977-12-02 1979-06-21 Matsushita Electric Ind Co Ltd Digital input circuit
US4270022A (en) * 1978-06-22 1981-05-26 Loh Shiu C Ideographic character selection
US4413314A (en) * 1980-06-16 1983-11-01 Forney Engineering Company Industrial process control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5020415A (ja) * 1973-06-27 1975-03-04
JPS5253629A (en) * 1975-10-24 1977-04-30 Tektronix Inc Keyboard device

Also Published As

Publication number Publication date
US4661957A (en) 1987-04-28
DE3437510A1 (de) 1985-04-25
DE3437510C2 (ja) 1988-03-31
JPS6083132A (ja) 1985-05-11

Similar Documents

Publication Publication Date Title
CA1124873A (en) Sequence control system
KR900007405B1 (ko) 키보드 제어장치
JPH05290584A (ja) 半導体記憶装置
JPH02184120A (ja) キーボード装置
US4145734A (en) Method and apparatus for implementing the test of computer functional units
JPS60122407A (ja) プログラマブル・コントロ−ラ
JPS6362765B2 (ja)
US3992696A (en) Self-checking read and write circuit
US4742452A (en) Computer system including address driven program interrupt system
US5007056A (en) Processing circuit having an error detecting and correcting circuit therein
JP2531615B2 (ja) 集積回路
JPH0611533A (ja) 複数の電子回路接続のフェールセーフ回路
JPH03266154A (ja) 情報処理装置
JPS5878233A (ja) マイクロプログラム制御装置
JPS5875203A (ja) 二重化シ−ケンス制御装置
JP2947320B2 (ja) 信号入力装置および信号通信装置
KR0170867B1 (ko) 제어기의 조작 패널에서의 키이입력 확인 디스플레이 시스템
JP2760027B2 (ja) I/o装置
JPH053628B2 (ja)
KR950012358B1 (ko) 타 컴퓨터의 제어장치
JPH0251292B2 (ja)
JPH0573352A (ja) 情報処理装置
JPH0764611A (ja) プログラマブルコントローラのプログラミング/デバッグ機器
JPH02150926A (ja) パリティ作成装置
JPS5899827A (ja) キ−ボ−ド装置のシフト制御方式