JP2017063182A - 広禁止帯幅半導体装置 - Google Patents

広禁止帯幅半導体装置 Download PDF

Info

Publication number
JP2017063182A
JP2017063182A JP2016154508A JP2016154508A JP2017063182A JP 2017063182 A JP2017063182 A JP 2017063182A JP 2016154508 A JP2016154508 A JP 2016154508A JP 2016154508 A JP2016154508 A JP 2016154508A JP 2017063182 A JP2017063182 A JP 2017063182A
Authority
JP
Japan
Prior art keywords
electrode
area
semiconductor device
semiconductor
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016154508A
Other languages
English (en)
Other versions
JP6449821B2 (ja
Inventor
ダニエル キュック，
Kueck Daniel
ダニエル キュック，
トーマス アイヒンガー，
Aichinger Thomas
トーマス アイヒンガー，
フランツ ヒアラー，
Hirler Franz
フランツ ヒアラー，
アントン マウダー，
Mauder Anton
アントン マウダー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2017063182A publication Critical patent/JP2017063182A/ja
Application granted granted Critical
Publication of JP6449821B2 publication Critical patent/JP6449821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】広禁止帯幅半導体装置を提供する。【解決手段】半導体装置１において、第１の負荷端子１１、第２の負荷端子１２、制御端子１３、ドリフト区域を有する半導体ボディ１０とを含み、半導体ボディはシリコンの禁止帯幅より大きい禁止帯幅を有する半導体材料により形成される。半導体ボディ内にはソース区域１０２と、ドリフト区域１０１からソース区域を絶縁する隣接区域と、垂直方向（Ｚ）に沿って延びるトレンチ１４と、制御端子へ電気的に接続される第１の電極１３１と、隣接区域に接触し、半導体ボディから第１の電極を絶縁する絶縁体１４１とを含む。絶縁体は、トレンチの底部領域１４−１において垂直方向（Ｚ）に沿った第１の厚さと、トレンチの頂部領域において第１の横方向（Ｘ）に沿った第２の厚さとを呈示し、第１の厚さは第２の厚さより少なくとも１．５倍大きい。【選択図】図１Ａ

Description

本明細書は、広禁止帯幅半導体装置の実施形態および広禁止帯幅半導体装置を動作させる方法の実施形態に言及する。特に、本明細書は、トレンチ内に含まれる酸化物内の比較的弱い電界を呈示し得る広禁止帯幅半導体装置の実施形態、およびトレンチ内に含まれる酸化物内の電界が比較的弱いように広禁止帯幅半導体装置を動作させる方法に言及する。
電気エネルギーを変換することおよび電気モータまたは電気機械を駆動することなど、自動車、民生および産業用途における現代の装置の多くの機能は半導体装置に依存する。例えば、いくつか例を挙げると絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、およびダイオードは、限定しないが電源および電力変換器内のスイッチを含む様々な用途に使用されてきた。
場合により、半導体装置はシリコンの禁止帯幅より大きい禁止帯幅を有する半導体材料（いくつかの例を挙げると炭化シリコンまたは窒化ガリウムなど）に主に基づく。このような半導体装置もまた「広禁止帯幅半導体装置」と呼ばれる。広禁止帯幅半導体材料は、例えばシリコンの対応電気特性と著しく異なる電気特性を呈示し得、広禁止帯幅半導体装置の設計（ゲート電極を含むトレンチの設計など）に関するいくつかの規定をもたらし得る。
一実施形態によると、さらなる半導体装置が提示される。さらなる半導体装置は、第１の負荷端子と、第２の負荷端子と、制御端子と、ドリフト区域を有する半導体ボディとを含み、半導体ボディはシリコンの禁止帯幅より大きい禁止帯幅を有する半導体材料により形成され、かつ第１の負荷端子と第２の負荷端子との間に負荷電流を導くように構成される。半導体装置は、半導体ボディ内に配置され、かつ第１の負荷端子へ電気的に接続されるソース区域と、半導体ボディ内に配置され、かつドリフト区域からソース区域を絶縁する隣接区域と、垂直方向に沿って半導体ボディ中に延びるトレンチであって、制御端子へ電気的に接続される第１の電極と、隣接区域に接触し、半導体ボディから第１の電極を絶縁する絶縁体とを含むトレンチとを含み、絶縁体は、トレンチの底部領域において垂直方向に沿った第１の厚さと、トレンチの頂部領域において第１の横方向に沿った第２の厚さとを呈示し、第１の厚さは第２の厚さより少なくとも１．５倍大きい。加えて、隣接区域は、絶縁体に接触して配置され、かつ垂直方向に沿ってトレンチより遠くまで延び、トレンチ底部領域および隣接区域は、第１の横方向に沿って重なりを呈示する。
別の実施形態によれば、第１の負荷端子と、第２の負荷端子と、制御端子と、ドリフト区域を有する半導体ボディとを含む別の半導体装置が提示され、半導体ボディはシリコンの禁止帯幅より大きい禁止帯幅を有する半導体材料により形成され、かつ第１の負荷端子と第２の負荷端子との間に負荷電流を導くように構成される。半導体装置は、半導体ボディ内に配置され、かつ第１の負荷端子へ電気的に接続されるソース区域と、半導体ボディ内に配置され、かつドリフト区域からソース区域を絶縁する隣接区域と、垂直方向に沿って半導体ボディ中に延びるトレンチであって、隣接区域に接触する絶縁体を含むトレンチと、トレンチ内に配置され、かつ絶縁体により半導体ボディから絶縁される第１の電極であって、制御端子へ電気的に接続される第１の電極と、トレンチ内に配置され、かつ絶縁体により半導体ボディから絶縁される第２の電極であって、絶縁体は第１の電極から第２の電極を絶縁する、第２の電極とを含む。加えて、隣接区域は垂直方向に沿って少なくともトレンチまで延びる。
さらに別の実施形態によると、第１の負荷端子と、第２の負荷端子と、制御端子と、ドリフト区域を有する半導体ボディとを含む半導体装置を動作させる方法が提示され、半導体ボディはシリコンの禁止帯幅より大きい禁止帯幅を有する半導体材料により形成され、かつ第１の負荷端子と第２の負荷端子との間に負荷電流を導くように構成される。半導体装置は、半導体ボディ内に配置され、かつ第１の負荷端子へ電気的に接続されるソース区域と、半導体ボディ内に配置され、かつドリフト区域からソース区域を絶縁する隣接区域と、垂直方向に沿って半導体ボディ中に延びるトレンチであって、隣接区域に接触する絶縁体を含むトレンチと、トレンチ内に配置され、かつ絶縁体により半導体ボディから絶縁される第１の電極であって、制御端子へ電気的に接続される第１の電極と、トレンチ内に配置され、かつ絶縁体により半導体ボディから絶縁される第２の電極であって、絶縁体は第１の電極から第２の電極を絶縁する、第２の電極とを含む。さらに、隣接区域は垂直方向に沿って少なくともトレンチまで延びる。本方法は、半導体装置を導電状態と遮断状態とのうちの１つに設定するための第１の電極と第１の負荷端子との間の電圧を制御する工程と、ある電位を第２の電極へ印加する工程とを含む。
当業者は、以下の詳細な説明を読み、かつ添付図面を見るとさらなる特徴および利点を認識する。
図における部分は必ずしも原寸に比例しておらず、むしろ本発明の原理を説明することに重点が置かれる。さらに、図では同様の参照符号は対応部分を示す。
１つまたは複数の実施形態による半導体装置の垂直断面の一部分を概略的に示す。 １つまたは複数の実施形態による半導体装置の一部分に均等な静電容量回路の一部分を概略的に示す。 １つまたは複数の実施形態による厚いゲート底部酸化物を有する半導体装置の垂直断面の一部分を概略的に示す。 １つまたは複数の実施形態による第２のトレンチ電極を有する半導体装置の垂直断面の一部分を概略的に示す。 １つまたは複数の実施形態による第２のトレンチ電極を有する半導体装置の垂直断面の一部分を概略的に示す。 １つまたは複数の実施形態による第２のトレンチ電極を有する半導体装置の垂直断面の一部分を概略的に示す。
以下の詳細な説明では、実施形態の一部をなし、本発明が実施され得る特定の実施形態を例示として示す添付図面を参照する。
この点に関し、「頂部」、「底部」、「下方」、「前」、「背後」、「後」、「前縁」、「後縁」、「下」、「上」などの方向用語は、説明される図面の配向を参照して使用され得る。実施形態の構成要素は多くの異なる配向で配置され得るため、方向用語は例示目的で使用され、決して限定しない。本発明の趣旨および範囲から逸脱することなく他の実施形態を利用し得ることと、構造的または論理的な変更形態をなし得ることとを理解すべきである。したがって、以下の詳細な説明は限定的な意味で取られてはならず、本発明の範囲は添付の特許請求の範囲により規定される。
以下では、様々な実施形態を詳細に参照し、その１つまたは複数の例を添付図面に例示する。各例は説明のためにのみ提供されており、本発明を限定するようには意図されていない。例えば、一実施形態の一部として例示または説明される特徴は、さらに別の実施形態をもたらすために他の実施形態上でまたはそれに関連して使用され得る。本発明は、このような修正形態および変形形態を含むように意図されている。これらの例は特定の言語を使用して説明されるが、特定の言語は添付の特許請求の範囲を限定するものと解釈されてはならない。図面はスケーリングされておらず、例示目的のみのものである。明確のために、同じ要素は、別途記載のない限り、様々な図面で同じ参照符号により示されている。
本明細書で使用される用語「水平」は、半導体基板または半導体領域の水平面にほぼ平行な配向を記述するように意図されている。これは、例えば半導体ウェハまたはダイの表面であり得る。例えば、以下に述べる第１の横方向Ｘと第２の横方向Ｙとの両方は水平方向であり得、第１の横方向Ｘと第２の横方向Ｙとは互いに垂直であり得る。
本明細書において使用される用語「垂直」は、水平面に対しほぼ垂直（すなわち半導体ウェハの表面の法線方向に平行）に配置される配向を記述するように意図されている。例えば、以下に述べる方向Ｚは、第１の横方向Ｘと第２の横方向Ｙとの両方に対して垂直な垂直方向であり得る。
本明細書では、ｎドープは「第１の導電型」と呼ばれ、ｐドープは「第２の導電型」と呼ばれる。代替的に、第１の導電型がｐドープであり得、第２の導電型はｎドープであり得るように反対のドーピング関係が採用され得る。
さらに、本明細書内では、用語「ドーパント濃度」は、平均ドーパントを指し得、または特定の半導体領域または半導体区域の算術平均ドーパント濃度またはシート電荷キャリア濃度をそれぞれ指し得る。したがって、例えば、特定の半導体領域は別の半導体領域のドーパント濃度と比較して高いまたは低いドーパント濃度を呈示するという記述は、半導体領域のそれぞれの算術平均ドーパント濃度が互いに異なることを示し得る。
本明細書に関連して、用語「オーム接触」、「電気的接触」、「オーム接続」、および「電気的接続」は半導体装置の２つの領域、セクション、区域、部分もしくは部品間に、または１つもしくは複数の装置の異なる端子間に、または半導体装置の端子もしくは金属化部もしくは電極と一部分もしくは部品との間に、低オーム電気接続または低オーム電流経路が存在することを記述するように意図されている。さらに、本明細書に関連して、用語「接触」は、各半導体装置の２つの素子間に直接的な物理的接続があることを記述するように意図されており、例えば、互いに接触した２つの素子間の遷移部は別の中間素子などを含まなくてもよい。
本明細書に記載される特定の実施形態は、限定しないが電力変換器または電源内で使用され得る電力半導体装置に関する。例えば、電力半導体装置は、モノリシック集積化ダイオードセル、および／またはモノリシック集積化トランジスタセル、および／またはモノリシック集積化ＩＧＢＴセル、および／またはモノリシック集積化ＭＯＳゲートダイオード（ＭＧＤ）セル、および／またはモノリシック集積化ＭＯＳＦＥＴセル、および／またはこれらの派生物などの１つまたは複数の電力半導体セルを含み得る。このようなダイオードセルとこのようなトランジスタセルとは、電力半導体モジュール内に集積化され得る。
本明細書において使用される用語「電力半導体装置」は、高電圧阻止および／または高電流担持能力を有するシングルチップ上の半導体装置を記述するように意図されている。換言すれば、このような電力半導体装置は、典型的にはアンペアの範囲（例えば最大数十または百アンペア）の高電流、および／または典型的には５Ｖ超、さらに典型的には１５Ｖ超の高電圧を対象としている。
図１は、１つまたは複数の実施形態による半導体装置１の垂直断面の一部分を概略的に示す。半導体装置１は、第１の負荷端子１１と第２の負荷端子１２とを含む。半導体ボディ１０は、第１の負荷端子１１と第２の負荷端子１２との間に負荷電流を導くように構成される。例えば、半導体ボディ１０は、第１の負荷端子１１と第２の負荷端子１２との両方へ電気的に結合され得る。一実施形態では、第１の負荷端子１１は半導体ボディ１０の表側に配置され、第２の負荷端子１２は半導体ボディ１０の裏側に配置され得る。代替的に、第１の負荷端子１１と第２の負荷端子１２との両方は、半導体ボディ１０の表側または裏側のいずれかに配置され得る。
例えば、半導体ボディ１０はシリコンの禁止帯幅より大きい禁止帯幅を有する半導体材料により形成される。前記材料は、広禁止帯幅の材料であり得、例えば、いくつかの例を挙げると炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化ボロン（ＢＮ）であり得る。一実施形態では、材料は１電子ボルト（ｅＶ）を著しく超える禁止帯幅を有する。例えば、禁止帯幅は３０２°Ｋなどの所定温度においてシリコンの禁止帯幅より少なくとも１．０ｅＶだけ大きい。シリコンの禁止帯幅は１．１１ｅＶに達し得る。以下に述べる区域１０１、１０１−１、１０２、１０３、１０３−１、１０３−２などの半導体ボディ１０のいくつかの区域と別の区域または層もまた、シリコンの対応禁止帯幅より大きい禁止帯幅を呈示する前記半導体材料により形成され得ることを理解すべきである。
半導体装置１は、半導体ボディ１０内に配置され第１の負荷端子１１へ電気的に接続されるソース区域１０２を有する。この目的を達成するために、半導体ボディ１０の表面上に配置され、かつソース区域１０２および第１の負荷端子１１のそれぞれに接触し得る第１の金属化部１１１が設けられ得る。例えば、ソース区域１０２は、半導体ソース区域であり、比較的高いドーパント濃度の第１の導電型のドーパントを有する。例えば、ソース区域１０２はｎ＋区域である。
半導体装置１はさらに、両方とも半導体ボディ１０内に配置されその両方が隣接区域１０３を形成し得るボディ区域１０３−１とシールド区域１０３−２とを含む。例えば、ボディ区域１０３−１とシールド区域１０３−２とは互いに接触している。前記区域１０３−１と１０３−２とにより形成される隣接区域１０３は、ソース区域１０２を半導体ボディ１０のドリフト区域１０１から絶縁し得る。さらに、シールド区域１０３−２はまた、例えば前記第１の金属化部１１１によりシールド区域１０３−２に接触し得る第１の負荷端子１１へ電気的に接続され得る。一実施形態では、ボディ区域１０３−１とシールド区域１０３−２との両方は、第１の導電型と相補的な第２の導電型のドーパントを含み、ボディ区域１０３−１のドーパント濃度は、シールド区域１０３−２のドーパント濃度未満であり得る。例えば、シールド区域１０３−２はｐ＋区域であり、ボディ区域１０３−１はｐ区域である。
一実施形態によると、シールド区域１０３−２の上部はボディ区域１０３−１を第１の金属化部１１１へ結合する。前記上部は、垂直方向Ｚに沿ってボディ区域１０３−１より深く延び得るシールド区域１０３−２の下部と異なる最大ドーパント濃度を有し得る。例えば、シールド区域１０３−２の上部はシールド区域１０３−２の下部より高いドーパント濃度を有し得る。シールド区域１０３−２の下部の前記ドーパント濃度はさらに、ボディ区域１０３−１のドーパント濃度未満であり得る。さらに、シールド区域１０３−２の上部はラッチアップ防止領域を形成し得る。したがって、一実施形態によると、金属化部１１１に接触するシールド区域１０３−２の一部分には、非常に高いｐ＋濃度が存在し得る。これは、良好なオーム接触を（例えばまたボディ区域１０３−１と、以下に説明するように半導体装置１のソース端子の一部分であり得る金属化部１１１との間の低オーム接続も）可能にし得る。例えば、シールド区域１０３−２の下部は、その主要機能がむしろ静電気的機能であるため、低いドーパント濃度を呈示し得る。
半導体ボディ１０のドリフト区域１０１は、かなり低いドーパント濃度の第１の導電型のドーパントを含み得る。例えば、ドリフト区域１０１はｎ−区域である。したがって、隣接区域１０３とドリフト区域１０１との間の遷移部は、半導体装置１が遮断状態である場合に、第１の負荷端子１１と第２の負荷端子１２との間に印可される電圧を遮断するように構成され得る空乏領域を形成し得るｐｎ接合を構成し得る。導電状態である場合、半導体装置１は、少なくともドリフト区域１０１により第１の負荷端子１１と第２の負荷端子１２との間で前記負荷電流を運ぶように構成され得る。
半導体装置１はさらに、垂直方向Ｚに沿って半導体ボディ１０中に延び、かつ絶縁体１４１を含むトレンチ１４を含む。
絶縁体１４１は隣接区域１０３に接触し得る。例えば、トレンチ１４の絶縁体１４１は、ドリフト区域１０１、ソース区域１０２および隣接区域１０３のそれぞれ（ボディ区域１０３−１など）に接触し得る。絶縁体１４１は、二酸化シリコン、窒化シリコンおよび低ｋ誘電体のうちの少なくとも１つを含み得る。例えば、低ｋ誘電体はトレンチ１４の底部領域１４−１内に配置される。低ｋ誘電体は、二酸化シリコンの比誘電率より低い比誘電率を有し得る。低ｋ誘電体は１〜３．９の比誘電率を有し得る。
トレンチ１４内に配置される第１の電極１３１は、絶縁体１４１により半導体ボディ１０から絶縁され得る。第１の電極１３１は、半導体装置１の制御端子１３へ電気的に接続され得る。例えば、制御信号は、半導体装置１を遮断状態または導電状態のうちの１つに設定するように制御端子１３により第１の電極１３１へ供給され得る。
図１Ａに示すように、ドリフト区域１０１は、ボディ区域１０３−１の下に配置され、第１の横方向Ｘに沿ってシールド区域１０３−２をトレンチ１４から分離するメサ部１０１−１を含み得る。メサ部１０１−１はまた、ドリフト区域１０１の一部として、かなり低いドーパント濃度の第１の導電型のドーパントを含み得る。したがって、メサ部１０１−１もまたｎ−領域であり得る。換言すれば、メサ部１０１−１は、一方の側ではシールド区域１０３−２により、他方の側ではトレンチ１４により横方向に閉じ込められるドリフト区域１０１の一部であり得る。例えば、メサ部１０１−１を横方向に閉じ込めるトレンチ１４の側壁は、ボディ区域１０３−１にも接触するものと同じ側壁である。
一実施形態では、シールド区域１０３−２は垂直方向Ｚに沿ってボディ区域１０３−１より遠くまで延びる。したがって、上に説明したように、前記メサ部１０１−１は、シールド区域１０３−２とトレンチ１４とにより第１の横方向Ｘに沿って横方向に閉じ込められ、かつボディ区域１０３−１により垂直方向Ｚに沿って垂直方向に閉じ込められるドリフト区域１０１の一部であり得る。例えば、シールド区域１０３−２は垂直方向Ｚに沿ってトレンチ１４より遠くまで延び得る。例えば、シールド区域１０３−２は垂直方向Ｚに沿って少なくとも１μｍ延びる。
図１Ａ、または以下に述べる図２および図３Ａ〜Ｃのうちの１つにそれぞれ示す半導体装置１の構成は、ＭＯＳＦＥＴ（例えばＳｉＣ−ＭＯＳＦＥＴまたはＳｉＣ−ＩＧＢＴ）などの電力半導体装置、または別のユニポーラもしくはバイポーラの広禁止帯幅半導体装置などの別の電力半導体装置を形成するため採用され得る。したがって、第１の負荷端子１１はソース端子、第２の負荷端子１２はドレイン端子、制御端子１３はゲート端子であり得る。このような半導体装置は複数のトランジスタセルを含み得、各トランジスタセルは、少なくとも１つのそれぞれのドリフト区域１０１と、ソース区域１０２と、隣接区域１０３と、それぞれのトレンチ１４とにより形成されたＭＯＳ制御ヘッドを含み得る。半導体ボディ１０は、高ドープ基板層および／または前記トランジスタセルのそれぞれにより使用される半導体コンタクト層などの別の半導体層（不図示）を含み得ることを理解すべきである。さらに、半導体ボディ１０は、例えば半導体装置１の裏側金属化部であり得る第２の金属化部１２１により、第２の負荷端子１２へ電気的に接続され得ることを理解すべきである。
以下では、半導体装置１のいくつかの実施形態は図１Ａ〜図３Ｃのそれぞれに関し説明されるものとする。半導体ボディ１０、端子１１、１２、１３、および半導体ボディ１０内に含まれ得る区域１０１、１０１−１、１０２、１０３、１０３−１、１０３−２などの区域および層に関する図１Ａに特に関し、上に説明したものは図２〜図３Ｃに示す実施形態のそれぞれへ等しく適用され得ることを理解すべきである。逆もまた同様であり、図２〜図３Ｃの１つまたは複数に関して述べられる追加機能もまた、別途記載のない限り、図１Ａによる実施形態において実現され得る。
次に図１Ａおよび図１Ｂに関し、一実施形態によると、メサ部１０１−１に含まれる領域とシールド区域１０３−２に含まれる領域とにより形成される単位面積当たりの第１の容量Ｃ１／Ａは、例えば半導体装置が遮断状態であれば、メサ部１０１−１に含まれる領域と第１の電極１３１に含まれる領域とにより形成される単位面積当たりの第２の容量Ｃ２／Ａより大きい。例えば、メサ部１０１−１に含まれる領域は、シールド区域１０３−２とドリフト区域１０１とにより形成される前記空乏領域の第１の境界領域の少なくとも一部である。シールド区域１０３−２に含まれる領域は空乏領域の第２の境界領域の少なくとも一部であり得る。さらに、第１の電極１３１に含まれる領域は絶縁体１４１に接触する電極表面の少なくとも一部であり得る。これら領域のそれぞれは同じサイズを呈示し、かつ第２の横方向Ｙに沿って延び得る。
後者の態様は、均等な容量回路の一部分を描写する図１Ｂにより概略的に示される。したがって、シールド区域１０３−２は第１の負荷端子１１へ電気的に接続され、したがって第１の負荷端子１１とほぼ同じ電位を呈示し得る。シールド区域１０３−２に含まれる前記領域は、第１の仮想容量の第１の容量プレートを形成し得る。一方、第１の電極１３１は制御端子１１３へ電気的に接続され、したがって制御端子１３とほぼ同じ電位を呈示し得る。したがって、第１の電極１３１に含まれる前記領域は、図１Ｂに示すように第２の仮想容量の第１の容量プレートを形成し得る。メサ部１０１−１に含まれる前記領域は、例えばメサ部１０１−１の前記領域内に存在する固定電荷により別の電位を呈示し得る。したがって、メサ部１０１−１のこの領域は、第１の仮想容量Ｃ１と第２の仮想容量Ｃ２との両方の第２の容量プレートを形成し得る。
メサ部１０１−１内の基準点１０１−１０は、トレンチ１４の底部１４２と少なくとも同じ深さに、かつシールド区域１０３−２とトレンチ１４との間の第１の横方向Ｘに沿った距離の中心に配置される。さらに、基準点１０１−１０とシールド区域１０３−２の第１の点１０３−２０との間の第１の距離と、基準点１０１−１０と第１の電極１３１内の第２の点１３１−１０との間の第２の距離が存在し得る。例えば、第１の点１０３−２０と第２の点１０３−１０との両方は、同じ深さレベルにすなわち垂直方向Ｚに沿った同じ位置に（例えば第１の電極１３１の下端のレベルにほぼ等しいレベルに）配置される。例えば、第２の点１３１−１０はメサ部１０１−１に面する第１の電極の下部角に配置され、第１の点１０３−２０は前記空乏領域の第２の境界領域の一部であり得る。第１の距離と第２の距離とはそれぞれ同じ値になり得る。
一実施形態では、垂直断面の所与の部分では、第１誘電率対第１距離比は第２誘電率対第２距離比より大きく、第１の誘電率は第１の距離（すなわち基準点１０１−１０と第１の点１０３−２０との間）に沿って有効であり、第２の誘電率は第２の距離（すなわち基準点１０１−１０と第２の点１３１−１０との間）に沿って有効である。したがって、例えば、距離（ｘ）に関する第１の積分が距離（ｘ）に関する第２の積分より大きい次式（１）：
が適用され得る。ここで、ε１（ｘ）／ｄ１は第１の距離に沿って有効な第１の誘電率であり、ε２（ｘ）／ｄ２は第２の距離に沿って有効な第２の誘電率である。
例えば、単位面積当たりの第１の容量Ｃ１／Ａは単位面積当たりの第２の容量Ｃ２／Ａより少なくとも１．５、２、５倍だけまたは１０倍以上も大きい可能性がある。したがって、前記第１誘電率対第１距離比は、前記第２誘電率対第２距離比より少なくとも１．５、２、５倍だけまたは１０倍以上も大きいことができる。
一実施形態では、負電圧が制御端子１３と第１の負荷端子１１との間に印加されれば、例えば第１の制御電極１３１の電位が第１の負荷端子１１に存在する電位より低ければ、単位面積当たりの第１の容量Ｃ１／Ａと単位面積当たりの第２の容量Ｃ２／Ａとの間、および／または第１誘電率対第１距離比と第２誘電率対第２距離比との間の上記関係が存在し得る。半導体装置１のこのような構成は、第１の電極１３１とメサ部１０１−１との間で有効な絶縁体１４１内の比較的低い電界を実現できるようにし得る。
一実施形態によると、第１の負荷端子１１と第２の負荷端子１２との間に阻止電圧を印加すると、ドリフト区域１０１は、隣接区域１０３に隣接するドリフト区域１０１の少なくとも一部分（例えばメサ部１０１−１）内において可動電荷キャリアを失うことになり、これによりイオン化ドーピング原子の前記固定電荷を空乏区域内に残す。各イオン化ドーピング原子は例えば１つの量子化電気素量（イオン化ドナーの場合には例えば１つの正の素電荷）を運び得る。したがって、空乏区域内の固定電荷は空乏区域内のドーピング原子の量により制限される。前記基準点１０１−１０におけるイオン化ドーピング原子は反対符号のそれらのミラー電荷を見つけ得る。電荷とミラー電荷の各対は電界ベクトルを表し得、電界は仮想領域または単位面積を満たす電界ベクトルの数であり得る。式（１）を満足する場合、基準点１０１−１０における電荷の合計量は制限されるため、前記基準点１０１−１０におけるイオン化ドーピング原子が、第２の点１３１−１０より第１の点１０３−２０においてより多くのミラー電荷を見つける（すなわちより多くのミラー電荷が第２の点１３１−１０より第１の点１０３−２０において見つけられるようになる）ことがより魅力的である。したがって、基準点１０１−１０と第２の点１３１−１０との間の電界（絶縁体１４１内の電界）の電界ベクトルの数は、基準点１０１−１０と第１の点１０３−２０との間の電界ベクトルの数より少ない。
上に説明したように、図２に概略的に示される半導体１の実施形態の一般的構成は図１Ａに示す半導体１の実施形態の構成に対応し得る。図２では、２つの前記ＭＯＳ制御ヘッドの一部分が概略的に示される。したがって、第２のトランジスタセルはトレンチ１４の右隣側に配置され得、トレンチ１４の隣のトランジスタセルに属する別個のトレンチ（不図示）が配置され得る。
一実施形態によると、絶縁体１４１は、トレンチ１４の底部領域１４−１において垂直方向Ｚに沿った第１の厚さｔ１と、トレンチ１４の頂部領域１４−２において第１の横方向Ｘに沿った第２の厚さｔ２とを呈示する。例えば、第１の厚さｔ１は第２の厚さｔ２より少なくとも１．５、２、３、５倍だけ、または１０倍以上も大きい。例えば、第２の厚さｔ２は少なくとも３０ｎｍ、少なくとも５０ｎｍ、少なくとも７５ｎｍ、少なくとも０．１μｍ、少なくとも０．５μｍ、１．０μｍ、または１．０μｍ以上にもなる。例えば、第１の厚さｔ１を調整することにより、底部領域１４−１内の絶縁体１４１内に存在する電界も調整され得る。
例えば、底部領域１４−１における絶縁体１４１の厚さは、第１の横方向Ｘに沿ったトレンチ底部領域１４−１の総延長に沿って少なくともｔ１になる。換言すれば、一実施形態では、トレンチ底部領域１４−１における垂直方向Ｚに沿った厚さはｔ１以上である。さらに、一実施形態では、第１の横方向Ｘに沿ったトレンチ頂部領域１４−２内の絶縁体１４１の厚さは、少なくともボディ区域１０３−１と第１の電極１３１とが垂直方向Ｚに沿って重なりを呈示する部分においてｔ２以下になる。
一実施形態では、トレンチ１４内の比較的厚い底部絶縁体により、単位面積当たりの第１および第２の容量間、または上述の第１誘電率対第１距離比と第２誘電率対第２距離比との間の前記関係が達成され得る。これにより、トレンチ１４の絶縁体１４１内の比較的低い電界を実現し得る。
隣接区域１０３は絶縁体１４１に接触して配置され、垂直方向Ｚに沿ってトレンチ１４より遠くまで延び得る。加えて、トレンチ底部領域１４−１と隣接区域１０３−２とは、第１の横方向Ｘに沿って重なりを呈示し得る。隣接区域１０３は、前記ボディ区域１０３−１と前記シールド区域１０３−２とにより形成され得る。さらに、シールド区域１０３−２は第１の負荷端子１１へ電気的に接続され得る。シールド区域１０３−２のドーパント濃度は、ボディ区域１０３−１のドーパント濃度より大きい可能性がある。トレンチ底部領域１４−１とシールド区域１０３−２とは前記重なりを呈示し得る。
図２に示すように、トレンチ１４の右側のトランジスタセルのシールド区域１０３−２は絶縁体１４１に接触し、垂直方向Ｚに沿ってトレンチ１４より遠くまで延び得る。さらに、トレンチ底部領域１４−１と前記隣接シールド区域１０３−２とは第１の横方向Ｘに沿った前記重なりを呈示し得る。例えば、この重なりは、第１の横方向Ｘに沿ったトレンチ底部領域１４−１の総延長の少なくとも３０％〜６５％以下または９５％以下または１１５％以下になる。この隣接シールド区域１０３−２はトレンチ１４をドリフト区域１０１から完全に絶縁しないため、シールド区域１０３−２が全底部領域１４−１を覆うときでさえ、トレンチ１４のトレンチ角領域１４−３は例えばドリフト区域１０１に接触するように露出され得る。したがって、ある意味では、このトレンチ角領域１４−３は隣接シールド区域１０３−２により「保護」されなくてもよい。このような隣接シールド区域１０３−２もまた、図１Ａに示されなくても、図１Ａによる実施形態の一部であり得ることを理解すべきである。１つまたは複数の実施形態によると、前記比較的低い電界はトレンチ角領域１４−３の一部分である絶縁体１４１の一部分内で実現される。
図３Ａ〜図３Ｃのそれぞれは、半導体装置１の別の実施形態の垂直断面のそれぞれの一部分を概略的に示す。これらの実施形態によると、第１の電極１３１も含むトレンチ１４内に含まれ得る第２の電極１３２がまた設けられる。半導体装置１の残りの部分（例えば図１Ａ〜図２による実施形態に関する端子１１、１２、１３、半導体ボディ１０、半導体区域１０１、１０２、１０３）について述べたものは、図３Ａ〜図３Ｃに示した実施形態に等しく適用され得る。例えば、隣接区域１０３は垂直方向Ｚに沿って少なくともトレンチ１４まで延び得る。隣接区域１０３は絶縁体１４１に接触して配置され、垂直方向Ｚに沿ってトレンチ１４より遠くまで延び得る。加えて、トレンチ底部領域１４−１と隣接区域１０３−２とは第１の横方向Ｘに沿って重なりを呈示し得る。隣接区域１０３は、前記ボディ区域１０３−１と前記シールド区域１０３−２とにより形成され得る。さらに、シールド区域１０３−２は第１の負荷端子１１へ電気的に接続され得る。シールド区域１０３−２のドーパント濃度は、ボディ区域１０３−１のドーパント濃度より大きい可能性がある。トレンチ底部領域１４−１とシールド区域１０３−２とは第１の横方向Ｘに上記重なりを呈示し得る。
図３Ａ〜図３Ｃのそれぞれにより示される変形形態によると、第２の電極１３２の下端１３２−１は垂直方向Ｚに沿って第１の電極１３１の下端１３１−１よりさらに遠くまで延び得る。例えば、第１の電極１３１の下端１３１−１と第２の電極１３２の下端１３２−１との間の垂直方向Ｚに沿った距離は、少なくとも１μｍになる。
例えば、第２の電極１３２はフィールドプレートとして実現される。
第１の電極１３１と第２の電極１３２とは様々な材料により形成され得る。例えば、第２の電極１３２の電気伝導率は、第１の電極１３１の電気伝導率より例えば少なくとも１．５倍だけ低い。別の実施形態では、第１の電極１３１と第２の電極１３２との材料は互いに同一である。
第２の電極１３２はトレンチ１４内に配置され、絶縁体１４１により半導体ボディ１０から絶縁され得る。絶縁体１４１はさらに、第２の電極を第１の電極１３１から絶縁する。したがって、第１の電極１３１と第２の電極１３２とは互いに分離して配置され、互いに電気的に絶縁され得る。
２つの電極１３１、１３２が互いに分離して配置され得るとしても、２つの電極１３１は、互いに電気的に接続され得るか、またはそうでなければ互いに電気的に絶縁され得るかのいずれかである。例えば、第２の電極は、第１の負荷端子１１と第１の電極１１とのうちの１つへ電気的に接続される。したがって、第２の電極１３２の電位は、第１の電極１３１の電位または第１の負荷端子１１の電位のうちの１つとほぼ同一であり得る。
一実施形態では、第２の電極１３２の電位は、別個に制御される、例えば第１の電極１３１に印加され得る電位の制御とは独立に制御される。例えば、第２の電極１３２の電位は、絶縁体１４１内の（例えば前記トレンチ角領域１４−３の絶縁体１４１部分の一部分内の）電界が比較的低くなるように制御される。一実施形態では、第２の電極１３２により、単位面積当たりの第１および第２の容量間、または上述の第１誘電率対第１距離比と第２誘電率対第２距離比との間の前記関係が達成され得る。この任意選択的態様については以下にさらに詳細に説明する。
さらに、第２の電極１３２と第１の電極１３１とは、必ずしも共通トレンチ内に配置される必要はないことを理解すべきである。例えば、第２の電極１３２は、第１の電極１３１を含むトレンチに横方向に隣接して配置された別個のトレンチ（不図示）内に配置され得る。
次に、図３Ａにより詳細に関連して、第２の電極１３２は第１の電極１３１の下に完全に配置され得る。例えば、垂直方向Ｚに沿った第１の電極１３１と第２の電極１３２との間の絶縁体１４１の厚さｔ３は、第１の電極１３１と第２の電極１３２との間に存在し得る電圧差に基づいて判断される。厚さｔ３は上述の厚さｔ１程度の大きさでもよく、またはそれよりさらに大きくてもよい。
図３Ｂに概略的に示される別の実施形態によると、第２の電極１３２は第１の電極１３１の横方向に隣接して配置され得る。依然として、トレンチ１４の絶縁体１４１は２つの電極１３１、１３２を互いに絶縁し得る。再び、第１の横方向Ｘに沿った第１の電極１３１と第２の電極１３２との間の絶縁体１４１の厚さｔ４は、第１の電極１３１と第２の電極１３２との間に存在し得る電圧差に基づいて判断され得る。厚さｔ４は上記厚さｔ１程度の大きさでもよく、またはそれよりさらに大きくてもよい。第１および第２の電極１３１、１３２は、第１および第２の横方向Ｘ、Ｙに沿ってほぼ同じ空間的寸法を呈示し得、第２の電極１３２の垂直方向Ｚに沿った総延長は、第１の電極１３１の垂直方向Ｚに沿った総延長より少なくとも１．５倍または少なくとも２倍だけ大きいことができる。これはまた、トレンチ１４の頂部領域１４−２内の絶縁体１４１の厚さと比較して底部領域１４−１内の絶縁体１４１の厚さの増加をもたらし得る。図３Ｂの図解とは対照的に、トレンチ１４の側壁と電極１３１、１３２との間の第１の横方向に沿った絶縁体１４１の厚さは互いにほぼ同一であり得る。
次に、図３Ｃに概略的に示した実施形態にさらに詳細に関連して、半導体ボディ１０は活性領域１−１と活性領域１−１を囲む縁部領域１−２とを含み得る。活性領域１−１と縁部領域１−２とは互いに接触し得る。ドリフト区域１０１、ソース区域１０２および隣接区域１０３はそれぞれ活性領域１−１内に配置され得る。例えば、半導体装置１は、主に活性領域１−１により第１の負荷端子１１と第２の負荷端子１２との間に負荷電流を運ぶように構成される。さらに、一実施形態では、縁部領域１−２は負荷電流を運ぶように構成されない。
縁部領域１−２は、隣接区域１０３とドリフト区域１０１との間の遷移部により形成される前記空乏領域を拡張するように構成され得るガード区域１６を含み得る。さらに、図３Ｃに示すように、ドリフト区域１０１は縁部領域１−２中に延び、ガード区域１６に接触し得る。
例えば、ガード区域１６は活性領域１−１を囲む１つまたは複数のガードリング１６１、１６２を含む。半導体装置の縁部領域内のガード区域（例えば１つまたは複数のガードリング）の採用と、このようなガード区域１６の可能な配置および構成とは、当業者に知られており、したがってさらに詳細に説明しないものとする。例えば、ガードリング１６１、１６２、ボディ区域１０３−１、シールド区域１０３−２、ソース１０２のそれぞれは、垂直方向Ｚに沿った少なくとも０．５μｍの重なりを呈示するように半導体ボディ１０内に配置され得る。ガードリング１６１、１６２のそれぞれは、ドリフト区域１０１のドーパントと相補的なドーパントを含み得る。一実施形態によると、ガードリング１６１、１６２のそれぞれは第２の導電型のドーパントを有し得る。例えば、ガードリング１６１、１６２のそれぞれはｐドープである。
半導体装置１はさらに、第２の電極１３２へ結合された導電経路１５であって、第２の電極１３２へ信号を提供するように構成され得る導電経路１５を含み得る。この信号は、制御端子１３により第１の電極１３１へ供給され得る制御信号と異なり得る。この信号は外部源（例えばゲートドライバ）（不図示）により供給され得る。
例えば、導電経路１５はガード区域１６を第２の電極１３２へ接続する。したがって、第２の電極の電位はガード区域１６の電位に依存し得る。別の実施形態では、導電経路１５は、活性領域１−１または縁部領域１−２のいずれかに属する半導体ボディ１０の別の部分へ第２の電極１３２を接続する。
ガード区域１６は例えば上に説明したようにドープされ得、導電経路１５はガード区域１６と相補的にドープされた半導体領域１５１を含み得る。例えば、前記半導体領域１５１は、ガードリング１６１、１６２の１つまたは複数内に含まれ、ｎドープされ得る。一実施形態では、導電経路１５は半導体領域１５１を第２の電極１３２へ電気的に接続し、半導体領域１５１は第１のガードリング１６１内に含まれ得る。
例えば、阻止電圧が第１の負荷端子１１と第２の負荷端子１２との間に印加されれば、第２の電極１３２の電位は第１のガードリング１６１（例えば第１のガードリング１６１の低電圧点）の電位とほぼ同一である。例えば、半導体装置１の遮断状態から導電状態への各変化時に、第２の電極１３２は第１のガードリング１６１とドリフト区域１０１とにより形成されるｐｎ接合の順方向電圧に対応する電圧まで放電される。このような放電が発生しないものとすれば、前記半導体領域１５１は一実施形態に従って設けられ得る。半導体ボディ（例えばガード区域１６）へ接続される導電経路１５により、第２の電極１３２の電位は例えばドリフト区域１０１の電位に追随し得（例えば同電位とほぼ同一であり得）、これにより、一実施形態によると、絶縁体１４１は高電圧へ露出されず、絶縁体１４１内の高電界は回避され得る。しかし、上に説明したように、この場合、第１の電極１３１と第２の電極１３２との間の絶縁体１４１は、第１および第２の電極１３１、１３２の両方の電圧差に耐え得るように注意が払われなければならない。第１および第２の電極１３１、１３２間の絶縁体の厚さ（図３Ａ〜図３Ｃの厚さｔ３またはｔ４を参照）はそれに応じて選択されなければならない。
一実施形態によると、図３Ａ〜図３Ｃのうちの１つに概略的に示された半導体装置（例えば半導体装置１）を動作させる方法が提示される。本方法は、半導体装置１を導電状態と遮断状態とのうちの１つに設定するための第１の電極１３１と第１の負荷端子１１との間の電圧を制御する工程を含む。例えば、半導体装置１を遮断状態に設定するために、負電圧または０Ｖが第１の電極１３１と第１の負荷端子１１との間に印加される。例えば、このとき、空乏領域はドリフト区域１０１と隣接区域１０３とにより（より具体的には隣接区域１０３とドリフト区域１０１との間の遷移部により形成されるｐｎ接合により）形成される。この空乏区域は、第１の負荷端子１１と第２の負荷端子１２との間に印加される電圧を遮断するように構成され得る。負荷電流が第１の負荷端子１１と第２の負荷端子１２との間に導かれ得る導電状態に半導体装置を設定するために、第１の電極１３１と第１の負荷端子１１との間に正電圧が印加され得る。
本方法はさらに、第２の電極１３２に電位を印加する工程を含み得る。一実施形態では、第２の電極１３２に印可される電位は規定電位（例えば第１の負荷端子１１と第１の電極１３１の電位との一方の電位）である。例えば、電位は第２の電極１３２と第１の負荷端子１１間の電圧が第１の電極１３１と第１の負荷端子１１間の電圧より大きくなるように第２の電極１３２へ印加される（例えば半導体１が遮断状態の場合）。例えば、これによりトレンチ１４の絶縁体１４１内の電界を低減し得る。例えば、図３Ｃによる半導体１の実施形態に関し、第２の電極１３２へ印可される電位は、遮断状態の第１の負荷端子１１とガードリング１６１との間の電圧により規定された電圧により制御され得る。例えば、図３Ｃによる半導体１の実施形態に関し、第２の電極１３２へ印可される電位は、半導体領域１５１の遷移部とガードリング１６１との間に形成されたｐｎ接合により規定される誤点弧電圧により制御され得る。
半導体装置１が導電状態であれば、第２の電極１３２へ印可される電位は第１の電極１３１へ印可される電位に等しいことができる。したがって、導電状態中、第１の電極と第１の負荷端子１１との間の電圧は第２の電極１３２と第１の負荷端子１１との間の電圧と同一であり得る。半導体装置１が遮断状態であれば、上に説明したように第２の電極１３２へ印可される電位は第１の電極１３１へ印可される電位と異なり得る。例えば、遮断状態中、第１の電極１３１と第１の負荷端子１１との間の電圧と、第２の電極１３２と第１の負荷端子との間の電圧とは異なる極性を呈示し得、例えば、第１の電極１３１と第１の負荷端子１１との間の電圧は負であり、第２の電極１３２と第１の負荷端子との間の電圧は正であるか、またはそれぞれほぼゼロである。例えば、第２の電極の電位のこのような制御は、絶縁体１４１内に存在する電界を低減すること、および／または負荷電流をメサ部１０１−１内に広げること、および／または導電状態において蓄積チャネルを第２の電極１３２に沿って誘起することを可能にする。
例えば、第２の電極１３２の電位を制御するために、第１の電極１３１へ供給され得る信号が使用される。当業者に知られているように、例えば第１の電極１３１へ供給される信号を生成するためにゲートドライバ（不図示）が採用される。一実施形態によると、ゲートドライバにより供給される前記信号を受信し、それを、第２の電極１３２へ供給され得る第２の信号に変換する回路装置（例えば１つまたは複数のダイオードを含むダイオードネットワーク）が使用される。別の実施形態では、第２の電極１３２の電位を制御するために、導電接続を介し第２の電極１３２へ供給され得る電圧が使用され得、導電接続は例えば別個のパッド（不図示）を含み得る。したがって、半導体ボディ１０の外部に配置され得る前記パッドは第２の電極１３２へ電気的に接続され得、前記電圧を第２の電極１３２へ供給し得る。前記電圧は一定電圧（例えば大きさがほぼ一定の電圧）であり得る。
上に説明したように図１Ａ〜図３Ｃに概略的に示された実施形態は、シリコンベース半導体装置について、誤点弧の位置は、バルクシリコン内に存在する臨界電界が二酸化シリコンの臨界電界より著しく低いため、この臨界電界により規定され得るという認識を含む。しかし、ＳｉＣベース半導体装置などの広禁止帯幅半導体装置に関し、誤点弧の位置は酸化物（例えばトレンチ内に含まれる絶縁体）の近傍にあり得る。広禁止帯幅半導体装置の臨界電界の増加により、酸化物（例えばトレンチの絶縁体）内の最大電界は、閾値（３ＭＶ／ｃｍまたは２ＭＶ／ｃｍなど）未満であることが望ましいことがあり得る。例えば広禁止帯幅トレンチＭＯＳＦＥＴに関して、トレンチの絶縁体内の高電界は遮断状態中（例えばトレンチ内に含まれ得るゲート電極へ負電圧が印加されると）に発生し得る。例えば、シールド区域によりドリフト区域から絶縁されないトレンチのトレンチ角領域は最大電界が発生する点を含み得る。上記実施形態の１つまたは複数によると、トレンチの前記領域内に存在する電界の低減は、トレンチの底部領域内により厚い絶縁体を設けることにより（図２による実施形態参照）、および／または第２の電極を設けることにより（図３Ａ〜図３Ｃによる実施形態参照）達成され得る。
別の実施形態の特徴は従属請求項に定義される。別の実施形態の特徴および上記実施形態の特徴は、上記特徴が互いに代替的であるとして明示的に記載されない限り、追加の実施形態を形成するために互いに組み合わせられ得る。
以上では、半導体装置に関連する実施形態および半導体装置を動作させる方法に関連する実施形態が説明された。例えば、これらの半導体装置は、いくつかの例を挙げると炭化シリコン（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）または窒化ボロン（ＢＮ）などの広禁止帯幅半導体材料に基づく。したがって、半導体領域または層（例えば上記例示的実施形態の半導体区域１０１、１０１−１、１０２、１０３、１０３−１、１０３−２）はドープＳｉＣ領域またはＳｉＣ層であり得る。
しかし、上記例示的実施形態の半導体領域１０１、１０１−１、１０２、１０３、１０３−１、１０３−２は、半導体装置を製造するのに好適な任意の広禁止帯幅半導体材料で作られ得ることを理解すべきである。
「下」、「下方」、「下側」、「上方」、「上側」、「右側」、「左側」などの空間的相対語は、第２の要素に対する一要素の配置について記載するための説明の容易さのために使用される。これらの用語は、図面に描写されたものとは異なる配向に加え、それぞれの装置の異なる配向を包含するように意図されている。さらに、「第１」、「第２」などの用語もまた、様々な構成要素、領域、部分などを説明するために使用され、限定することを意図していない。同様の用語は本明細書を通して同様の構成要素を指す。
本明細書で使用されるように、用語「有する」、「含有する」、「からなる」、「示す」などは、上述の要素または特徴の存在を示す開放型用語であり、追加要素または特徴を排除するものではない。単数形式の冠詞は文脈が明確に指示しない限り、単数だけでなく複数を含むように意図されている。
上記範囲の変形形態および応用を考慮に入れて、本発明はこれまでの説明により限定されず、また添付図面により限定されないことを理解すべきである。むしろ、本発明は以下の特許請求の範囲およびその法的均等物によってのみ限定される。
１ 半導体装置
１−１ 活性領域
１−２ 縁部領域
１０ 半導体ボディ
１１ 第１の負荷端子
１２ 第２の負荷端子
１３ 制御端子
１４ トレンチ
１４−１ 底部領域
１４−２ 頂部領域
１４−３ トレンチ角領域
１５ 導電経路
１６ ガード区域
１０１ ドリフト区域
１０１−１ メサ部
１０１−１０ 基準点
１０２ ソース区域
１０３ 隣接区域
１０３−１ ボディ区域
１０３−２ シールド区域
１０３−２０ 第１の点
１１１ 金属化部
１１３ 制御端子
１２１ 金属化部
１３１ 第１の電極
１３１−１ 下端
１３１−１０ 第２の点
１３２ 第２の電極
１３２−１ 下端
１４１ 絶縁体
１４２ 底部
１５１ 半導体領域
１６１ ガードリング
１６２ ガードリング
ｔ１ 第１の厚さ
ｔ２ 第２の厚さ
ｔ３ 第３の厚さ
ｔ４ 第４の厚さ
Ｘ 第１の横方向
Ｙ 第２の横方向
Ｚ 垂直方向

Claims (24)

  1. 第１の負荷端子（１１）と、第２の負荷端子（１２）と、制御端子（１３）と、ドリフト区域（１０１）を有する半導体ボディ（１０）とを含む半導体装置（１）であって、前記半導体ボディ（１０）はシリコンの禁止帯幅より大きい禁止帯幅を有する半導体材料により形成され、かつ前記第１の負荷端子（１１）と前記第２の負荷端子（１２）との間に負荷電流を導くように構成され、前記半導体装置（１）は、
    − 前記半導体ボディ（１０）内に配置され、かつ前記第１の負荷端子（１１）へ電気的に接続されるソース区域（１０２）と、
    − 前記半導体ボディ（１０）内に配置され、かつ前記ドリフト区域（１０１）から前記ソース区域（１０２）を絶縁する隣接区域（１０３）と、
    − 垂直方向（Ｚ）に沿って前記半導体ボディ（１０）中に延びるトレンチ（１４）であって、前記制御端子（１３）へ電気的に接続される第１の電極（１３１）と、前記隣接区域（１０３）に接触し、前記半導体ボディ（１０）から前記第１の電極（１３１）を絶縁する絶縁体（１４１）とを含むトレンチ（１４）と
    を含み、
    − 前記絶縁体（１４１）は、前記トレンチ（１４）の底部領域（１４−１）において垂直方向（Ｚ）に沿った第１の厚さ（ｔ１）と、前記トレンチ（１４）の頂部領域（１４−２）において第１の横方向（Ｘ）に沿った第２の厚さ（ｔ２）とを呈示し、前記第１の厚さ（ｔ１）は前記第２の厚さ（ｔ２）より少なくとも１．５倍大きく、および
    − 前記隣接区域（１０３）は、前記絶縁体（１４１）に接触して配置され、かつ前記垂直方向（Ｚ）に沿って前記トレンチ（１４）より遠くまで延び、前記トレンチ底部領域（１４−１）および前記隣接区域（１０３−２）は、前記第１の横方向（Ｘ）に沿って重なりを呈示する、半導体装置（１）。
  2. 前記第２の厚さ（ｔ２）は、少なくとも３０ｎｍになる、請求項１に記載の半導体装置（１）。
  3. 前記隣接区域（１０３）は、ボディ区域（１０３−１）とシールド区域（１０３−２）とにより形成され、前記シールド区域（１０３−２）は、前記第１の負荷端子（１１）へ電気的に接続される、請求項１または２に記載の半導体装置（１）。
  4. 前記シールド区域（１０３−２）のドーパント濃度は、前記ボディ区域（１０３−１）のドーパント濃度より大きい、請求項３に記載の半導体装置（１）。
  5. 前記トレンチ底部領域（１４−１）および前記シールド区域（１０３−２）は、前記重なりを呈示する、請求項３または４に記載の半導体装置（１）。
  6. 第１の負荷端子（１１）と、第２の負荷端子（１２）と、制御端子（１３）と、ドリフト区域（１０１）を有する半導体ボディ（１０）とを含む半導体装置（１）であって、前記半導体ボディ（１０）はシリコンの禁止帯幅より大きい禁止帯幅を有する半導体材料により形成され、かつ前記第１の負荷端子（１１）と前記第２の負荷端子（１２）との間に負荷電流を導くように構成され、前記半導体装置（１）は、
    − 前記半導体ボディ（１０）内に配置され、かつ前記第１の負荷端子（１１）へ電気的に接続されるソース区域（１０２）と、
    − 前記半導体ボディ（１０）内に配置され、かつ前記ドリフト区域（１０１）から前記ソース区域（１０２）を絶縁する隣接区域（１０３）と、
    − 垂直方向（Ｚ）に沿って前記半導体ボディ（１０）中に延びるトレンチ（１４）であって、前記隣接区域（１０３）に接触する絶縁体（１４１）を含むトレンチ（１４）と、
    − 前記トレンチ（１４）内に配置され、かつ前記絶縁体（１４１）により前記半導体ボディ（１０）から絶縁される第１の電極（１３１）であって、前記制御端子（１３）へ電気的に接続される第１の電極（１３１）と、
    − 前記トレンチ（１４）内に配置され、かつ前記絶縁体（１４１）により前記半導体ボディ（１０）から絶縁される第２の電極（１３２）であって、前記絶縁体（１４１）は前記第１の電極（１３１）から前記第２の電極（１３２）を絶縁する、第２の電極（１３２）と
    を含み、
    − 前記隣接区域（１０３）は前記垂直方向（Ｚ）に沿って少なくとも前記トレンチ（１４）まで延びる、半導体装置（１）。
  7. 前記第２の電極（１３２）の下端（１３２−１）は、前記垂直方向（Ｚ）に沿って前記第１の電極（１３１）の下端（１３１−１）より遠くまで延びる、請求項６に記載の半導体装置（１）。
  8. 前記第２の電極（１３２）の電気伝導率は、前記第１の電極（１３１）の電気伝導率より低い、請求項６または７に記載の半導体装置（１）。
  9. 前記第２の電極（１３２）は、前記第１の電極（１３１）から電気的に絶縁される、請求項６〜８のいずれか一項に記載の半導体装置（１）。
  10. 前記第２の電極（１３２）は、前記第１の負荷端子（１１）、前記第１の電極（１３１）、および前記半導体ボディ（１０）の半導体領域（１５１）のうちの１つへ電気的に接続される、請求項６〜９のいずれか一項に記載の半導体装置（１）。
  11. 前記第２の電極（１３２）へ結合される導電経路（１５）であって、前記第２の電極（１３２）へ信号を供給するように構成される導電経路（１５）をさらに含む、請求項６〜１０のいずれか一項に記載の半導体装置（１）。
  12. − 前記半導体ボディ（１０）は、活性領域（１−１）と前記活性領域（１−１）を囲む縁部領域（１−２）とを含み、
    − 前記ドリフト区域（１０１）、前記ソース区域（１０２）および前記隣接区域（１０３）は、前記活性領域（１−１）内に配置され、
    − 前記縁部領域（１−２）は、前記隣接区域（１０３）と前記ドリフト区域（１０１）とにより形成される空乏領域を拡張するように構成されたガード区域（１６）を含み、および
    − 前記導電経路（１５）は、前記第２の電極（１３２）へ前記ガード区域（１６）を接続する、請求項１１に記載の半導体装置（１）。
  13. 前記ガード区域（１６）はドープされ、前記導電経路（１５）は前記ガード区域（１６）と相補的にドープされた半導体領域（１５１）を含む、請求項１２に記載の半導体装置（１）。
  14. 前記ガード区域（１６）および前記隣接区域（１０３）は、同じ導電型のドーパントでドープされる、請求項１２または１３に記載の半導体装置（１）。
  15. 前記トレンチ底部領域（１４−１）および前記隣接区域（１０３−２）は、前記第１の横方向（Ｘ）に沿って重なりを呈示する、請求項６〜１４のいずれか一項に記載の半導体装置（１）。
  16. 前記隣接区域（１０３）は、ボディ区域（１０３−１）とシールド区域（１０３−２）とにより形成され、前記シールド区域（１０３−２）は、前記第１の負荷端子（１１）へ電気的に接続される、請求項６〜１５のいずれか一項に記載の半導体装置（１）。
  17. 前記シールド区域（１０３−２）のドーパント濃度は前記ボディ区域（１０３−１）のドーパント濃度より高く、前記トレンチ底部領域（１４−１）および前記シールド区域（１０３−２）は、前記第１の横方向（Ｘ）に沿った前記重なりを呈示する、請求項１５または１６に記載の半導体装置（１）。
  18. 前記ドリフト区域（１０１）およびソース区域（１０２）は、それぞれ第１の導電型のドーパントを含み、前記隣接区域（１０３）は、前記第１の導電型と相補的な第２の導電型のドーパントを含む、請求項１〜１７のいずれか一項に記載の半導体装置（１）。
  19. 前記第１の電極（１３１）は、前記制御端子（１３）から制御信号を受信するように構成され、前記半導体装置（１）は、前記制御信号に基づいて導電状態と遮断状態とのうちの１つに設定されるように構成され、前記遮断状態では、前記隣接区域（１０３）と前記ドリフト区域（１０１）とにより形成される空乏領域は、前記第１の負荷端子（１１）と前記第２の負荷端子（１２）との間の電圧を遮断するように構成される、請求項１〜１８のいずれか一項に記載の半導体装置（１）。
  20. 前記トレンチ（１４）の前記絶縁体（１４１）は、前記ドリフト区域（１０１）、前記ソース区域（１０２）および前記隣接区域（１０３）のそれぞれに接触する、請求項１〜１９のいずれか一項に記載の半導体装置（１）。
  21. 前記絶縁体（１４１）は、二酸化シリコン、窒化シリコンおよび低ｋ誘電体のうちの少なくとも１つを含む、請求項１〜２０のいずれか一項に記載の半導体装置（１）。
  22. 第１の負荷端子（１１）と、第２の負荷端子（１２）と、制御端子（１３）と、ドリフト区域（１０１）を有する半導体ボディ（１０）とを含む半導体装置（１）を動作させる方法であって、前記半導体ボディ（１０）はシリコンの禁止帯幅より大きい禁止帯幅を有する半導体材料により形成され、かつ前記第１の負荷端子（１１）と前記第２の負荷端子（１２）との間に負荷電流を導くように構成され、前記半導体装置（１）は、
    − 前記半導体ボディ（１０）内に配置され、かつ前記第１の負荷端子（１１）へ電気的に接続されるソース区域（１０２）と、
    − 前記半導体ボディ（１０）内に配置され、かつ前記ドリフト区域（１０１）から前記ソース区域（１０２）を絶縁する隣接区域（１０３）と、
    − 垂直方向（Ｚ）に沿って前記半導体ボディ（１０）中に延びるトレンチ（１４）であって、前記隣接区域（１０３）に接触する絶縁体（１４１）を含むトレンチ（１４）と、
    − 前記トレンチ（１４）内に配置され、かつ前記絶縁体（１４１）により前記半導体ボディ（１０）から絶縁される第１の電極（１３１）であって、前記制御端子（１３）へ電気的に接続される第１の電極（１３１）と、
    − 前記トレンチ（１４）内に配置され、かつ前記絶縁体（１４１）により前記半導体ボディ（１０）から絶縁される第２の電極（１３２）であって、前記絶縁体（１４１）は前記第１の電極（１３１）から前記第２の電極（１３２）を絶縁する、第２の電極（１３２）と
    を含み、前記隣接区域（１０３）は前記垂直方向（Ｚ）に沿って少なくとも前記トレンチ（１４）まで延び、前記方法は、
    − 前記半導体装置（１）を導電状態と遮断状態とのうちの１つに設定するための前記第１の電極（１３１）と前記第１の負荷端子（１１）子との間の電圧を制御する工程と、
    − ある電位を前記第２の電極（１３２）へ印加する工程と
    を含む、方法。
  23. 前記第２の電極（１３２）へ印可される前記電位は、前記第１の負荷端子（１１）の電位、前記第１の電極（１３１）の電位、および前記半導体ボディ（１０）の半導体領域（１５１）の電位のうちの１つである、請求項２２に記載の方法。
  24. 前記電位は、前記半導体装置（１）が前記遮断状態である場合に前記第２の電極（１３２）と前記第１の負荷端子（１１）との間の電圧が前記第１の電極（１３１）と前記第１の負荷端子（１１）との間の電圧より大きいように、前記第２の電極（１３２）へ印加される、請求項２２または２３に記載の方法。
JP2016154508A 2015-08-06 2016-08-05 広禁止帯幅半導体装置 Active JP6449821B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015215024.0A DE102015215024B4 (de) 2015-08-06 2015-08-06 Halbleiterbauelement mit breiter Bandlücke und Verfahren zum Betrieb eines Halbleiterbauelements
DE102015215024.0 2015-08-06

Publications (2)

Publication Number Publication Date
JP2017063182A true JP2017063182A (ja) 2017-03-30
JP6449821B2 JP6449821B2 (ja) 2019-01-09

Family

ID=57853832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016154508A Active JP6449821B2 (ja) 2015-08-06 2016-08-05 広禁止帯幅半導体装置

Country Status (4)

Country Link
US (1) US9923066B2 (ja)
JP (1) JP6449821B2 (ja)
CN (1) CN106449728B (ja)
DE (1) DE102015215024B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186270A (ja) * 2017-04-24 2018-11-22 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
JP2021136284A (ja) * 2020-02-26 2021-09-13 日産自動車株式会社 半導体装置及びその製造方法
JP2021182639A (ja) * 2017-06-06 2021-11-25 三菱電機株式会社 半導体装置および電力変換装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6763779B2 (ja) 2014-11-18 2020-09-30 ローム株式会社 半導体装置および半導体装置の製造方法
JP6649216B2 (ja) * 2016-09-16 2020-02-19 株式会社東芝 半導体装置およびその製造方法
US9887287B1 (en) * 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
JP6708269B2 (ja) 2017-02-13 2020-06-10 富士電機株式会社 半導体装置
JP6643382B2 (ja) * 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
DE102017110536B4 (de) * 2017-05-15 2022-06-30 Infineon Technologies Ag Halbleitervorrichtung mit breiter Bandlücke, die Gatefinger zwischen Bondpads enthält, und Halbleitermodul
DE102017127089B4 (de) * 2017-11-17 2022-05-25 Infineon Technologies Austria Ag Multi-Die-Gehäuse und Leistungswandler
JP7106476B2 (ja) * 2019-03-19 2022-07-26 株式会社東芝 半導体装置およびその製造方法
CN110504315B (zh) * 2019-08-30 2020-09-15 电子科技大学 一种沟槽型绝缘栅双极晶体管及其制备方法
JP7295047B2 (ja) 2020-01-22 2023-06-20 株式会社東芝 半導体装置
CN111883515A (zh) * 2020-07-16 2020-11-03 上海华虹宏力半导体制造有限公司 沟槽栅器件及其制作方法
US11355630B2 (en) 2020-09-11 2022-06-07 Wolfspeed, Inc. Trench bottom shielding methods and approaches for trenched semiconductor device structures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149736A (ja) * 2005-11-24 2007-06-14 Toshiba Corp 半導体装置
JP2007300034A (ja) * 2006-05-02 2007-11-15 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2009117593A (ja) * 2007-11-06 2009-05-28 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009302091A (ja) * 2008-06-10 2009-12-24 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2010153622A (ja) * 2008-12-25 2010-07-08 Toshiba Corp 半導体素子
WO2013081089A1 (ja) * 2011-11-30 2013-06-06 ローム株式会社 半導体装置
JP2014107571A (ja) * 2012-11-26 2014-06-09 Infineon Technologies Austria Ag 半導体素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204533B1 (en) * 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
JP2006237066A (ja) * 2005-02-22 2006-09-07 Toshiba Corp 半導体装置
JP2008546216A (ja) * 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション 電荷平衡電界効果トランジスタ
US8274109B2 (en) * 2007-12-26 2012-09-25 Infineon Technologies Ag Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US8373224B2 (en) * 2009-12-28 2013-02-12 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with resurf stepped oxides and trenched contacts
JP5569162B2 (ja) * 2010-06-10 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102010039258B4 (de) * 2010-08-12 2018-03-15 Infineon Technologies Austria Ag Transistorbauelement mit reduziertem Kurzschlussstrom
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
JP2013258327A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法
JP5715604B2 (ja) * 2012-09-12 2015-05-07 株式会社東芝 電力用半導体素子
JP2014060362A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
JP2014131008A (ja) * 2012-11-29 2014-07-10 Fuji Electric Co Ltd ワイドバンドギャップ半導体装置
JP2014175470A (ja) * 2013-03-08 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
US20140306284A1 (en) 2013-04-12 2014-10-16 Infineon Technologies Austria Ag Semiconductor Device and Method for Producing the Same
KR20150069117A (ko) * 2013-12-13 2015-06-23 삼성전기주식회사 전력 반도체 소자
KR20150076814A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
JP2015133380A (ja) * 2014-01-10 2015-07-23 株式会社東芝 半導体装置
JP6563708B2 (ja) 2014-06-30 2019-08-21 日本タングステン株式会社 薄膜磁気ヘッド用基板、磁気ヘッドスライダ、および、ハードディスクドライブ装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149736A (ja) * 2005-11-24 2007-06-14 Toshiba Corp 半導体装置
JP2007300034A (ja) * 2006-05-02 2007-11-15 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2009117593A (ja) * 2007-11-06 2009-05-28 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009302091A (ja) * 2008-06-10 2009-12-24 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2010153622A (ja) * 2008-12-25 2010-07-08 Toshiba Corp 半導体素子
WO2013081089A1 (ja) * 2011-11-30 2013-06-06 ローム株式会社 半導体装置
JP2014107571A (ja) * 2012-11-26 2014-06-09 Infineon Technologies Austria Ag 半導体素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186270A (ja) * 2017-04-24 2018-11-22 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
US10553685B2 (en) 2017-04-24 2020-02-04 Infineon Technologies Ag SiC semiconductor device with offset in trench bottom
JP2020092272A (ja) * 2017-04-24 2020-06-11 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
JP7132207B2 (ja) 2017-04-24 2022-09-06 インフィネオン テクノロジーズ アーゲー トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
JP2021182639A (ja) * 2017-06-06 2021-11-25 三菱電機株式会社 半導体装置および電力変換装置
JP7134315B2 (ja) 2017-06-06 2022-09-09 三菱電機株式会社 半導体装置および電力変換装置
JP2021136284A (ja) * 2020-02-26 2021-09-13 日産自動車株式会社 半導体装置及びその製造方法
JP7353211B2 (ja) 2020-02-26 2023-09-29 日産自動車株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6449821B2 (ja) 2019-01-09
DE102015215024A1 (de) 2017-02-09
DE102015215024B4 (de) 2019-02-21
CN106449728A (zh) 2017-02-22
CN106449728B (zh) 2020-03-06
US9923066B2 (en) 2018-03-20
US20170040425A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
JP6449821B2 (ja) 広禁止帯幅半導体装置
US9887285B1 (en) Semiconductor device
US9570607B2 (en) Field-effect semiconductor device having alternating n-type and p-type pillar regions arranged in an active area
US10522675B2 (en) Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit
US10083957B2 (en) Semiconductor device
US9893178B2 (en) Semiconductor device having a channel separation trench
US8823084B2 (en) Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
JP2020021941A (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
CN109075192A (zh) 半导体装置
US10600862B2 (en) High voltage termination structure of a power semiconductor device
US10700184B2 (en) Semiconductor device
US8530964B2 (en) Semiconductor device including first and second semiconductor elements
US8946817B2 (en) Semiconductor device with compensation regions
US10957773B1 (en) Semiconductor device
CN106992212B (zh) 具有增大的栅-漏电容的晶体管器件
US9985126B2 (en) Semiconductor device comprising a first gate electrode and a second gate electrode
US10629690B2 (en) Semiconductor device comprising a transistor including a first field plate and a second field plate
US10403768B2 (en) Semiconductor device
US10056365B2 (en) Semiconductor device
US9306044B2 (en) Semiconductor configuration having reduced on-state resistance
US11682696B2 (en) Semiconductor device having a high breakdown voltage
US20230070381A1 (en) Vertical field-effect transistor and method for forming same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180912

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181206

R150 Certificate of patent or registration of utility model

Ref document number: 6449821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250