JP6708269B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6708269B2
JP6708269B2 JP2018567544A JP2018567544A JP6708269B2 JP 6708269 B2 JP6708269 B2 JP 6708269B2 JP 2018567544 A JP2018567544 A JP 2018567544A JP 2018567544 A JP2018567544 A JP 2018567544A JP 6708269 B2 JP6708269 B2 JP 6708269B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
trench portion
gate trench
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018567544A
Other languages
English (en)
Other versions
JPWO2018147466A1 (ja
Inventor
内藤　達也
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2018147466A1 publication Critical patent/JPWO2018147466A1/ja
Application granted granted Critical
Publication of JP6708269B2 publication Critical patent/JP6708269B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等を含む半導体装置において、Ｐ型のベース領域とＮ型のドリフト領域との間に、ドーピング濃度の高いＮ型の蓄積領域を設ける構造が知られている（例えば、特許文献１参照）。
特許文献１ 特開２００５−３４７２８９号公報
 解決しようとする課題
蓄積領域を設けることで、蓄積領域の下方において正孔が蓄積される。このため、半導体装置のオン電圧を低減できる。しかし、キャリア蓄積効果が高くなりすぎると、ターンオフ時等において正孔をエミッタ側に引き抜きにくくなる。このため、例えばターンオフ損失が増大する場合がある。
一般的開示
蓄積領域は、ドリフト領域よりも高ドーピング濃度の第１導電型の領域であってよい。蓄積領域は、酸化領域、窒化領域および炭化領域のうちの少なくとも一種類の高抵抗領域を含有してよい。キャリア通過領域は、ドリフト領域の一部であってよい。
蓄積領域は、ドリフト領域よりも高濃度の第１導電型の領域であってよい。蓄積領域は、酸化領域、窒化領域および炭化領域のうちの少なくとも一種類の高抵抗領域を含有してよい。キャリア通過領域は、ドリフト領域の一部であってよい。
蓄積領域は、ベース領域の全体と重なるように設けられてよい。蓄積領域は、ゲートトレンチ部の下面の一部と更に重なるように設けられてよい。
半導体基板は、半導体基板の上面から半導体基板の内部まで形成されたダミートレンチ部を備えてよい。ダミートレンチ部は、ベース領域と接してよい。ダミートレンチ部と蓄積領域との間には、キャリア通過領域が設けられていなくてよい。蓄積領域は、ゲートトレンチ部の下端よりも下に設けられていてよい。ダミートレンチ部に隣接するベース領域は、ゲートトレンチ部に隣接するベース領域よりも、半導体基板の上面から見て深くまで形成されていてよい。
ダミートレンチ部は、トレンチ内壁に形成されたダミー絶縁膜と、ダミー絶縁膜に囲まれたダミー導電部を有してよい。ダミー絶縁膜は、ダミートレンチ部の底部の少なくとも一部には形成されていなくてよい。ダミー導電部は、ダミートレンチ部の底部において、半導体基板と接触してよい。
ゲートトレンチ部は、半導体基板の上面において予め定められた直線方向に沿って設けられてよい。半導体基板は、ベース領域の上方に形成され、ドリフト領域よりも高ドーピング濃度の第１導電型のエミッタ領域を有してよい。半導体基板は、ベース領域の上方に形成され、ベース領域よりも高ドーピング濃度の第２導電型のコンタクト領域を有してよい。半導体基板の上面において、直線方向に沿ってエミッタ領域およびコンタクト領域が交互に露出してよい。キャリア通過領域が、エミッタ領域の下方にも設けられていてよい。キャリア通過領域が、コンタクト領域の下方にも設けられていてよい。
ゲートトレンチ部は、半導体基板の上面に隣接する上側部分と、上側部分の下に設けられ、上側部分よりも細い下側部分とを有してよい。ベース領域は、上側部分に隣接して設けられてよい。蓄積領域は、下側部分と対向する位置に設けられてよい。キャリア通過領域は、蓄積領域と下側部分との間に設けられてよい。
半導体装置は、半導体基板に設けられ、半導体基板の下面と隣接する領域に第２導電型のコレクタ領域を有するトランジスタ部を備えてよい。半導体装置は、半導体基板に設けられ、半導体基板の下面と隣接する領域に第１導電型のカソード領域を有するダイオード部を備えてよい。トランジスタ部は、ドリフト領域、ベース領域、蓄積領域、ゲートトレンチ部およびキャリア通過領域を有してよい。ダイオード部は、ドリフト領域と、ベース領域と、半導体基板の上面から半導体基板の内部まで形成されたダミートレンチ部とを有してよい。ダイオード部においては、ベース領域とドリフト領域との間に蓄積領域が設けられていなくてよい。
蓄積領域は、半導体基板の深さ方向においてベース領域と離れて設けられていてよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。 図１におけるａ−ａ断面の一例を示す図である。 図１におけるａ−ａ断面の他の例を示す図である。 ゲートトレンチ部４０およびダミートレンチ部３０に挟まれた１つのメサ部７１近傍を拡大した断面図である。 図３ＡのＺ−Ｚ位置におけるドーピング濃度分布の一例を示す図である。 図２Ｂに示した例における、ゲートトレンチ部４０およびダミートレンチ部３０に挟まれた１つのメサ部７１近傍を拡大した断面図である。 図３ＣのＺ−Ｚ位置におけるドーピング濃度分布の一例を示す図である。 メサ部７１近傍を拡大した断面図の他の例である。 メサ部７１近傍を拡大した断面図の他の例である。 メサ部７１近傍を拡大した断面図の他の例である。 メサ部７１近傍を拡大した断面図の他の例である。 メサ部７１近傍を拡大した断面図の他の例である。 メサ部７１近傍を拡大した断面図の他の例である。 メサ部７１近傍を拡大した断面図の他の例である。 本発明の実施形態に係る半導体装置２００の上面を部分的に示す図である。 図１におけるｂ−ｂ断面の一例を示す図である。 蓄積領域１６およびキャリア通過領域１７の配置例を示す上面図である。 蓄積領域１６およびキャリア通過領域１７の配置例を示す上面図である。 蓄積領域１６およびキャリア通過領域１７の配置例を示す上面図である。 蓄積領域１６およびキャリア通過領域１７の配置例を示す上面図である。 本発明の実施形態に係る半導体装置３００の上面を部分的に示す図である。 図１５におけるｆ−ｆ断面の一例を示す図である。 図１５におけるｆ−ｆ断面の他の例を示す図である。 図１５におけるｆ−ｆ断面の他の例を示す図である。 図１５におけるｆ−ｆ断面の他の例を示す図である。 図１５におけるｆ−ｆ断面の他の例を示す図である。 図１５におけるｆ−ｆ断面の他の例を示す図である。 図１５におけるｆ−ｆ断面の他の例を示す図である。 図１５におけるｆ−ｆ断面の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。半導体基板の深さ方向をＺ軸とする。
本明細書においては「エミッタ」、「コレクタ」の用語を用いているが、半導体装置はＩＧＢＴに限定されない。ＭＯＳＦＥＴ等のトランジスタにおける「ソース」および「ドレイン」も、本明細書における「エミッタ」および「コレクタ」の用語の範囲に含まれ得る。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差をドーピング濃度（ネットドーピング濃度またはキャリア濃度とも称される）とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。
図１は、本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。本例の半導体装置１００は、ＩＧＢＴ等のトランジスタを含む半導体チップである。図１においてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。
また、図１においては半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端構造部は、半導体基板の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置１００は、半導体基板の内部に形成されたゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５、蓄積領域１６およびウェル領域１１を備える。蓄積領域１６は、半導体基板の上面には露出しない。図１では、半導体基板の上面と平行なＸＹ面内において蓄積領域１６が形成される領域を、破線で示している。本例では、当該面内において互いに分離した複数の蓄積領域１６が設けられる。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート金属層４６を備える。エミッタ電極５２およびゲート金属層４６は互いに分離して設けられる。
エミッタ電極５２およびゲート金属層４６と、半導体基板の上面との間には層間絶縁膜が形成されるが、図１では省略している。本例の層間絶縁膜には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が、当該層間絶縁膜を貫通して形成される。
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。本例のコンタクトホール５４は、それぞれのトレンチ部の間に形成されている。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部５７が設けられてよい。接続部５７は、熱酸化膜等の絶縁膜を挟んで、半導体基板の上面に形成される。本例においてコンタクトホール５６は、Ｘ軸方向におけるダミートレンチ部３０の先端に配置される。
ゲート金属層４６は、コンタクトホール５５を通って、ゲート配線４５と接触する。ゲート配線４５は、不純物がドープされたポリシリコン等で形成される。ゲート配線４５と半導体基板との間には、熱酸化膜等の絶縁膜が形成される。ゲート配線４５は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲート配線４５は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲート配線４５は、コンタクトホール５５の下方から、ゲートトレンチ部４０の先端部４３まで形成される。ゲートトレンチ部４０の先端部４３においてゲート導電部は半導体基板の上面に露出しており、ゲート配線４５と接触する。
エミッタ電極５２およびゲート金属層４６は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、半導体基板の上面において所定の配列方向（短手方向）に沿って所定の間隔で配列される。図１における配列方向はＹ軸方向である。
本例のゲートトレンチ部４０は、半導体基板の上面に平行であって配列方向と垂直な延伸方向（長手方向、本例ではＸ軸方向）に沿って直線形状に延伸する２つの延伸部４１（延伸方向に沿って直線状であるトレンチの部分）と、延伸部４１の先端において２つの延伸部４１を接続する先端部４３を有してよい。先端部４３の少なくとも一部は、半導体基板の上面において曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部４１の先端を接続することで、延伸部４１の端部における電界集中を緩和できる。
ゲートトレンチ部４０のそれぞれの延伸部４１の間には、１つ以上のダミートレンチ部３０が設けられる。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、２つの延伸部の先端を接続する先端部を有してよい。本例では、ゲートトレンチ部４０のそれぞれの延伸部４１の間に、２つの延伸部および先端部を有するダミートレンチ部３０が形成されている。他の例のダミートレンチ部３０は、先端部を有さずに直線形状であってもよい。ダミートレンチ部３０は、ゲート配線４５とは重ならない位置に設けられる。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。ウェル領域１１は、ゲート金属層４６が設けられる側の活性領域のコンタクトホール５４の長手方向の端から離れて、所定の範囲で形成される。ウェル領域１１は第２導電型であり、拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層４６側の一部の領域はウェル領域１１に形成される。ダミートレンチ部３０の延伸方向の端および先端部の底は、ウェル領域１１に覆われていてよい。
各トレンチ部に挟まれたメサ部７１には、ベース領域１４が形成される。メサ部７１とは、トレンチ部に挟まれた半導体基板の領域において、トレンチ部の最も深い底部よりも上面側の領域である。ウェル領域１１は第２導電型である。ベース領域１４は、ウェル領域１１よりもドーピング濃度の低いＰ−型であり、ウェル領域１１はＰ＋型である。
メサ部７１のベース領域１４の上面には、ベース領域１４よりもドーピング濃度の高いＰ＋型のコンタクト領域１５が形成される。ウェル領域１１は、活性領域におけるコンタクト領域１５のうち、トレンチ部の延伸方向で最も端に配置されたコンタクト領域１５から、ゲート金属層４６の方向に離れて形成されてよい。また、ベース領域１４の上面には、半導体基板よりもドーピング濃度が高いＮ＋型のエミッタ領域１２が選択的に形成される。
コンタクト領域１５およびエミッタ領域１２のそれぞれは、隣接する一方のトレンチ部から、他方のトレンチ部まで形成される。コンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｘ軸方向）に沿って、交互に半導体基板の上面に露出するように形成される。コンタクト領域１５およびエミッタ領域１２のそれぞれは、各トレンチ部の延伸方向に沿って所定の長さにわたり、隣接する一方のトレンチ部または他方のトレンチ部に接してよい。
他の例のメサ部７１には、コンタクト領域１５およびエミッタ領域１２が延伸方向に沿ってストライプ状に形成されていてもよい。例えばトレンチ部に隣接する領域にエミッタ領域１２が形成され、エミッタ領域１２に挟まれた領域にコンタクト領域１５が形成される。
コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。コンタクトホール５４は、ベース領域１４およびウェル領域１１に対応する領域には形成されない。
図２Ａは、図１におけるａ−ａ断面の一例を示す図である。本例のａ−ａ断面は、エミッタ領域１２を通過するＹＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜２６、エミッタ電極５２およびコレクタ電極５８を有する。層間絶縁膜２６は、例えばボロンおよびリン等の不純物が添加されたシリケートガラスである。層間絶縁膜２６は、半導体基板１０の上面において選択的に形成される。エミッタ電極５２は、半導体基板１０および層間絶縁膜２６の上面に形成される。コレクタ電極５８は、半導体基板１０の下面に形成される。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。
半導体基板１０は、Ｎ−型のドリフト領域１８を有する。本例のドリフト領域１８は、半導体基板１０のうち、エミッタ領域１２、ベース領域１４、蓄積領域１６、バッファ領域２０およびコレクタ領域２２が形成されずに残存した領域である。
半導体基板１０の上面と、ドリフト領域１８との間には、Ｐ−型のベース領域１４が形成される。つまり、半導体基板１０の内部においてドリフト領域１８の上方にベース領域１４が形成される。ベース領域１４は、半導体基板１０の上面からボロン等のＰ型の不純物を注入することで形成されてよい。
ベース領域１４の上面には、Ｎ＋型のエミッタ領域１２が形成される。エミッタ領域１２は、半導体基板１０の上面からリンや砒素等のＮ型の不純物を注入することで形成されてよい。
半導体基板１０の内部において、ドリフト領域１８とベース領域１４との間には、蓄積領域１６が形成される。蓄積領域１６は、ドリフト領域１８およびベース領域１４よりも、第２導電型（本例ではＰ型）のキャリア（本例では正孔）の移動度が小さい領域である。つまり蓄積領域１６は、蓄積領域１６を設けない場合に比べて、半導体装置１００のオン時に蓄積領域１６の下方に蓄積される正孔濃度を上昇させる領域である。
一例として蓄積領域１６は、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の領域である。本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。例えば、ドリフト領域１８およびベース領域１４の間において、ドリフト領域１８のドーピング濃度の平均値よりも、１０倍以上のドーピング濃度を有する領域を蓄積領域１６としてよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度の５０倍以上であってよく、１００倍以上であってもよい。蓄積領域１６は、半導体基板１０の上面から、リンまたはプロトン等のＮ型の不純物を注入することで形成されてよい。
他の例の蓄積領域１６は、酸化領域、窒化領域および炭化領域のうちの少なくとも一種類の高抵抗領域を含有する。高抵抗領域は、ドリフト領域１８よりも電気抵抗の高い領域である。例えば、半導体基板１０の内部に酸素イオンを注入して熱処理することで、酸素イオンを注入した領域を酸化して高抵抗化することができる。
ゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面から半導体基板１０の内部まで形成され、側壁においてエミッタ領域１２およびベース領域１４と接している。本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面から、エミッタ領域１２およびベース領域１４を貫通して形成される。
本例のゲートトレンチ部４０およびダミートレンチ部３０の底部は、ドリフト領域１８内に配置される。なお、トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
バッファ領域２０は、ドリフト領域１８の下面側に形成される。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。バッファ領域２０の下面側には、Ｐ＋型のコレクタ領域２２が形成される。
ゲートトレンチ部４０は、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２に覆われている。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜２６により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
本例のダミートレンチ部３０は、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチ部３０の内部に形成され、且つ、ダミー絶縁膜３２により覆われている。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、半導体基板１０の上面において層間絶縁膜２６により覆われる。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
ダミートレンチ部３０を設けることで、キャリアの蓄積効果を高めて伝導度変調を促進し、オン電圧を低下させることができる。また、ゲートトレンチ部４０に対するダミートレンチ部３０の割合を調整することで、半導体装置１００のスイッチング速度を調整することができる。
本例の蓄積領域１６は、ゲートトレンチ部４０の底部の少なくとも一部の領域との間に隙間６０を有して形成される。当該隙間６０は、蓄積領域１６を経由せずにドリフト領域１８とベース領域１４とを接続する経路である。当該隙間６０を設けることで、半導体装置１００のターンオフ時等においてドリフト領域１８から、蓄積領域１６を経由することなくベース領域１４に正孔を引き抜く経路を設けることができ、半導体装置１００のターンオフ時の破壊耐量（ターンオフ耐量）を向上させることができる。また、ターンオフ損失を低減することができる。なお、蓄積領域１６は、ダミートレンチ部３０の底部の少なくとも一部の領域との間においても、ドリフト領域１８とベース領域１４とを接続する隙間６０を有して形成されてよい。
図２Ｂは、図１におけるａ−ａ断面の他の例を示す図である。本例の半導体装置１００は、蓄積領域１６の位置が、図２Ａに示した半導体装置１００と異なる。他の構造は、図２Ａに示した半導体装置１００と同一であってよい。
本例の蓄積領域１６は、Ｚ軸方向においてベース領域１４から離れて配置されている。ベース領域１４と蓄積領域１６との間には、ドリフト領域１８が設けられていてよく、蓄積領域１６よりもドーピング濃度の低いＮ型の領域が設けられていてもよい。
本例においても、蓄積領域１６は、トレンチ部の底部の少なくとも一部の領域との間に隙間６０を有して形成される。これにより、半導体装置１００のターンオフ時の破壊耐量（ターンオフ耐量）を向上させることができる。また、ターンオフ損失を低減することができる。また、蓄積領域１６とベース領域１４とが離れていることにより、蓄積領域１６とベース領域１４との間における電界強度増加を抑制して、耐圧低下を抑制できる。
図３Ａは、図２Ａに示した例における、ゲートトレンチ部４０およびダミートレンチ部３０に挟まれた１つのメサ部７１近傍を拡大した断面図である。上述したように、蓄積領域１６と、ゲートトレンチ部４０との間の少なくとも一部の領域には、蓄積領域１６が設けられていない領域（隙間６０）が存在する。当該領域は、蓄積領域１６よりも第２導電型のキャリアの移動度が大きい。本明細書では、当該領域（隙間６０）を通ってキャリアが通過する領域を、キャリア通過領域１７と称する。つまり、キャリア通過領域１７は、隙間６０を略中心として、その前後の領域である。
本例のキャリア通過領域１７は、ドリフト領域１８の一部を含む。つまり本例のキャリア通過領域１７は、ベース領域１４と隣接するドリフト領域１８のうち、蓄積領域１６が形成されずに残存した部分を含む。
本例の蓄積領域１６は、ゲートトレンチ部４０の下端よりも下側に設けられる。蓄積領域１６は、当該断面において、ベース領域１４の下面全体と重なるように設けられる。ベース領域１４の下面とは、Ｚ軸の負側（すなわち、コレクタ領域２２側）から見えるベース領域１４の面全体を指す。蓄積領域１６とベース領域１４の下面全体とが重なるとは、コレクタ領域２２側から見て、ベース領域１４の下面全体が、蓄積領域１６により覆われている状態を指す。一例として、蓄積領域１６のＹ軸方向の幅は、２つのトレンチ部に挟まれるメサ部７１の幅と同一か、より大きい。
コレクタ側から見て、蓄積領域１６に覆われていないベース領域１４が存在すると、キャリア蓄積効果が急激に低下して、オン電圧が上昇する場合がある。蓄積領域１６を、Ｙ軸方向において、少なくともベース領域１４の下面全体を覆うように設けることで、キャリア蓄積効果を向上させてオン電圧を小さくできる。
また、キャリア通過領域１７を設けることで、ターンオフ時等において、キャリアを適切に引き抜くことができる。ターンオフ時には、正孔をエミッタ側に移動させるバイアスが印加されるので、ベース領域１４の全体を蓄積領域１６で覆っていても、キャリア通過領域１７を設けておくことで正孔がエミッタ側に引き抜かれる。従って、半導体装置１００の耐量を向上させ、また、ターンオフ損失を低減することができる。
特に、ゲートトレンチ部４０の近傍には、電子電流が流れるチャネルが形成されているので、正孔もゲートトレンチ部４０の近傍を通過しやすい。ゲートトレンチ部４０の底部に接してキャリア通過領域１７を設けることで、ターンオフ時等において効率よく正孔を引き抜くことができる。キャリア通過領域１７は、Ｘ軸方向において連続的に設けられてよく、離散的に設けられてもよい。例えば、ゲートトレンチ部４０の底部近傍において、Ｘ軸方向における一部の範囲にはキャリア通過領域１７が設けられており、他の一部の範囲にはキャリア通過領域１７が設けられていなくともよい。また、キャリア通過領域１７は、ダミートレンチ部３０の底部に接する領域にも設けられてよい。
また、蓄積領域１６は、ベース領域１４よりも広い範囲をカバーしてもよい。例えば図３Ａの断面において、蓄積領域１６は、ゲートトレンチ部４０の下面３５の一部と重なるように設けられてよい。同様に蓄積領域１６は、ダミートレンチ部３０の下面３６の一部と重なるように設けられてもよい。また、蓄積領域１６は、ダミートレンチ部３０の下面３６と接続していてもよい。つまり、ダミートレンチ部３０の下面近傍には、キャリア通過領域１７が設けられなくともよい。
図３Ｂは、図３ＡのＺ−Ｚ位置におけるドーピング濃度分布の一例を示す図である。本例では、蓄積領域１６におけるドーピング濃度のピーク値をＮｐ、ピーク位置をｘｐ、ドリフト領域１８におけるドーピング濃度をＮ０とする。また、ベース領域１４のアクセプタ濃度と、ベース領域１４の下に配置されたＮ型領域のドナー濃度とが一致する深さ位置（すなわち、ｐｎ接合の位置）をｘｊとし、深さ位置ｘｊにおけるアクセプタおよびドナーの濃度をＮ１とする。
本明細書では、濃度Ｎ１が、濃度Ｎ０の１０倍より大きい状態を、蓄積領域１６がベース領域１４と接している状態とする。蓄積領域１６のピーク位置ｘｐが、基板上面に対して深い位置に設けられるほど、濃度Ｎ１は低下する。
図３Ｃは、図２Ｂに示した例における、ゲートトレンチ部４０およびダミートレンチ部３０に挟まれた１つのメサ部７１近傍を拡大した断面図である。本明細書では、ベース領域１４の下端（すなわち、位置ｘｊ）と、蓄積領域１６の上端との距離をＤとする。
図３Ｄは、図３ＣのＺ−Ｚ位置におけるドーピング濃度分布の一例を示す図である。本例では、濃度Ｎ１は濃度Ｎ０の１０倍以下である。本明細書では、濃度Ｎ１が濃度Ｎ０の１０倍以下である状態を、蓄積領域１６がベース領域１４と離れている状態とする。
なお、蓄積領域１６のドーピング濃度が、ピーク濃度Ｎｐの半値０．５Ｎｐとなる深さ位置を、ｘｂ、ｘａとする。位置ｘｂは、ベース領域１４側の位置であり、位置ｘａは、ドリフト領域１８側の位置である。蓄積領域１６とベース領域１４との距離Ｄを、深さ位置ｘｊから、深さ位置ｘｂまでのｚ軸方向の距離とする。
距離Ｄは、基板上面から深さ位置ｘｊまでの距離以下であってよく、当該距離の半分以下であってもよい。また、距離Ｄは、蓄積領域１６のドーピング濃度分布において濃度が０．０１Ｎｐとなる２つの位置の距離以下（ＦＷ１％Ｍと称する）であってよく、蓄積領域１６のドーピング濃度分布の半値全幅ＦＷＨＭ以下であってもよい。距離Ｄは、０以上であってよく、ＦＷＨＭ以上であってよく、ＦＷ１％Ｍ以上であってもよい。
図４Ａは、メサ部７１近傍を拡大した断面図の他の例である。本例における蓄積領域１６は、ダミートレンチ部３０の下面３６と接続されている。つまり、蓄積領域１６とダミートレンチ部３０との間には、キャリア通過領域１７が設けられていない。ただし、ゲートトレンチ部４０の下面３５と、蓄積領域１６との間には、キャリア通過領域１７が設けられている。このような構成によっても、ゲートトレンチ部４０の下面３５近傍に設けたキャリア通過領域１７により、ターンオフ時等において正孔をエミッタ側に引き抜くことが容易となる。
図４Ｂは、メサ部７１近傍を拡大した断面図の他の例である。本例は、蓄積領域１６がベース領域１４と離れている点以外は、図４Ａの例と同様である。蓄積領域１６とベース領域１４との距離は、図３Ｃおよび図３Ｄにおいて説明した例と同様である。
図５Ａは、メサ部７１近傍を拡大した断面図の他の例である。本例におけるベース領域１４は、ゲートトレンチ部４０に隣接するゲート隣接領域７０と、ダミートレンチ部３０に隣接するダミー隣接領域８０とを有する。
ダミー隣接領域８０は、ゲート隣接領域７０よりも、半導体基板１０の上面から見て深くまで形成されている。ダミー隣接領域８０およびゲート隣接領域７０の深さは、それぞれのトレンチ部と接している部分の深さを用いてよい。
この場合、蓄積領域１６と、ゲート隣接領域７０との間にもドリフト領域１８が形成される。このような構造により、キャリア通過領域１７とベース領域１４との距離を大きくできる。従って、半導体装置１００がオン状態の場合における、キャリア蓄積効果を大きくできる。
なお、ゲート隣接領域７０の下端は、ゲートトレンチ部４０のＺ軸方向における中央よりも上側に配置されてよい。ダミー隣接領域８０の下端は、ダミートレンチ部３０のＺ軸方向における中央よりも下側に配置されてよい。ダミー隣接領域８０の下端は、ダミートレンチ部３０の下面３６よりも下側に配置されてもよい。ダミー隣接領域８０は、蓄積領域１６と接続していてもよい。ゲート隣接領域７０およびダミー隣接領域８０の接続部分の深さは、図５Ａに示すようにステップ状に急峻に変化してよく、傾きを有して徐々に変化していてもよい。
なお、他の例においては、ベース領域１４は、Ｙ軸方向における中央部分が下側に凸となっている形状を有してもよい。この場合、ダミー隣接領域８０と蓄積領域１６との間にも、ドリフト領域１８が形成される。
図５Ｂは、メサ部７１近傍を拡大した断面図の他の例である。本例は、蓄積領域１６がベース領域１４と離れている点以外は、図５Ａの例と同様である。蓄積領域１６とベース領域１４との距離は、図３Ｃおよび図３Ｄにおいて説明した例と同様である。
図６は、メサ部７１近傍を拡大した断面図の他の例である。本例の蓄積領域１６は、ゲートトレンチ部４０の下面３５の一部と重なる端部６１を有する。蓄積領域１６は、ダミートレンチ部３０の下面３６の一部と重なる端部６２を更に有してもよい。このような構造により、キャリア蓄積効果を向上させることができる。
端部６１がゲートトレンチ部４０と重なるＹ軸方向における幅は、ゲート絶縁膜４２の幅よりも小さくてよく、大きくてもよい。また、十分な大きさのキャリア通過領域１７を形成するべく、端部６１がゲートトレンチ部４０と重なるＹ軸方向における幅は、ゲートトレンチ部４０の幅の半分より小さく、例えば１／４以下である。
図７は、メサ部７１近傍を拡大した断面図の他の例である。本例のゲートトレンチ部４０は、上側部分６３および下側部分６４を有する。上側部分６３は、半導体基板１０の上面に隣接する。下側部分６４は、上側部分６３の下に設けられ、Ｙ軸方向における幅が上側部分６３よりも細い。上側部分６３は、ベース領域１４と対向する領域を含み、下側部分６４は、蓄積領域１６と対向する領域を含む。上側部分６３のＹ軸方向における幅は、ベース領域１４と対向する領域の幅を用いてよく、下側部分６４のＹ軸方向における幅は、蓄積領域１６と対向する領域の幅を用いてよい。上側部分６３と下側部分６４との接続部分の幅は、図７に示すようにステップ状に急峻に変化していてよく、傾きを有して徐々に変化していてもよい。
本例の場合においても蓄積領域１６は、ベース領域１４の全体を覆うように形成される。ただし、ゲートトレンチ部４０が、幅の小さい下側部分６４を有することで、蓄積領域１６をゲートトレンチ部４０の下面３５よりも上側に形成できる。蓄積領域１６とベース領域１４との間にはドリフト領域１８が形成されてよく、蓄積領域１６の上面とベース領域１４の下面とが接続されていてもよい。後者の場合、蓄積領域１６は、ゲートトレンチ部４０の上側部分６３と対向する上部分と、下側部分６４と対向する下部分とを有してよい。蓄積領域１６の上部分は、下部分よりもＹ軸方向における幅が小さくてよい。
本例では、蓄積領域１６とゲートトレンチ部４０の下側部分６４の側壁との間にキャリア通過領域１７が設けられている。キャリア通過領域１７は、ゲートトレンチ部４０の側壁に沿って、ベース領域１４まで設けられる。
本例によれば、蓄積領域１６をメサ部７１の内部に設けることができる。このため、Ｎ−型のドリフト領域１８の厚みを確保することができる。
なお、ダミートレンチ部３０も、ゲートトレンチ部４０と同様に、上側部分６５と下側部分６６を有してよい。ダミートレンチ部３０の上側部分６５および下側部分６６は、ゲートトレンチ部４０の上側部分６３および下側部分６４と同一の深さ位置に設けられてよい。この場合、蓄積領域１６とダミートレンチ部３０の側壁との間に、キャリア通過領域１７が設けられてよい。
他の例では、蓄積領域１６は、ダミートレンチ部３０の側壁と接続していてもよい。この場合、ダミートレンチ部３０は、略均等な幅を有していてよく、上側部分６５および下側部分６６を有していてもよい。
図８は、メサ部７１近傍を拡大した断面図の他の例である。本例のダミートレンチ部３０は、底部の少なくとも一部にダミー絶縁膜３２が形成されていない。つまり、ダミートレンチ部３０の底部において、ダミー絶縁膜３２には貫通孔が形成されている。当該貫通孔にはダミー導電部３４が充填されている。これによりダミー導電部３４は、ダミートレンチ部３０の底部において半導体基板１０と接触する。なお、ダミートレンチ部３０の底部近傍には、キャリア通過領域１７が形成されている。
このような構造により、蓄積領域１６の下方に蓄積された正孔を、ターンオフ時等において、ダミー導電部３４を介して引き抜くことができる。このため、半導体装置１００の耐量を更に向上し、ターンオフ損失を更に低減させることができる。
半導体基板１０において、ダミー導電部３４と接触する領域には、Ｐ型の領域６７が設けられてよい。領域６７のドーピング濃度は、ベース領域１４のドーピング濃度よりも高くてよい。このような構造により、ダミー導電部３４による正孔の引き抜きを促進できる。領域６７は、蓄積領域１６とは接触しないことが好ましい。領域６７の下面は、蓄積領域１６の上面よりも上側に設けられてよい。
図９は、本発明の実施形態に係る半導体装置２００の上面を部分的に示す図である。半導体装置２００は、蓄積領域１６およびキャリア通過領域１７が形成される位置が、図１から図８に示した半導体装置１００とは異なる。
図１に示した半導体装置１００では、ダミートレンチ部３０に挟まれた領域にも蓄積領域１６を設けていたが、半導体装置２００は、ダミートレンチ部３０に挟まれた領域には蓄積領域１６が設けられていない。なお、ダミートレンチ部３０に挟まれた領域にはエミッタ領域１２が設けられておらず、コンタクト領域１５が設けられていてよい。他の構造は、図１から図８に示したいずれかの半導体装置１００と同一であってよい。
図１０は、図９におけるｂ−ｂ断面の一例を示す図である。本例のｂ−ｂ断面は、エミッタ領域１２を通過するＹＺ面である。上述したように、ダミートレンチ部３０に挟まれたメサ部７１の下方には、蓄積領域１６が設けられていない。ダミートレンチ部３０に挟まれたメサ部７１の下方には、キャリア通過領域１７として機能するドリフト領域１８が設けられる。このような構造により、ターンオフ時等における正孔の引き抜きを更に促進できる。
図１１、図１２、図１３および図１４は、蓄積領域１６およびキャリア通過領域１７の配置例を示す上面図である。図１１から図１４に示す各配置例は、図１から図８において説明したいずれの半導体装置１００に適用してもよい。図１１から図１４においては、ゲートトレンチ部４０が、半導体基板１０の上面において所定の直線方向（本例ではＸ軸方向）に沿って設けられている部分を示している。また、ゲートトレンチ部４０に隣接するメサ部７１の上面には、Ｘ軸方向に沿ってエミッタ領域１２とコンタクト領域１５とが交互に露出する。
図１１の例では、キャリア通過領域１７が、ゲートトレンチ部４０と重なる位置に配置される。また、本例のキャリア通過領域１７は、Ｘ軸方向において離散的に配置されている。キャリア通過領域１７は、図１１に示すように、ゲートトレンチ部４０と重なる位置であって、且つ、コンタクト領域１５と対向する位置に設けられてよい。これにより、キャリア通過領域１７とコンタクト領域１５との距離を近くして、キャリアの引き抜きを促進できる。
他の例では、キャリア通過領域１７は、ゲートトレンチ部４０と重なる位置であって、且つ、エミッタ領域１２と対向する位置に設けられてもよい。この場合、キャリア通過領域１７とコンタクト領域１５との距離を遠くして、キャリアの蓄積効果を高めることができる。
エミッタ領域１２およびコンタクト領域１５が形成された領域には、蓄積領域１６が重なるように形成されてよい。ただし、図１に示すように、最もウェル領域１１に近いコンタクト領域１５の少なくとも一部は、蓄積領域１６により覆われていなくともよい。これにより、当該コンタクト領域１５よりも更に外側（本例ではＸ軸方向の負側）のエッジ領域に蓄積された正孔を、容易に引き抜くことができる。
図１２の例では、キャリア通過領域１７が、ＸＹ面において格子状に配置されている。例えばキャリア通過領域１７は、各トレンチ部と重なる部分と、メサ部７１に重なる部分とを有する。図１２の例では、キャリア通過領域１７（すなわち、蓄積領域１６が設けられていない領域）は、コンタクト領域１５の少なくとも一部と重なる部分を有する。つまり、キャリア通過領域１７は、コンタクト領域１５の少なくとも一部分の下方にも設けられる。この場合、コンタクト領域１５の下方のベース領域１４の少なくとも一部分は、蓄積領域１６により覆われない。キャリア通過領域１７の当該部分は、一つのトレンチ部から、隣接するトレンチ部まで連続して形成されている。この場合、蓄積領域１６は、エミッタ領域１２の全体と重なるように配置されてよい。このような構造により、キャリアの引き抜きを促進できる。
図１３の例では、キャリア通過領域１７が、ＸＹ面において格子状に配置されている。図１３の例では、キャリア通過領域１７（すなわち、蓄積領域１６が設けられていない領域）は、エミッタ領域１２の少なくとも一部と重なる部分を有する。つまり、キャリア通過領域１７は、エミッタ領域１２の少なくとも一部分の下方にも設けられる。この場合、エミッタ領域１２の下方のベース領域１４の少なくとも一部分は、蓄積領域１６により覆われない。キャリア通過領域１７の当該部分は、一つのトレンチ部から、隣接するトレンチ部まで連続して形成されている。この場合、蓄積領域１６は、コンタクト領域１５の全体と重なるように配置されてよい。このような構造により、図１２の例に比べてキャリアの蓄積を促進できる。
図１４の例では、キャリア通過領域１７が、ゲートトレンチ部４０と重なるように配置されている。キャリア通過領域１７は、ゲートトレンチ部４０と平行して、直線状に配置されてよい。一方で、ダミートレンチ部３０と重なる部分には、キャリア通過領域１７が配置されていない。つまり、ダミートレンチ部３０と蓄積領域１６との間には、キャリア通過領域１７が設けられていない。ダミートレンチ部３０と蓄積領域１６とは接続していてよく、離間していてもよい。このような構造により、ダミートレンチ部３０の下方においてはキャリア蓄積効果を高めつつ、ゲートトレンチ部４０の下方においてキャリアを引き抜くことができる。
蓄積領域１６は、一つのゲートトレンチ部４０の下方から、ダミートレンチ部３０をまたいで、他のゲートトレンチ部４０の下方まで連続して形成されてよい。また、キャリア通過領域１７は、図１２または図１３に示したように、エミッタ領域１２の下方、または、コンタクト領域１５の下方にも形成されてよい。
図１５は、本発明の実施形態に係る半導体装置３００の上面を部分的に示す図である。半導体装置３００は、半導体基板１０に設けられたトランジスタ部９７およびダイオード部９８を備える。トランジスタ部９７の構造は、図１から図１４において説明した半導体装置１００または半導体装置２００と同一である。ダイオード部９８は、半導体基板１０の上面においてトランジスタ部９７と隣接して設けられ、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。
ダイオード部９８においては、複数のダミートレンチ部３０が連続して配列されている。ダイオード部９８のメサ部７１には、エミッタ領域１２が形成されていない。また、ダイオード部９８のメサ部７１には、トランジスタ部９７における少なくとも一つのコンタクト領域１５と対向する領域にコンタクト領域１５が形成される。
本例では、トランジスタ部９７のコンタクト領域１５のうち、Ｘ軸方向において最も端に設けられたコンタクト領域１５と対向して、ダイオード部９８のコンタクト領域１５が配置されている。ダイオード部９８のメサ部７１の上面において、コンタクト領域１５以外の領域には、ベース領域１４が露出していてよい。なお、トランジスタ部９７のメサ部７１のうち、ダイオード部９８に隣接するメサ部７１においては、エミッタ領域１２に代えて、コンタクト領域１５が設けられてもよい。つまり、トランジスタ部９７の他のメサ部７１ではコンタクト領域１５およびエミッタ領域１２が交互に設けられている領域において、境界のメサ部７１においてはコンタクト領域１５が連続して設けられていてよい。
ダイオード部９８において、コンタクトホール５４は、コンタクト領域１５およびベース領域１４の上方に形成される。本例のコンタクトホール５４は、ダイオード部９８のメサ部７１における複数のベース領域１４のうち、最もゲート金属層４６に近いベース領域１４に対しては形成されない。
トランジスタ部９７のメサ部７１のうち、ダイオード部９８との境界に配置されたメサ部７１において、コンタクトホール５４は、コンタクト領域１５の上方に形成されてよい。本例のコンタクトホール５４は、境界のメサ部７１のベース領域１４に対しては形成されない。本例においてトランジスタ部９７のコンタクトホール５４と、ダイオード部９８のコンタクトホール５４とは、各トレンチ部の延伸方向（Ｘ軸方向）において同一の長さを有する。
ダイオード部９８において半導体基板１０の下面と隣接する領域には、第１導電型のカソード領域８２が設けられる。本例のカソード領域８２は、ドリフト領域１８よりもドーピング濃度の高いＮ＋型である。図１５においては、カソード領域８２を破線で示している。一例としてダイオード部９８は、半導体基板１０の下面に垂直な方向においてカソード領域８２と重なる領域である。また、トランジスタ部９７は、半導体基板１０の下面に垂直な方向においてコレクタ領域２２と重なる領域のうち、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置された領域である。
図１６Ａは、図１５におけるｆ−ｆ断面の一例を示す図である。本例のｆ−ｆ断面は、エミッタ領域１２を通過するＹＺ面である。図１６Ａに示すトランジスタ部９７は、図２Ａに示す半導体装置１００と同様の構造を有する。ただし、トランジスタ部９７のメサ部７１のうち、ダイオード部９８に隣接するメサ部７１においては、エミッタ領域１２に代えて、コンタクト領域１５が設けられている。また、トランジスタ部９７のメサ部７１のうち、ダイオード部９８に隣接するメサ部７１においては、蓄積領域１６が設けられていない。当該メサ部７１の下方には、キャリア通過領域１７として機能するドリフト領域１８が設けられる。
このような構造により、境界のメサ部７１を介してドリフト領域１８の正孔を引き抜きやすくなる。従って、トランジスタ部９７のターンオフ時等において、ダイオード部９８のドリフト領域１８における正孔が、トランジスタ部９７に流れることを抑制できる。図１５および図１６Ａの例においては、境界における１つのメサ部７１が、エミッタ領域１２に代えてコンタクト領域１５を有し、且つ、蓄積領域１６を有していないが、他の例では、境界における複数のメサ部７１が当該構成を有していてもよい。なお、トランジスタ部９７においてダイオード部９８に隣接するメサ部７１の下面側には、コレクタ領域２２に代えてカソード領域８２が設けられていてもよい。
本例のダイオード部９８は、１つ以上のダミートレンチ部３０、ドリフト領域１８、ベース領域１４、バッファ領域２０およびカソード領域８２を有する。カソード領域８２は、半導体基板１０の下面と隣接する領域に設けられる。本例のカソード領域８２は、バッファ領域２０と、半導体基板１０の下面との間に設けられる。カソード領域８２は、コレクタ領域２２と同一の深さ位置に設けられてよい。
図１６Ａに示す断面においてダイオード部９８のメサ部７１には、ベース領域１４が設けられている。本例のダイオード部９８のメサ部７１には、蓄積領域１６が設けられていない。つまり、ダイオード部９８においては、ベース領域１４とドリフト領域１８との間に、ドリフト領域１８よりもドーピング濃度の高い蓄積領域１６が設けられていない。ダイオード部９８のベース領域１４は、トランジスタ部９７のベース領域１４よりも浅く設けられてよい。
このような構造により、トランジスタ部９７およびダイオード部９８が同一の半導体基板１０に設けられた半導体装置３００において、ゲートトレンチ部４０の下端近傍におけるキャリア蓄積効果を維持しつつ、ターンオフ時等においてキャリアを効率よく引き抜くことができる。このため、半導体装置３００のオン電圧およびターンオフ損失の改善と、破壊耐量の改善を両立できる。
図１６Ｂは、図１５におけるｆ−ｆ断面の他の例を示す図である。本例は、蓄積領域１６がベース領域１４と離れている点以外は、図１６Ａの例と同様である。蓄積領域１６とベース領域１４との距離は、図３Ｃおよび図３Ｄにおいて説明した例と同様である。
図１７Ａは、図１５におけるｆ−ｆ断面の他の例を示す図である。図１７Ａに示すトランジスタ部９７は、図５Ａに示す半導体装置１００と同様の構造を有する。つまり、トランジスタ部９７のメサ部７１のベース領域１４は、ゲートトレンチ部４０に隣接するゲート隣接領域７０と、ダミートレンチ部３０に隣接するダミー隣接領域８０とを有する。
図１７Ａに示すように、Ｙ軸方向におけるゲートトレンチ部４０の両側には、ゲート隣接領域７０が設けられる。また、ダミートレンチ部３０に挟まれるメサ部７１には、ゲート隣接領域７０が設けられない。また、ダイオード部９８のメサ部７１のベース領域１４は、Ｙ軸方向における各位置において概ね均一な深さを有してよい。
本例においても、トランジスタ部９７のメサ部７１のうち、ダイオード部９８に隣接するメサ部７１においては、蓄積領域１６が設けられていない。当該メサ部７１の下方には、キャリア通過領域１７として機能するドリフト領域１８が設けられる。
このような構造により、境界のメサ部７１を介してドリフト領域１８の正孔を引き抜きやすくなる。従って、トランジスタ部９７のターンオフ時等において、ダイオード部９８のドリフト領域１８における正孔が、トランジスタ部９７に流れることを抑制できる。
図１７Ｂは、図１５におけるｆ−ｆ断面の他の例を示す図である。本例は、蓄積領域１６がベース領域１４と離れている点以外は、図１７Ａの例と同様である。蓄積領域１６とベース領域１４との距離は、図３Ｃおよび図３Ｄにおいて説明した例と同様である。
図１８Ａは、図１５におけるｆ−ｆ断面の他の例を示す図である。図１８Ａに示すトランジスタ部９７は、図１６Ａに示すトランジスタ部９７と同様の構造を有する。ただし、本例のトランジスタ部９７においては、ダミートレンチ部３０に挟まれたメサ部７１には、蓄積領域１６が設けられていない。ダミートレンチ部３０に挟まれたメサ部７１の下方には、キャリア通過領域１７として機能するドリフト領域１８が設けられる。ダイオード部９８は、図１６Ａに示すダイオード部９８と同一である。
このような構造により、半導体装置３００のターンオフ時等におけるキャリアの引き抜きを更に容易にできる。なお図１８Ａに示した断面においては、トランジスタ部９７においてダミートレンチ部３０に挟まれたメサ部７１の上面側にエミッタ領域１２が配置されているが、エミッタ領域１２に対してＸ軸方向に隣接してコンタクト領域１５が設けられている。エミッタ領域１２の下方に存在していたキャリアは、エミッタ領域１２の下側を通過してコンタクト領域１５に引き抜かれる。
本例においても、トランジスタ部９７のメサ部７１のうち、ダイオード部９８に隣接するメサ部７１においては、蓄積領域１６が設けられていない。当該メサ部７１の下方には、キャリア通過領域１７として機能するドリフト領域１８が設けられる。
このような構造により、境界のメサ部７１を介してドリフト領域１８の正孔を引き抜きやすくなる。従って、トランジスタ部９７のターンオフ時等において、ダイオード部９８のドリフト領域１８における正孔が、トランジスタ部９７に流れることを抑制できる。
図１８Ｂは、図１５におけるｆ−ｆ断面の他の例を示す図である。本例は、蓄積領域１６がベース領域１４と離れている点以外は、図１８Ａの例と同様である。蓄積領域１６とベース領域１４との距離は、図３Ｃおよび図３Ｄにおいて説明した例と同様である。
図１９Ａは、図１５におけるｆ−ｆ断面の他の例を示す図である。図１９Ａに示すトランジスタ部９７は、図１７Ａに示すトランジスタ部９７と同様の構造を有する。ただし、本例のトランジスタ部９７においては、ダミートレンチ部３０に挟まれたメサ部７１には、蓄積領域１６が設けられていない。ダイオード部９８は、図１７Ａに示すダイオード部９８と同一である。このような構造により、半導体装置３００のターンオフ時等におけるキャリアの引き抜きを更に容易にできる。
本例においても、トランジスタ部９７のメサ部７１のうち、ダイオード部９８に隣接するメサ部７１においては、蓄積領域１６が設けられていない。当該メサ部７１の下方には、キャリア通過領域１７として機能するドリフト領域１８が設けられる。
このような構造により、境界のメサ部７１を介してドリフト領域１８の正孔を引き抜きやすくなる。従って、トランジスタ部９７のターンオフ時等において、ダイオード部９８のドリフト領域１８における正孔が、トランジスタ部９７に流れることを抑制できる。
図１９Ｂは、図１５におけるｆ−ｆ断面の他の例を示す図である。本例は、蓄積領域１６がベース領域１４と離れている点以外は、図１９Ａの例と同様である。蓄積領域１６とベース領域１４との距離は、図３Ｃおよび図３Ｄにおいて説明した例と同様である。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・キャリア通過領域、１８・・・ドリフト領域、２０・・・バッファ領域、２２・・・コレクタ領域、２６・・・層間絶縁膜、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３５・・・下面、３６・・・下面、４０・・・ゲートトレンチ部、４１・・・延伸部、４２・・・ゲート絶縁膜、４３・・・先端部、４４・・・ゲート導電部、４５・・・ゲート配線、４６・・・ゲート金属層、５２・・・エミッタ電極、５４、５５、５６・・・コンタクトホール、５７・・・接続部、５８・・・コレクタ電極、６０・・・隙間、６１・・・端部、６２・・・端部、６３・・・上側部分、６４・・・下側部分、６５・・・上側部分、６６・・・下側部分、６７・・・領域、７０・・・ゲート隣接領域、７１・・・メサ部、８０・・・ダミー隣接領域、８２・・・カソード領域、９７・・・トランジスタ部、９８・・・ダイオード部、１００・・・半導体装置、２００・・・半導体装置、３００・・・半導体装置

Claims (17)

  1. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の内部において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記半導体基板の内部において前記ドリフト領域と前記ベース領域の下面との間に設けられ、前記ドリフト領域および前記ベース領域よりも第２導電型のキャリアの移動度が小さい蓄積領域と、
    前記半導体基板の上面から前記半導体基板の内部まで形成され、前記ベース領域と接する、前記半導体基板の上面に配列された複数のトレンチ部であって、少なくとも１つのゲートトレンチ部を含む、複数のトレンチ部と、
    前記半導体基板の内部において、前記蓄積領域と、前記ゲートトレンチ部との間の少なくとも一部の領域に設けられ、前記蓄積領域よりも第２導電型のキャリアの移動度が大きいキャリア通過領域と、
    前記半導体基板の内部において前記ベース領域の上方に形成され、前記ドリフト領域よりも高ドーピング濃度の第１導電型のエミッタ領域と、
    前記複数のトレンチ部に挟まれ、前記少なくとも１つのゲートトレンチ部に接するメサ部と
    を備え、
    前記エミッタ領域および前記ベース領域は、前記メサ部に設けられ、
    前記ベース領域は、前記メサ部において前記ゲートトレンチ部の下端よりも下まで設けられており、
    前記蓄積領域は、前記メサ部において前記ゲートトレンチ部の下端よりも下に設けられ、前記エミッタ領域の下方において、前記ベース領域に接し、
    前記複数のトレンチ部の配列方向において、前記蓄積領域の幅は、前記メサ部の幅と同一か、より大きい、
    半導体装置。
  2. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の内部において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記半導体基板の内部において前記ドリフト領域と前記ベース領域の下面との間に設けられ、前記ドリフト領域および前記ベース領域よりも第２導電型のキャリアの移動度が小さい蓄積領域と、
    前記半導体基板の上面から前記半導体基板の内部まで形成され、前記ベース領域と接するゲートトレンチ部と、
    前記半導体基板の内部において、前記蓄積領域と、前記ゲートトレンチ部との間の少なくとも一部の領域に設けられ、前記蓄積領域よりも第２導電型のキャリアの移動度が大きいキャリア通過領域と、
    前記ゲートトレンチ部に接するメサ部と、
    を備え、
    前記ベース領域は、前記メサ部に設けられ、前記メサ部において前記ゲートトレンチ部の下端よりも下まで設けられており、
    前記蓄積領域は、前記メサ部において前記ゲートトレンチ部の下端よりも下に設けられており、
    前記蓄積領域は、前記ベース領域の全体と重なるように設けられる
    半導体装置。
  3. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の内部において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記半導体基板の内部において前記ドリフト領域と前記ベース領域の下面との間に設けられ、前記ドリフト領域および前記ベース領域よりも第２導電型のキャリアの移動度が小さい蓄積領域と、
    前記半導体基板の上面から前記半導体基板の内部まで形成され、前記ベース領域と接するゲートトレンチ部と、
    前記半導体基板の内部において、前記蓄積領域と、前記ゲートトレンチ部との間の少なくとも一部の領域に設けられ、前記蓄積領域よりも第２導電型のキャリアの移動度が大きいキャリア通過領域と、
    前記ゲートトレンチ部に接するメサ部と、
    を備え、
    前記ベース領域は、前記メサ部に設けられ、前記メサ部において前記ゲートトレンチ部の下端よりも下まで設けられており、
    前記蓄積領域は、前記メサ部において前記ゲートトレンチ部の下端よりも下に設けられており、
    前記ゲートトレンチ部は、前記半導体基板の上面において予め定められた直線方向に沿って設けられ、
    前記半導体基板の内部において前記ベース領域の上方に形成され、前記ドリフト領域よりも高ドーピング濃度の第１導電型のエミッタ領域と、
    前記半導体基板の内部において前記ベース領域の上方に形成され、前記ベース領域よりも高ドーピング濃度の第２導電型のコンタクト領域と
    を更に備え、
    前記半導体基板の上面において、前記直線方向に沿って前記エミッタ領域および前記コンタクト領域が交互に露出しており、
    前記キャリア通過領域が、前記コンタクト領域の下方にも設けられている
    半導体装置。
  4. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の内部において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記半導体基板の内部において前記ドリフト領域と前記ベース領域の下面との間に設けられ、前記ドリフト領域および前記ベース領域よりも第２導電型のキャリアの移動度が小さい蓄積領域と、
    前記半導体基板の上面から前記半導体基板の内部まで形成され、前記ベース領域と接するゲートトレンチ部と、
    前記半導体基板の内部において、前記蓄積領域と、前記ゲートトレンチ部との間の少なくとも一部の領域に設けられ、前記蓄積領域よりも第２導電型のキャリアの移動度が大きいキャリア通過領域と
    を備え、
    前記ゲートトレンチ部は、
    前記半導体基板の上面に隣接する上側部分と、
    前記上側部分の下に設けられ、前記上側部分よりも細い下側部分と
    を有し、
    前記ベース領域は、前記上側部分に隣接して設けられ、
    前記蓄積領域は、前記下側部分と対向する位置に設けられ、
    前記キャリア通過領域は、前記蓄積領域と前記下側部分との間に設けられる
    半導体装置。
  5. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の内部において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記半導体基板の内部において前記ドリフト領域と前記ベース領域の下面との間に設けられ、前記ドリフト領域および前記ベース領域よりも第２導電型のキャリアの移動度が小さい蓄積領域と、
    前記半導体基板の上面から前記半導体基板の内部まで形成され、前記ベース領域と接するゲートトレンチ部と、
    前記半導体基板の内部において、前記蓄積領域と、前記ゲートトレンチ部との間の少なくとも一部の領域に設けられ、前記蓄積領域よりも第２導電型のキャリアの移動度が大きいキャリア通過領域と、
    前記ゲートトレンチ部に接するメサ部と、
    を備え、
    前記ベース領域は、前記メサ部に設けられ、前記メサ部において前記ゲートトレンチ部の下端よりも下まで設けられており、
    前記蓄積領域は、前記メサ部において前記ゲートトレンチ部の下端よりも下に設けられており、
    前記半導体基板に設けられ、前記半導体基板の下面と隣接する領域に第２導電型のコレクタ領域を有するトランジスタ部と、
    前記半導体基板に設けられ、前記半導体基板の下面と隣接する領域に第１導電型のカソード領域を有するダイオード部と
    を備え、
    前記トランジスタ部は、前記ドリフト領域、前記ベース領域、前記蓄積領域、前記ゲートトレンチ部および前記キャリア通過領域を有し、
    前記ダイオード部は、
    前記ドリフト領域と、
    前記ベース領域と、
    前記半導体基板の上面から前記半導体基板の内部まで形成されたダミートレンチ部と
    を有する
    半導体装置。
  6. 前記ダイオード部においては、前記ベース領域と前記ドリフト領域との間に前記蓄積領域が設けられていない
    請求項５に記載の半導体装置。
  7. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の内部において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記半導体基板の内部において前記ドリフト領域と前記ベース領域の下面との間に設けられ、前記ドリフト領域および前記ベース領域よりも第２導電型のキャリアの移動度が小さい蓄積領域と、
    前記半導体基板の上面から前記半導体基板の内部まで形成され、前記ベース領域と接するゲートトレンチ部と、
    前記半導体基板の内部において、前記蓄積領域と、前記ゲートトレンチ部との間の少なくとも一部の領域に設けられ、前記蓄積領域よりも第２導電型のキャリアの移動度が大きいキャリア通過領域と、
    前記ゲートトレンチ部に接するメサ部と、
    を備え、
    前記ベース領域は、前記メサ部に設けられ、前記メサ部において前記ゲートトレンチ部の下端よりも下まで設けられており、
    前記蓄積領域は、前記メサ部において前記ゲートトレンチ部の下端よりも下に設けられており、
    前記蓄積領域は前記ベース領域と接して設けられており、且つ、前記メサ部における前記ベース領域の全体と重なるように設けられている
    半導体装置。
  8. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の内部において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記半導体基板の内部において前記ドリフト領域と前記ベース領域の下面との間に設けられ、前記ドリフト領域および前記ベース領域よりも第２導電型のキャリアの移動度が小さい蓄積領域と、
    前記半導体基板の上面から前記半導体基板の内部まで形成され、前記ベース領域と接するゲートトレンチ部と、
    前記半導体基板の内部において、前記蓄積領域と、前記ゲートトレンチ部との間の少なくとも一部の領域に設けられ、前記蓄積領域よりも第２導電型のキャリアの移動度が大きいキャリア通過領域と、
    前記ゲートトレンチ部に接するメサ部と、
    を備え、
    前記ベース領域は、前記メサ部に設けられ、前記メサ部において前記ゲートトレンチ部の下端よりも下まで設けられており、
    前記蓄積領域は、前記メサ部において前記ゲートトレンチ部の下端よりも下に設けられており、
    前記メサ部において前記ベース領域の上方に形成され、前記ドリフト領域よりも高ドーピング濃度の第１導電型のエミッタ領域を備え、
    前記蓄積領域は、前記メサ部の下方に設けられ、且つ、当該メサ部における前記ベース領域の全体と重なるように設けられる
    半導体装置。
  9. 前記蓄積領域は、前記ドリフト領域よりも高ドーピング濃度の第１導電型の領域である
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記蓄積領域は、酸化領域、窒化領域および炭化領域のうちの少なくとも一種類の高抵抗領域を含有する
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記キャリア通過領域は、前記ドリフト領域の一部である
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記蓄積領域は、前記ゲートトレンチ部の下面の一部と更に重なるように設けられる
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記半導体基板の上面から前記半導体基板の内部まで形成され、前記ベース領域と接するダミートレンチ部を備え、
    前記ダミートレンチ部と前記蓄積領域との間には、前記キャリア通過領域が設けられていない
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 前記半導体基板の上面から前記半導体基板の内部まで形成されたダミートレンチ部を備え、
    前記ゲートトレンチ部に接するメサ部は、前記ゲートトレンチ部および前記ダミートレンチ部に挟まれ、
    前記ベース領域は、前記メサ部に設けられ、且つ、前記ダミートレンチ部および前記ゲートトレンチ部の両方に隣接して設けられ、
    前記メサ部において前記ダミートレンチ部に隣接する前記ベース領域は、当該メサ部において前記ゲートトレンチ部に隣接する前記ベース領域よりも、前記半導体基板の上面から見て深くまで形成されている
    請求項１から１３のいずれか一項に記載の半導体装置。
  15. 前記半導体基板の上面から前記半導体基板の内部まで形成されたダミートレンチ部を備え、
    前記ベース領域は、前記ダミートレンチ部および前記ゲートトレンチ部の両方に隣接して設けられ、
    前記ダミートレンチ部は、
    トレンチ内壁に形成されたダミー絶縁膜と、
    前記ダミー絶縁膜に囲まれたダミー導電部と
    を有し、
    前記ダミー絶縁膜は、前記ダミートレンチ部の底部の少なくとも一部には形成されておらず、
    前記ダミー導電部は、前記ダミートレンチ部の底部において、前記半導体基板と接触する
    請求項１から１４のいずれか一項に記載の半導体装置。
  16. 前記ゲートトレンチ部は、前記半導体基板の上面において予め定められた直線方向に沿って設けられ、
    前記半導体基板の内部において前記ベース領域の上方に形成され、前記ドリフト領域よりも高ドーピング濃度の第１導電型のエミッタ領域と、
    前記半導体基板の内部において前記ベース領域の上方に形成され、前記ベース領域よりも高ドーピング濃度の第２導電型のコンタクト領域と
    を更に備え、
    前記半導体基板の上面において、前記直線方向に沿って前記エミッタ領域および前記コンタクト領域が交互に露出しており、
    前記キャリア通過領域が、前記エミッタ領域の下方にも設けられている
    請求項１から１５のいずれか一項に記載の半導体装置。
  17. 前記蓄積領域は、前記半導体基板の深さ方向において前記ベース領域と離れて設けられている
    請求項１から１６のいずれか一項に記載の半導体装置。
JP2018567544A 2017-02-13 2018-02-13 半導体装置 Active JP6708269B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017024112 2017-02-13
JP2017024112 2017-02-13
JP2017091473 2017-05-01
JP2017091473 2017-05-01
PCT/JP2018/004932 WO2018147466A1 (ja) 2017-02-13 2018-02-13 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018147466A1 JPWO2018147466A1 (ja) 2019-06-27
JP6708269B2 true JP6708269B2 (ja) 2020-06-10

Family

ID=63107240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018567544A Active JP6708269B2 (ja) 2017-02-13 2018-02-13 半導体装置

Country Status (4)

Country Link
US (2) US11201208B2 (ja)
JP (1) JP6708269B2 (ja)
CN (1) CN109564943B (ja)
WO (1) WO2018147466A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600867B2 (en) * 2017-05-16 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device having an emitter region and a contact region inside a mesa portion
CN112331715B (zh) * 2019-08-05 2024-04-02 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管及其制作方法
DE102019217081A1 (de) * 2019-11-06 2021-05-06 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
CN113764510B (zh) * 2021-07-30 2022-09-09 西安电子科技大学 一种低关断损耗的电子注入效应增强igbt器件

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331063A (ja) * 1996-04-11 1997-12-22 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
DE19651108C2 (de) 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
JP4575713B2 (ja) 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP5034315B2 (ja) * 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP2008078397A (ja) 2006-09-21 2008-04-03 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置の製造方法
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP4256901B1 (ja) 2007-12-21 2009-04-22 株式会社豊田中央研究所 半導体装置
JP5721308B2 (ja) * 2008-03-26 2015-05-20 ローム株式会社 半導体装置
KR101191281B1 (ko) * 2008-03-31 2012-10-16 미쓰비시덴키 가부시키가이샤 반도체장치
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up
JP5604892B2 (ja) * 2010-02-10 2014-10-15 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
JP2011176077A (ja) 2010-02-24 2011-09-08 Toshiba Corp 半導体装置
JP5831598B2 (ja) 2010-12-08 2015-12-09 株式会社デンソー 絶縁ゲート型半導体装置
JP5594276B2 (ja) * 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
US20120161986A1 (en) 2010-12-27 2012-06-28 Eyal Amir Providing guidance for locating street parking
CN102201439A (zh) * 2011-05-10 2011-09-28 电子科技大学 一种体内电导调制增强的沟槽型绝缘栅双极型晶体管
JP5891023B2 (ja) * 2011-12-07 2016-03-22 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
JP5753814B2 (ja) * 2012-04-16 2015-07-22 株式会社豊田中央研究所 ダイオード、半導体装置およびｍｏｓｆｅｔ
JP6102092B2 (ja) * 2012-06-22 2017-03-29 サンケン電気株式会社 半導体装置及びその製造方法
KR101397784B1 (ko) * 2012-11-21 2014-05-20 삼성전기주식회사 절연 게이트형 바이폴라 트랜지스터
JP2014103352A (ja) * 2012-11-22 2014-06-05 Toyota Motor Corp 半導体装置
JP5987990B2 (ja) * 2013-08-15 2016-09-07 富士電機株式会社 半導体装置
KR20150061971A (ko) * 2013-11-28 2015-06-05 삼성전기주식회사 전력 반도체 소자 및 그의 제조 방법
JP6179409B2 (ja) 2014-01-24 2017-08-16 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6022082B2 (ja) 2014-07-11 2016-11-09 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP2016048770A (ja) * 2014-08-28 2016-04-07 株式会社東芝 半導体装置
CN105047705B (zh) * 2015-06-30 2018-04-27 西安理工大学 一种电子注入增强型的高压igbt及其制造方法
JP7114873B2 (ja) * 2016-10-14 2022-08-09 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2018147466A1 (ja) 2018-08-16
US11201208B2 (en) 2021-12-14
CN109564943A (zh) 2019-04-02
JPWO2018147466A1 (ja) 2019-06-27
CN109564943B (zh) 2022-06-24
US20220093728A1 (en) 2022-03-24
US20190157381A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
US10930647B2 (en) Semiconductor device including trenches formed in transistor or diode portions
US10991801B2 (en) Semiconductor device with improved current flow distribution
JP5787853B2 (ja) 電力用半導体装置
JP6780777B2 (ja) 半導体装置
JP2020074396A (ja) 半導体装置
JP2024073632A (ja) 半導体装置
JP2022022449A (ja) 半導体装置
US10529800B2 (en) Semiconductor device
JP6708269B2 (ja) 半導体装置
JP6679892B2 (ja) 半導体装置
JP6958011B2 (ja) 半導体装置および半導体装置の製造方法
JP7056031B2 (ja) 半導体装置
JP6805655B2 (ja) 半導体装置
JP2021073714A (ja) 半導体装置およびその製造方法
JP7222180B2 (ja) 半導体装置
JP6733829B2 (ja) 半導体装置
JP6283709B2 (ja) 半導体装置
JP2022059083A (ja) 半導体装置
US9613951B2 (en) Semiconductor device with diode
JP6814652B2 (ja) 半導体装置
JP2023005786A (ja) 半導体装置
JP2022136213A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190131

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20190131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200504

R150 Certificate of patent or registration of utility model

Ref document number: 6708269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250