JP2016046448A - 半導体素子の製造方法 - Google Patents

Abstract

【課題】固体レーザを用い、実用性の高いパルス幅、及び低いフルエンスの条件で十分なシリサイド化を行うことが可能な半導体素子の製造方法を提供する。【解決手段】炭化シリコンからなる基板の第１の表面にニッケル、チタンまたはタングステンからなる金属膜を形成する。金属膜に、波長が３３０ｎｍ〜３７０ｎｍの範囲内のパルスレーザビームを、パルス幅が２０ｎｓ〜５０ｎｓの範囲内、フルエンスが２Ｊ／ｃｍ２〜３Ｊ／ｃｍ２の範囲内の条件で入射させることにより、金属膜を溶融させて、基板と金属膜とをシリサイド反応させることにより、基板の第１の表面に金属シリサイド膜を形成する。【選択図】 図１−２

Description

本発明は、炭化シリコン（ＳｉＣ）基板にオーミック電極を形成する半導体素子の製造方法に関する。

半導体パワーデバイス用の半導体材料として、シリコンよりも広いバンドギャップを有するＳｉＣが注目されている。ＳｉＣを用いたショットキバリアダイオード、ＭＯＳＦＥＴ、ＪＦＥＴ等のパワー半導体デバイスが実用化されている。ＳｉＣは、Ｓｉに比べて欠陥の少ないウエハを作製することが困難である。このため、ＳｉＣウエハの上に形成された欠陥の少ないエピタキシャル層が、ドリフト層として利用される。エピタキシャル層の厚さは、必要とされる耐圧に合わせて設定される。ドリフト層としてＳｉＣを用いる場合には、Ｓｉを用いる場合に比べて、約１／１０の厚さで同等の耐圧を確保することができる。例えば、厚さ１０μｍのＳｉＣからなるエピタキシャル層により、厚さ１００μｍのＳｉウエハと同程度の耐圧を確保することができる。

ショットキバリアダイオードにおいては、エピタキシャル層の表面にアノード電極が形成される。スイッチング素子においては、エピタキシャル層の表面にスイッチング機能を有する素子構造が形成される。エピタキシャル層の下地となっているＳｉＣウエハは、エピタキシャル層の支持基板としての役割を持つ。通電ロスを低減するために、ＳｉＣウエハを薄くすることが好ましい。エピタキシャル層の表面に素子構造を形成する前に、ＳｉＣウエハを薄くすると、プロセス中の破損や反りにより、素子構造を形成することが困難になる。従って、エピタキシャル層の表面に素子構造を形成した後、ＳｉＣウエハを削って薄くすることが好ましい。

薄くされたＳｉＣウエハの裏側の表面に、オーミック電極が形成される。オーミック電極の形成時にレーザアニールを適用すると、電気炉でアニールする場合に比べて、表側の表面に形成されている素子構造への熱影響を軽減することができる。オーミック電極として、ニッケルシリサイド等の金属シリサイドが用いられる。

特許文献１〜３に、ＳｉＣ基板上にニッケル等の金属膜を形成した後、レーザアニールを行うことにより金属シリサイド膜を形成する方法が開示されている。特許文献１に開示された方法では、波長が２４８ｎｍ〜３０８ｎｍのパルスレーザビームを用い、パルス幅が約３０ｎｓ、１パルス当たりのエネルギ密度（以下、「フルエンス」という。）が約２．８Ｊ／ｃｍ^２の条件でレーザアニールが行われる。この波長のパルスレーザビームを出力する光源として、エキシマレーザが用いられていると推測される。特許文献２に開示された方法では、波長が４５５ｎｍ〜５９７ｎｍのパルスレーザビームを用い、パルス幅が５０ｎｓ〜５μｓ、フルエンスが３．６Ｊ／ｃｍ^２以上の条件でレーザアニールが行われる。特許文献３に開示された方法では、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ）を用い、パルス幅が５０ｎｓ以下、フルエンスが１０ｍＪ／ｃｍ^２、パルスの照射数が１０〜２００回程度、複数パルスの周期５ｍｓの条件でレーザアニールが行われる。

特表２００７−５３４１４３号公報 特開２０１３−１０５８８１号公報 特開２０１０−１８６９９１号公報

エキシマレーザ等のガスレーザは、ＹＡＧレーザ等の固体レーザに比べて、レーザビームの品質が不安定であるため、高品質のアニールを再現性よく行うことが困難である。高品質のアニールを再現性よく行うために、固体レーザを用いることが好ましい。一般的な固体レーザを用いる場合、５０ｎｓよりも長いパルス幅を実現することは困難である。

高いフルエンスを実現するためにビーム断面を小さく絞ると、レーザアニール時の走査速度を遅くしなければならなくなるため、スループットが低下する。高いフルエンスを実現するために、複数台のレーザ発振器を使用することは、装置コストの増大に繋がる。従って、フルエンスを低くしても十分なシリサイド化を行うことができるアニール条件を見出すことが望まれる。

本発明の目的は、固体レーザを用い、実用性の高いパルス幅、及び低いフルエンスの条件で十分なシリサイド化を行うことが可能な半導体素子の製造方法を提供することである。

本発明の一観点によると、
炭化シリコンからなる基板の第１の表面にニッケル、チタンまたはタングステンからなる金属膜を形成する工程と、
前記金属膜に、波長が３３０ｎｍ〜３７０ｎｍの範囲内のパルスレーザビームを、パルス幅が２０ｎｓ〜５０ｎｓの範囲内、フルエンスが２Ｊ／ｃｍ^２〜３Ｊ／ｃｍ^２の範囲内の条件で入射させることにより、前記金属膜を溶融させて、前記基板と前記金属膜とをシリサイド反応させることにより、前記基板の前記第１の表面に金属シリサイド膜を形成する工程と
を有する半導体素子の製造方法が提供される。

上述のアニール条件で、金属膜と基板との間で十分なシリサイド反応を生じさせることができる。これにより、炭化シリコンの基板の表面に、金属シリサイド膜を形成することができる。

図１Ａ〜図１Ｄは、実施例による半導体素子の製造方法の製造途中段階における基板の断面図である。 図１Ｅ〜図１Ｆは、実施例による半導体素子の製造方法の製造途中段階における基板の断面図である。 図２は、レーザアニール時のＮｉからなる金属膜と基板との界面の温度変化のシミュレーション結果を示すグラフである。 図３Ａ及び図３Ｂは、それぞれフルエンスが１．２Ｊ／ｃｍ^２及び１．４Ｊ／ｃｍ^２の条件でレーザ照射を行った後の基板の断面及び表面のＳＥＭ写真である。 図４は、フルエンスが１．６Ｊ／ｃｍ^２の条件でレーザ照射を行った後の基板の断面及び表面のＳＥＭ写真である。 図５Ａ及び図５Ｂは、それぞれフルエンスが１．６Ｊ／ｃｍ^２及び１．８Ｊ／ｃｍ^２の条件でレーザ照射を行った後の基板の断面及び表面のＳＥＭ写真である。 図６Ａ及び図６Ｂは、それぞれフルエンスを２．０Ｊ／ｃｍ^２及び２．５Ｊ／ｃｍ^２としてレーザ照射を行った後の基板の断面ＴＥＭ写真である。 図７は、金属膜として厚さ１００ｎｍのＴｉ膜を用いた場合におけるレーザアニール時の金属膜と基板との界面の温度変化のシミュレーション結果を示すグラフである。 図８Ａ〜図８Ｄは、それぞれフルエンスが１．２Ｊ／ｃｍ^２、１．４Ｊ／ｃｍ^２、１．６Ｊ／ｃｍ^２、及び１．８Ｊ／ｃｍ^２の条件でレーザアニールを行った後の基板の断面及び表面のＳＥＭ写真である。 図９は、図７のシミュレーションと同様の試料をシミュレーション対象とし、金属膜の表面の温度変化のシミュレーションを行った結果を示すグラフである。 図１０Ａ及び図１０Ｂは、それぞれフルエンスが２．０Ｊ／ｃｍ^２、及び２．５Ｊ／ｃｍ^２の条件でレーザアニールを行った後の基板の断面ＴＥＭ写真である。 図１１は、金属膜にタングステンを用い、フルエンスが２．５Ｊ／ｃｍ^２の条件でレーザアニールを行った後の基板の断面及び表面のＳＥＭ写真である。

図１Ａ〜図１Ｆを参照して、実施例による半導体素子の製造方法について説明する。

図１Ａに示すように、ｎ型ＳｉＣからなる基板の表面にｎ型ＳｉＣをエピタキシャル成長させることにより、ＳｉＣからなる基板１０を形成する。基板１０には、例えば４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣを用いることができる。エピタキシャル層の表層部に、イオン注入によりｐ型のガードリング１１を形成する。ガードリング１１が形成された表面とは反対側の表面を「第１の表面」１０Ａといい、ガードリング１１が形成された表面を「第２の表面」１０Ｂということとする。図１Ｂに示すように、第２の表面１０Ｂに、酸化シリコンからなる絶縁膜１２を形成する。絶縁膜１２には、ガードリング１１に囲まれた領域を露出させる開口が形成されている。

図１Ｃに示すように、絶縁膜１２に形成されている開口の底面に露出している基板１０の表面に、ショットキ電極１３を形成する。一例として、チタン膜を形成した後、熱処理を行うことにより、ショットキコンタクトが実現される。ショットキ電極１３の上に表面電極１４を形成する。表面電極１４には、例えばアルミニウムが用いられる。ガードリング１１、ショットキ電極１３、及び表面電極１４をまとめて、素子構造１５ということとする。

図１Ｄに示すように、基板１０を第１の表面１０Ａから研削することにより、基板１０を薄くする。図１Ｅに示すように、基板１０の第１の表面１０Ａに、金属膜１６を形成する。金属膜１６には、例えばニッケル（Ｎｉ）またはチタン（Ｔｉ）が用いられる。

図１Ｆに示すように、金属膜１６にパルスレーザビーム２０を照射することにより、レーザアニールを行う。パルスレーザビーム２０のビームプロファイルはトップフラットである。このレーザアニールは、パルスレーザビーム２０の入射領域を金属膜１６の表面内で移動させながら（走査しながら）行われる。入射領域のオーバラップ率は、例えば５０％〜９０％とする。このレーザアニールにより、金属膜１６がシリサイド化され、金属シリサイド膜１７が形成される。このレーザアニールは、金属膜１６が溶融する条件で行われる。

図２に、レーザアニール時の金属膜１６と基板１０との界面の温度変化のシミュレーション結果を示す。金属膜１６として厚さ１００ｎｍのニッケル（Ｎｉ）膜を用いた。横軸は、レーザパルスの立ち上がり時点からの経過時間を単位「ｎｓ」で表し、縦軸は、金属膜１６と基板１０との界面の温度を単位「Ｋ」で表す。図２の実線は、下から順番に、金属膜１６の表面におけるフルエンスが１．２Ｊ／ｃｍ^２、１．４Ｊ／ｃｍ^２、１．６Ｊ／ｃｍ^２、１．８Ｊ／ｃｍ^２、２．０Ｊ／ｃｍ^２、２．２Ｊ／ｃｍ^２、２．４Ｊ／ｃｍ^２、２．６Ｊ／ｃｍ^２、２．８Ｊ／ｃｍ^２、及び３．０Ｊ／ｃｍ^２の条件でレーザ照射を行った時の温度変化を示す。Ｎｉのシリサイド反応温度ＲＴはＮｉとＳｉとの組成比に依存す
るが、最も低いシリサイド反応温度ＲＴは１２１９Ｋであり、Ｎｉの融点ＭＴは１７２８Ｋであり、Ｎｉの沸点ＢＴは３１８６Ｋである。

パルスレーザビームの波長は３５５ｎｍとし、パルス幅は５０ｎｓとした。ここで、パルス幅は、パルスの時間波形の半値全幅で定義される。波長３５５ｎｍのパルスレーザビームの例として、Ｎｄ：ＹＡＧレーザの第３高調波が挙げられる。

レーザパルスが入射している期間、すなわち図２において経過時間が０ｎｓから５０ｎｓまでの期間は、時間の経過とともに、界面温度が上昇する。レーザパルスの立ち下がり後は、界面温度が徐々に低下する。Ｎｉの融点ＭＴ及び沸点ＢＴにおいて、界面温度の時間変化がほぼフラットになっているのは、潜熱の吸収または放出による。

図２から、フルエンスが１．２Ｊ／ｃｍ^２以上の条件で、金属膜１６と基板１０との界面温度がシリサイド反応温度ＲＴを超えていることがわかる。従って、図２に示したシミュレーション結果からは、フルエンスを１．２Ｊ／ｃｍ^２以上とすることにより、Ｎｉシリサイド膜を形成することができると予測される。フルエンスを１．４Ｊ／ｃｍ^２にすると、界面の温度がＮｉの融点ＭＴに到達する。ただし、界面温度が融点ＭＴを超えないため、界面においては、金属膜１６がほぼ固体の状態であり、界面から離れた領域が溶融すると考えられる。フルエンスを１．６Ｊ／ｃｍ^２以上にすると、界面において金属膜１６が溶融する。

図３Ａ〜図６Ｂに、波長３５５ｎｍのパルスレーザビームを用い、パルス幅が５０ｎｓの条件で、フルエンスを変化させてレーザ照射を行って形成した試料の写真を示す。

図３Ａに、フルエンスが１．２Ｊ／ｃｍ^２の条件でレーザアニールを行った後の基板の断面及び表面のＳＥＭ写真を示す。金属膜１６の厚さは、図２に示したシミュレーション条件と同一の１００ｎｍとした。金属膜１６は溶融しておらず、平坦な表面のままであり、金属膜１６と基板１０との界面にＮｉシリサイド膜が形成されていないことがわかる。基板１０の表層部に観察される黒い長方形の領域は、ＳＥＭ撮像時の処理に起因するものであり、シリサイド反応とは無関係である。

図３Ｂに、フルエンスが１．４Ｊ／ｃｍ^２の条件でレーザアニールを行った後の基板の断面及び表面のＳＥＭ写真を示す。基板１０の表面に、ほとんど金属膜１６が残っておらず、表面の領域１８において基板１０がほぼ露出している。露出した領域１８の奥側に、Ｎｉが溶融して再固化したＮｉ膜１９が観察される。

図４に、フルエンスが１．６Ｊ／ｃｍ^２の条件でレーザアニールを行った後の基板の断面及び表面のＳＥＭ写真を示す。基板１０の表層部の一部に、Ｎｉシリサイド膜２３が形成されており、基板１０の表面に、Ｎｉが凝集した尾根状のＮｉ領域２４が現れている。Ｎｉ領域２４は、基板１０に入射したビーム断面の縁の軌跡に対応して形成されると考えられる。Ｎｉが凝集したＮｉ領域２４の直下及びその近傍には、Ｎｉシリサイド膜２３が形成されていない。

図２に示したシミュレーション結果からは、フルエンスが１．２Ｊ／ｃｍ^２以上の条件でシリサイド反応が生じると予測されるが、図３Ａ及び図３Ｂに示した実験結果からは、フルエンスが１．２Ｊ／ｃｍ^２及び１．４Ｊ／ｃｍ^２の条件ではシリサイド反応が生じていないことがわかる。シリサイド反応が生じない理由として、加熱時間が短いうえに、Ｎｉからなる金属膜１６とＳｉＣからなる基板１０との界面の温度が十分高くなっていなかったため、ＮｉとＳｉとの十分な相互拡散が生じていないことが挙げられる。

フルエンスを１．６Ｊ／ｃｍ^２まで高めると、一部の領域でＮｉシリサイド膜２３が形成されるが、表面の全域に亘ってＮｉシリサイド膜を形成することはできない。

図５Ａ及び図５Ｂに、それぞれフルエンスが１．６Ｊ／ｃｍ^２及び１．８Ｊ／ｃｍ^２の条件でレーザアニールを行った後の基板の断面及び表面のＳＥＭ写真を示す。図５Ａに示した試料は、図４に示した試料と同一である。図５Ａ及び図５Ｂのいずれの基板の表面にも、Ｎｉの凝集によって尾根状のＮｉ領域２４が形成されている。ただし、図５Ａに比べて図５Ｂの方が、Ｎｉ領域２４が不鮮明である。これは、フルエンスを高めたことにより、界面の温度が高くなってシリサイド反応の速度が速くなり、Ｎｉの凝集が生じるよりも早くシリサイド化が進むようになったためと考えられる。

図６Ａに、フルエンスが２．０Ｊ／ｃｍ^２の条件でレーザアニールを行った後の基板の断面ＴＥＭ写真を示す。基板１０の上に、Ｎｉシリサイド膜２３が形成されていることがわかる。Ｎｉシリサイド膜２３よりも上の領域は、ＴＥＭ写真を撮像するために形成した保護膜に相当する。フルエンスを２．０Ｊ／ｃｍ^２以上にすると、Ｎｉの凝集はほとんど生じなくなる。これは、温度の上昇によってシリサイド反応速度が増大したためと考えられる。

基板１０とＮｉシリサイド膜２３との界面に白色の領域２５が観察される。これは、シリサイド反応で余剰になった炭素が析出していることを表している。

図６Ｂに、フルエンスが２．５Ｊ／ｃｍ^２の条件でレーザアニールを行った後の基板の断面ＴＥＭ写真を示す。フルエンスを２．５Ｊ／ｃｍ^２にすると、基板１０とＮｉシリサイド膜２３との界面への炭素の析出が観察されなくなる。その代わりに、Ｎｉシリサイド膜２３の上に、炭素の析出を示す白色の領域２６が観察される。白色の領域２６は、シリサイド反応で余剰になった炭素が、溶融状態のＮｉ膜を通って浮上し、Ｎｉシリサイド膜２３の表面に析出したことを示している。

図２に示したシミュレーション結果、及び図３Ａ〜図６Ｂに示した実験結果から、以下の結論が導き出される。

フルエンスを１．８Ｊ／ｃｍ^２にした場合には、基板の表面にＮｉが凝集してしまうため、Ｎｉシリサイド膜を形成するために、フルエンスを２Ｊ／ｃｍ^２以上にすることが好ましい。この条件は、図２のシミュレーション結果から、界面温度を２５００Ｋ以上にすることとほぼ等価である。基板１０とＮｉシリサイド膜２３との界面への炭素の析出を抑制するために、フルエンスを２．５Ｊ／ｃｍ^２以上にすることがより好ましい。フルエンスを高くし過ぎると、界面の温度が高くなり、シリサイド化が起こる前にＮｉ膜が蒸発してしまう量が多くなる。さらに、フルエンスが高い場合には、ＳｉＣからなる基板１０が昇華してしまい、ＮｉからなるＮｉ膜及びＮｉシリサイド膜２３を吹き飛ばしてしまう。これらの現象が生じることにより、シリサイド膜の厚さが面内で不均一になる。均一な厚さのＮｉシリサイド膜を形成するために、フルエンスを３Ｊ／ｃｍ^２以下にすることが好ましい。

上記シミュレーション及び実験では、波長が３５５ｎｍのパルスレーザビームを用いた。波長が変わると、金属膜１６（図１Ｆ）の表面の反射率が変化するため、好ましいフルエンスの範囲も変化する。ただし、波長が３３０ｎｍ〜３７０ｎｍの範囲内であれば、反射率の変化は僅かであり、好ましいフルエンスの範囲はほぼ同一であると考えられる。この範囲の波長のパルスレーザビームを出力する光源として、Ｎｄ：ＹＡＧレーザ、Ｙｂ：ＹＡＧレーザ、Ｎｄ：ＹＬＦレーザ、Ｙｂ：ＹＬＦ、Ｎｄ：ＹＶＯ_４レーザ、Ｙｂ：ＹＶＯ_４レーザ等が使用可能である。

上記シミュレーション及び実験では、パルス幅が５０ｎｓのパルスレーザビームを用いた。パルス幅が長くなると、Ｎｉ膜に投入された熱エネルギのうち、ＳｉＣ基板の深い領域に拡散するエネルギの割合が多くなる。このため、Ｎｉ膜とＳｉＣ基板との界面の温度が上昇しにくい。パルス幅を長くして、界面温度を十分な温度まで加熱するためには、より大きなフルエンスが必要とされる。フルエンスを大きくするためには大出力のレーザ発振器を準備する必要があるため、フルエンスを大きくすることは、装置コストの点で好ましくない。小さなフルエンスで、十分な界面温度を得るために、パルス幅は５０ｎｓ以下とすることが好ましい。

パルス幅が短すぎると、Ｎｉ膜の表面のみが局所的に加熱され、ＳｉＣ基板とＮｉ膜との界面が加熱されにくくなる。パルス幅を短くすると、Ｎｉ膜の表面温度が沸点を大幅に超えることなく、かつ界面温度を十分高くするためのフルエンスの範囲が狭くなってしまうか、または存在しなくなってしまう場合がある。従って、パルス幅は２０ｎｓ以上にすることが好ましい。

上記シミュレーション及び実験では、Ｎｉからなる金属膜１６の厚さを１００ｎｍにしたが、オーミック電極を安定的に形成するために、金属膜１６の厚さは７０ｎｍ〜１００ｎｍとすることが好ましい。

図７に、金属膜１６（図１Ｆ）として厚さ１００ｎｍのチタン（Ｔｉ）膜を用いた場合におけるレーザアニール時の金属膜１６と基板１０との界面の温度変化のシミュレーション結果を示す。横軸は、レーザパルスの立ち上がり時点からの経過時間を単位「ｎｓ」で表し、縦軸は、金属膜１６と基板１０との界面の温度を単位「Ｋ」で表す。図７の実線は、下から順番に、金属膜１６の表面におけるフルエンスが１．２Ｊ／ｃｍ^２、１．４Ｊ／ｃｍ^２、１．６Ｊ／ｃｍ^２、１．８Ｊ／ｃｍ^２、２．０Ｊ／ｃｍ^２、２．５Ｊ／ｃｍ^２、及び３．０Ｊ／ｃｍ^２の条件でレーザアニールを行った時の温度変化を示す。Ｔｉのシリサイド反応温度ＲＴは１６０３Ｋであり、Ｔｉの融点ＭＴは１９４１Ｋである。Ｔｉの沸点ＢＴは３５６０Ｋであり、図７のグラフの縦軸の範囲外である。

パルスレーザビームの波長及びパルス幅は、図２に示したシミュレーションと同様に、それぞれ３５５ｎｍ及び５０ｎｓとした。

フルエンスが１．４Ｊ／ｃｍ^２以上の条件で、界面温度がシリサイド反応温度ＲＴを超えることがわかる。従って、フルエンス１．４Ｊ／ｃｍ^２以上の条件でアニールを行うことにより、Ｔｉシリサイドが形成されると予測される。フルエンス２．５Ｊ／ｃｍ^２以上の条件でアニールを行うと、界面温度が融点ＭＴを超え、Ｔｉ膜が溶融すると予測される。

図８Ａ〜図８Ｄに、それぞれフルエンスが１．２Ｊ／ｃｍ^２、１．４Ｊ／ｃｍ^２、１．６Ｊ／ｃｍ^２、及び１．８Ｊ／ｃｍ^２の条件でレーザアニールを行った後の基板の断面及び表面のＳＥＭ写真を示す。図８Ａでは、Ｔｉシリサイドの結晶粒が観察されず、シリサイド反応が生じていない。基板１０の上に、Ｔｉ膜２７ａが残っている。図８Ｂ、図８Ｃ、及び図８Ｄでは、それぞれ厚さ１３０ｎｍ、１６０ｎｍ、及び１９０ｎｍのＴｉシリサイド膜２７が形成されている。この実験結果は、図７に示したシミュレーション結果と整合する。

図９に、図７のシミュレーションと同一の条件でシミュレーションを行ったときの、金属膜１６の表面の温度変化のシミュレーション結果を示す。横軸は、レーザパルスの立ち上がり時点からの経過時間を単位「ｎｓ」で表し、縦軸は、Ｔｉ膜の表面の温度を単位「
Ｋ」で表す。図９の実線は、図７と同様に、下から順番に、金属膜１６の表面におけるフルエンスが１．２Ｊ／ｃｍ^２、１．４Ｊ／ｃｍ^２、１．６Ｊ／ｃｍ^２、１．８Ｊ／ｃｍ^２、２．０Ｊ／ｃｍ^２、２．５Ｊ／ｃｍ^２、及び３．０Ｊ／ｃｍ^２の条件でレーザ照射を行った時の温度変化を示す。

フルエンスが２．０Ｊ／ｃｍ^２以上の条件でアニールを行うと、Ｔｉ膜の表面の温度が融点ＭＴを超え、Ｔｉ膜が溶融することがわかる。ところが、図７を参照すると、フルエンスが２．０Ｊ／ｃｍ^２の上面では、Ｔｉ膜とＳｉＣ基板との界面温度は融点ＭＴを超えない。このため、Ｔｉ膜の表層部は溶融するが、界面近傍のＴｉ膜は溶融しない。フルエンスを２．５Ｊ／ｃｍ^２以上にすると、界面温度も融点ＭＴを超え、Ｔｉ膜は、その上面から、ＳｉＣ基板との界面まで溶融する。

図１０Ａ及び図１０Ｂに、それぞれフルエンスが２．０Ｊ／ｃｍ^２、及び２．５Ｊ／ｃｍ^２の条件でレーザアニールを行った後の基板の断面ＴＥＭ写真を示す。図１０Ａ及び図１０Ｂのいずれにおいても、Ｔｉシリサイドの結晶粒が観察され、Ｔｉシリサイド膜２７が形成されていることがわかる。図１０Ａでは、Ｔｉシリサイド膜２７の上面に析出物が観察されない。これに対し、図１０Ｂでは、Ｔｉシリサイド膜２７の上面に、析出した炭素を示す白色の領域２９が観察される。これは、フルエンスを２．５Ｊ／ｃｍ^２まで高めたことにより、Ｔｉ膜の溶融時間が長くなり、余剰の炭素が、溶融状態のＴｉ膜の上面まで浮上したためである。

図１０Ａに示した試料では、Ｔｉシリサイド膜２７内に、黒色の大きな析出物が発生しているが、図１０Ｂに示した試料では、このような大きな析出物は観察されず、より均質性の高いＴｉシリサイド膜２７が形成されていることがわかる。

図７及び図９に示したシミュレーション結果、及び図８Ａ〜図８Ｄ、図１０Ａ、図１０Ｂに示した実験結果から、以下の結論が導き出される。

Ｔｉ膜を、基板との界面まで溶融させるために、フルエンスを２Ｊ／ｃｍ^２を超える値に設定することが好ましい。余剰となった炭素をＴｉシリサイド膜２７の上面に析出させるため、及びＴｉシリサイド膜２７の均質性を高めるために、フルエンスを２．５Ｊ／ｃｍ^２以上とすることが好ましい。

金属膜１６（図１Ｆ）としてＴｉを用いた場合でも、Ｎｉを用いた場合と同様に、パルスレーザビームの波長を３３０ｎｍ〜３７０ｎｍの範囲内とすることが好ましい。パルス幅は２０ｎｓ以上、５０ｎｓ以下とすることが好ましい。金属膜１６の厚さは７０ｎｍ〜１００ｎｍとすることが好ましい。

上記実施例では、金属膜１６にＮｉまたはＴｉを用いたが、タングステン（Ｗ）を用いても、同様に金属シリサイド膜１７（図１Ｆ）を形成することができた。金属膜１６にＷを用いた場合には、フルエンスを２．５Ｊ／ｃｍ^２〜３．０Ｊ／ｃｍ^２の範囲内にすることが好ましい。

図１１に、ＳｉＣからなる基板１０及びＷシリサイド膜３０の断面及び表面のＳＥＭ写真を示す。Ｗからなる金属膜１６（図１Ｅ）の厚さは１００ｎｍであり、フルエンスは２．５Ｊ／ｃｍ^２である。基板１０の上に、Ｗシリサイド膜３０が形成されていることがわかる。Ｗシリサイド膜３０の上に、析出した炭素３１が観察される。この観察結果は、Ｗ膜が溶融している期間に、基板１０内の炭素がＷ膜中を浮上したことにより、Ｗシリサイド膜３０の上面に炭素３１が析出したこと示している。

フルエンスを３．０Ｊ／ｃｍ^２よりも高くすると、Ｗシリサイド膜３０が形成されない領域が部分的に出現した。均質なＷシリサイド膜３０を形成するために、フルエンスを３．０Ｊ／ｃｍ^２以下にすることが好ましい。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

１０ 基板
１０Ａ 第１の表面
１０Ｂ 第２の表面
１１ ガードリング
１２ 絶縁膜
１３ ショットキ電極
１４ 表面電極
１５ 素子構造
１６ 金属膜
１７ 金属シリサイド膜
１８ 基板がほぼ露出した領域
１９ Ｎｉ膜
２０ パルスレーザビーム
２３ Ｎｉシリサイド膜
２４ Ｎｉ領域
２５、２６ 析出した炭素を示す白色の領域
２７ Ｔｉシリサイド膜
２７ａ Ｔｉ膜
２９ 析出した炭素を示す白色の領域
３０ Ｗシリサイド膜
３１ 析出した炭素
ＢＴ 沸点
ＭＴ 融点
ＲＴ シリサイド反応温度

Claims (6)

1. 炭化シリコンからなる基板の第１の表面にニッケル、チタンまたはタングステンからなる金属膜を形成する工程と、
   前記金属膜に、波長が３３０ｎｍ〜３７０ｎｍの範囲内のパルスレーザビームを、パルス幅が２０ｎｓ〜５０ｎｓの範囲内、フルエンスが２Ｊ／ｃｍ^２〜３Ｊ／ｃｍ^２の範囲内の条件で入射させることにより、前記金属膜を溶融させて、前記基板と前記金属膜とをシリサイド反応させることにより、前記基板の前記第１の表面に金属シリサイド膜を形成する工程と
   を有する半導体素子の製造方法。
2. 前記金属シリサイド膜を形成する工程で、シリサイド反応により余剰になった炭素が、前記金属膜が溶融している期間に、前記金属膜の表面まで浮上する請求項１に記載の半導体素子の製造方法。
3. 前記金属膜はニッケルからなり、前記金属シリサイド膜を形成する工程において、前記金属膜と前記基板との界面の温度が２５００Ｋ以上となる条件でアニールが行われる請求項１または２に記載の半導体素子の製造方法。
4. 前記金属膜はニッケルからなり、前記金属シリサイド膜を形成する工程において、フルエンスが２．５Ｊ／ｃｍ^２〜３Ｊ／ｃｍ^２の範囲内の条件でアニールが行われる請求項１乃至３のいずれか１項に記載の半導体素子の製造方法。
5. 前記金属膜はチタンからなり、前記金属シリサイド膜を形成する工程において、フルエンスが２．５Ｊ／ｃｍ^２〜３Ｊ／ｃｍ^２の範囲内の条件でアニールが行われる請求項１または２に記載の半導体素子の製造方法。
6. 前記金属膜はタングステンからなり、前記金属シリサイド膜を形成する工程において、フルエンスが２．５Ｊ／ｃｍ^２〜３Ｊ／ｃｍ^２の範囲内の条件でアニールが行われる請求項１または２に記載の半導体素子の製造方法。