JP2021027114A - 半導体素子およびその製造方法 - Google Patents

半導体素子およびその製造方法 Download PDF

Info

Publication number
JP2021027114A
JP2021027114A JP2019142767A JP2019142767A JP2021027114A JP 2021027114 A JP2021027114 A JP 2021027114A JP 2019142767 A JP2019142767 A JP 2019142767A JP 2019142767 A JP2019142767 A JP 2019142767A JP 2021027114 A JP2021027114 A JP 2021027114A
Authority
JP
Japan
Prior art keywords
ohmic electrode
semiconductor
laser
semiconductor element
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019142767A
Other languages
English (en)
Other versions
JP7179696B2 (ja
Inventor
嘉代 近藤
Kayo Kondo
嘉代 近藤
臼井 正則
Masanori Usui
正則 臼井
智幸 庄司
Tomoyuki Shoji
智幸 庄司
正昭 土森
Masaaki Tsuchimori
正昭 土森
康司 木本
Yasushi Kimoto
康司 木本
謙太郎 奥村
Kentaro Okumura
謙太郎 奥村
榊原 純
Jun Sakakibara
純 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2019142767A priority Critical patent/JP7179696B2/ja
Publication of JP2021027114A publication Critical patent/JP2021027114A/ja
Application granted granted Critical
Publication of JP7179696B2 publication Critical patent/JP7179696B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】コンタクト抵抗の低減を図れる半導体素子を提供する。【解決手段】本発明の半導体素子(1)は、オーミック電極(12)を有する半導体(10)からなる。半導体は炭化ケイ素からなる。オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含む。オーミック電極中において、モリブデンカーバイドは一様に分布している。本発明に係るオーミック電極は、コンタクト抵抗が1×10-4Ω・cm2以下となり得る。このようなオーミック電極は、例えば、Mo層とNi層を積層した金属層へ、1パルスあたりの有効照射エリアが2500μm2以上で、有効照射エリアのエネルギー密度が2.35J/cm2以上のパルスレーザーを照射することにより得られる。【選択図】図4B

Description

本発明は半導体素子等に関する。
スイッチング素子等に用いられる半導体材料は、従来のシリコン(Si)に替えて、禁制帯幅(バンドギャップ)が広いシリコンカーバイド(SiC)が用いられるようになってきた。
SiCからなる半導体素子の損失を抑制する一環として、オーミック電極のコンタクト抵抗の低減が要請されている。オーミック電極は、通常、半導体に設けた金属層を熱処理(アニール)して形成される。半導体がSiなら、低抵抗な金属シリサイドだけが形成される。しかし、半導体がSiCになると、金属シリサイドの生成と併せて、高抵抗なグラファイト(C)が析出し得る。このようなグラファイトの析出を抑制した低抵抗なオーミック電極に関する提案がなされており、例えば、下記の特許文献に関連した記載がある。
特開2017−199807号公報 特開2017−130550号公報
特許文献1では、SiC基板の裏面に積層したMo層とNi層へレーザー照射して、オーミック電極を形成している。このオーミック電極では、SiCとの界面近傍に生成されるブロック状のMoカーバイドにより、高抵抗なグラファイトの拡散や析出が抑制される。
もっとも、Moカーバイド自体は共有結合性であり、低抵抗ではない。このため、特許文献1では、そのブロック状のMoカーバイドを低抵抗な金属結合性のNiシリサイドで囲んで電流パスを確保し、オーミック電極の低抵抗化を図っている。但し、コンタクト抵抗のさらなる低減を図る場合、ブロック状のMoカーバイドの存在は好ましくない。
特許文献2では、NbとNiの合金層(混在層)をレーザーアニールして、非晶質構造のオーミック電極を形成している。これにより、積層した金属層をアニールしたときにできる結晶質な金属カーバイドの析出等を回避している。その結果、レーザーの照射エネルギー総量を2.25J/cmとしたときに、コンタクト抵抗が2.4×10-4Ωcmとなる旨が特許文献2に記載されている([0036]、図5)。
ちなみに、比較例として、Mo(厚さ50nm)とNi(厚さ50nm)を順に積層した金属膜をレーザーアニールしたとき、レーザーの照射エネルギー総量が2.25J/cmのときにコンタクト抵抗が8.0×10-4Ωcmとなる旨の記載も特許文献2にある([0045]、図5)。但し、特許文献2には詳しい記載がなく、そのオーミック電極の具体的な構造は不明である。敢えていうなら、そのコンタクト抵抗は大きい(略10-3Ωcmに近い)ことから、MoカーバイドがSiCとの界面近傍に多く生成されていると考えられる。
本発明はこのような事情に鑑みて為されたものであり、従来のオーミック電極とは異なる新たな構造のオーミック電極等を提供することを目的とする。
本発明者はこの課題を解決すべく鋭意研究した結果、モリブデンカーバイドが均一的に分布したオーミック電極の形成に成功した。この成果を発展させることにより、以降に述べる本発明を完成するに至った。
《半導体素子》
(1)本発明は、オーミック電極を有する半導体からなる半導体素子であって、該半導体は炭化ケイ素からなり、該オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含み、該モリブデンカーバイドは、該オーミック電極中で一様に分布している半導体素子である。
(2)本発明の半導体素子では、モリブデンカーバイド(「Moカーバイド」ともいう。)がオーミック電極中において、ブロック状ではなく、一様に分布している。これにより、オーミック電極内を略一様に分布した電流パスの形成が可能となり、オーミック電極のコンタクト抵抗の低減が図られる。
ちなみに、本発明のオーミック電極には、従来のオーミック電極にはなかったモリブデンシリサイド(「Moシリサイド」ともいう。)が含まれている。Moシリサイドは、ニッケルシリサイド(「Niシリサイド」ともいう。)と同様に、Moカーバイドよりも低抵抗である。このため、Moシリサイドは、Niシリサイドと同様に、コンタクト抵抗の低減に寄与する。こうして本発明のオーミック電極は、部位によらず、例えば、1×10-4Ω・cm以下という低いコンタクト抵抗を安定的に実現し得る。
《半導体素子の製造方法》
(1)本発明は、上述したような半導体素子の製造方法としても把握される。例えば、本発明は、半導体の少なくとも一つの表面上に、Mo層とNi層を積層した金属層を形成する金属層形成工程と、該金属層へパルスレーザーを照射して該金属層を熱処理するアニール工程と、を備える半導体素子の製造方法であって、該パルスレーザーは、1パルスあたりの有効照射エリアが2500μm以上であると共に、該有効照射エリアのエネルギー密度が2.35J/cm以上である半導体素子の製造方法でもよい。
(2)本発明の製造方法では、先ず、金属層のレーザーアニールによりオーミック電極を形成しており、その形成時に半導体素子の素子部(デバイス構造)が受けるダメージは少ない。
ところで、オーミック電極の構造(組織)は、レーザーの照射条件により大きく異なる。例えば、エネルギー密度は同じでも、レーザのビームプロフィルが異なれば、加熱と冷却(熱伝導による放熱)のバランスが変化し、照射エリアの温度分布に影響する。
本発明の製造方法のように、高エネルギー密度のパルスレーザーで、広い照射エリアを加熱すると、狭い照射エリアを加熱するときよりも、照射エリアは高温状態に保持され易くなる。この理由は次のように考えられる。局所(例えば中心部)を瞬間的に加熱しても、二次元的な熱伝導による急速な冷却により、照射エリアの温度はあまり上昇しない。一方、照射エリアを広く加熱すると、熱伝導が一次元的となり、放熱(冷却)が緩慢となって、照射エリアは高温状態になり易い。
レーザー照射により金属層が高温に加熱されると、SiCから生じるC等は界面近傍に留まらず広く拡散するようになる。その結果、Moカーバイドが全体的に一様に分散したオーミック電極が形成されるようになったと考えられる。また、金属層が高温状態になった結果、従来のレーザーアニールでは生成されなかったMoシリサイドも新たに生成されるようになったと考えられる。
こうして本発明の製造方法によれば、高抵抗なMoカーバイドが半導体(SiC)との界面近傍に凝集することがなく、低抵抗なMoシリサイドも生成されるようになり、コンタクト抵抗が低いオーミック電極が安定して形成されるようになったと考えられる。
《半導体装置》
本発明は、上述した半導体素子を用いた半導体装置としても把握される。例えば、本発明は、オーミック電極を有する半導体からなる半導体素子と、該半導体素子に接合される金属体と、該オーミック電極と該金属体とを接合する接合部と、を備える半導体装置であって、該半導体は炭化ケイ素からなり、該オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含み、該モリブデンカーバイドは、該オーミック電極中で一様に分布している半導体装置でもよい。
《その他》
(1)本明細書でいうMoカーバイドが「一様」に分布しているか否かは、例えば、元素マップ像から確認される。敢えていうなら、「一様」とは、最大長が15nm超さらには10nm超となるMoカーバイド粒子(ナノサイズの塊)が存在しない状態といえる。元素マップ像は、例えば、走査型透過電子顕微鏡(STEM)を用いた電子エネルギー損失分光分析(EELS)やエネルギー分散型X線分析(EDX)により生成される。
(2)特に断らない限り本明細書でいう「x〜y」は下限値xおよび上限値yを含む。本明細書に記載した種々の数値または数値範囲に含まれる任意の数値を新たな下限値または上限値として「a〜b」のような範囲を新設し得る。特に断らない限り、本明細書でいう「x〜ynm」はxnm〜ynmを意味する。他の単位系(μm、Ωcm等)についても同様である。
半導体素子の製造過程を例示する説明図である。 照射したレーザーのビームプロフィルである。 半導体素子の一例を示す模式断面図である。 試料1のオーミック電極に関するXRDプロフィルである。 試料C1のオーミック電極に関するXRDプロフィルである。 試料1のオーミック電極に係るSTEM像と元素マップ像である。 試料1のオーミック電極に係る拡大したSTEM像である。 試料C1のオーミック電極に係るSTEM像と元素マップ像である。 試料C1のオーミック電極に係る拡大したSTEM像である。 試料1に係るオーミック電極のAESプロフィルである。 試料C1に係るオーミック電極のAESプロフィルである。 試料1に係るオーミック電極の3DAP像と元素マップ像である。
本発明の構成要素に、本明細書中から任意に選択した一以上の構成要素を付加し得る。本明細書で説明する内容は、本発明の半導体素子の他、その製造方法等にも該当し得る。「方法」に関する構成要素は「物」に関する構成要素ともなり得る。
《オーミック電極》
オーミック電極は、Moカーバイド、MoシリサイドおよびNiシリサイドを含む。Moカーバイドのみならず、MoシリサイドやNiシリサイドも、オーミック電極中で一様に分布しているとよい。さらにいうと、それら化合物が長周期的な結晶構造を形成せずに分布しており、非晶質状であるとよい。これらのことは、X線回折プロファイル(パターン)に現れるピークが、シャープではなく、ブロード状であることから確認される。
各化合物の割合を規定することは困難であるが、オーミック電極中に含まれるNiとMoは、同程度か、NiがMoよりも多いとよい。Niに対するMoの原子数比(Mo/Ni)は、例えば、0.6〜1さらには0.7〜0.9であるとよい。
オーミック電極の厚さは、例えば、30〜300nmさらには50〜150nmである。その厚さは、例えば、電子顕微鏡による観察像の最短距離(界面間距離の最小値)とするとよい(他の厚さも同様)。厚さが過大になると、コンタクト抵抗の増加を招く。厚さが過小では、オーミック電極の密着性が低下し得る。
《オーミック電極の形成》
上述したオーミック電極は、一例として、次のようなレーザーアニールにより形成される。すなわち、半導体の少なくとも一つの表面上に、Mo層とNi層を積層した金属層を形成する金属層形成工程と、その金属層へパルスレーザーを照射して金属層を熱処理するアニール工程とにより形成される。
(1)金属層形成工程
Mo層やNi層は、スパッタリング等の蒸着により形成される。各層の厚さは、例えば、20〜200nmさらには40〜160nmである。Mo層とNi層は同じ厚さでもよいが、Mo層をNi層よりも10〜30nm程度薄くしてもよい。
Mo層は、熱処理時にSiCから放出されるCをトラップしてMoカーバイドを形成する。これにより、オーミック電極中におけるC(グラファイト等)の析出が抑制され、Cによるコンタクト抵抗の増加と、半導体(SiC)に対するオーミック電極の密着性が確保される。またMo層は、高温域において、SiCから放出されるSiと反応して、低抵抗なMoシリサイドを生成する。
Ni層は、Mo層の酸化を抑制する。またNi層は、レーザーの吸収性がよく、照射されたレーザーを効率的に熱エネルギーへ変換する。そしてNi層は、アニール工程時、SiCから放出されるSiと反応して、低抵抗なNiシリサイドを生成する。
(2)アニール工程
レーザー(光源)には、固体レーザー(半導体レーザ励起固体レーザー、ランプ励起固体レーザー等)、エキシマレーザー等を用いることができる。固体レーザーにはYAGレーザー、YVOレーザー等がある。エキシマ(励起二量体)には、F(波長157nm)、ArF(波長193nm)、KrF(波長248nm)、XeCl(波長308nm)、XeF(波長351nm)等がある。
レーザーには、例えば、パルス幅が10〜100nsecさらには30〜70nsecのパルスレーザーを用いるとよい。パルス幅の調整により、照射エリアを効率的に加熱できる。
レーザー照射は、例えば、1パルスあたりの有効照射エリアを2500μm以上さらには3000μm以上とするとよい。また、その有効照射エリアのエネルギー密度(出力密度)を2.3〜3J/cmさらには2.4〜2.7J/cmとするとよい。有効照射エリアやエネルギー密度が過小では、金属層の加熱が不十分となり、SiCの界面付近に、高抵抗なMoカーバイドが集中的に生成されるようになる。エネルギー密度が過大になると、アブレーションを生じるようになり、コンタクト抵抗の増大やSiC等の損傷を招く。なお、有効照射エリアは大きくてもよいが、装置的な制約から、敢えていうと、5000μm以下さらには4000μm以下とするとよい。
本明細書でいう有効照射エリアは、レーザーのビームプロフィルがガウシアン形状なら、レーザー強度のピーク値の1/e(13.5%)に相当する領域の面積となる。レーザーのビームプロフィルがトップハット形状なら、レーザー強度のピーク値の50%に相当する領域の面積となる。
また、本明細書でいうエネルギー密度は、その有効照射エリアで、1パスル分のエネルギー(積分値)を除して定まる。1パスル分のエネルギーは、レーザーの出力(W)をレーザー周波数(Hz)で除して求まる。
パルスレーザーの照射域を重畳させる割合は、その発振周波数、走査速度、照射域の大きさ(またはパルスレーザーの焦点位置)等により調整される。パルスレーザーの特性にも依るが、は、例えば20〜95%さらには33〜75%とするとよい。
パルスレーザーの発振周波数(20kHz)は、例えば、10kHz〜100kHzとするとよい。発振周波数が過小では走査速度の低下を招く。発振周波数が過大ではエネルギー密度が低下し得る。
レーザーの焦点位置により照射範囲が変化する。その焦点位置は、金属層の最表面からずれたところにあってもよいが、最表面近傍にあるほど、安定したエネルギー密度で各領域をアニールできる。レーザー照射は、金属層(Mo層またはNi層)の表面上で不要な化合物が生成することを回避するため、真空雰囲気または不活性ガス雰囲気でなされるとよい。
《半導体素子》
半導体素子は、SiCからなるトランジスタやダイオードであり、特に、大電流の制御を行うパワーデバイスである。パワートランジスタとして、例えば、MOSFET(金属酸化膜半導体電界効果トランジスタ)、IGBT(絶縁ゲートバイポーラトランジスタ)等がある。パワーダイオードとして、例えば、SBD(ショットキーバリアダイオード)、FRD(ファストリカバリーダイオード)等がある。
オーミック電極は、例えば、素子部(デバイス構造)の反対面側に形成された裏面電極となる。裏面電極は、例えば、パワーダイオードならカソード電極、パワートランジスタならゲート電極と反対面側にあるドレイン電極やコレクタ電極等である。
《半導体素子》
(1)パワーMOSFETやパワーダイオード等の半導体素子の製造工程の一例を図1Aに示した。先ず、不純物がドーピングされたn型SiCウエハ(単に「SiC基板」という。)を用意する。研磨されたSiC基板の片面(表面)に、イオン注入等により素子部(デバイス構造)を形成する(デバイス形成工程)。その反対面(裏面)側を所望の厚さに研削・研磨する(基板薄板化工程)。
研磨された裏面に、MoおよびNiを順にスパッタリングにより蒸着させる(金属層形成工程)。なお、スパッタリングは真空雰囲気中でなされる(他のスパッタリングも同様)。SiC基板の裏面に積層されたMo層とNi層へ、パルスレーザーを照射して、レーザーアニールを行う(アニール工程)。これによりSiC基板の裏面にオーミック電極(層)が形成される。金属層形成工程とアニール工程を併せて裏面電極形成工程という。その後、素子部およびオーミック電極が形成されたSiC基板を、ブレードダイシング等(図略)により分割すると、チップ(半導体素子)が得られる。
(2)本実施例では、上述した製造工程を踏まえて、パワーダイオードを想定した評価用チップ1を製作した(図2参照)。評価用チップ1は、図2に示すように、SiC基板10(□4mm×t0.28mm)の一面(裏面)に形成されたオーミック電極12(裏面電極)を有する。
オーミック電極12は、積層したMo層(厚さ70nm)とNi層(厚さ100nm)へ、レーザー照射(レーザーアニール)して形成した。レーザー照射は、図1Bに示す2種類のビームプロフィルにより行った(試料1、試料C1)。
先ず、ビームプロフィルがトップハット形状(有効照射エリアの中央部が平坦状)であるパルスレーザーを照射した。このとき、レーザーの種類:YVO、パルス幅:<60nsec、発振周波数:20kHz、1パルスあたりの有効照射エリア:7800μm、その有効照射エリアのエネルギー密度:2.0〜3.0J/cmとした。こうして得られた各評価用チップ1をまとめて試料1という。なお、有効照射エリアおよびエネルギー密度は、既述した方法により求めた。
次に、従来(特開2017−199807号公報参照)と同様に、ビームプロフィルがガウシアン形状(尖塔状な形状)であるパルスレーザーを照射して、レーザーアニールを行った。このときのレーザー照射条件は、レーザーの種類:YVO、パルス幅:<60nsec、発振周波数:20kHz、有効照射エリア:31400μm、エネルギー密度:1.0〜2.0J/cmとした。こうして得られた評価用チップ1を試料C1という。
《コンタクト抵抗》
(1)測定
各試料のオーミック電極12のコンタクト抵抗を、TLM(Transmission Line Model)法により測定した。その一例を示すと、次の通りである。
試料1の場合、オーミック電極の形成時のエネルギー密度を2.6J/cmとしたとき、そのコンタクト抵抗は2×10-5Ω・cmであった。試料C1の場合、エネルギー密度を1.8J/cmとしたとき、コンタクト抵抗は2×10-4Ω・cmであった。
(2)評価
このように、試料1のオーミック電極では、エネルギー密度が2.3J/cmを超えると、コンタクト抵抗が安定して1×10-4Ω・cm以下となった。一方、試料C1のオーミック電極は、コンタクト抵抗が1×10-4Ω・cm超となった。
《分析》
オーミック電極の相違(レーザーアニール条件の相違)が、コンタクト抵抗に大きく影響する要因を明らかにするため、試料1と試料C1の各オーミック電極について、以下に示す種々の分析(測定・観察)を行った。
(1)XRD
各試料のオーミック電極を、X線回折装置(株式会社リガク社製/使用X線:Cu―Kα線)で分析して得られたXRDプロフィルを図3Aと図3B(両図を併せて単に「図3」という。)にまとめて示した。
試料1では、MoやNiを示すピークは観察されず、MoC(Moカーバイドの一例)、NiSi(Niシリサイドの一例)に加えて、MoSi(Moシリサイドの一例)を示すピークだけが観察された。また、いずれのピークもブロード的であった。一方、試料C1では、Moシリサイド(例えばMoSi)を示すピークが観察されず、Ni単体やMo単体を示すピークが観察された。また、MoCを示すシャープなピークも観察された。
これらのXRDプロフィルから、試料1に係るオーミック電極と従来の試料C1に係るオーミック電極は、組織構造や生成物が大きく異なることが明らかとなった。
(2)STEM−EDX
各試料のオーミック電極付近の断面を、電界放出形透過電子顕微鏡(日本電子株式会社製 JEM−2100F)と、それに付属しているエネルギー分散型X線分析装置とで、観察および分析した。試料1(エネルギー密度:2.6J/cm)に係るSTEM像(明視野像)と元素マップ像を図4Aに、拡大したSTEM像を図4Bにそれぞれ示した。また、試料C1に係るSTEM像(明視野像)と元素マップ像を図5Aに、拡大したSTEM像を図5Bにそれぞれ示した。
図4Aと図4B(両図を併せて単に「図4」という。)から明らかなように、試料1に係るオーミック電極では、Mo、Ni、CおよびSiが一様に分布しており、ブロック状の化合物等は観られなかった。SiCの接合界面近傍に観察されたMoC層は、均一的で、厚さが5nm未満で非常に薄かった。
一方、図5Aと図5B(両図を併せて単に「図5」という。)から明らかなように、試料C1に係るオーミック電極では、SiCの接合界面近傍に、一辺が16〜24nm程度であるブロック状のMoカーバイドが観察された。
(3)AES
試料1(エネルギー密度:2.5J/cm)と試料C1に係るオーミック電極を、その表面側からオージェ電子分光分析(AES)した結果を、それぞれ図6Aと図6B(両図を併せて単に「図6」という。)に示した。
図6Aからわかるように、試料1に係るオーミック電極は、Mo、Ni、CおよびSiが一様に分布した構造をしていることが明らかとなった。この傾向は、SiCの接合界面近傍でも同様であった。
一方、図6Bからわかるように、試料C1に係るオーミック電極は、SiCの接合界面近傍において、MoおよびCが急増しており、MoCが多く存在していることが確認された。この結果は、図5に示したように、MoCがブロック状に存在していることとも整合する。
(4)3DAP
アトムプローブ電界イオン顕微鏡(AMETEK社製 LEAP4000XSi)を用いて、試料1(エネルギー密度:2.7J/cm)に係るオーミック電極を分析した3DAP像と元素マップ像を図7に示した。なお、元素マップ像は、SiCの接合界面から厚さ5nmの領域を対象としている。
図7からも明らかなように、試料1に係るオーミック電極は、SiCの接合界面付近でも、Mo、Ni、CおよびSiが一様に分布してなることがわかった。MoカーバイドのX―Y平面上(Z方向は厚さ方向)におけるサイズを敢えていうと、大きく見積もっても、縦方向で5nm以下、横方向で15nm以下であるといえる。従って、試料1に係るオーミック電極中におけるMoカーバイドは、高々15nm以下(未満)に過ぎないことが明らかとなった。ちなみに、試料C1に係るオーミック電極の場合、Moカーバイドのサイズは、縦方向で約25nm程度、横方向で16〜30nmであった。
1 チップ(半導体素子)
10 SiC基板
12 オーミック電極

Claims (8)

  1. オーミック電極を有する半導体からなる半導体素子であって、
    該半導体は炭化ケイ素からなり、
    該オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含み、
    該モリブデンカーバイドは、該オーミック電極中で一様に分布している半導体素子。
  2. 前記オーミック電極のコンタクト抵抗は、1×10-4Ω・cm以下である請求項1に記載の半導体素子。
  3. 前記オーミック電極は、原子数比でNiをMoよりも多く含む請求項1または2に記載の半導体素子。
  4. 前記オーミック電極は、厚さが30〜300nmである請求項1〜3のいずれかに記載の半導体素子。
  5. 半導体の少なくとも一つの表面上に、Mo層とNi層を積層した金属層を形成する金属層形成工程と、
    該金属層へパルスレーザーを照射して該金属層を熱処理するアニール工程と、
    を備える半導体素子の製造方法であって、
    該パルスレーザーは、1パルスあたりの有効照射エリアが2500μm以上であると共に、該有効照射エリアのエネルギー密度が2.35J/cm以上である半導体素子の製造方法。
  6. 前記パルスレーザーは、前記有効照射エリアの中央部が平坦状のビームプロフィルを有する請求項5に記載の半導体素子の製造方法。
  7. 前記パルスレーザーは、パルス幅が10〜100nsecであると共に発振周波数が10kHz〜100kHzである請求項5または6に記載の半導体素子の製造方法。
  8. 前記金属層は、原子数比でNiをMoよりも多く含む請求項5〜7のいずれかに記載の半導体素子の製造方法。
JP2019142767A 2019-08-02 2019-08-02 半導体素子およびその製造方法 Active JP7179696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019142767A JP7179696B2 (ja) 2019-08-02 2019-08-02 半導体素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019142767A JP7179696B2 (ja) 2019-08-02 2019-08-02 半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2021027114A true JP2021027114A (ja) 2021-02-22
JP7179696B2 JP7179696B2 (ja) 2022-11-29

Family

ID=74664054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019142767A Active JP7179696B2 (ja) 2019-08-02 2019-08-02 半導体素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP7179696B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100017060A1 (it) * 2021-06-29 2022-12-29 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico in carburo di silicio a conduzione verticale e dispositivo elettronico in carburo di silicio a conduzione verticale

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046448A (ja) * 2014-08-26 2016-04-04 住友重機械工業株式会社 半導体素子の製造方法
JP2017063145A (ja) * 2015-09-25 2017-03-30 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP2017199807A (ja) * 2016-04-27 2017-11-02 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046448A (ja) * 2014-08-26 2016-04-04 住友重機械工業株式会社 半導体素子の製造方法
JP2017063145A (ja) * 2015-09-25 2017-03-30 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP2017199807A (ja) * 2016-04-27 2017-11-02 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100017060A1 (it) * 2021-06-29 2022-12-29 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico in carburo di silicio a conduzione verticale e dispositivo elettronico in carburo di silicio a conduzione verticale
EP4113581A1 (en) * 2021-06-29 2023-01-04 STMicroelectronics S.r.l. Process for manufacturing a vertical conduction silicon carbide electronic device and vertical conduction silicon carbide electronic device

Also Published As

Publication number Publication date
JP7179696B2 (ja) 2022-11-29

Similar Documents

Publication Publication Date Title
JP6540585B2 (ja) 炭化珪素半導体装置およびその製造方法
US8679882B2 (en) Method of manufacturing semiconductor device, semiconductor device, and semiconductor apparatus
US9892919B2 (en) Semiconductor device manufacturing method
JP6647621B2 (ja) 不純物導入装置、不純物導入方法及び半導体素子の製造方法
US20070048982A1 (en) Method of manufacturing semiconductor device and semiconductor device formed by the method
US20170170280A1 (en) Method and apparatus for manufacturing semiconductor element, and semiconductor element
JP7163587B2 (ja) 炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法
JP6053968B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5886005B2 (ja) 半導体装置の製造方法
JP7024433B2 (ja) 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法
JP6827681B2 (ja) レーザアニール方法及びレーザアニール装置
JP2009049198A (ja) 半導体装置およびその製造方法
US20210328022A1 (en) Ohmic contact formation in a sic-based electronic device
JP5187771B2 (ja) 半導体基板の製造方法およびレーザアニール装置
JP7179696B2 (ja) 半導体素子およびその製造方法
JP6425457B2 (ja) 半導体素子の製造方法
CN112652655A (zh) 碳化硅半导体器件及其制造方法
JP5734435B2 (ja) 半導体装置の製造方法
JP7101147B2 (ja) 半導体装置
US20240055251A1 (en) Method for producing a pretreated composite substrate, and pretreated composite substrate
JP2019145784A (ja) 炭化珪素半導体装置およびその製造方法
JP6272255B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221116

R150 Certificate of patent or registration of utility model

Ref document number: 7179696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150