JP2021027113A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021027113A
JP2021027113A JP2019142766A JP2019142766A JP2021027113A JP 2021027113 A JP2021027113 A JP 2021027113A JP 2019142766 A JP2019142766 A JP 2019142766A JP 2019142766 A JP2019142766 A JP 2019142766A JP 2021027113 A JP2021027113 A JP 2021027113A
Authority
JP
Japan
Prior art keywords
ohmic electrode
layer
semiconductor
semiconductor device
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019142766A
Other languages
English (en)
Other versions
JP7101147B2 (ja
Inventor
臼井 正則
Masanori Usui
正則 臼井
嘉代 近藤
Kayo Kondo
嘉代 近藤
康司 木本
Yasushi Kimoto
康司 木本
智幸 庄司
Tomoyuki Shoji
智幸 庄司
正昭 土森
Masaaki Tsuchimori
正昭 土森
謙太郎 奥村
Kentaro Okumura
謙太郎 奥村
榊原 純
Jun Sakakibara
純 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2019142766A priority Critical patent/JP7101147B2/ja
Publication of JP2021027113A publication Critical patent/JP2021027113A/ja
Application granted granted Critical
Publication of JP7101147B2 publication Critical patent/JP7101147B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】信頼性に優れた半導体装置を提供する。【解決手段】本発明の半導体装置(M)は、裏面等に形成されたオーミック電極(12)を有する半導体(10)からなる半導体素子(1)と、半導体素子に接合される金属体(2)と、半導体素子のオーミック電極と金属体とを接合する接合部(3)とを備える。半導体は炭化ケイ素(SiC)からなり、オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含む。モリブデンカーバイドは、オーミック電極中で一様に分布している。このようなオーミック電極は、硬くて薄い金属間化合物層等の耐熱接合層で接合されても、剥離等の接合欠陥を生じることがなく、半導体装置の高温環境下における信頼性等を向上させ得る。【選択図】図4B

Description

本発明は半導体装置等に関する。
スイッチング素子として用いられる電力用半導体素子(パワーデバイス)を搭載した半導体装置(パワーモジュール)は、現在、電動機の制御等に不可欠な状況である。このような半導体装置は、大電流を制御するため、半導体素子には大きな発熱が生じ、半導体素子のみならず、その周囲(接合部等)も高温になる。このため半導体装置には、高い耐熱性が要求される。ここでいう耐熱性は、高温環境下でも長期にわたり機能が維持される信頼性と換言できる。
特開2017−199807号公報
半導体装置の耐熱性を確保するため、半導体には禁制帯幅(バンドギャップ)の広い炭化ケイ素(SiC)が用いられる。但し、SiCはショットキー障壁も高いため、接触抵抗を十分に低下させたオーミックコンタクト電極(オーミック電極)の形成が必要となる。
特許文献1では、SiC基板の裏面に積層したMo層とNi層へレーザー照射して、オーミック電極を形成している。特許文献1のオーミック電極は、SiCとの界面近傍に形成されたブロック状のMoカーバイドが、Niシリサイドにより囲まれた構造をしている。ブロック状のMoカーバイドの生成により、高抵抗なグラファイトの拡散や析出が抑制される。なお、Moカーバイドは共有結合性で低抵抗ではないが、SiCとの界面に生成された金属結合性のNiシリサイドにより、オーミック電極の低抵抗化が確保されている。
本発明者がさらに研究したところ、そのようなオーミック電極を有する半導体素子は、金属層(配線)に接合したときに、剥離等の接合不良を生じ得ることが新たにわかった。つまり、特許文献1のようなブロック状のMoカーバイドがあるオーミック電極では、接合後の残留応力に耐え得る強度(適宜、「接合強度」または「密着強度」ともいう。)が必ずしも十分でないことがわかった。
本発明はこのような事情に鑑みて為されたものであり、オーミック電極を起点とした接合欠陥の発生を抑止できる高信頼性の半導体装置を提供することを目的とする。
本発明者はこの課題を解決すべく鋭意研究した結果、オーミック電極の構造を見直すことにより、オーミック電極付近で剥離等が生じない半導体装置を得ることに成功した。この成果を発展させることにより、以降に述べる本発明を完成するに至った。
《半導体装置》
(1)本発明は、オーミック電極を有する半導体からなる半導体素子と、該半導体素子に接合される金属体と、該オーミック電極と該金属体とを接合する接合部と、を備える半導体装置であって、該半導体は炭化ケイ素からなり、該オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含み、該モリブデンカーバイドは、該オーミック電極中で一様に分布している半導体装置である。
(2)本発明の半導体装置の場合、オーミック電極が接合不良(剥離や破壊等)の起点とならず、高信頼性が確保される。この理由は定かではないが、モリブデンカーバイド(「Moカーバイド」ともいう。)がオーミック電極中において、ブロック状ではなく、一様に分布しているためと考えられる。
ちなみに、本発明のオーミック電極には、従来のオーミック電極にはなかったモリブデンシリサイド(「Moシリサイド」ともいう。)が含まれており、両者の組織は全く異なっている。また、本発明のオーミック電極では、ニッケルシリサイド(「Niシリサイド」ともいう。)がほぼ均一的に分布しており、接触抵抗も十分に小さい。その接触抵抗は、例えば、1×10-3Ωcm以下さらには1×10-4Ωcm以下となり得る。
《その他》
(1)本明細書でいうMoカーバイドが「一様」に分布しているか否かは、例えば、元素マップ像から確認される。敢えていうなら、「一様」とは、最大長が15nm超さらには10nm超となるMoカーバイド粒子(ナノサイズの塊)が存在しない状態といえる。元素マップ像は、例えば、走査型透過電子顕微鏡(STEM)を用いた電子エネルギー損失分光分析(EELS)やエネルギー分散型X線分析(EDX)により生成される。
(2)特に断らない限り本明細書でいう「x〜y」は下限値xおよび上限値yを含む。本明細書に記載した種々の数値または数値範囲に含まれる任意の数値を新たな下限値または上限値として「a〜b」のような範囲を新設し得る。特に断らない限り、本明細書でいう「x〜ynm」はxnm〜ynmを意味する。他の単位系(μm、Ωcm等)についても同様である。
半導体素子の製造過程を例示する説明図である。 照射したレーザーのビームプロフィルである。 半導体素子の接合工程を例示する模式断面図である。 試料1に係るSLID接合後の様子を示す写真である。 試料C1に係るSLID接合後の様子を示す写真である。 試料1と試料C1に係るXRDプロフィルである。 試料1のオーミック電極に係るSTEM像と元素マップ像である。 試料1のオーミック電極に係る拡大したSTEM像である。 試料C1のオーミック電極に係るSTEM像と元素マップ像である。 試料C1のオーミック電極に係る拡大したSTEM像である。 試料1に係るオーミック電極のAESプロフィルである。 試料C1に係るオーミック電極のAESプロフィルである。 試料1に係るオーミック電極の3DAP像と元素マップ像である。
本発明の構成要素に、本明細書中から任意に選択した一以上の構成要素を付加し得る。本明細書で説明する内容は、本発明の半導体装置の他、その製造方法等にも該当し得る。「方法」に関する構成要素は「物」に関する構成要素ともなり得る。
《オーミック電極》
(1)オーミック電極は、Moカーバイド、MoシリサイドおよびNiシリサイドを含む。Moカーバイドのみならず、MoシリサイドやNiシリサイドも、オーミック電極中で一様に分布しているとよい。さらにいうと、それら化合物が長周期的な結晶構造を形成せずに分布しており、非晶質状であるとよい。このことは、X線回折プロファイル(パターン)に現れるピークが、シャープではなく、ブロード状であることから確認される。
各化合物の割合を規定することは困難であるが、オーミック電極中に含まれるNiとMoは、同程度か、NiがMoよりも多いとよい。Niに対するMoの原子数比(Mo/Ni)は、例えば、0.6〜1さらには0.7〜0.9であるとよい。
オーミック電極の厚さは、例えば、30〜300nmさらには50〜150nmである。その厚さは、例えば、電子顕微鏡による観察像の最短距離(界面間距離の最小値)とするとよい(他の厚さも同様)。
(2)上述したオーミック電極が得られる限り、その製法は問わない。オーミック電極は、例えば、レーザーアニールにより形成され得る。レーザーアニールは、半導体の一面に積層したMo層とNi層へ、レーザー照射してなされる。レーザー照射によれば、局所加熱が可能である。これにより、半導体の他面(表面)に、イオン注入や酸化膜形成等によって既に製作されている素子部(デバイス構造)の損傷が回避される。
Mo層やNi層は、スパッタリング等の蒸着により形成される。各層の厚さは、例えば、20〜200nmさらには40〜160nmである。Mo層とNi層は同じ厚さでもよいが、Mo層をNi層よりも10〜30nm程度薄くしてもよい。
次に、レーザー(光源)には、固体レーザー(半導体レーザ励起固体レーザー、ランプ励起固体レーザー等)、エキシマレーザー等を用いることができる。固体レーザーにはYAGレーザー、YVOレーザー等がある。エキシマ(励起二量体)には、F(波長157nm)、ArF(波長193nm)、KrF(波長248nm)、XeCl(波長308nm)、XeF(波長351nm)等がある。
レーザーには、例えば、パルス幅が100nsec以下さらには70nsec以下であるパルスレーザーを用いるとよい。レーザー発振装置の出力や発振周波数等が一定なら、パルス幅を短くすることにより、高エネルギー密度の高いレーザーを照射できる。パルス幅の短いレーザーを照射することにより、熱拡散が抑制され、照射面外への熱的影響が抑制される。
レーザー照射は、例えば、1パルスあたりの有効照射エリアを2500μm以上さらには3000μm以上とし、有効照射エリアのエネルギー密度(出力密度)を2.3〜3J/cmさらには2.4〜2.7J/cmとするとよい。有効照射エリアやエネルギー密度が過小では、Moシリサイドの生成やMoカーバイドの一様分布が生じ難くなる。有効照射エリアやエネルギー密度は大きくてもよいが、装置上の制約がある。
パルスレーザーの照射域を重畳させる割合(パルスラップ率)は、その発振周波数、走査速度、照射域の大きさ(またはパルスレーザーの焦点位置)等により調整される。パルスレーザーの特性にも依るが、パルスラップ率は、例えば20〜95%さらには33〜75%とするとよい。
パルスラップ率は、(p/p0)×100(%)(p0:ビーム径、p:隣接するパルス光の重なり径)により算出される。ここでビーム径(p0)は、レーザー軸に対する直交面上で測定される、ビーム強度がピーク強度値の半値幅レベルとなるときの幅(直径)である。また隣接するパルス光の重なり径(p)は、p0−c(c:隣接するビーム間の中心間距離)である。
パルスレーザーの発振周波数は、例えば、10kHz〜100kHzとするとよい。発振周波数が過小では走査速度の低下を招く。発振周波数が過大ではレーザーエネルギー密度が低下し得る。
レーザーの焦点位置により照射範囲が変化する。その焦点位置は、金属層の最表面からずれたところにあってもよいが、最表面近傍にあるほど、安定したエネルギー密度で各領域をアニールできる。レーザー照射は、金属層(Mo層またはNi層)の表面上で不要な化合物が生成することを回避するため、真空雰囲気または不活性ガス雰囲気でなされるとよい。
《接合部》
接合部は、半導体素子のオーミック電極と導電材からなる金属体とを接合する接合層を有する。接合層は、Sn系はんだ層(Sn―Ag―Cu系はんだ層、Sn―Cu系はんだ層等)でもよいが、よりも高融点な耐熱接合層であると、半導体装置の耐熱性の向上が図れて好ましい。耐熱接合層は、例えば、融点が300℃以上さらには400℃以上の高融点材からなるとよい。このような耐熱接合層として、例えば、金属間化合物層、金属焼結層等がある。なお、耐熱接合層は、高温はんだ層(Zn−Al系はんだ層、Bi系はんだ層)でもよい。
金属間化合物層は、例えば、低融点金属と高融点金属の固液相互拡散反応(SLID:Solid Liquid InterDiffusion)により形成される。SLID接合によれば、接合時の加熱温度よりも高融点な金属間化合物(IMC:intermetallic compound)からなる耐熱接合層が得られる。低融点金属/高融点金属の組み合わせとして、Sn/Ni、Sn/Cu、Sn/Ag、Sn/Pt、Sn/Au等がある。例えば、Sn層とNi層を接触させて約350℃で5分間程度加熱すると、Snが溶融してNi―Sn(IMC)からなる金属間化合物層(耐熱接合層)が得られる。ちなみに、Snの融点は約230℃、Niの融点は約1450℃、NiSnの融点は約795℃である。
金属焼結層は、例えば、被接合面間に塗布した金属ナノ粒子(Agナノ粒子、Cuナノ粒子等)のペースを加熱することにより形成され得る。金属焼結層も、金属間化合物層と同様に、接合時の加熱温度よりも高融点であり、耐熱性に優れる。
耐熱接合層は、通常、非常に薄く(例えば、厚さが1〜10μm程度)、硬質で低延性である。このため耐熱接合層は、軟質で厚いSn系はんだ層よりも、接合部における応力緩和性が低い。このような耐熱接合層を用いるときでも、上述したオーミック電極があると、接合部ひいては半導体装置の信頼性が確保され得る。
なお、密着性を確保するために設けられる極薄い金属層(Ti層等)は別にして、接合部は実質的に接合層のみでもよい。但し、高延性(低ヤング率)な金属(Al、Cu等)からなる応力緩和層が介在してもよい。
《金属体》
金属体は、半導体素子のオーミック電極と接合され、Cu(合金)、Al(合金)等の導電材からなる。金属体は、層状、箔状、シート状、ブロック状等のいずれでもよい。金属体は、例えば、配線層、実装用電極、熱伝導部材(ヒートシンク、ヒートスプレッタ等)等である。
《半導体素子》
半導体素子は、SiCからなるトランジスタやダイオードであり、特に、大電流の制御を行うパワーデバイスである。パワートランジスタとして、例えば、MOSFET(金属酸化膜半導体電界効果トランジスタ)、IGBT(絶縁ゲートバイポーラトランジスタ)等がある。パワーダイオードとして、例えば、SBD(ショットキーバリアダイオード)、FRD(ファストリカバリーダイオード)等がある。
オーミック電極は、例えば、素子部(デバイス構造)の反対面側に形成されて、裏面電極となる。裏面電極は、例えば、パワーダイオードならカソード電極、パワートランジスタならゲート電極と反対面側にあるドレイン電極やコレクタ電極等である。
《半導体素子》
(1)パワーMOSFETやパワーダイオード等の半導体素子の製造工程の一例を図1Aに示した。先ず、不純物がドーピングされたn型SiCウエハ(単に「SiC基板」という。)を用意する。研磨されたSiC基板の片面(表面)に、イオン注入等により素子部(デバイス構造)を形成する(デバイス形成工程)。その反対面(裏面)側を所望の厚さに研削・研磨する(基板薄板化工程)。
研磨された裏面に、MoおよびNiを順にスパッタリングにより蒸着させる(金属層形成工程)。なお、スパッタリングは真空雰囲気中でなされる(他のスパッタリングも同様)。SiC基板の裏面に積層されたMo層とNi層へ、パルスレーザーを照射して、レーザーアニールを行う(アニール工程)。これによりSiC基板の裏面にオーミック電極(層)が形成される。金属層形成工程とアニール工程を併せて裏面電極形成工程という。その後、素子部およびオーミック電極が形成されたSiC基板を、ブレードダイシング等(図略)により分割すると、チップ(半導体素子)が得られる。
(2)本実施例では、上述した製造工程を踏まえて、パワーダイオードを想定した評価用チップ1を製作した(図1C参照)。評価用チップ1は、図1Cに示すように、研磨されたSiC基板10(□4mm×t0.28mm)の一面(裏面)に、オーミック電極12(裏面電極)と、オーミック電極12にスパッタリングにより蒸着したTi層131(厚さ0.1μm)と、Ni層132(厚さ3μm)とが順に形成されてなる。
オーミック電極12は、積層したMo層(厚さ70nm)とNi層(厚さ100nm)へ、レーザー照射(レーザーアニール)して形成した。レーザー照射は図1Bに示す2種類のビームプロフィルにより行った(試料1、試料C1)。
先ず、ビームプロフィルがトップハット形状(平坦域がある形状)であるパルスレーザーを照射した。このとき、レーザーの種類:YVO、パルス幅:<60nsec、発振周波数:20kHz、1パルスあたりの有効照射エリア:7800μm、その有効照射エリアのエネルギー密度:2.0〜3.0J/cmとした。こうして得られた評価用チップ1を試料1という。なお、有効照射エリアはビームプロフィルを用いて形状を測定して求めた。
次に、従来(特開2017−199807号公報参照)と同様に、ビームプロフィルがガウシアン形状(尖塔状な形状)であるパルスレーザーを照射して、レーザーアニールを行った。このときのレーザー照射条件は、レーザーの種類:YVO、パルス幅:<60nsec、発振周波数:20kHz、有効照射エリア:31400μm、エネルギー密度:1.0〜2.0J/cmとした。こうして得られた評価用チップ1を試料C1という。
《半導体装置》
(1)接合
図1Cに示すように、評価用チップ1と金属板2(金属体/配線体)を接合した。金属板2は、スパッタリングによりNi層232(厚さ3μm)とSn層231(厚さ5μm)が順に蒸着されたCu板20(□20mm×t3mm)からなる。
評価用チップ1と金属板2を、0.5MPaを印加して重ね合わせ、そのまま水素還元雰囲気の加熱炉中で、350℃×15分間加熱した。この加熱後、常温まで炉冷して、評価用チップ1と金属板2がSLID接合されたモジュールM(接合体/半導体装置)を得た。
評価用チップ1と金属板2の間にある接合部3は、金属間化合物層30と、その両側にあるNi層3131、3231からなる。金属間化合物層30は、厚さ約4μmのNiSnからなる一様な接合層であった。Ni層3131、3231は、それぞれ、SLID反応後のNi層131、231の残存層である。
(2)評価
試料1と試料C1について、それぞれ8個づつモジュールMを製作した。各モジュールMを、超音波顕微鏡像で観察した様子(観察像)を、図2A、図2B(両図を併せて単に「図2」という。)に示した。観察像の白色部分は、接合部3に剥離等の接合欠陥の存在を示す。図2から明らかなように、試料1に係るモジュールMには、いずれも接合欠陥が観られなかった。一方、試料C1に係るモジュールMには、半数(4個/8個)に大きな接合欠陥が観られた。
《分析》
図2に示したように、オーミック電極の相違(レーザーアニール条件の相違)が、接合欠陥の発生(単に「接合性」ともいう。)に大きく影響する要因を明らかにするため、試料1と試料C1の各オーミック電極について、以下に示す種々の分析(測定・観察)を行った。
(1)XRD
各試料のオーミック電極を、X線回折装置(株式会社リガク社製/使用X線:Cu―Kα線)で分析して得られたXRDプロフィルを図3にまとめて示した。
試料1では、MoC(Moカーバイドの一例)、NiSi(Niシリサイドの一例)に加えて、MoSi(Moシリサイドの一例)を示すピークだけが観察され、いずれのピークもブロード的であった。一方、試料C1では、Moシリサイド(例えばMoSi)を示すピークが観察されず、Ni単体やMo単体を示すピークが観察された。また、MoCを示すシャープなピークも観察された。
これらのXRDプロフィルから、試料1に係るオーミック電極と従来の試料C1に係るオーミック電極は、組織構造や生成物が大きく異なることが明らかとなった。
(2)STEM−EDX
各試料のオーミック電極付近の断面を、走査型透過電子顕微鏡(株式会社日立ハイテクノロジーズ社製TEAM EDS System)と、それに付属しているエネルギー分散型X線分析装置とで、観察および分析した。試料1に係るSTEM像(明視野像)と元素マップ像を図4Aに、拡大したSTEM像を図4Bにそれぞれ示した。また、試料C1に係るSTEM像(明視野像)と元素マップ像を図5Aに、拡大したSTEM像を図5Bにそれぞれ示した。
図4Aと図4B(両図を併せて単に「図4」という。)から明らかなように、試料1に係るオーミック電極では、Mo、Ni、CおよびSiが一様に分布しており、ブロック状の化合物等は観られなかった。SiCの接合界面近傍に観察されたMoC層は、均一的で、厚さが5nm未満で非常に薄かった。
一方、図5Aと図5B(両図を併せて単に「図5」という。)から明らかなように、試料C1に係るオーミック電極では、SiCの接合界面近傍に、一辺が16〜24nm程度であるブロック状のMoカーバイドが観察された。
(3)AES
試料1と試料C1に係るオーミック電極を、その表面側からオージェ電子分光分析(AES)した結果を、それぞれ図6Aと図6B(両図を併せて単に「図6」という。)に示した。
図6Aからわかるように、試料1に係るオーミック電極は、Mo、Ni、CおよびSiが一様に分布した構造をしていることが明らかとなった。この傾向は、SiCの接合界面近傍でも同様であった。
一方、図6Bからわかるように、試料C1に係るオーミック電極は、SiCの接合界面近傍において、MoおよびCが急増しており、MoCが多く存在していることが確認された。この結果は、図5に示したように、MoCがブロック状に存在していることとも整合する。
(4)3DAP
アトムプローブ電界イオン顕微鏡(AMETEK社製 LEAP4000XSi)を用いて、試料1に係るオーミック電極を分析した3DAP像と元素マップ像を図7に示した。なお、元素マップ像は、SiCの接合界面から厚さ5nmの領域を対象としている。
図7からも明らかなように、試料1に係るオーミック電極は、SiCの接合界面付近でも、Mo、Ni、CおよびSiが一様に分布してなることがわかった。MoカーバイドのX―Y平面上(Z方向は厚さ方向)におけるサイズを敢えていうと、大きく見積もっても、縦方向で5nm以下、横方向で15nm以下であるといえる。従って、試料1に係るオーミック電極中におけるMoカーバイドは、高々15nm以下(未満)に過ぎないことが明らかとなった。ちなみに、試料C1に係るオーミック電極の場合、Moカーバイドのサイズは、縦方向で約25nm程度、横方向で16〜30nmであった。
《考察》
以上を踏まえて、図2に示したように、オーミック電極の相違により、接合性が異なった理由は次のように考察される。
SLID接合は比較的高温でなされるため、半導体素子と金属体の接合部には、それらの熱膨張係数差に応じて、大きな残留応力が作用し得る。また、SLID接合で生成した金属間化合物層は、従来のはんだ層(厚さ100μm程度)と異なり、非常に硬くて薄く、応力緩和性が乏しい。このため、接合により生じた残留応力は、オーミック電極に直接的に作用し得る。
このような状況下において、試料1に係るオーミック電極は、Moカーバイド等が一様に分布しており、破壊の起点となる部分が殆どなく、高(密着)強度であったために接合欠陥を生じなかったと考えられる。一方、試料C1に係るオーミック電極は、ブロック状のMoカーバイドが破壊の起点となり、接合欠陥を生じたと考えられる。
接合欠陥が観られた試料C1に係るオーミック電極の剥離面(破壊面)を、SEM-EDXで観察したところ、Moカーバイドが検出された事実とも整合する。
ちなみに、このような事情は、接合層が金属焼結層のときでも同様であるといえる。金属焼結層は、金属ナノ粒子を含むペーストを加圧しつつ高温加熱して形成される。このため金属焼結層も、はんだ層より遙かに硬くて薄い(厚さ30〜50μm)。その結果、金属焼結層の場合も、金属間化合物層の場合と同様に、接合により生じる残留応力がオーミック電極に集中的に作用し得る。従って、金属焼結層のときでも、オーミック電極の強度が接合性ひいては半導体装置の信頼性に大きく影響するといえる。
なお、試料C1に係るオーミック電極でも、接合層が厚いはんだ層であれば、接合直後に破壊等しないと考えられる。但し、長期間の使用に伴うストレスの蓄積を考慮すると、接合層がはんだ層でも、試料C1に係るオーミック電極では、十分な耐久性の確保は難しいと考えられる。そこで、半導体装置の信頼性を長期にわたって確保するため、接合層の種類に限らず、オーミック電極は、Moカーバイドが一様に分布している状態であると好ましいといえる。
M モジュール(半導体装置)
1 チップ(半導体素子)
10 SiC基板
12 オーミック電極
2 金属板
3 接合部
30 金属間化合物層(接合層)

Claims (3)

  1. オーミック電極を有する半導体からなる半導体素子と、
    該半導体素子に接合される金属体と、
    該オーミック電極と該金属体とを接合する接合部と、
    を備える半導体装置であって、
    該半導体は炭化ケイ素からなり、
    該オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含み、
    該モリブデンカーバイドは、該オーミック電極中で一様に分布している半導体装置。
  2. 前記接合部は、融点が300℃以上である耐熱接合層を有する請求項1に記載の半導体装置。
  3. 前記耐熱接合層は、金属間化合物層または金属焼結層である請求項2に記載の半導体装置。
JP2019142766A 2019-08-02 2019-08-02 半導体装置 Active JP7101147B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019142766A JP7101147B2 (ja) 2019-08-02 2019-08-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019142766A JP7101147B2 (ja) 2019-08-02 2019-08-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2021027113A true JP2021027113A (ja) 2021-02-22
JP7101147B2 JP7101147B2 (ja) 2022-07-14

Family

ID=74664055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019142766A Active JP7101147B2 (ja) 2019-08-02 2019-08-02 半導体装置

Country Status (1)

Country Link
JP (1) JP7101147B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100017060A1 (it) * 2021-06-29 2022-12-29 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico in carburo di silicio a conduzione verticale e dispositivo elettronico in carburo di silicio a conduzione verticale

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198780A (ja) * 2010-03-17 2011-10-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2012069798A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 半導体装置の製造方法
WO2012066803A1 (ja) * 2010-11-16 2012-05-24 三菱電機株式会社 半導体素子、半導体装置及び半導体素子の製造方法
JP2015035461A (ja) * 2013-08-08 2015-02-19 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2016046448A (ja) * 2014-08-26 2016-04-04 住友重機械工業株式会社 半導体素子の製造方法
JP2017063145A (ja) * 2015-09-25 2017-03-30 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP2017199807A (ja) * 2016-04-27 2017-11-02 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198780A (ja) * 2010-03-17 2011-10-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2012069798A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 半導体装置の製造方法
WO2012066803A1 (ja) * 2010-11-16 2012-05-24 三菱電機株式会社 半導体素子、半導体装置及び半導体素子の製造方法
JP2015035461A (ja) * 2013-08-08 2015-02-19 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2016046448A (ja) * 2014-08-26 2016-04-04 住友重機械工業株式会社 半導体素子の製造方法
JP2017063145A (ja) * 2015-09-25 2017-03-30 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP2017199807A (ja) * 2016-04-27 2017-11-02 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100017060A1 (it) * 2021-06-29 2022-12-29 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico in carburo di silicio a conduzione verticale e dispositivo elettronico in carburo di silicio a conduzione verticale
EP4113581A1 (en) * 2021-06-29 2023-01-04 STMicroelectronics S.r.l. Process for manufacturing a vertical conduction silicon carbide electronic device and vertical conduction silicon carbide electronic device

Also Published As

Publication number Publication date
JP7101147B2 (ja) 2022-07-14

Similar Documents

Publication Publication Date Title
US11302665B2 (en) Power semiconductor apparatus and fabrication method for the same
TWI226139B (en) Method to manufacture a semiconductor-component
US8679882B2 (en) Method of manufacturing semiconductor device, semiconductor device, and semiconductor apparatus
US8101490B2 (en) Method for manufacturing semiconductor device and apparatus for manufacturing same
JP6540585B2 (ja) 炭化珪素半導体装置およびその製造方法
US9892919B2 (en) Semiconductor device manufacturing method
US20170170280A1 (en) Method and apparatus for manufacturing semiconductor element, and semiconductor element
JP5886005B2 (ja) 半導体装置の製造方法
JP2019140184A (ja) 炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法
JP7101147B2 (ja) 半導体装置
JP7061747B2 (ja) 半導体基板、半導体素子、及び半導体基板の製造方法
US20200227380A1 (en) Semiconductor device and manufacturing method thereof
JP6425457B2 (ja) 半導体素子の製造方法
JP2023181546A (ja) 炭化珪素半導体装置の製造方法
JP7179696B2 (ja) 半導体素子およびその製造方法
JP2021064672A (ja) 炭化珪素半導体装置およびその製造方法
US9123704B2 (en) Semiconductor device and method for manufacturing the same
US20230050165A1 (en) Method for producing an ohmic contact on a crystallographic c-side of a silicon carbide substrate, and ohmic contact
JP2019145784A (ja) 炭化珪素半導体装置およびその製造方法
JP6260941B2 (ja) 半導体装置の製造方法
CN114078716A (zh) 半导体器件及其制造方法
JP2017076743A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220704

R150 Certificate of patent or registration of utility model

Ref document number: 7101147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150