JP2017199807A - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017199807A
JP2017199807A JP2016089578A JP2016089578A JP2017199807A JP 2017199807 A JP2017199807 A JP 2017199807A JP 2016089578 A JP2016089578 A JP 2016089578A JP 2016089578 A JP2016089578 A JP 2016089578A JP 2017199807 A JP2017199807 A JP 2017199807A
Authority
JP
Japan
Prior art keywords
metal
carbide
semiconductor device
silicon carbide
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016089578A
Other languages
English (en)
Other versions
JP6540585B2 (ja
Inventor
潤 河合
Jun Kawai
潤 河合
杉浦　和彦
Kazuhiko Sugiura
和彦 杉浦
康司 木本
Yasushi Kimoto
康司 木本
嘉代 近藤
Kayo Kondo
嘉代 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2016089578A priority Critical patent/JP6540585B2/ja
Priority to US15/772,125 priority patent/US10361274B2/en
Priority to PCT/JP2017/007590 priority patent/WO2017187760A1/ja
Publication of JP2017199807A publication Critical patent/JP2017199807A/ja
Application granted granted Critical
Publication of JP6540585B2 publication Critical patent/JP6540585B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】より良好なオーミック特性を得ることができる炭化珪素半導体装置を提供する。【解決手段】オーミック電極となるドレイン電極１１のうちｎ+型ＳｉＣ基板１の裏面１ｂとの接触部が非晶質のＮｉシリサイド１１ａと結晶性を有するブロック状のＭｏカーバイド１１ｂとによって構成されるようにする。そして、Ｍｏカーバイド１１ｂがｎ+型ＳｉＣ基板１の裏面１ｂから離れ、Ｎｉシリサイド１１ａがＭｏカーバイド１１ｂとｎ+型ＳｉＣ基板１の裏面１ｂとの間に介在する構造とする。【選択図】図３

Description

本発明は、炭化珪素（以下、ＳｉＣという）で構成される半導体素子のオーミック電極のコンタクト抵抗の低減を実現できるＳｉＣ半導体装置およびその製造方法に関する。
従来より、ＳｉＣ基板を用いて縦型パワーデバイス等の半導体素子を形成する場合、基板抵抗を低減するために、表面側にデバイスを構成する各種不純物層や電極などを形成したのち、ＳｉＣ基板の裏面側を研削して薄板化することが検討されている。この場合、ＳｉＣ基板の裏面側を研削したのち、裏面側にオーミック電極を形成することが必要となる。ただし、オーミック電極を形成する際に、既にＳｉＣ基板の表面側にデバイスを構成する各種不純物層や電極が形成されていることから、これらに熱的ダメージを与えないようにすることが必要となる。例えば、熱的ダメージを与えないようにする技術として、局所的な加熱を行うことができるレーザアニール技術が使用されている。
レーザアニールなどを用いてオーミック電極を形成する場合、例えば電極材料としてＮｉ（ニッケル）などを用い、ＳｉＣに含まれるＳｉとの結合によってシリサイド化させることでオーミック接合が得られるようにする。ところが、その一方で、ＳｉＣに含まれるＣがオーミック電極とＳｉＣとの界面にグラファイトとして析出してしまう。このため、オーミック電極を構成するための電極材料に加えて、Ｍｏ（モリブデン）などのカーバイド化する金属を用いることで、グラファイトが生成されることを抑制している（特許文献１参照）。
特開２０１０−２０５８２４号公報
しかしながら、Ｍｏカーバイドなどの金属カーバイドはＮｉシリサイドなどの金属シリサイドと比較して抵抗が高く、金属カーバイドがＳｉＣとの界面に密着するように形成されていて、良好なオーミック特性を得ることができなかった。
本発明は上記点に鑑みて、より良好なオーミック特性を得ることができるＳｉＣ半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、表面（１ａ）および裏面（１ｂ）を有し、ＳｉＣで構成された半導体基板（１）と、該半導体基板の表面もしくは裏面に対してオーミック接合させられたオーミック電極（１１）とを有するＳｉＣ半導体装置において、オーミック電極は、金属シリサイド（１１ａ）と金属カーバイド（１１ｂ）を含み、ブロック状で構成された金属カーバイドの周囲を金属シリサイドが囲んでおり、半導体基板と金属カーバイドとの間に金属シリサイドが配置されている。
このように、金属シリサイドを生成した構造において、金属カーバイドが生成されるようにしてグラファイトの析出を抑制できる構造とすることで、コンタクト抵抗の低減を図ることが可能となる。また、金属カーバイドがブロック状となるようにしつつ、金属カーバイドと半導体基板との間の隙間に金属シリサイドが入り込む構造としている。このため、金属シリサイドとＳｉＣとの接触面積が増え、電流経路を拡張することが可能となって、さらにコンタクト抵抗を低減することが可能となる。よって、より良好なオーミック特性が得られる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
第１実施形態にかかるＳｉＣ半導体装置の断面図である。 図１に示すＳｉＣ半導体装置におけるｎ+型ＳｉＣ基板とドレイン電極との接触部のＮｉ元素の断面原子マップである。 図２Ａを線図で表した図である。 図１に示すＳｉＣ半導体装置におけるｎ+型ＳｉＣ基板とドレイン電極との接触部の断面模式図である。 図１に示すＳｉＣ半導体装置におけるドレイン電極の形成工程を示した断面図である。 エネルギー密度とコンタクト抵抗との関係を示した図である。 比較例として示したｎ+型ＳｉＣ基板とドレイン電極との接触部のＮｉ元素の断面原子マップである。 図６Ａを線図で表した図である。 比較例におけるｎ+型ＳｉＣ基板とドレイン電極との接触部の断面模式図である。 レーザ光のエネルギー密度を０．７Ｊ／ｃｍ2としたときの元素分析を行った結果を示す図である。 レーザ光のエネルギー密度を１．０Ｊ／ｃｍ2としたときの元素分析を行った結果を示す図である。 レーザ光のエネルギー密度を１．４Ｊ／ｃｍ2としたときの元素分析を行った結果を示す図である。 レーザ光のエネルギー密度を１．６Ｊ／ｃｍ2としたときの元素分析を行った結果を示す図である。 レーザ光のエネルギー密度を１．８Ｊ／ｃｍ2としたときの元素分析を行った結果を示す図である。 レーザ光のエネルギー密度を２．０Ｊ／ｃｍ2としたときの元素分析を行った結果を示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
以下、本発明を図に示す実施形態について説明する。まず、図１を参照して、本実施形態にかかるＳｉＣ半導体装置について説明する。本実施形態では、縦型の半導体素子としてのプレーナ型の縦型パワーＭＯＳＦＥＴを備えるＳｉＣ半導体装置について説明する。本ＳｉＣ半導体装置は、例えばインバータに適用すると好適なものである。
縦型パワーＭＯＳＦＥＴは、ｎ+型ＳｉＣ基板１を用いて形成されている。ｎ+型ＳｉＣ基板１は、上面を主表面１ａとし、主表面１ａの反対面である下面を裏面１ｂとしており、単結晶ＳｉＣからなるものである。例えば、ｎ+型ＳｉＣ基板１として、不純物濃度が１×１０18ｃｍ-3のものを用いている。
ｎ+型ＳｉＣ基板１の主表面１ａ上には、ｎ+型ＳｉＣ基板１よりも低いドーパント濃度を有するＳｉＣにて構成されたｎ-型エピタキシャル層（以下、ｎ-型エピ層という）２が積層されている。
ｎ-型エピ層２の表層部における所定領域には、所定深さを有するｐ-型ベース領域３ａ、３ｂが互いに離れて形成されている。また、ｐ-型ベース領域３ａ、３ｂには、一部厚さが厚くなったディープベース層３０ａ、３０ｂが備えられている。このディープベース層３０ａ、３０ｂは、後述するｎ+型ソース領域４ａ、４ｂに重ならない部分に形成されている。そして、ｐ-型ベース領域３ａ、３ｂのうちディープベース層３０ａ、３０ｂが形成された厚みの厚くなった部分が、ディープベース層３０ａ、３０ｂが形成されていない厚みの薄い部分よりも不純物濃度が濃くなっている。このようなディープベース層３０ａ、３０ｂを形成することによって、ｎ+型ＳｉＣ基板１とディープベース層３０ａ、３０ｂとの間の電界強度を高くすることができ、この位置でアバランシェブレークダウンさせ易くすることができる。
ｐ-型ベース領域３ａの表層部における所定領域には、当該ｐ-型ベース領域３ａよりも浅いｎ+型ソース領域４ａが形成されている。また、ｐ-型ベース領域３ｂの表層部における所定領域には、当該ｐ-型ベース領域３ｂよりも浅いｎ+型ソース領域４ｂが形成されている。
さらに、ｎ+型ソース領域４ａとｎ+型ソース領域４ｂとの間におけるｎ-型エピ層２およびｐ-型ベース領域３ａ、３ｂの表面部にはｎ-型層５ａおよびｎ+型層５ｂからなるｎ型ＳｉＣ層５が延設されている。つまり、ｐ-型ベース領域３ａ、３ｂの表面部においてソース領域４ａ、４ｂとｎ-型エピ層２とを繋ぐようにｎ型ＳｉＣ層５が配置されている。このｎ型ＳｉＣ層５は、デバイスの動作時にデバイス表面においてチャネル形成層として機能する。以下、ｎ型ＳｉＣ層５を表面チャネル層という。
表面チャネル層５は、例えばｎ-型エピ層２およびｐ-型ベース領域３ａ、３ｂの表面部にｎ型不純物をイオン注入することで形成されている。表面チャネル層５のうちｐ-型ベース領域３ａ、３ｂの上部に配置されたｎ-型層５ａのドーパント濃度は、ｎ-型エピ層２およびｐ-型ベース領域３ａ、３ｂのドーパント濃度以下となっている。また、ｎ-型エピ層２の表面部に形成されたｎ+型層５ｂのドーパント濃度は、ｎ-型エピ層２よりも高濃度とされている。これにより、低オン抵抗化が図られている。
また、ｐ-型ベース領域３ａ、３ｂ、ｎ+型ソース領域４ａ、４ｂの表面部には凹部６ａ、６ｂが形成されており、凹部６ａ、６ｂの底部からｐ型不純物濃度が濃いディープベース層３０ａ、３０ｂが露出させられている。
表面チャネル層５の上面およびｎ+型ソース領域４ａ、４ｂの上面にはシリコン酸化膜などで構成されるゲート絶縁膜７が形成されている。さらに、ゲート絶縁膜７の上にはゲート電極８が形成されており、ゲート電極８はシリコン酸化膜などで構成される絶縁膜９にて覆われている。その上にはソース電極１０が形成され、ソース電極１０はｎ+型ソース領域４ａ、４ｂおよびｐ-型ベース領域３ａ、３ｂに接続されている。
また、ｎ+型ＳｉＣ基板１の裏面１ｂには、ドレイン電極１１が形成されている。ドレイン電極１１は、ｎ+型ＳｉＣ基板１の裏面１ｂに対してオーミック接合されたオーミック電極となっている。ドレイン電極１１は、Ｎｉ、Ｃｏ（コバルト）、Ｎｂ（ニオブ）のように金属シリサイドを形成する第１金属材料と、Ｍｏ、Ｔｉ（チタン）、Ｎｂ、Ｗ（タングステン）、Ｔａ（タンタル）のように金属カーバイドを形成する第２金属材料とを用いて構成されている。なお、ここでは、第１金属材料としてＮｉ、第２金属材料としてＭｏを用いた場合を例に挙げて説明する。
オーミック電極を構成するドレイン電極１１の接触部を拡大すると、図２Ａおよび図２Ｂに示す状態になっている。また、この図を模式的に示すと、図３のような状態になっている。
図２Ａ、図２Ｂおよび図３に示すように、本実施形態では、ドレイン電極１１は、ＮｉがＳｉと結合したＮｉシリサイド１１ａとＭｏがＣと結合したＭｏカーバイド１１ｂとを含んだ構成とされている。
Ｍｏカーバイド１１ｂは、Ｍｏカーバイドにて構成され、結晶性を有したブロック状のもので構成されており、ドレイン電極１１のうちＳｉＣとの界面近傍に点在している。より詳しくは、図３に示すように、ｎ+型ＳｉＣ基板１の裏面にはブロック状のＭｏカーバイド１１ｂが点在させられている。ここでいうブロック状とは、一纏まりになっている状態を意味しており、大きさおよび形状については任意である。Ｍｏカーバイド１１ｂは、各ブロックの最大寸法が例えば３ｎｍ以上４０ｎｍ以下のもので構成される。
Ｎｉシリサイド１１ａは、Ｎｉ−Ｓｉが非晶質の状態で存在しており、ドレイン電極１１のうち少なくともＳｉＣとの界面に接するように形成されている。具体的には、Ｎｉシリサイド１１ａは、Ｍｏカーバイド１１ｂの周囲を囲むように形成されており、かつ、Ｍｏカーバイド１１ｂとＳｉＣとの間に介在するように形成されている。つまり、Ｍｏカーバイド１１ｂがｎ+型ＳｉＣ基板１の裏面から離れた状態となっており、Ｍｏカーバイド１１ｂとｎ+型ＳｉＣ基板１の裏面との間の隙間にＮｉシリサイド１１ａが入り込んだ状態になっている。
Ｍｏカーバイド１１ｂとｎ+型ＳｉＣ基板１の裏面との間に入り込んだＮｉシリサイド１１ａの厚さ、換言すればＭｏカーバイド１１ｂとｎ+型ＳｉＣ基板１との距離は、例えば１ｎｍ以上３ｎｍ以下となっている。なお、ここでいうＮｉシリサイド１１ａの厚みについては、Ｍｏカーバイド１１ｂとｎ+型ＳｉＣ基板１との間の距離が最短距離となる位置での厚みを示している。
以上のような構造によって、本実施形態にかかる縦型の半導体素子を備えたＳｉＣ半導体装置が構成されている。
次に、図１に示す縦型パワーＭＯＳＦＥＴの製造方法について説明する。ただし、本実施形態にかかる縦型パワーＭＯＳＦＥＴの基本的な製造方法に関しては従来と同様であるため、従来と異なるドレイン電極１１の形成方法について主に説明する。
本実施形態にかかる縦型パワーＭＯＳＦＥＴは、図４示す各製造工程を経て製造される。
まず、図４（ａ）に示すように、例えば３５０μｍの厚みで構成されたｎ+型ＳｉＣ基板１を用意する。ｎ+型ＳｉＣ基板１は、例えばｎ型不純物をドープしたＳｉＣインゴットをスライスしたのち研磨することによって製造される。そして、図示しないが、ｎ+型ＳｉＣ基板１の表面側に半導体素子の構成要素の少なくとも一部を形成するデバイス形成工程を行う。すなわち、ｎ-型エピ層２をエピタキシャル成長させたのち、図示しないマスクを用いたイオン注入により、ｐ-型ベース領域３ａ、３ｂやディープベース層３０ａ、３０ｂの形成工程、ｎ+型ソース領域４ａ、４ｂの形成工程、表面チャネル層５の形成工程を行う。さらに、ゲート絶縁膜７の形成工程、ゲート電極８の形成工程、絶縁膜９の形成工程およびソース電極１０の形成工程等を行うことで、デバイスとして縦型パワーＭＯＳＦＥＴの各構成要素を形成する。
図示しないが、研削研磨によってｎ+型ＳｉＣ基板１の裏面１ｂ側の一部を除去し、ｎ+型ＳｉＣ基板１を薄膜化する。そして、図４（ｂ）〜（ｄ）に示す工程を行うことで、薄膜化後のｎ+型ＳｉＣ基板１の裏面１ｂ上にドレイン電極１１を形成する工程を行う。
具体的には、図４（ｂ）に示す工程として、薄膜化後のｎ+型ＳｉＣ基板１の裏面１ｂに対して金属薄膜１１０を形成する。例えば、ｎ+型ＳｉＣ基板１の裏面１ｂ上にＭｏなどの第２金属材料１１０ｂとＮｉなどの第１金属材料１１０ａを順番に形成することにより、ｎ+型ＳｉＣ基板１の裏面１ｂ上に金属薄膜１１０を形成する。第１金属材料１１０ａとしてＮｉを用い、第２金属材料１１０ｂとしてＭｏを用いる場合には、例えば、Ｎｉの膜厚を１００ｎｍ、Ｍｏの膜厚を７０ｎｍとしている。これら第１金属材料１１０ａや第２金属材料１１０ｂについては、例えば蒸着やスパッタリングによって形成している。
次に、図４（ｃ）に示す工程として、金属薄膜１１０にレーザ光５０を照射することによりレーザアニールを行う。例えば、ＬＤ励起固体レーザなどの固体レーザを用いて、スキャニングしながらＸ−Ｙ平面上において金属薄膜１１０が形成されたｎ+型ＳｉＣ基板１を走査し、レーザ光５０をｎ+型ＳｉＣ基板１の裏面１ｂ側に照射する。例えば、チップ単位でレーザ光照射を行うという局所的なレーザアニールを行っている。このように、レーザアニールのような局所的なアニールとすることで、レーザ照射されていない領域の高温化を抑制できる低温プロセスによってドレイン電極１１をオーミック接合させることが可能となる。このため、ｎ+型ＳｉＣ基板１の表面１ａ側に形成されたデバイスへの影響を抑制することが可能となる。
このとき、例えば基本波長が１０６４ｎｍの固体レーザを用い、波長変換アダプタにて３倍波となる３５５ｎｍもしくは４倍波となる２６６ｎｍの波長に変換したものをレーザ光５０として用いている。これらの波長とすることで、レーザ光５０がＳｉＣを透過しないようにできる。また、レーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ2以上、例えば１．４〜２．０Ｊ／ｃｍ2としている。
これにより、第１金属材料１１０ａを構成する金属元素とｎ+型ＳｉＣ基板１に含まれるＳｉとをシリサイド化反応させて、金属シリサイドを生成することができる。また、第２金属材料１１０ｂを構成する金属元素とｎ+型ＳｉＣ基板１に含まれるＣとが反応し、金属カーバイドが生成される。本実施形態のように、第１金属材料１１０ａをＮｉで構成し、第２金属材料１１０ｂをＭｏで構成する場合、図２および図３に示すように、金属シリサイドとしてＮｉシリサイド１１ａが生成され、金属カーバイドとしてＭｏカーバイド１１ｂが生成される。このように、第１金属材料１１０ａのみでなく、第２金属材料１１０ｂを用いることで、金属カーバイドが生成されるようにできるため、第２金属材料１１０ｂを用いない場合のようにグラファイトが析出することを抑制できる。したがって、グラファイトが析出したときに生じるコンタクト抵抗の増加を抑制することが可能となる。
このようにして、図４（ｄ）に示すようなドレイン電極１１が形成されるが、ドレイン電極１１を形成する際のレーザアニール時に、レーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ2以上に設定している。このため、図２および図３に示したように、Ｍｏカーバイド１１ｂをブロック状のものにできると共に、Ｎｉシリサイド１１ａにてＭｏカーバイド１１ｂの周囲を囲み、Ｍｏカーバイド１１ｂとＳｉＣとの間にＮｉシリサイド１１ａが入り込むような構造にできる。これについて、実験結果を参照して説明する。
本発明者らは、金属シリサイドを生成する金属材料と金属カーバイドを生成する金属材料を用い、固体レーザによるレーザアニールにおいて、レーザ光５０のエネルギー密度を変化させて、ドレイン電極１１のコンタクト抵抗について調べた。ここではレーザ光５０のエネルギー密度を０．４〜２．０Ｊ／ｃｍ2の間において変化させて実験を行った。その結果、本発明者らはエネルギー密度に応じてドレイン電極１１のコンタクト抵抗が変化することを見出した。
図５は、実験を行った試料ごとの結果をプロットした図である。この図に示されるように、エネルギー密度に応じてドレイン電極１１のコンタクト抵抗が変化していることが判る。具体的には、レーザ光５０のエネルギー密度を０．４Ｊ／ｃｍ2としたときには、コンタクト抵抗が０．１Ω・ｃｍ2より大きな値となっており、エネルギー密度が１．０Ｊ／ｃｍ2程度までは０．０５Ω・ｃｍ2程度と比較的大きな値となっていた。これに対して、エネルギー密度が１．４〜１．６Ｊ／ｃｍ2範囲では、コンタクト抵抗が０．０００１Ω・ｃｍ2以下まで低減されていた。さらにエネルギー密度が高くなると、コンタクト抵抗が若干上昇するものの、ほぼ０．０００１Ω・ｃｍ2程度となっていて、コンタクト抵抗が低くなっていることが判る。
さらに、このような結果が得られる原因について調べるために、本発明者らは、ドレイン電極１１のうちＳｉＣとの接触部の構造について調べた。上記した図２および図３は、レーザ光５０のエネルギー密度を１．６Ｊ／ｃｍ2としたときの様子を示している。また、図６Ａ、図６Ｂおよび図７は、レーザ光５０のエネルギー密度を１．０Ｊ／ｃｍ2としたときの様子を示している。
図２および図３に示すように、レーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ2以上としたときには、ブロック状のＭｏカーバイド１１ｂがｎ+型ＳｉＣ基板１の裏面１ｂから離れた状態となっていた。そして、Ｍｏカーバイド１１ｂとｎ+型ＳｉＣ基板１の裏面１ｂとの間の隙間にＮｉシリサイド１１ａが入り込んだ状態になっていた。これに対して、図６Ａ、図６Ｂおよび図７に示すように、レーザ光５０のエネルギー密度を１．０Ｊ／ｃｍ2以下としたときには、Ｍｏカーバイド１１ｂがｎ+型ＳｉＣ基板１の裏面に密着した状態となっていた。このような構造上の相違が出るのは、レーザ光５０のエネルギー密度によってＮｉのマイグレーションに差が出るためと考えられる。レーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ2以上にすると、マイグレーションによってＮｉがＭｏカーバイド１１ｂとｎ+型ＳｉＣ基板１の裏面１ｂとの間に回り込み、この間にもシリサイド１１ａが生成される。このため、図２および図３のような構造が実現されると推測される。
また、より詳細にドレイン電極１１のうちＳｉＣとの接触部の様子を調べるために、オージェ電子分光法（AES: Auger Electron Spectroscopy）により、レーザ光５０のエネルギー密度が０．７〜２．０Ｊ／ｃｍ2とした場合について元素分析を行った。具体的には、ドレイン電極１１のうちＭｏカーバイド１１ｂが形成されている位置を通る断面において、元素分析を行った。その結果、図８Ａ〜図８Ｆに示す結果が得られた。
図８Ａ〜図８Ｆにおいて、Ｓｉ、Ｃの強度が高くなっている部分がｎ+型ＳｉＣ基板１、Ｎｉ、Ｍｏの強度が高くなっている部分がドレイン電極１１を示している。図８Ａおよび図８Ｂに示されるように、レーザ光５０のエネルギー密度を０．７、１．０Ｊ／ｃｍ2としたときには、ドレイン電極１１のうちｎ+型ＳｉＣ基板１との境界位置の部分はＭｏで占められており、Ｎｉは殆ど存在していない状態になっている。この結果からも、レーザ光５０のエネルギー密度を１．０Ｊ／ｃｍ2以下としたときには、Ｍｏカーバイド１１ｂがＳｉＣ基板１の裏面に密着した状態となっていることが判る。
これに対して、図８Ｃ〜図８Ｆに示されるように、レーザ光５０のエネルギー密度が１．４〜２．０Ｊ／ｃｍ2としたときには、図中矢印で示したように、ドレイン電極１１のうちｎ+型ＳｉＣ基板１との境界位置の部分にＮｉが存在していることが確認できる。この結果からも、レーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ2以上としたときには、Ｍｏカーバイド１１ｂとｎ+型ＳｉＣ基板１の裏面との間の隙間にＮｉシリサイド１１ａが入り込んだ状態になっていることが判る。
このように、ドレイン電極１１のうちｎ+型ＳｉＣ基板１との接触部において、Ｎｉシリサイド１１ａがＭｏカーバイド１１ｂとＳｉＣとの間に入り込んだ構造になっている。このため、Ｎｉシリサイド１１ａとＳｉＣとの接触面積が増え、電流経路を拡張することが可能となって、上記のようにコンタクト抵抗を低減することが可能になったと考えられる。そして、このような構造をレーザ光５０のエネルギー密度を１．４Ｊ／ｃｍ2以上としたレーザアニールによって実現している。したがって、局所的な加熱を行うことでデバイスへのダメージを抑制しつつ、よりコンタクト抵抗の低減を図ることが可能となる。
この後の工程については図示しないが、ブレードダイシング等によってデバイス形成を行ったｎ+型ＳｉＣ基板１をチップ単位に分割する。これにより、本実施形態にかかる図１に示した縦型パワーＭＯＳＦＥＴを備えたＳｉＣ半導体装置が完成する。
以上説明したように、本実施形態では、オーミック電極となるドレイン電極１１のうちｎ+型ＳｉＣ基板１の裏面１ｂとの接触部をＮｉシリサイド１１ａとＭｏカーバイド１１ｂとによって構成している。そして、Ｍｏカーバイド１１ｂがｎ+型ＳｉＣ基板１の裏面１ｂから離れ、Ｎｉシリサイド１１ａがＭｏカーバイド１１ｂとｎ+型ＳｉＣ基板１の裏面１ｂとの間に介在する構造となるようにしている。
このように、Ｎｉシリサイド１１ａを生成した構造において、Ｍｏカーバイド１１ｂが生成されるようにしてグラファイトの析出を抑制できる構造とすることで、コンタクト抵抗の低減を図ることが可能となる。また、Ｍｏカーバイド１１ｂが結晶性を有するブロック状となるようにしつつ、Ｍｏカーバイド１１ｂとｎ+型ＳｉＣ基板１の裏面１ｂとの間の隙間にＮｉシリサイド１１ａが入り込む構造としている。このため、Ｎｉシリサイド１１ａとＳｉＣとの接触面積が増え、電流経路を拡張することが可能となって、さらにコンタクト抵抗を低減することが可能となる。よって、より良好なオーミック特性が得られる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、第１実施形態では、ＳｉＣ基板の表面側に各構成要素が形成されるデバイスの裏面側のオーミック電極を例に挙げて説明した。しかしながら、上記第１実施形態で説明した構造についてはＳｉＣ基板の表面側に各構成要素が形成される裏面側にのみ適用できるのではなく、ＳｉＣに対してオーミック電極を形成する構造であれば、どのような部位についても適用できる。例えば、ＳｉＣ基板の表面側にオーミック電極を形成する場合についても適用可能である。その場合においても、デバイスの各構成要素を形成してからオーミック電極を形成する構成とする場合には、レーザアニールを用いるようにすることで、局所的な加熱が可能となって、デバイスへの影響を抑制することが可能となる。
また、第１実施形態では、金属カーバイドとＳｉＣとの間の隙間に金属シリサイドが入り込む構造を実現する製造工程の一例として、レーザアニールを例に挙げた。レーザアニールは局所的な加熱が行えて、デバイスへの影響を抑制できるという効果がある点で有効であるが、レーザアニールによらずに他の方法、例えばランプアニールなどによって上記構造を実現しても、上記第１実施形態と同様の効果を得ることができる。また、レーザアニールの一例として固体レーザを用いることについて説明したが、固体レーザに限ることはなく、例えばエキシマレーザなどを用いることもできる。エキシマレーザを用いる場合には、例えば２４８ｎｍ、３０８ｎｍの波長のものを用いつつ、エネルギー密度を１．４Ｊ／ｃｍ2以上に設定すると好ましい。
また、上記第１実施形態では、半導体素子として縦型パワーＭＯＳＦＥＴを備えたＳｉＣ半導体装置を例に挙げて説明したが、これも単なる一例であり、ダイオードやＩＧＢＴなどの他の半導体素子を備えるようにしても良い。すなわち、ＳｉＣにて構成される半導体基板に対して形成される半導体素子に対してオーミック電極が備えられるようなＳｉＣ半導体装置であれば、どのようなものであっても良い。
また、上記したように、第１金属材料１１０ａとしては、Ｎｉ、Ｃｏ、Ｎｂのように金属シリサイドを形成するもの、第２金属材料１１０ｂとしては、Ｍｏ、Ｔｉ、Ｎｂ、Ｗ、Ｔａのように金属カーバイドを形成するものを用いることができる。これらの金属の中で、第１金属材料と第２金属材料のいずれにも用いることができる材料については、材料の組み合わせにより、金属シリサイドを形成したり金属カーバイドを形成したりする。例えば、Ｔｉ、Ｎｂについては、Ｎｉと組み合わされると第２金属材料としての役割を果たして金属カーバイドを構成するが、Ｗ、Ｔａなどと組み合わせると第１金属材料としての役割を果たして金属シリサイドを構成する。
１ ｎ+型ＳｉＣ基板
１ｂ 裏面
１０ ソース電極
１１ ドレイン電極
１１ａ Ｎｉシリサイド
１１ｂ Ｍｏカーバイド
５０ レーザ光
１１０ 金属薄膜
１１０ａ 第１金属材料
１１０ｂ 第２金属材料

Claims (8)

  1. 表面（１ａ）および裏面（１ｂ）を有し、炭化珪素で構成された半導体基板（１）と、該半導体基板の前記表面もしくは前記裏面に対してオーミック接合させられたオーミック電極（１１）とを有する炭化珪素半導体装置であって、
    前記オーミック電極は、金属シリサイド（１１ａ）と金属カーバイド（１１ｂ）を含み、ブロック状で構成された前記金属カーバイドの周囲を前記金属シリサイドが囲んでおり、前記半導体基板と前記金属カーバイドとの間に前記金属シリサイドが配置されている炭化珪素半導体装置。
  2. 前記金属カーバイドは結晶性を有している請求項１に記載の炭化珪素半導体装置。
  3. 前記金属シリサイドは非晶質である請求項１または２に記載の炭化珪素半導体装置。
  4. ブロック状で構成された前記金属カーバイドの各ブロックは、最大寸法が３ｎｍ以上かつ４０ｎｍ以下となっている請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置。
  5. 前記金属シリサイドのうち前記半導体基板と前記金属カーバイドとの間に位置する部分の厚みは１ｎｍ以上かつ３ｎｍ以下となっている請求項１ないし４のいずれか１つに記載の炭化珪素半導体装置。
  6. 前記金属シリサイドはＮｉシリサイド（１１ａ）を含み、前記金属カーバイドはＭｏカーバイド（１１ｂ）を含んでいる請求項１ないし５のいずれか１つに記載の炭化珪素半導体装置。
  7. 表面（１ａ）および裏面（１ｂ）を有し、炭化珪素で構成された半導体基板（１）の前記表面もしくは前記裏面に対してオーミック接合させられるオーミック電極（１１）を形成する炭化珪素半導体装置の製造方法であって、
    金属シリサイド（１１ａ）を生成する金属元素を含む第１金属材料（１１０ａ）と金属カーバイド（１１ｂ）を生成する金属元素を含む第２金属材料（１１０ｂ）とを用いて、前記半導体基板の前記表面もしくは前記裏面に対して、前記第１金属材料と前記第２金属材料とを成膜することと、
    前記第１金属材料と前記第２金属材料に対してエネルギー密度が１．４Ｊ／ｃｍ2以上のレーザ光（５０）を照射することによって、前記第２金属材料に含まれる金属元素と炭化珪素中の炭素とによってブロック状の金属カーバイドを生成すると共に、前記第１金属材料に含まれる金属元素と炭化珪素中の珪素とによって前記金属カーバイドの周囲を囲みつつ、前記半導体基板と前記金属カーバイドとの間に配置されるように前記金属シリサイドを形成することと、を含んでいる炭化珪素半導体装置の製造方法。
  8. 前記レーザ光のエネルギー密度を２．０Ｊ／ｃｍ2以下とする請求項７に記載の炭化珪素半導体装置の製造方法。
JP2016089578A 2016-04-27 2016-04-27 炭化珪素半導体装置およびその製造方法 Active JP6540585B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016089578A JP6540585B2 (ja) 2016-04-27 2016-04-27 炭化珪素半導体装置およびその製造方法
US15/772,125 US10361274B2 (en) 2016-04-27 2017-02-28 Silicon carbide semiconductor device having metal silicide surrounds a peripheral of metal carbide
PCT/JP2017/007590 WO2017187760A1 (ja) 2016-04-27 2017-02-28 炭化珪素半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016089578A JP6540585B2 (ja) 2016-04-27 2016-04-27 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017199807A true JP2017199807A (ja) 2017-11-02
JP6540585B2 JP6540585B2 (ja) 2019-07-10

Family

ID=60160279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016089578A Active JP6540585B2 (ja) 2016-04-27 2016-04-27 炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US10361274B2 (ja)
JP (1) JP6540585B2 (ja)
WO (1) WO2017187760A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524456A (zh) * 2018-11-19 2019-03-26 中国电子科技集团公司第十三研究所 适用于高温的碳化硅欧姆接触制作方法及碳化硅功率器件
CN110797260A (zh) * 2018-08-02 2020-02-14 半导体组件工业公司 用于碳化硅功率半导体器件上的背侧欧姆接触的碳受控欧姆接触层
JP2021027113A (ja) * 2019-08-02 2021-02-22 株式会社豊田中央研究所 半導体装置
JP2021027114A (ja) * 2019-08-02 2021-02-22 株式会社豊田中央研究所 半導体素子およびその製造方法
JP2021064672A (ja) * 2019-10-11 2021-04-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US11081564B2 (en) 2019-02-07 2021-08-03 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11355612B2 (en) 2020-03-13 2022-06-07 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11588023B2 (en) 2020-03-13 2023-02-21 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2023518744A (ja) * 2020-03-20 2023-05-08 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 炭化ケイ素基板の結晶学的ｃ面でオーミック接触を生成するための方法およびオーミック接触
JP7434908B2 (ja) 2020-01-09 2024-02-21 富士電機株式会社 炭化珪素半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11295949B2 (en) * 2019-04-01 2022-04-05 Vishay SIliconix, LLC Virtual wafer techniques for fabricating semiconductor devices
DE102019207866A1 (de) * 2019-05-29 2020-12-03 Robert Bosch Gmbh Verfahren zur Erzeugung eines ohmschen Kontakts auf einer Rückseite eines Siliziumkarbidsubstrats und ohmscher Kontakt

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332358A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2010205824A (ja) * 2009-03-02 2010-09-16 Denso Corp 炭化珪素半導体装置の製造方法
JP2012222074A (ja) * 2011-04-06 2012-11-12 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の電極形成方法
JP2014078732A (ja) * 2008-06-02 2014-05-01 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2016046448A (ja) * 2014-08-26 2016-04-04 住友重機械工業株式会社 半導体素子の製造方法
JP2016046311A (ja) * 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5352954B2 (ja) 2006-11-22 2013-11-27 日産自動車株式会社 電極膜／炭化珪素構造体
JP2017168681A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332358A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2014078732A (ja) * 2008-06-02 2014-05-01 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2010205824A (ja) * 2009-03-02 2010-09-16 Denso Corp 炭化珪素半導体装置の製造方法
JP2012222074A (ja) * 2011-04-06 2012-11-12 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の電極形成方法
JP2016046311A (ja) * 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置
JP2016046448A (ja) * 2014-08-26 2016-04-04 住友重機械工業株式会社 半導体素子の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797260A (zh) * 2018-08-02 2020-02-14 半导体组件工业公司 用于碳化硅功率半导体器件上的背侧欧姆接触的碳受控欧姆接触层
CN109524456A (zh) * 2018-11-19 2019-03-26 中国电子科技集团公司第十三研究所 适用于高温的碳化硅欧姆接触制作方法及碳化硅功率器件
US11081564B2 (en) 2019-02-07 2021-08-03 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2021027113A (ja) * 2019-08-02 2021-02-22 株式会社豊田中央研究所 半導体装置
JP2021027114A (ja) * 2019-08-02 2021-02-22 株式会社豊田中央研究所 半導体素子およびその製造方法
JP7101147B2 (ja) 2019-08-02 2022-07-14 株式会社豊田中央研究所 半導体装置
JP7179696B2 (ja) 2019-08-02 2022-11-29 株式会社豊田中央研究所 半導体素子およびその製造方法
JP7314758B2 (ja) 2019-10-11 2023-07-26 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2021064672A (ja) * 2019-10-11 2021-04-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP7434908B2 (ja) 2020-01-09 2024-02-21 富士電機株式会社 炭化珪素半導体装置
US11355612B2 (en) 2020-03-13 2022-06-07 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11677009B2 (en) 2020-03-13 2023-06-13 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11588023B2 (en) 2020-03-13 2023-02-21 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11923420B2 (en) 2020-03-13 2024-03-05 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2023518744A (ja) * 2020-03-20 2023-05-08 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 炭化ケイ素基板の結晶学的ｃ面でオーミック接触を生成するための方法およびオーミック接触

Also Published As

Publication number Publication date
WO2017187760A1 (ja) 2017-11-02
US10361274B2 (en) 2019-07-23
US20180323261A1 (en) 2018-11-08
JP6540585B2 (ja) 2019-07-10

Similar Documents

Publication Publication Date Title
JP6540585B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5369762B2 (ja) 炭化珪素半導体装置の製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP6164220B2 (ja) 半導体装置の製造方法
JP4924690B2 (ja) 炭化珪素半導体装置の製造方法
JP6477106B2 (ja) 半導体装置
JP6616691B2 (ja) 半導体装置およびその製造方法
JP2013211503A (ja) ＳｉＣ半導体デバイス
US20170170280A1 (en) Method and apparatus for manufacturing semiconductor element, and semiconductor element
JP2014053393A (ja) ワイドギャップ半導体装置およびその製造方法
JP5962475B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP7225873B2 (ja) 半導体装置及び半導体装置の製造方法
US20210328022A1 (en) Ohmic contact formation in a sic-based electronic device
JP2012004185A (ja) 炭化珪素半導体装置の製造方法
JP5802333B2 (ja) 半導体装置の製造方法および半導体装置
JP2014241345A (ja) 炭化珪素半導体装置の製造方法
JP2021064672A (ja) 炭化珪素半導体装置およびその製造方法
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
JP6757728B2 (ja) ワイドバンドギャップジャンクションバリアショットキーダイオードの製造方法。
JP7179696B2 (ja) 半導体素子およびその製造方法
JP2018082017A (ja) 炭化珪素半導体装置の製造方法
JP2015002315A (ja) 炭化珪素半導体装置およびその製造方法
JP6776762B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6309211B2 (ja) 炭化ケイ素半導体装置
JP6387855B2 (ja) 炭化珪素半導体装置の製造方法およびそれに用いるレーザ加工装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190527

R150 Certificate of patent or registration of utility model

Ref document number: 6540585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250