JP2014154609A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014154609A JP2014154609A JP2013020944A JP2013020944A JP2014154609A JP 2014154609 A JP2014154609 A JP 2014154609A JP 2013020944 A JP2013020944 A JP 2013020944A JP 2013020944 A JP2013020944 A JP 2013020944A JP 2014154609 A JP2014154609 A JP 2014154609A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- type
- termination
- termination trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000004642 Polyimide Substances 0.000 description 20
- 229920001721 polyimide Polymers 0.000 description 20
- 238000000034 method Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】本発明が解決しようとする課題は、曲率を有する終端部における耐圧向上を可能にする半導体装置を提供することである。
【解決手段】実施形態の半導体装置は、第１導電型のドレイン層と、前記ドレイン層上に設けられた第１導電型のドリフト層と、前記ドリフト層上に設けられた第２導電型のベース層と、前記ベース層の表面に選択的に設けられた第１導電型のソース層と、前記ソース層上にゲート絶縁膜を介して設けられたゲート電極とを有する素子部と、前記ベース層と前記ソース層に電気的に接続されたソース電極と、前記ドレイン層に電気的に接続されたドレイン電極と、前記素子部を囲む終端部に設けられ、角部における内部側壁の曲率は外部側壁の曲率よりも大きくなるように設けられた終端トレンチと、前記終端トレンチ内に設けられた終端絶縁膜と、を有する。
【選択図】図１
【解決手段】実施形態の半導体装置は、第１導電型のドレイン層と、前記ドレイン層上に設けられた第１導電型のドリフト層と、前記ドリフト層上に設けられた第２導電型のベース層と、前記ベース層の表面に選択的に設けられた第１導電型のソース層と、前記ソース層上にゲート絶縁膜を介して設けられたゲート電極とを有する素子部と、前記ベース層と前記ソース層に電気的に接続されたソース電極と、前記ドレイン層に電気的に接続されたドレイン電極と、前記素子部を囲む終端部に設けられ、角部における内部側壁の曲率は外部側壁の曲率よりも大きくなるように設けられた終端トレンチと、前記終端トレンチ内に設けられた終端絶縁膜と、を有する。
【選択図】図１
Description
本発明の実施形態は、半導体装置に関する。
半導体装置の１つである上下電極構造のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は、安定動作等を目的として、高い耐圧を有することが望まれる。特に、電流を流す主動作部である素子部を取り囲む終端部は、高い耐圧が求められる。
本発明が解決しようとする課題は、曲率を有する終端部における耐圧向上を可能にする半導体装置を提供することである。
実施形態の半導体装置は、第１導電型のドレイン層と、前記ドレイン層上に設けられた第１導電型のドリフト層と、前記ドリフト層上に設けられた第２導電型のベース層と、前記ベース層の表面に選択的に設けられた第１導電型のソース層と、前記ソース層上にゲート絶縁膜を介して設けられたゲート電極とを有する素子部と、前記ベース層と前記ソース層に電気的に接続されたソース電極と、前記ドレイン層に電気的に接続されたドレイン電極と、前記素子部を囲む終端部に設けられ、角部における内部側壁の曲率は外部側壁の曲率よりも大きくなるように設けられた終端トレンチと、前記終端トレンチ内に設けられた終端絶縁膜と、を有する。
以下、本発明の実施の形態について図を参照しながら説明する。実施形態中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。第１導電型をｎ型、第２導電型をｐ形で説明するが、それぞれこの逆の導電形とすることも可能である。半導体としては、シリコン（Ｓｉ）を一例に説明するが、炭化シリコン（ＳｉＣ）や窒化ガリウム（ＧａＮ）等の化合物半導体にも適用可能である。絶縁膜としては、酸化シリコン（ＳｉＯ２）を一例に説明するが、窒化シリコン（ＳｉＮ）、アルミナ（Ａｌ２Ｏ３）などの他の絶縁体を用いることも可能である。また、ｎ型の導電型をｎ＋、ｎで表記した場合は、この順にｎ型不純物濃度が低いものとする。
［第１の実施形態］
（半導体装置１ａの構造）
図１及び図２を用いて、本発明の第１の実施形態に係る半導体装置１ａを説明する。図１は第１の実施形態に係る半導体装置１ａの平面図、図２は第１の実施形態に係る半導体装置１ａの要部断面図を示している。なお、図１においては、ｐ型ベース層１２、ｎ型ソース層１３、ゲート絶縁膜１５、ゲート電極１６、及びソース電極１８を省略した平面図を示している。
（半導体装置１ａの構造）
図１及び図２を用いて、本発明の第１の実施形態に係る半導体装置１ａを説明する。図１は第１の実施形態に係る半導体装置１ａの平面図、図２は第１の実施形態に係る半導体装置１ａの要部断面図を示している。なお、図１においては、ｐ型ベース層１２、ｎ型ソース層１３、ゲート絶縁膜１５、ゲート電極１６、及びソース電極１８を省略した平面図を示している。
半導体装置１ａは、電流を流すメイン部分となる素子部と、素子部を囲む終端部からなる。詳細には、半導体装置１ａは、ｎ＋型ドレイン層１０（ドレイン層）、ｎ型ドリフト層１１（ドリフト層）、ｐ型ベース層１２（ベース層）、ｎ型ソース層１３（ソース層）、ｐ型ピラー層１４（ピラー層）、ゲート絶縁膜１５、ゲート電極１６、ドレイン電極１７、ソース電極１８、終端トレンチ１９、及びポリイミド層２０（終端絶縁膜）を有する。
ｎ＋型ドレイン層１０は、例えばシリコン基板である。ｎ＋型ドレイン層１０よりも低いｎ型の不純物濃度を有するｎ型ドリフト層１１が、ｎ＋型ドレイン層１０上に設けられる。ｎ型ドリフト層１１は、例えば、ＣＶＤ法（Chemical Vapor Deposition法）によりエピタキシャル成長されたｎ型エピタキシャル層である。
半導体装置１ａの素子部におけるｎ型ドリフト層１１上には、複数のｐ型ベース層１２が設けられている。また、ｎ型ドリフト層１１中には、ｐ型ベース層１２のそれぞれに接続されるｐ型ピラー層１４が設けられている。すなわち、ｎ型ドリフト層１１内においては、ｎ型ドリフト層１１の主面に平行な方向にｎ型半導体層（ｎ型ドリフト層１１）とｐ型半導体層（ｐ型ピラー層１４）とが交互に並んでいる。なお、ｐ型ピラー層１４と、隣接するｐ型ピラー層１４との間の距離は一定でなくてもよい。
上記のように、ｎ型ドリフト層１１内に、交互に並んだｐ型半導体層とｎ型半導体層をスーパージャンクション構造（Super Junction Structure；ＳＪ構造）と呼ぶ。ＳＪ構造は、ｐ型半導体層とｎ型半導体層とに含まれるチャージ量（不純物量）を同量とすることで、擬似的にノンドープ領域を作り出して高耐圧を保持することを可能にする。さらに、以降における半導体装置１ａの動作でも述べるように、高ドープされたｎ型半導体層を通して電流を流すことで、材料限界に迫る低オン抵抗を実現する。
素子部におけるｐ型ベース層１２の表面には、ｎ型ソース層１３が選択的に設けられる。そして、一方のｐ型ベース層１２に形成されたｎ型ソース層１３、ｎ型ドリフト層１１、及び他方のｐ型ベース層１２に形成されたｎ型ソース層１３上には、絶縁膜１５を介してゲート電極１６が設けられている。なお、ゲート電極１６には、例えば、ポリシリコン（ｐｏｌｙ−Ｓｉ）が用いられる。
ｎ＋ドレイン層１０と電気的に接続するようにドレイン電極１７が設けられる。そして、ｐ型ベース層１２及びｎ型ソース層１３と電気的に接続するようにソース電極１８が設けられる。ドレイン電極１７及びソース電極１８には、例えば、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属が用いられる。半導体装置１ａの素子部は以上のような構成を有する。
次に、半導体装置１ａの終端部について説明する。図１に示すような半導体装置１ａの素子部を囲む終端部には、ｐ型ベース層１２を貫通する終端トレンチ１９が設けられる。そして、終端トレンチ１９内にはポリイミド層２０が設けられる。終端トレンチ１９は半導体装置１ａの素子部を囲んでいる。半導体装置１ａの場合、角部における終端トレンチ１９の内部側壁（素子部と隣接する側壁）の曲率の方が、終端トレンチ１９の外部側壁（素子部と隣接していない側壁）の曲率よりも大きくなるように終端トレンチ１９及びポリイミド層２０が設けられている。言い換えれば、図１に示すように、角部における終端トレンチ１９の幅（ポリイミド層２０の幅）・Ｗ１の長さは、角部以外における終端トレンチ１９の幅・Ｗ２よりも長くなっている。すなわち、半導体装置１ａにおいては、Ｗ１＞Ｗ２となる。
半導体装置１ａの終端部は以上のような構成を有する。
なお、ポリイミド層２０上、すなわち終端部にはソース電極１８は設けられていないように図示したが、あくまで一例であり、ソース電極１８が素子部と終端部の両方に形成されていても実施は可能である。また、終端トレンチ１９内にはポリイミド層２０を設けたが、あくまで一例であり、絶縁膜であれば実施は可能である。例えば、ポリベンゾシクロブテンやスピンオンガラス等がポリイミド層２０の代わりに終端トレンチ１９に設けられてもよい。
また、終端トレンチ１９の側面にはｐ型ベース層１２が設けられているよう説明するが、終端部のｐ型ベース層１２が無くても実施は可能である。
なお、本実施形態ではＳＪ構造を有するＭＯＳＦＥＴ構造で説明しているが、それに限定されず、通常のＭＯＳＦＥＴ構造（ｐ型ピラー層１４を有していないＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor；ＩＧＢＴ）構造、及びダイオード構造等であっても実施は可能である。例えばＩＧＢＴ構造の場合、ｎ＋型ドレイン層１０とドレイン電極１７の間にｐ型コレクタ層が設けられる。
（半導体装置１ａの動作）
半導体装置１ａの動作について説明する。
半導体装置１ａの動作について説明する。
例えば、ソース電極１８に対して、ドレイン電極１７に正電位を印加した状態で、ゲート電極１６に閾値電圧よりも大きな正の電圧を印加する。この場合、ゲート絶縁膜１５を介して設けられたゲート電極１６近傍のｐ型ベース層１２に反転層が形成される。これにより、半導体装置１ａがオン状態になり、電子電流が流れる。
この電子電流は、ｎ型ソース層１３、ｐ型ベース領域１２に形成されたｎ型の反転層（すなわち半導体装置１ａのチャネル）、ｎ型ドリフト層１１、及びｎ＋型ドレイン層１０を経て、ソース電極１８からドレイン電極１７へ流れる。すなわち、オン状態において、電流はドレイン電極１７からソース電極１８へ流れる。
一方、ゲート電極１６の印加電圧をゼロ、または負の電圧を印加することにより、電子の通路である反転層が無くなり、ソース電極１８からの電子電流が遮断され、半導体装置１ａはオフ状態（逆バイアス印加状態）となる。
半導体装置１ａをオフ状態にした際、ソース電極１８とドレイン電極１７の間に印加されている電圧により、ｎ型ドリフト層１１とｐ型ベース層１２との界面からｎ型ドリフト層１１に向かって空乏層が広がる。また、ｎ型ドリフト層１１とｐ型ピラー層１４との界面からｎ型ドリフト層１１に向かっても空乏層が広がる。
以上のように、半導体装置１ａは、ゲート電極１７の電圧を制御することにより、オン状態とオフ状態とを切り替えて動作している。
（半導体装置１ａの製造方法）
次に、第１の実施形態の半導体装置１ａの製造方法について説明する。図３Ａ〜Ｃは第１の実施形態に係る半導体装置１ａの製造プロセス毎について断面構造を示す断面図を示している。
次に、第１の実施形態の半導体装置１ａの製造方法について説明する。図３Ａ〜Ｃは第１の実施形態に係る半導体装置１ａの製造プロセス毎について断面構造を示す断面図を示している。
まず、前述したようにｎ＋型ドレイン層１０である半導体基板上に、ｎ型ドリフト層１１がエピタキシャル成長により形成される。そして、ｎ型ドリフト層１１の表面に対してフォトリソグラフィーにより、ｐ型ピラー層１４を形成する場所以外のｎ型ドリフト層１１上にレジスト３１を形成する。その後、反応性イオンエッチング法（Reactive Ion Etching；ＲＩＥ）を行うことにより、図３Ａに示すようなｐ型ピラー層形成用トレンチ３０が形成される。ｐ型ピラー層形成用トレンチ３０は、例えば、図３Ａの奥行き方向に延在するストライプ状であって、ｎ型ドリフト層１１の表面からｎ＋型ドレイン層１０に向かう方向に形成される。
次に、ＣＶＤ法等を用いることにより、ｐ型ピラー層形成用トレンチ３０内にｐ型ピラー層１４を形成する。そして、ｐ型ベース層１２及びｎ型ソース層１３が、イオン注入と不純物活性化のための熱処理によって形成される。なお、ｐ型ベース層１２を形成する際はｐ型不純物であるボロン（Ｂ）、ｎ型ソース層１３を形成する場合はｎ型不純物であるホウ素（Ｂ）がｎ型ドリフト層１１にイオン注入される。そして、レジスト３１が除去される。
その後、図３Ｂに示すように、ゲート絶縁膜１５、ゲート電極１６、ドレイン電極１７、及びソース電極１８が形成される。ゲート絶縁膜１５は例えば熱酸化等によって形成される。ゲート電極１６は、ポリシリコンまたはアモルファスシリコンに例えばリン（Ｐ）を注入し、拡散させることにより電極化される。ドレイン電極１７及びソース電極１８は、例えば、スパッタ法により形成される。
次に、ｎ型ドリフト層１１及びソース電極１８の表面に対してフォトリソグラフィーにより、終端トレンチ１９を形成する場所以外のｎ型ドリフト層１１上にレジスト３１を形成する。その後、ＲＩＥ法を行うことにより、図３Ｃに示すような終端トレンチ１９が形成される。終端トレンチ１９は素子部を囲むように形成され、ｎ型ドリフト層１１の表面からｎ＋型ドレイン層１０に向かう方向に形成される。また、終端トレンチ１９の角部における内部側壁（素子部と隣接する側壁）の曲率は、終端トレンチ１９の外部側壁（素子部と隣接していない側壁）の曲率よりも大きくなるように、終端トレンチ１９は形成される。
終端トレンチ１９の側壁のシリコン（ｎ型ドリフト層１１）を、ケミカルドライエッチング（Chemical Dry Etching；ＣＤＥ）等により終端トレンチ１９の側壁を平滑にする。そして、終端トレンチ１９内にポリイミド層２０が形成される。以上の工程により、半導体装置１ａは製造される。
上記説明した製造方法はあくまで一例であり、素子部と終端部の形成順序等は特に限定されない。また、成膜方法についてはＣＶＤ法の他に、原子層単体での成長制御が可能な原子層成長（Atomic Layer Deposition；ＡＬＤ）法や、スパッタ法、物理気相成長（Physical Vapor Deposition；ＰＶＤ）法、塗布法、及び噴霧法等でも実施は可能である。
（半導体装置１ａの効果）
第１の実施形態の半導体装置１ａの効果について、比較例を参照して説明する。図４は、比較例に係る半導体装置１ｂの要部断面図を示している。
第１の実施形態の半導体装置１ａの効果について、比較例を参照して説明する。図４は、比較例に係る半導体装置１ｂの要部断面図を示している。
比較例に係る半導体装置１ｂと第１の実施形態の半導体装置１ａとが異なる点は、角部における終端トレンチ１９の内部側壁の曲率が、終端トレンチ１９の外部側壁の曲率以下となる点である。すなわち、半導体装置１ｂにおいては、角部における終端トレンチ１９の幅・Ｗ１’の長さが、角部以外における終端トレンチ１９の幅・Ｗ２’以下の長さとなる。その他の構成及び基本的な動作については半導体装置１ａと同様であるので省略する。
前述したように、半導体装置１ａをオフ状態にすると、ｎ型ドリフト層１１とｐ型ベース層１２との界面からｎ型ドリフト層１１に向かって広がる空乏層と、ｎ型ドリフト層１１とｐ型ピラー層１４との界面からｎ型ドリフト層１１に向かって広がる空乏層とが発生する。その空乏層はｎ型ドリフト層１１全体に広がるが、半導体装置１ａの端部に到達すると、半導体装置１ａの破壊の原因となる可能性がある。特に、半導体装置１ａ終端のコーナー部は曲率による電界集中が起こりやすいため、耐圧破壊が生じやすい。しかしながら、半導体装置１ａの場合、ポリイミド層２０が空乏層の半導体装置１ａ端部への到達を防いでいる。ポリイミド層２０の幅は、半導体装置１ａに求められる耐圧によって異なるが、半導体装置１ａの角部には電界集中が生じやすいため、角部におけるポリイミド層２０の幅は広くする必要がある。
第１の実施形態に係る半導体装置１ａの場合、角部における終端トレンチ１９の幅・Ｗ１の長さが、角部以外における終端トレンチ１９の幅・Ｗ２よりも広くなっているため、角部におけるポリイミド層２０の幅を確保しやすい。そのため、素子部の面積は同じまま、第１の実施形態に係る半導体装置１ａのＷ２は、比較例に係る半導体装置１ｂのＷ２’よりも小さくすることが可能となる。結果として、半導体装置１ａの全体面積の大きさは半導体装置１ｂの全体面積の大きさよりも小さくすることができる。
以上のように、第１の実施形態に係る半導体装置１ａは、耐圧を維持したまま、全体面積を縮小させることが可能となるため、半導体装置の小型化やコスト削減といった利点を有する。
また、本実施形態のように終端部にｐ型ベース層１２を設けることにより、終端部において、ｎ型ドリフト層１１の深さ方向に空乏層を伸ばすことが可能となる。その結果、ｎ型ドリフト層１１の表面での電界集中を緩和することが可能となる。
さらにまた、本実施形態では終端トレンチ１９の断面形状は矩形であるように示したが、特に限定はされない。例えば、終端トレンチ１９の断面形状が台形型（上底がソース電極１８側、下底がドレイン電極１７側でトレンチ上部幅よりも下部の幅が広い）の場合、ｎ型ドリフト層１１と終端トレンチ１９との接合端部の沿面距離が傾斜分長くなるため、終端トレンチ１９への電界緩和が抑制されるという効果を有する。
［第２の実施形態］
以下に、図５を用いて第２の実施形態に係る半導体装置１ｃについて説明する。なお、第２の実施形態について、第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
以下に、図５を用いて第２の実施形態に係る半導体装置１ｃについて説明する。なお、第２の実施形態について、第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
（半導体装置１ｃの構造）
図５は、第２の実施形態に係る半導体装置１ｃの要部断面図を示している。第２の実施形態に係る半導体装置１ｃと、第１の実施形態に係る半導体装置１ａとが異なる点は、終端トレンチ１９とポリイミド層２０との間に酸化膜２１が設けられている点である。すなわち、ポリイミド層２０は酸化膜２１を介して終端トレンチ１９内に設けられている。
図５は、第２の実施形態に係る半導体装置１ｃの要部断面図を示している。第２の実施形態に係る半導体装置１ｃと、第１の実施形態に係る半導体装置１ａとが異なる点は、終端トレンチ１９とポリイミド層２０との間に酸化膜２１が設けられている点である。すなわち、ポリイミド層２０は酸化膜２１を介して終端トレンチ１９内に設けられている。
なお、半導体装置１ｃの動作については半導体装置１ａと同様であるため省略する。
（半導体装置１ｃの製造方法）
次に、第２の実施形態の半導体装置１ｃの製造方法について説明する。
次に、第２の実施形態の半導体装置１ｃの製造方法について説明する。
半導体装置１ｃにおける酸化膜２１は、終端トレンチ１９を形成後、終端トレンチ１９内の側壁及び底部に形成される（図示せず）。酸化膜２１は、酸素（Ｏ２）プラズマにより、自然酸化膜以上の厚さを形成することが可能である。酸素プラズマ以外にも、紫外線による酸化や、オゾン水等を用いた薬液処理などでも、終端トレンチ１９内に酸化膜２１を形成することは可能である。
それ以外の工程については、第１の実施形態に係る半導体装置１ａと同じ工程であるため省略する。
（半導体装置１ｃの効果）
半導体装置１ｃの効果について説明する。
半導体装置１ｃの効果について説明する。
半導体装置１ｃの場合も、角部における終端トレンチ１９の幅・Ｗ１の長さが、角部以外における終端トレンチ１９の幅・Ｗ２よりも広くなっているため、角部におけるポリイミド層２０の幅を確保しやすい。そのため、半導体装置１ｃは、耐圧を維持したまま、全体面積を縮小させることが可能となるため、半導体装置の小型化やコスト削減といった利点を有する。
また、半導体装置１ｃの場合、酸化膜２１を介してポリイミド層２０が終端トレンチ１９内に設けられている。終端トレンチ１９の側壁及び底部に酸化膜２１を設けることにより、ｎ型ドリフト層１１を構成するシリコン表面のダングリングボンドや、不安定なシリコンと水素の結合（Ｓｉ−Ｈ）等の構造を、安定なシリコンと酸素の結合（Ｓｉ−Ｏ）へ置換することが可能となる。終端トレンチ１９の側壁及び底部において、シリコンと酸素の結合を形成することにより、ダングリングボンドによるリーク電流の発生が抑制され、電界が均一になるため、安定したデバイス特性という効果も半導体装置１ｃは有している。
［第３の実施形態］
以下に、図６を用いて第２の実施形態に係る半導体装置１ｄについて説明する。なお、第３の実施形態について、第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
以下に、図６を用いて第２の実施形態に係る半導体装置１ｄについて説明する。なお、第３の実施形態について、第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
（半導体装置１ｄの構造）
図６は、第３の実施形態に係る半導体装置１ｄの要部断面図を示している。第３の実施形態に係る半導体装置１ｄと、第１の実施形態に係る半導体装置１ａとが異なる点は、終端トレンチ１９の底部がドレイン電極１７に達するように設けられている点である。すなわち、終端トレンチ１９（ポリイミド層２０）はｎ型ドリフト層１１及びｎ＋型ドレイン層１０を貫通している。
図６は、第３の実施形態に係る半導体装置１ｄの要部断面図を示している。第３の実施形態に係る半導体装置１ｄと、第１の実施形態に係る半導体装置１ａとが異なる点は、終端トレンチ１９の底部がドレイン電極１７に達するように設けられている点である。すなわち、終端トレンチ１９（ポリイミド層２０）はｎ型ドリフト層１１及びｎ＋型ドレイン層１０を貫通している。
なお、半導体装置１ｄの動作及び製造方法については半導体装置１ａと同様であるため省略する。
（半導体装置１ｄの効果）
半導体装置１ｄの効果について説明する。
半導体装置１ｄの効果について説明する。
半導体装置１ｄの場合も、角部における終端トレンチ１９の幅・Ｗ１の長さが、角部以外における終端トレンチ１９の幅・Ｗ２よりも広くなっているため、角部におけるポリイミド層２０の幅を確保しやすい。そのため、半導体装置１ｄは、耐圧を維持したまま、全体面積を縮小させることが可能となるため、半導体装置の小型化やコスト削減といった利点を有する。
また、半導体装置１ｄの場合、ポリイミド層２０がｎ型ドリフト層１１及びｎ＋型ドレイン層１０を貫通している。すなわち、終端トレンチ１９の底部の深さが、ｐ型ピラー層１４の底部よりも深くなるように設けられている。そのため、半導体装置１ｄのオフ状態の場合に、ｐ型ピラー層１４からｎ型ドリフト層１１に延びる空乏層が、半導体装置１ｄの端部へ到達することを確実に防ぐことが可能となる。よって、スーパージャンクション構造を有するＭＯＳＦＥＴである半導体装置１ｄの破壊をさらに防ぐことができる。
さらにまた、終端トレンチ１９はｎ型ドリフト層１１及びｎ＋型ドレイン層１０を貫通しているため、ＲＩＥ法等により終端トレンチ１９を設ける工程において、終端トレンチ１９の底部の位置調整が必要ない。したがって、製造工程が簡便になるという利点も有している。
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ａ，１ｂ，１ｃ，１ｄ…半導体装置、１０…ｎ＋型ドレイン層（ドレイン層）、１１…ｎ型ドリフト層（ドリフト層）、１２…ｐ型ベース層（ベース層）、１３…ｎ型ソース層（ソース層）、１４…ｐ型ピラー層（ピラー層）、１５…ゲート絶縁膜、１６…ゲート電極、１７…ドレイン電極、１８…ソース電極、１９…終端トレンチ、２０…ポリイミド層（終端絶縁膜）、２１…酸化膜、３０…ｐ型ピラー層形成用トレンチ、３１…レジスト
Claims (5)
- 第１導電型のドレイン層と、前記ドレイン層上に設けられた第１導電型のドリフト層と、前記ドリフト層上に設けられた第２導電型のベース層と、前記ベース層の表面に選択的に設けられた第１導電型のソース層と、前記ソース層上にゲート絶縁膜を介して設けられたゲート電極とを有する素子部と、
前記ベース層と前記ソース層に電気的に接続されたソース電極と、
前記ドレイン層に電気的に接続されたドレイン電極と、
前記素子部を囲む終端部に設けられ、角部における内部側壁の曲率は外部側壁の曲率よりも大きくなるように、前記ドリフト層の表面から前記ドレイン電極方向に設けられた終端トレンチと、
前記終端トレンチ内に設けられた終端絶縁膜と、
を有する半導体装置。 - 前記終端絶縁膜が酸化膜を介して前記終端トレンチ内に設けられた請求項１に記載の半導体装置。
- 前記ベース層に接続され、前記ドリフト層の表面と平行な方向において前記ドリフト層と交互に延在するピラー層をさらに有し、前記終端トレンチの底部が前記ピラー層の底部よりも前記ドレイン電極側に位置する請求項１または２に記載の半導体装置。
- 前記終端トレンチの底部が前記ドレイン電極に達する請求項１乃至３のいずれか一に記載の半導体装置。
- 前記終端トレンチの側面に接する前記ベース層をさらに有する請求項１乃至４のいずれか一に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013020944A JP2014154609A (ja) | 2013-02-05 | 2013-02-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013020944A JP2014154609A (ja) | 2013-02-05 | 2013-02-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014154609A true JP2014154609A (ja) | 2014-08-25 |
Family
ID=51576208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013020944A Abandoned JP2014154609A (ja) | 2013-02-05 | 2013-02-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014154609A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019165111A (ja) * | 2018-03-20 | 2019-09-26 | 三菱電機株式会社 | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332588A (ja) * | 2002-05-09 | 2003-11-21 | Nippon Inter Electronics Corp | 半導体素子 |
| JP2006041123A (ja) * | 2004-07-26 | 2006-02-09 | Toshiba Corp | 半導体装置 |
| JP2007129086A (ja) * | 2005-11-04 | 2007-05-24 | Toshiba Corp | 半導体装置 |
| JP2008166705A (ja) * | 2006-12-06 | 2008-07-17 | Denso Corp | 半導体装置およびその製造方法 |
| JP2011124325A (ja) * | 2009-12-09 | 2011-06-23 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
-
2013
- 2013-02-05 JP JP2013020944A patent/JP2014154609A/ja not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332588A (ja) * | 2002-05-09 | 2003-11-21 | Nippon Inter Electronics Corp | 半導体素子 |
| JP2006041123A (ja) * | 2004-07-26 | 2006-02-09 | Toshiba Corp | 半導体装置 |
| JP2007129086A (ja) * | 2005-11-04 | 2007-05-24 | Toshiba Corp | 半導体装置 |
| JP2008166705A (ja) * | 2006-12-06 | 2008-07-17 | Denso Corp | 半導体装置およびその製造方法 |
| JP2011124325A (ja) * | 2009-12-09 | 2011-06-23 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019165111A (ja) * | 2018-03-20 | 2019-09-26 | 三菱電機株式会社 | 半導体装置 |
| JP6999233B2 (ja) | 2018-03-20 | 2022-01-18 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI427792B (zh) | Semiconductor device | |
| JP6320545B2 (ja) | 半導体装置 | |
| US8829608B2 (en) | Semiconductor device | |
| JP2014146666A (ja) | 半導体装置 | |
| US10439060B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US8680608B2 (en) | Power semiconductor device with a low on resistence | |
| KR101339265B1 (ko) | 반도체 소자의 제조 방법 | |
| JP6244665B2 (ja) | 半導体装置 | |
| JP2011124464A (ja) | 半導体装置及びその製造方法 | |
| JP2017139262A (ja) | 半導体装置 | |
| JP5628765B2 (ja) | 半導体装置 | |
| JP2018082114A (ja) | 半導体装置の製造方法 | |
| JP2008021689A (ja) | 半導体装置 | |
| WO2013057564A1 (en) | Semiconductor device and method of producing the same | |
| JP2019121705A (ja) | 窒化物半導体装置とその製造方法 | |
| JP2015056640A (ja) | 半導体装置の製造方法 | |
| JP5556863B2 (ja) | ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ | |
| JP2013214551A (ja) | 半導体装置及びその製造方法 | |
| JP2010225833A (ja) | 半導体装置 | |
| JP2017162969A (ja) | 半導体装置 | |
| US20120043606A1 (en) | Semiconductor device and method for manufacturing same | |
| JP6448513B2 (ja) | 半導体装置 | |
| JP5520024B2 (ja) | 半導体装置、及びその製造方法 | |
| JP2018152522A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2023101772A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20140812 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160225 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160304 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20160323 |