JP2014099536A - リードフレームの製造方法、半導体装置の製造方法、リードフレーム基材、および半導体装置 - Google Patents

リードフレームの製造方法、半導体装置の製造方法、リードフレーム基材、および半導体装置 Download PDF

Info

Publication number
JP2014099536A
JP2014099536A JP2012251076A JP2012251076A JP2014099536A JP 2014099536 A JP2014099536 A JP 2014099536A JP 2012251076 A JP2012251076 A JP 2012251076A JP 2012251076 A JP2012251076 A JP 2012251076A JP 2014099536 A JP2014099536 A JP 2014099536A
Authority
JP
Japan
Prior art keywords
lead frame
electrical connection
connection region
manufacturing
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012251076A
Other languages
English (en)
Other versions
JP6056400B2 (ja
Inventor
Chikao Ikenaga
永 知加雄 池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012251076A priority Critical patent/JP6056400B2/ja
Publication of JP2014099536A publication Critical patent/JP2014099536A/ja
Application granted granted Critical
Publication of JP6056400B2 publication Critical patent/JP6056400B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレーム上でＡｇナノペーストが濡れ拡がる不具合を防止することが可能なリードフレームの製造方法を提供する。
【解決手段】半導体素子２１が搭載されるダイパッド１１と、ダイパッド１１周囲に設けられたリード部１２とを有し、ダイパッド１１またはリード部１２のうち所定位置に電気接続領域１５が設けられたリードフレーム基材３０を準備する。次に、インクジェット法を用いてレジスト材を塗布および硬化させることにより、電気接続領域１５の周縁に沿って、Ａｇナノペースト１６ａの流出を防止するレジスト層３５を形成する。次に、レジスト層３５によって規定される電気接続領域１５上に、インクジェット法を用いてＡｇナノペースト１６ａを塗布する。その後、リードフレーム基材３０からレジスト層３５を除去し、電気接続領域１５上のＡｇナノペースト１６ａを焼成する。
【選択図】図６

Description

本発明は、リードフレームの製造方法、半導体装置の製造方法、リードフレーム基材、および半導体装置に関する。
半導体素子とリードフレームとを結線するボンディングワイヤをリードフレームに対して良好に接続するために、リードフレームのインナーリードに貴金属めっきを施すことが行われている（例えば特許文献１参照）。このようにリードフレームに貴金属めっきを施す場合、従来はリードフレームの全面に対してＡｕめっきを施すことが行われていた。しかしながら、リードフレームの製造コストを下げる必要があることから、リードフレームの一部にＡｕめっき（部分Ａｕめっきという）を施すようになり、その後、リードフレームの一部に、Ａｕめっきに代えてＡｇめっき（部分Ａｇめっきという）を施すことへと移り変わってきている。
一方、半導体パッケージを小型化ないし薄型化するという要求により、ＱＦＮ等のパッケージが開発されており、リードフレームに施される部分Ａｇめっきに対する要求は厳しくなってきている。
従来、リードフレームに治具を配置することにより、リードフレームの所定位置にＡｇめっきを施すことが行われている（治具めっき法）。しかしながら、近年、側面や裏面へＡｇめっきを付着させないことや、部分Ａｇめっきの加工精度を向上することが要求されてきている。このような要求に応えるため、治具めっき法に代え、製版めっき法が用いられるようになってきている。具体的には、エッチングによりリードフレームを所定の形状とした後、リードフレーム全体にフォトレジストを塗布し、写真製版法を用いてリードフレームの所定位置に選択的にＡｇめっきを施すことが行われている。
しかしながら、一般に、治具めっき法を用いる場合であっても、製版めっき法を用いる場合であっても、あらかじめ治具を作製したり（治具めっき法の場合）、フォトマスクを作製したりする（製版めっき法の場合）等、準備のコストがかかる上に、準備のために長い時間が必要になるという問題があった。
特開２００１−７７２８９号公報
これに対し、本発明者らは、準備のコストや時間を節約するため、Ａｇめっきに代えて、ナノメートル（ｎｍ）オーダーのＡｇ粒子により構成された、いわゆるＡｇナノペーストをリードフレームに対してインクジェット印刷することを検討している。しかしながら、Ａｇナノペーストをインクジェット印刷する場合、Ａｇナノペースト（インク）がリードフレーム上で濡れ拡がることにより、所定のエリアにＡｇを形成することが難しいという課題がある。
Ａｇナノペーストがリードフレーム上で濡れ拡がった場合、半導体パッケージに組み込んだ後、リードフレームと封止樹脂との密着性が悪化し、吸湿信頼性が低下するため、リフロー時に半導体パッケージにクラックが発生するおそれがある。また、Ａｇナノペーストがリードフレームの裏面へ濡れ拡がった場合、半導体パッケージをボードに実装した後、バイアス電圧が付加されることによりＡｇのデンドライトが発生ないし成長し、短絡が発生する可能性がある（エレクトロケミカルマイグレーション）。
本発明はこのような点を考慮してなされたものであり、リードフレーム上でＡｇナノペーストが濡れ拡がる不具合を防止することが可能なリードフレームの製造方法、半導体装置の製造方法、リードフレーム基材、および半導体装置を提供することを目的とする。
本発明は、リードフレームの製造方法において、半導体素子が搭載されるダイパッドと、ダイパッド周囲に設けられたリード部とを有し、ダイパッドまたはリード部のうち所定位置に電気接続領域が設けられたリードフレーム基材を準備する工程と、インクジェット法を用いてレジスト材を塗布および硬化させることにより、リードフレーム基材の電気接続領域の周縁に沿って、Ａｇナノペーストの流出を防止するレジスト層を形成する工程と、レジスト層によって規定される電気接続領域上に、インクジェット法を用いてＡｇナノペーストを塗布する工程と、リードフレーム基材からレジスト層を除去する工程と、電気接続領域上のＡｇナノペーストを焼成する工程とを備えたことを特徴とするリードフレームの製造方法である。
本発明は、レジスト材およびＡｇナノペーストは、同一のインクジェット装置の異なる塗布ヘッドから塗布されることを特徴とするリードフレームの製造方法である。
本発明は、電気接続領域は、リードフレーム基材のリード部の先端に設けられ、レジスト層は、リード部を横切って設けられることを特徴とするリードフレームの製造方法である。
本発明は、レジスト層は、電気接続領域の周縁全体にわたって設けられることを特徴とするリードフレームの製造方法である。
本発明は、レジスト材は、ホットメルトタイプのレジストを含むことを特徴とするリードフレームの製造方法である。
本発明は、ホットメルトタイプのレジストは、オレフィン系の熱可塑樹脂を含むことを特徴とするリードフレームの製造方法である。
本発明は、リードフレーム基材からレジスト層を除去する工程において、レジスト層は、アルカリ水溶液または水によって除去されることを特徴とするリードフレームの製造方法である。
本発明は、半導体装置の製造方法において、リードフレームの製造方法によりリードフレームを製造する工程と、リードフレームのダイパッド上に半導体素子を搭載する工程と、半導体素子とリードフレームの電気接続領域とを接続部により電気的に接続する工程と、ダイパッドと、リード部と、半導体素子と、接続部とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明は、リードフレーム基材において、半導体素子が搭載されるダイパッドと、ダイパッド周囲に設けられたリード部とを備え、ダイパッドまたはリード部のうち所定位置に電気接続領域が設けられ、電気接続領域の周縁に沿って、Ａｇナノペーストの流出を防止するレジスト層が形成され、レジスト層によって規定される電気接続領域上に、インクジェット法を用いてＡｇナノペーストが塗布されていることを特徴とするリードフレーム基材である。
本発明は、半導体装置において、リードフレームの製造方法により製造されたリードフレームのダイパッドと、ダイパッド上に搭載された半導体素子と、半導体素子の電極とリードフレームの電気接続領域とを電気的に接続する接続部と、ダイパッドと、リードと、半導体素子と、接続部とを封止する封止樹脂と備えたことを特徴とする半導体装置である。
本発明によれば、電気接続領域の周囲に、電気接続領域の周縁に沿ってＡｇナノペーストの流出を防止するレジスト層を形成する。このことにより、インクジェット法を用いて電気接続領域上にＡｇナノペーストを塗布した際、Ａｇナノペーストが濡れ拡がることを防止することができる。
図１は、リードフレームを示す平面図。 図２は、リードフレームを示す断面図（図１のII−II線断面図）。 図３は、本発明の一実施の形態による半導体装置を示す平面図。 図４は、本発明の一実施の形態による半導体装置を示す断面図（図３のIV−IV線断面図）。 図５（ａ）〜（ｅ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。 図６（ａ）〜（ｄ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。 図７は、インクジェット装置を示す概略斜視図。 図８は、本発明の一実施の形態によるリードフレーム基材を示す部分拡大平面図。 図９（ａ）〜（ｅ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。 図１０は、リードフレーム基材の一変形例を示す部分拡大平面図。 図１１は、リードフレーム基材の他の変形例を示す部分拡大平面図。
以下、本発明の一実施の形態について、図１乃至図８を参照して説明する。
リードフレームの構成
まず、図１および図２により、リードフレームの概略について説明する。図１および図２は、リードフレームを示す図である。
図１および図２に示すように、リードフレーム１０は、半導体素子２１（後述）を搭載する平面矩形状のダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長いリード部１２とを備えている。
このうちリード部１２の周囲には、ダイパッド１１とリード部１２とを支持する外枠１３が設けられている。さらに、ダイパッド１１の四隅には吊りリード１４が連結されており、ダイパッド１１は、４本の吊りリード１４を介して外枠１３に連結支持されている。
隣接するリード部１２同士は、互いに空間を介して離間している。また、各リード部１２は、ダイパッド１１とも空間を介して離間している。さらに、各リード部１２は、その裏面が半導体装置２０（後述）から外方に露出するようになっており、この裏面は、外部回路（図示せず）に電気的に接続されるアウターリード部１７を構成している。
また、各リード部１２は、それぞれ外枠１３側に位置する外側端部１２ａと、ダイパッド１１側に位置する内側端部１２ｂとを有している。各リード部１２の内側端部１２ｂには、電気接続領域１５（インナーリード部）が設けられている。この場合、電気接続領域１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。
各リード部１２に形成された電気接続領域１５上には、Ａｇ形成部１６が設けられている。このＡｇ形成部１６は、後述するように、インクジェット法を用いてＡｇナノペースト１６ａを塗布および焼成することによって形成されたものである。
Ａｇ形成部１６は、ボンディングワイヤ２２をリード部１２に対して良好に接続するためのものである。このＡｇ形成部１６は、Ａｇ（銀）のナノ粒子が焼成され再結晶化したＡｇを含んでいる。Ａｇ（銀）のナノ粒子は、例えば３ｎｍ〜１００ｎｍの径を有していても良い。なお、Ａｇ形成部１６の厚みは、例えば１μｍ〜１０μｍとしても良い。
なお、図１において、Ａｇ形成部１６を斜線で示している。また、図１において、便宜上、複数の電気接続領域１５のうち、一部の電気接続領域１５にはＡｇ形成部１６を設けていないが、実際には全ての電気接続領域１５上にＡｇ形成部１６が設けられている
また、各Ａｇ形成部１６は、各電気接続領域１５の全域に設けられていても良く、各電気接続領域１５のうちの一部にのみ設けても良い。
以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、０．０５ｍｍ〜０．５ｍｍとすることができる。
なお、図１において、便宜上１つのダイパッド１１のみを示しているが、実際は、１つのリードフレーム１０に複数のダイパッド１１が面付けされた状態で製造される。また、図１において、領域Ｓ（仮想線）は、リードフレーム１０のうち１つの半導体装置２０に対応する領域を示している。
半導体装置の構成
次に、図３および図４により、半導体装置について説明する。図３および図４は、半導体装置（ＱＦＮタイプ）を示す概略断面図である。
図３および図４に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数のリード部１２と、ダイパッド１１上に搭載された半導体素子２１と、リード部１２と半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部）２２とを備えている。また、ダイパッド１１、リード部１２、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。
このうちダイパッド１１およびリード部１２は、上述したリードフレーム１０から作製されたものである。このダイパッド１１およびリード部１２の構成は、上述した図１および図２に示すものと同様であり、ここでは詳細な説明を省略する。
また、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の端子部２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。
各ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の端子部２１ａに接続されるとともに、その他端がＡｇ形成部１６を介して各リード部１２の電気接続領域１５に接続されている。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、１００μｍ〜１５００μｍ程度とすることができる。なお、図３において、ダイパッド１１およびリード部１２の表面側に設けられた封止樹脂２３の表示を省略している。
リードフレームの製造方法
次に、図１および図２に示すリードフレーム１０の製造方法について、図５（ａ）−（ｅ）、図６（ａ）−（ｄ）、図７および図８を用いて説明する。
まず図５（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図５（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図５（ｃ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図５（ｄ））。これにより、ダイパッド１１および複数のリード部１２の外形が形成される。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングにて行うことができる。なお、このとき各リード部１２の内側端部１２ｂに、それぞれ電気接続領域１５が形成される。
次いで、エッチング用レジスト層３２、３３を剥離して除去することにより、ダイパッド１１およびリード部１２の外形形状を有し、リード部１２の所定位置（内側端部１２ｂ）に電気接続領域１５が設けられたリードフレーム基材３０が得られる（図５（ｅ））。
次に、このリードフレーム基材３０の電気接続領域１５の周縁に沿って、後述するＡｇナノペースト１６ａの流出を防止するレジスト層３５を形成する。
この場合、例えば図７に示すインクジェット装置６０を用い、リードフレーム基材３０の電気接続領域１５の周縁の一部に沿ってレジスト材を塗布し、硬化させる。これにより、電気接続領域１５の周縁の一部に沿って、レジスト層３５が形成される（図６（ａ））。塗布される際、レジスト材の温度は例えば７０℃〜１５０℃の範囲とすることができる。
なお、レジスト材は、ホットメルトタイプのレジストを含むことが好ましい。また、ホットメルトタイプのレジストは、例えばエチレン酢酸ビニル（ＥＶＡ）等のオレフィン系の熱可塑樹脂を含むことが好ましい。レジスト材としてホットメルトタイプのレジスト、とりわけオレフィン系の熱可塑樹脂を用いた場合、印刷後冷水により簡単に剥離し、剥離後のレジストは溶解することなく、ろ過することで回収し再利用でき、コストダウンできるという効果が得られる。
次に、インクジェット装置６０（図７）を用いて、リード部１２のうちレジスト層３５によって規定される電気接続領域１５に、インクジェット法によりＡｇナノペースト１６ａを印刷塗布する（図６（ｂ））。
なお、Ａｇナノペースト１６ａとしては、例えばＡｇ（銀）のナノ粒子と該粒子を覆うアクリル樹脂系分散剤と溶剤（例えば、テトラデカン、または、水およびエチレングリコール）とを混合したものを用いることができる。
このようにして、リード部１２の電気接続領域１５の周縁に沿って、Ａｇナノペースト１６ａの流出を防止するレジスト層３５が形成され、レジスト層３５によって規定される電気接続領域１５上に、インクジェット法を用いてＡｇナノペースト１６ａが塗布されたリードフレーム基材３０が得られる（図６（ｂ）および図８）。本実施の形態において、このようなリードフレーム基材３０も提供する。
図８に示すように、リードフレーム基材３０において、レジスト層３５は各リード部１２の長手方向に対して横切るように設けられている。このレジスト層３５は、それぞれダイパッド１１の各辺に対して平行に配置されている。また、レジスト層３５は、電気接続領域１５のうちダイパッド１１の反対側に位置する周縁のみに設けられている。
このレジスト層３５の幅は、例えば３０μｍ〜３００μｍとしても良い。また、レジスト層３５の厚みは、例えば０．３μｍ〜１０μｍとしても良い。なお、Ａｇナノペースト１６ａの流出を確実に防止するため、レジスト層３５の厚みをＡｇナノペースト１６ａの塗布厚より厚くすることが好ましい。
ところで、一般にＡｇナノペースト１６ａとしては粘度の低いものが用いられる。このため、Ａｇナノペースト１６ａを電気接続領域１５に塗布した後、Ａｇナノペースト１６ａがリード部１２上を流れ、電気接続領域１５の外側まで濡れ拡がることが考えられる。
これに対して本実施の形態によれば、電気接続領域１５の周縁に沿って、Ａｇナノペースト１６ａの流出を防止するレジスト層３５が形成されている。これにより、塗布されたＡｇナノペースト１６ａは、レジスト層３５の側壁でその流れを止められる。したがって、Ａｇナノペースト１６ａが電気接続領域１５の周囲に濡れ拡がるおそれがない。なお、電気接続領域１５のうちレジスト層３５が設けられていない周縁においては、Ａｇナノペースト１６ａのもつ表面張力により、Ａｇナノペースト１６ａが電気接続領域１５の外方へ流出しない。
次に、図７により、インクジェット装置６０を用いて、リードフレーム基材３０に対してレジスト材およびＡｇナノペースト１６ａを塗布する際の具体的作用について更に説明する。
図７において、インクジェット装置６０は、筐体６１と、筐体６１内に配置され、リードフレーム基材３０が載置されるテーブル６２と、テーブル６２を回転させる回転軸６３と、テーブル６２および回転軸６３を一体となって直線移動させるテーブルスキャン部６４とを有している。また、リードフレーム基材３０上方には、リードフレーム基材３０に対してＡｇナノペースト１６ａおよびレジスト材をそれぞれ塗布するインクジェットヘッド（塗布ヘッド）６５、６６が設けられている。さらに、インクジェットヘッド６５、６６は、ヘッドキャリッジユニット６８によって保持されている。このヘッドキャリッジユニット６８は、搬送ユニット６９によって直線移動可能となっている。また、筐体６１外方には、インクジェット装置６０を制御する制御装置７０と、Ａｇナノペースト１６ａを収容するとともにインクジェットヘッド６５に対してＡｇナノペースト１６ａを供給するインク供給ユニット７１と、レジスト材を収容するとともにインクジェットヘッド６６に対してレジスト材を供給するレジスト材供給ユニット７２とが配置されている。
この場合、まずリードフレーム基材３０をインクジェット装置６０のテーブル６２上に載置する。その際、テーブル６２は、例えば、３５℃〜６０℃に加熱されていてもよい。その後、テーブルスキャン部６４によりテーブル６２およびリードフレーム基材３０が移動するとともに、リードフレーム基材３０上方のインクジェットヘッド６６からレジスト材（インク）が吐出され、これによりリードフレーム基材３０の各電気接続領域１５の周縁に沿ってそれぞれレジスト材が塗布される。このレジスト材は、リードフレーム基材３０上で自然冷却して固化し、レジスト層３５を形成する。
次に、リードフレーム基材３０上方のインクジェットヘッド６５からＡｇナノペースト１６ａ（インク）が吐出され、これによりリードフレーム基材３０の各電気接続領域１５に対してそれぞれＡｇナノペースト１６ａが塗布される。
なお、インクジェット装置６０の制御装置７０には、予め各電気接続領域１５の形状に合わせて、レジスト材およびＡｇナノペースト１６ａを塗布するようプログラム設定がなされている。そして制御装置７０がテーブルスキャン部６４およびインクジェットヘッド６６、６５を制御することにより、リードフレーム基材３０の各電気接続領域１５の位置および形状に合わせて、レジスト材およびＡｇナノペースト１６ａが塗布されるようになっている。
このように、レジスト材およびＡｇナノペースト１６ａは、一のインクジェット装置６０の異なるインクジェットヘッド６６、６５から塗布される。これにより、レジスト材およびＡｇナノペースト１６ａを塗布する作業を効率良く行うことができる。また、レジスト材を塗布した後、リードフレーム基材３０をインクジェット装置６０内で位置決めする必要がないので、Ａｇナノペースト１６ａの位置がレジスト層３５に対してずれてしまうおそれがない。
このようにして電気接続領域１５にＡｇナノペースト１６ａが塗布された後、リードフレーム基材３０上のレジスト層３５を除去する（図６（ｃ））。この場合、レジスト層３５を例えば水酸化ナトリウム等の強アルカリ水溶液によって剥離しても良く、または、０℃〜１０℃程度の冷水によって剥離しても良い。なお、このときＡｇナノペースト１６ａ中の溶剤は予め加熱されたテーブル６２によってその一部が既に除去されており、Ａｇ粒子がある程度固化しているので、レジスト層３５を剥離する際にＡｇナノペースト１６ａも一緒に剥離されてしまうおそれはない。
その後、リードフレーム基材３０は、例えばプラズマ装置に移動され、このプラズマ装置内で焼成される。これにより、Ａｇナノペースト１６ａ中の溶剤が揮発除去し、かつＡｇ粒子が固化することにより、電気接続領域１５にＡｇ形成部１６が形成される。具体的には、プラズマ装置内でＡｇナノペースト１６ａを例えば、ヘリウム／３％水素混合ガス中で、５０℃〜１００℃の温度に加熱し、５００〜１０００Ｗの出力で４分間処理してもよい。または、オーブン内で、窒素／３％水素混合ガス中、Ａｇナノペースト１６ａを室温から３００℃まで１０分で昇温し、その後３００℃で３０分保持し、その後前記混合ガスフローによる冷却を５分行うように処理することにより、Ａｇナノペースト１６ａを焼成しても良い。
このようにして、図１および図２に示すリードフレーム１０が得られる（図６（ｄ））。
半導体装置の製造方法
次に、図３および図４に示す半導体装置２０の製造方法について、図９（ａ）−（ｅ）を用いて説明する。
まず図５（ａ）−（ｅ）および図６（ａ）−（ｄ）に示す方法により、リードフレーム１０を作製する（図９（ａ））。
次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図９（ｂ））。
次に、半導体素子２１の各端子部２１ａと、各リード部１２の電気接続領域１５上に設けられたＡｇ形成部１６とを、ボンディングワイヤ２２によって互いに電気的に接続する（ワイヤボンディング工程）（図９（ｃ））。この場合、電気接続領域１５上にＡｇ形成部１６が設けられていることにより、ボンディングワイヤ２２をリード部１２に対して強固に接続することができる。
次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（図９（ｄ））。これにより、リードフレーム１０、半導体素子２１、およびボンディングワイヤ２２を封止する。
次に、各半導体素子２１間の封止樹脂２３をダイシングすることにより、リードフレーム１０を各半導体素子２１毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各半導体素子２１間のリードフレーム１０および封止樹脂２３を切断しても良い。
このようにして、図３および図４に示す半導体装置２０が得られる（図９（ｅ））。
このように本実施の形態によれば、インクジェット法を用いてＡｇナノペースト１６ａを電気接続領域１５に対して塗布および焼成することにより、Ａｇ形成部１６を形成している。このことにより、めっき法を用いる場合と比較して、予め治具を作製したり（治具めっき法の場合）、フォトマスクを作製したりする（製版めっき法の場合）必要がない。このため、リードフレーム１０の製造コストを低減するとともに、製造に必要な準備時間を短縮することができる。
また、上述したように、電気接続領域１５の周囲にＡｇナノペースト１６ａの流出を防止するレジスト層３５が形成されているので、Ａｇナノペースト１６ａがリードフレーム１０上で濡れ拡がる不具合を防止することができる。このことにより、リードフレーム１０と封止樹脂２３との密着性が悪化し、吸湿信頼性が低下することを防止することができる。さらに、Ａｇナノペースト１６ａがリードフレーム１０の裏面へ濡れ拡がることにより、半導体装置２０をボードに実装した後、Ａｇのデンドライトが発生する不具合を防止することができる。
変形例
次に、図１０および図１１を参照して本発明の各種変形例について説明する。図１０および図１１は、本発明の各種変形例を示す図である。図１０および図１１に示す形態は、レジスト層３５の構成が異なるものであり、他の構成は上述した実施の形態と略同一である。図１０および図１１において、図１乃至図９に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図１０は、本発明の一の変形例を示す部分拡大平面図であり、上述した図８に対応する図である。
図１０に示すリードフレーム基材３０Ａにおいて、各リード部１２の内側端部１２ｂには、電気接続領域１５が設けられている。この場合、Ａｇナノペースト１６ａの流出を防止するレジスト層３５は、電気接続領域１５の周縁全体にわたって設けられている。すなわち、レジスト層３５を形成する工程（図６（ａ））において、リードフレーム基材３０の電気接続領域１５の周縁の全体に沿ってレジスト材を塗布し、硬化させる。このような構成により、Ａｇナノペースト１６ａがリード部１２の裏面へ濡れ拡がる不具合をより確実に防止することができる。
図１１は、本発明の他の変形例を示す部分拡大平面図であり、上述した図８に対応する図である。
図１１に示すリードフレーム基材３０Ｂにおいて、ダイパッド１１のうち吊りリード１４近傍の４箇所に、それぞれ電気接続領域１５Ａが設けられている。各電気接続領域１５Ａは、ボンディングワイヤ２２を介して半導体素子２１の端子部２１ａに電気的に接続される領域である。
この場合、Ａｇナノペースト１６ａの流出を防止するレジスト層３５は、ダイパッド１１の電気接続領域１５Ａの周縁全体にわたって設けられている。すなわち、レジスト層３５を形成する工程（図６（ａ））において、リードフレーム基材３０の電気接続領域１５Ａの周縁全体に沿ってレジスト材を塗布し、硬化させる。これにより、Ａｇナノペースト１６ａがダイパッド１１上で濡れ拡がることを防止することができる。また、レジスト層３５は、電気接続領域１５Ａの周縁全体にわたって設けられているので、Ａｇナノペースト１６ａがダイパッド１１表面の各方向へ濡れ拡がる不具合を確実に防止することができる。
上記実施の形態に開示されている複数の構成要素を必要に応じて適宜組み合わせることも可能である。あるいは、上記実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。例えば、図１１に示す実施の形態と図１乃至図１０に示す各実施の形態とを組合せ、レジスト層３５を、リード部１２の電気接続領域１５と、ダイパッド１１の電気接続領域１５Ａとの両方に設けても良い。
１０ リードフレーム
１１ ダイパッド
１２ リード部
１３ 外枠
１４ 吊りリード
１５ 電気接続領域
１６ Ａｇ形成部
１６ａ Ａｇナノペースト
１７ アウターリード部
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ
２３ 封止樹脂
２４ 接着剤
３０、３０Ａ、３０Ｂ リードフレーム基材
３５ レジスト層
６０ インクジェット装置
６５、６６ インクジェットヘッド

Claims (10)

  1. リードフレームの製造方法において、
    半導体素子が搭載されるダイパッドと、ダイパッド周囲に設けられたリード部とを有し、ダイパッドまたはリード部のうち所定位置に電気接続領域が設けられたリードフレーム基材を準備する工程と、
    インクジェット法を用いてレジスト材を塗布および硬化させることにより、リードフレーム基材の電気接続領域の周縁に沿って、Ａｇナノペーストの流出を防止するレジスト層を形成する工程と、
    レジスト層によって規定される電気接続領域上に、インクジェット法を用いてＡｇナノペーストを塗布する工程と、
    リードフレーム基材からレジスト層を除去する工程と、
    電気接続領域上のＡｇナノペーストを焼成する工程とを備えたことを特徴とするリードフレームの製造方法。
  2. レジスト材およびＡｇナノペーストは、同一のインクジェット装置の異なる塗布ヘッドから塗布されることを特徴とする請求項１記載のリードフレームの製造方法。
  3. 電気接続領域は、リードフレーム基材のリード部の先端に設けられ、レジスト層は、リード部を横切って設けられることを特徴とする請求項１又は２記載のリードフレームの製造方法。
  4. レジスト層は、電気接続領域の周縁全体にわたって設けられることを特徴とする請求項１又は２記載のリードフレームの製造方法。
  5. レジスト材は、ホットメルトタイプのレジストを含むことを特徴とする請求項１乃至４のいずれか一項記載のリードフレームの製造方法。
  6. ホットメルトタイプのレジストは、オレフィン系の熱可塑樹脂を含むことを特徴とする請求項５記載のリードフレームの製造方法。
  7. リードフレーム基材からレジスト層を除去する工程において、レジスト層は、アルカリ水溶液または水によって除去されることを特徴とする請求項１乃至６のいずれか一項記載のリードフレームの製造方法。
  8. 半導体装置の製造方法において、
    請求項１乃至７のいずれか一項記載のリードフレームの製造方法によりリードフレームを製造する工程と、
    リードフレームのダイパッド上に半導体素子を搭載する工程と、
    半導体素子とリードフレームの電気接続領域とを接続部により電気的に接続する工程と、
    ダイパッドと、リード部と、半導体素子と、接続部とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法。
  9. リードフレーム基材において、
    半導体素子が搭載されるダイパッドと、
    ダイパッド周囲に設けられたリード部とを備え、
    ダイパッドまたはリード部のうち所定位置に電気接続領域が設けられ、
    電気接続領域の周縁に沿って、Ａｇナノペーストの流出を防止するレジスト層が形成され、レジスト層によって規定される電気接続領域上に、インクジェット法を用いてＡｇナノペーストが塗布されていることを特徴とするリードフレーム基材。
  10. 半導体装置において、
    請求項１乃至７のいずれか一項記載のリードフレームの製造方法により製造されたリードフレームのダイパッドと、
    ダイパッド上に搭載された半導体素子と、
    半導体素子の電極とリードフレームの電気接続領域とを電気的に接続する接続部と、
    ダイパッドと、リードと、半導体素子と、接続部とを封止する封止樹脂と備えたことを特徴とする半導体装置。
JP2012251076A 2012-11-15 2012-11-15 リードフレームの製造方法、半導体装置の製造方法、リードフレーム基材、および半導体装置 Active JP6056400B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012251076A JP6056400B2 (ja) 2012-11-15 2012-11-15 リードフレームの製造方法、半導体装置の製造方法、リードフレーム基材、および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012251076A JP6056400B2 (ja) 2012-11-15 2012-11-15 リードフレームの製造方法、半導体装置の製造方法、リードフレーム基材、および半導体装置

Publications (2)

Publication Number Publication Date
JP2014099536A true JP2014099536A (ja) 2014-05-29
JP6056400B2 JP6056400B2 (ja) 2017-01-11

Family

ID=50941305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012251076A Active JP6056400B2 (ja) 2012-11-15 2012-11-15 リードフレームの製造方法、半導体装置の製造方法、リードフレーム基材、および半導体装置

Country Status (1)

Country Link
JP (1) JP6056400B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112997285A (zh) * 2019-06-19 2021-06-18 住友电工光电子器件创新株式会社 制造电子设备的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271150A (ja) * 1991-02-27 1992-09-28 Mitsui High Tec Inc 半導体装置用リードフレームの製造方法
JPH07302872A (ja) * 1994-05-02 1995-11-14 Toppan Printing Co Ltd 半導体装置用リードフレーム及び半導体装置用リードフレームの製造方法
JP2004281510A (ja) * 2003-03-13 2004-10-07 Denso Corp 樹脂封止型電子装置
JP2006245389A (ja) * 2005-03-04 2006-09-14 Mitsui High Tec Inc リードフレームの製造方法
JP2006260954A (ja) * 2005-03-17 2006-09-28 Casio Comput Co Ltd 配線及びそのパターニング方法並びにディスプレイ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271150A (ja) * 1991-02-27 1992-09-28 Mitsui High Tec Inc 半導体装置用リードフレームの製造方法
JPH07302872A (ja) * 1994-05-02 1995-11-14 Toppan Printing Co Ltd 半導体装置用リードフレーム及び半導体装置用リードフレームの製造方法
JP2004281510A (ja) * 2003-03-13 2004-10-07 Denso Corp 樹脂封止型電子装置
JP2006245389A (ja) * 2005-03-04 2006-09-14 Mitsui High Tec Inc リードフレームの製造方法
JP2006260954A (ja) * 2005-03-17 2006-09-28 Casio Comput Co Ltd 配線及びそのパターニング方法並びにディスプレイ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112997285A (zh) * 2019-06-19 2021-06-18 住友电工光电子器件创新株式会社 制造电子设备的方法

Also Published As

Publication number Publication date
JP6056400B2 (ja) 2017-01-11

Similar Documents

Publication Publication Date Title
JP5113346B2 (ja) 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
JP4397653B2 (ja) 半導体装置製造用接着シート
TW201126618A (en) Method and system for manufacturing an IC package
JP2006210807A (ja) 半導体装置の製造方法
JP2023181386A (ja) 半導体装置用基板および半導体装置
TWI403234B (zh) 安裝基板及使用該基板之薄型發光裝置的製造方法
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
JP5834647B2 (ja) リードフレームおよびその製造方法
JP6056400B2 (ja) リードフレームの製造方法、半導体装置の製造方法、リードフレーム基材、および半導体装置
JP5672652B2 (ja) 半導体素子用基板の製造方法および半導体装置
JP2020053420A (ja) リードフレーム及びリードフレームの製造方法
JP6607441B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
CN102282658A (zh) 使用不导电丝网印刷与施涂粘合剂的半导体裸片附接方法
JP6056472B2 (ja) リードフレームの製造方法、半導体装置の製造方法、リードフレーム、および半導体装置
JP2006245459A (ja) 半導体装置の製造方法
JP2014099534A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2017055024A (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP6615654B2 (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP2004193187A (ja) モジュール部品の製造方法
JP6626639B2 (ja) 半導体装置用基板の製造方法
JP2014130925A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2019114738A (ja) リードフレームの製造方法、リードフレーム、樹脂付きリードフレームおよび半導体装置
JP6299004B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2003115511A (ja) 異方導電性樹脂で電気的に接続するための電子部品実装用フィルムキャリアテープおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02