JP2006210807A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006210807A
JP2006210807A JP2005023521A JP2005023521A JP2006210807A JP 2006210807 A JP2006210807 A JP 2006210807A JP 2005023521 A JP2005023521 A JP 2005023521A JP 2005023521 A JP2005023521 A JP 2005023521A JP 2006210807 A JP2006210807 A JP 2006210807A
Authority
JP
Japan
Prior art keywords
metal substrate
semiconductor device
lead
lead frame
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005023521A
Other languages
English (en)
Other versions
JP4091050B2 (ja
Inventor
Keiji Takai
啓次 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2005023521A priority Critical patent/JP4091050B2/ja
Publication of JP2006210807A publication Critical patent/JP2006210807A/ja
Application granted granted Critical
Publication of JP4091050B2 publication Critical patent/JP4091050B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 サポートバーを除去して、その部分に広い空間を確保して例えば接続端子等を配置できる半導体装置の製造方法を提供する。
【解決手段】 金属基板20の裏面にリードフレーム形状のマスクを行った後、下ハーフパターニングを行う第1工程と、金属基板20の裏面に耐エッチングシート22を貼着する第2工程と、金属基板20の表面側をエッチングしリードフレーム形状の上ハーフパターニングを行う第3工程と、金属基板20の表面側に半導体チップ15を搭載し、リード12と電気的に接合する第4工程と、半導体チップ15及び電気的接合部を含む金属基板20の表側の一部又は全部を樹脂封止する第5工程とを有する。
【選択図】 図1

Description

本発明は、半導体チップ搭載部を支持するサポートリードを無くし、このサポートリードが配置されていた場所を、例えば接続端子を設ける等して有効に使用できる半導体装置を製造する方法に関する。
近年、リードフレームを使用した樹脂封止型の半導体装置において、小型化の要求を満たすために、樹脂封止体の側面にリードが突出せず、樹脂封止体の底面にのみリードを露出させた、QFN(Quad Flat Non-leaded package)と呼ばれるタイプの半導体装置が注目されている。
更に、最近では、半導体チップの高集積化に伴いリードが多ピン化する傾向にあるが、この種の半導体装置は、通常外部端子がパッケージの外周に沿って一列に配置されるため、リードのピン数に比例してパッケージサイズが大きくなってしまうという欠点がある。これを解消するために、例えば、特許文献1及び図5に記載されているように、半導体チップ50を搭載する矩形のパッド51の周囲に、底面は外部接続端子となるリード端子52を2列以上に千鳥状に配置することにより、パッケージサイズを大きくすることなくピン数を増加させる方法も行われている。なお、図5において、53はサポートバーを、54は補強用端子を示す。
特開2000−307049号公報
しかしながら、この種の半導体装置では、外部接続端子を支持するリード55や、パッド51を支持するサポートバー53が必要であるため、パッケージの隅部近傍にはリード端子52を配列することができないなど、端子配置に制約があると共に、多列になるほど端子間の配線がしづらくなるという問題がある。またリード55の幅も細くせざるを得ないため、リード55の強度が低下してリード55の変形等が発生し、各リード55の位置精度が悪くなるといった問題があった。
本発明はかかる事情に鑑みてなされたもので、サポートバーを除去して、その部分に広い空間を確保して例えば接続端子等を配置できる半導体装置の製造方法を提供することを目的とする。
前記目的に沿う本発明に係る半導体装置の製造方法は、金属基板の裏面にリードフレーム形状のマスクを行った後、ハーフエッチングを行いリードフレーム形状の下ハーフパターニングを行う第1工程と、
前記金属基板の裏面に耐エッチングシートを貼着する第2工程と、
前記金属基板の表面側をエッチングし前記リードフレーム形状の上ハーフパターニングを行う第3工程と、
前記金属基板の表面側に半導体チップを搭載し、前記第3工程で形成されたリードフレームのリードと電気的に接合する第4工程と、
前記半導体チップ及び該半導体チップと前記リードとの電気的接合部を含む前記金属基板の表側の一部又は全部を樹脂封止する第5工程とを有する。
ここで、第1工程の下ハーフパターニングと第3工程の上ハーフパターニングにおいて、リードフレームの形状は必ずしも完全一致の必要はなく、半導体装置の仕様に応じて適宜決定される。また、耐エッチングシートはポリイミドテープ等のように絶縁シートを使用するのがよいが、導電性シート又はプレートであっても本発明は適用される。
また、本発明に係る半導体装置の製造方法において、前記第1工程のマスクは通常の樹脂マスクであってもよいが、金属基板の裏面になした貴金属めっきからなるものを使用するのが好ましい。貴金属めっきを使用することによって、この部分をエッチングに対するレジスト膜として使用することができる他、外部接続端子として使用できる。なお、この貴金属めっきに併せて、金属基板の表面側のワイヤーボンディング部(即ち、リードの先端に形成される)にも貴金属めっきをするのが好ましい。
更に、本発明に係る半導体装置の製造方法において、前記第3工程で形成されたリードフレームの素子搭載部は周囲の枠フレームから独立し、前記耐エッチングシートのみで支持されているのが好ましい。これによって、この領域にも外部接続端子を設けることができ、より広く領域を使用できる。
請求項1〜4記載の半導体装置の製造方法においては、耐エッチングシートによって素子搭載部、リード及び端子が支持されているので、支持リードやサポートバーが不要であるため、パッケージの隅部近傍にも接続端子を配置でき、実装密度が向上する。
半導体装置が多ピン又は多列になった場合でも端子間の配線が容易であり、かつリードの位置精度も良好に保たれる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここで、図1は本発明の一実施の形態に係る半導体装置の製造方法で製造される半導体装置の断面図、図2は同半導体装置のリードフレームの表面図、図3(A)〜(F)及び図4(G)〜(K)は同半導体装置の製造工程を示す説明図である。
図1、図2に示すように、本発明の一実施の形態に係る方法で製造される半導体装置10は、中央のパッド(素子搭載部)11、その周囲に配置されたリード12及びリード12の一部に形成された接続端子(リード端子)13を備えたリードフレーム14と、パッド11の上に搭載される半導体チップ15と、ボンディングワイヤ23でワイヤーボンディングされた半導体チップ15及びリードフレーム14の裏面を除く部分を封止する封止樹脂16とを有している。
各リード12の先端(即ち、パッド11に近い部分)には貴金属めっき(例えば、金めっき)されたワイヤーボンディング部17を有し、各接続端子13及びパッド11の裏面側にも同じく貴金属めっき(又は半田めっき)18がなされ、半導体装置10の裏面から露出している。
この半導体装置10は従来の半導体装置のように、中央のパッド51の四隅を支持するサポートバー53は設けられておらず、リードフレーム14の四隅にも接続端子13を備えている。
続いて、この半導体装置の製造方法について、図3、図4を参照しながら説明する。
図3(A)に示すように、帯状あるいは短冊状の、銅系あるいは鉄系合金等の金属基板(例えば、板厚0.1〜0.2mm)20を用意する。
図3(B)に示すように、金属基板20の表面のワイヤーボンディング部(即ち、ボンディングエリア)17となる領域に、Ag、Au、Pd等の貴金属めっきを部分的に施し、裏面の露出部となる部分には、リードフレーム形状のマスクとして、表面と同様な貴金属めっき18を施す。なお貴金属めっきを使用した場合には、後のエッチングの際に、貴金属めっきをレジストとして使用することができるという利点がある。また、貴金属めっきをレジストとして使用する場合には、例えば金属基板20の表面において、本実施の形態のようにワイヤーボンディング部17のみに部分的に貴金属めっきをするのではなく、図2に示すようなパッド11、リード12、接続端子13を含むリードパターンの全てを貴金属めっきによってパターニングしておけば、後の工程でレジスト等を使用する必要はないので、工程を削減でき、生産性が向上する。
図3(C)に示すように、金属基板20の表面側に、感光性ドライフィルム等のレジスト21を被覆する。図3(D)に示すように、金属基板20の裏面側をハーフエッチングしてパターニング(即ち、下ハーフパターニング)を行う。なお、前述のように貴金属めっきを施している場合は、貴金属めっきをレジストとして使用できる。貴金属めっきを使用しない場合には、例えば感光性ドライフィルム等の絶縁性のレジストで被覆して、これを露光、現像することによりパターニングを行う。なおハーフエッチ量は、通常の絶縁性レジストを使用した場合、板厚の40〜60%、貴金属めっきをレジストとした場合、サイドエッチの進行を防止するため、板厚の20〜30%程度にすることが好ましい。
図3(E)に示すように、金属基板20の裏面側に耐エッチングシートの一例である絶縁シート22を貼着する。なお絶縁シート22としては、カプトンやポリイミド等の材質からなる絶縁性テープ等であってもよい。なお、耐エッチングシートとしては耐エッチング処理を施した導体シートやプレート等も適宜使用できる。これらの絶縁シート22を使用した場合、リードや端子等の位置精度を良好に保つためには、厚さ20〜50μm程度のものを使用するのが好ましい。
次に、図3(F)に示すように、金属基板20の表面側のレジスト21を露光及び現像して、リードフレームのパターニングを行う。なお、貴金属めっきを施している場合は、貴金属めっきをレジストとして使用してもよい。そして、図4(G)に示すように、図4(A)〜(F)に示す金属基板20(以下、同じ)の表面側をエッチングして、所定のリードパターン(即ち、上ハーフパターニング)を形成する。ここで、この実施の形態においては、下ハーフパターニングの形状と上ハーフパターニングの形状は、リード12の部分が異なり、接続端子13に繋がる各リード12は下ハーフエッチングのみ行われて、薄肉化されている。
また、ここで形成されたリードフレーム14のパッド11は、周囲の枠フレーム(図示しない)から独立し、絶縁シート22のみで支持されている。
この後、図4(H)に示すように、金属基板20の表面側のレジスト21を剥離し、図4(I)に示すようにパッド11に、Agペースト等の接着剤を使用して半導体チップ15を搭載し、チップ電極とリード12のワイヤーボンディング部17をボンディングワイヤ23で電気的に接続する。なお、ボンディングワイヤ23を使用せず、フリップチップ等の方法で接続しても良い。
そして、図4(J)に示すように、金属基板20の表面側の半導体チップ15及びボンディングワイヤ23、即ち電気的接合部を含む領域を、接続端子となる貴金属めっき18及びパッド11の裏面が露出するようにエポキシ樹脂等の封止樹脂16により封止する。なお、この場合、金属基板20の裏面に貼着した絶縁シート22は、樹脂封止時に、接続端子13やパッド11の裏面への樹脂漏れ防止シートとして機能する。
最後に、図4(K)に示すように、絶縁シート22を剥離し、半導体装置10が完成する。なお、一括モールド法(MAP法)を使用した場合、各半導体装置単位にダイシングした後で絶縁シートを剥離する。この場合、本発明によれば、ダイシング部にはリードが存在せず、金属を切断しないので、金属バリ等の不良がなくなり、また樹脂のみの切断でよいため樹脂専用のブレードを使用でき、ブレードの寿命が大幅に伸びる。
前記実施の形態において、リード12をなくし、接続端子13のみとした構造でも良い。この場合、ボンディングワイヤ23は接続端子13に直接接続されることになる。
本発明の一実施の形態に係る半導体装置の製造方法で製造される半導体装置の断面図である。 同半導体装置のリードフレームの表面図である。 (A)〜(F)は同半導体装置の製造工程を示す説明図である。 (G)〜(K)は同半導体装置の製造工程を示す説明図である。 従来例に係る半導体装置の説明図である。
符号の説明
10:半導体装置、11:パッド、12:リード、13:接続端子、14:リードフレーム、15:半導体チップ、16:封止樹脂、17:ワイヤーボンディング部、18:貴金属めっき、20:金属基板、21:レジスト、22:絶縁シート、23:ボンディングワイヤ

Claims (4)

  1. 金属基板の裏面にリードフレーム形状のマスクを行った後、ハーフエッチングを行いリードフレーム形状の下ハーフパターニングを行う第1工程と、
    前記金属基板の裏面に耐エッチングシートを貼着する第2工程と、
    前記金属基板の表面側をエッチングし前記リードフレーム形状の上ハーフパターニングを行う第3工程と、
    前記金属基板の表面側に半導体チップを搭載し、前記第3工程で形成されたリードフレームのリードと電気的に接合する第4工程と、
    前記半導体チップ及び該半導体チップと前記リードとの電気的接合部を含む前記金属基板の表側の一部又は全部を樹脂封止する第5工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、前記第1工程のマスクは前記金属基板の裏面になした貴金属めっきからなることを特徴とする半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、前記第1工程でなす貴金属めっきに際して、前記金属基板の表面側に形成するワイヤーボンディング部にも併せて前記貴金属めっきがなされることを特徴とする半導体装置の製造方法。
  4. 請求項1〜3のいずれか1項に記載の半導体装置の製造方法において、前記第3工程で形成されたリードフレームの素子搭載部は周囲の枠フレームから独立し、前記耐エッチングシートのみで支持されていることを特徴とする半導体装置の製造方法。
JP2005023521A 2005-01-31 2005-01-31 半導体装置の製造方法 Expired - Fee Related JP4091050B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005023521A JP4091050B2 (ja) 2005-01-31 2005-01-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005023521A JP4091050B2 (ja) 2005-01-31 2005-01-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006210807A true JP2006210807A (ja) 2006-08-10
JP4091050B2 JP4091050B2 (ja) 2008-05-28

Family

ID=36967267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005023521A Expired - Fee Related JP4091050B2 (ja) 2005-01-31 2005-01-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4091050B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129591A (ja) * 2008-11-25 2010-06-10 Mitsui High Tec Inc リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP2013080957A (ja) * 2009-03-06 2013-05-02 Kaixin Inc 高密度コンタクトを有するリードレス集積回路パッケージ
WO2013097580A1 (zh) * 2011-12-30 2013-07-04 北京工业大学 一种芯片上芯片封装及制造方法
JP2013138261A (ja) * 2009-09-29 2013-07-11 Renesas Electronics Corp 半導体装置
JP2014150182A (ja) * 2013-02-01 2014-08-21 Denso Corp 半導体装置の製造方法
JP2015502035A (ja) * 2011-11-22 2015-01-19 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド クワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法
JP2015502661A (ja) * 2011-11-28 2015-01-22 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド 非露出パッドクワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法
JP2016136564A (ja) * 2015-01-23 2016-07-28 Shマテリアル株式会社 半導体素子搭載用基板の製造方法
JP2016162838A (ja) * 2015-02-27 2016-09-05 Shマテリアル株式会社 リードフレーム及びその製造方法
CN106935517A (zh) * 2015-12-31 2017-07-07 深圳市中兴微电子技术有限公司 集成无源器件的框架封装结构及其制备方法
CN107680913A (zh) * 2011-10-10 2018-02-09 马克西姆综合产品公司 使用引线框架的晶圆级封装方法
JP2019169729A (ja) * 2014-12-27 2019-10-03 マクセルホールディングス株式会社 半導体装置用基板および半導体装置
CN110970329A (zh) * 2019-11-27 2020-04-07 丽智电子(昆山)有限公司 一种基于可溶解的保护膜制备晶体二极管的方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129591A (ja) * 2008-11-25 2010-06-10 Mitsui High Tec Inc リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP2013080957A (ja) * 2009-03-06 2013-05-02 Kaixin Inc 高密度コンタクトを有するリードレス集積回路パッケージ
JP2013138261A (ja) * 2009-09-29 2013-07-11 Renesas Electronics Corp 半導体装置
CN107680913A (zh) * 2011-10-10 2018-02-09 马克西姆综合产品公司 使用引线框架的晶圆级封装方法
JP2015502035A (ja) * 2011-11-22 2015-01-19 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド クワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法
JP2015502661A (ja) * 2011-11-28 2015-01-22 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド 非露出パッドクワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法
WO2013097580A1 (zh) * 2011-12-30 2013-07-04 北京工业大学 一种芯片上芯片封装及制造方法
JP2014150182A (ja) * 2013-02-01 2014-08-21 Denso Corp 半導体装置の製造方法
JP2019169729A (ja) * 2014-12-27 2019-10-03 マクセルホールディングス株式会社 半導体装置用基板および半導体装置
JP7426440B2 (ja) 2014-12-27 2024-02-01 マクセル株式会社 半導体装置用基板および半導体装置
JP2016136564A (ja) * 2015-01-23 2016-07-28 Shマテリアル株式会社 半導体素子搭載用基板の製造方法
JP2016162838A (ja) * 2015-02-27 2016-09-05 Shマテリアル株式会社 リードフレーム及びその製造方法
CN106935517A (zh) * 2015-12-31 2017-07-07 深圳市中兴微电子技术有限公司 集成无源器件的框架封装结构及其制备方法
CN110970329A (zh) * 2019-11-27 2020-04-07 丽智电子(昆山)有限公司 一种基于可溶解的保护膜制备晶体二极管的方法
CN110970329B (zh) * 2019-11-27 2024-03-29 丽智电子(南通)有限公司 一种基于可溶解的保护膜制备晶体二极管的方法

Also Published As

Publication number Publication date
JP4091050B2 (ja) 2008-05-28

Similar Documents

Publication Publication Date Title
JP4091050B2 (ja) 半導体装置の製造方法
JP3780122B2 (ja) 半導体装置の製造方法
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
JP4149439B2 (ja) 半導体装置
KR19980081036A (ko) 수지봉지형 반도체 장치와 그것에 사용되는 회로부재 및 수지봉지형 반도체 장치의 제조방법
JP2005057067A (ja) 半導体装置およびその製造方法
JP2005317998A5 (ja)
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP3983930B2 (ja) 回路部材の製造方法
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JP2007157846A (ja) 半導体装置の製造方法
JP2009038145A (ja) リード端子型半導体装置
JP2008227410A (ja) 半導体装置およびその製造方法
JP3529915B2 (ja) リードフレーム部材及びその製造方法
TW200901422A (en) Pre-plated leadframe having enhanced encapsulation adhesion
JP4137981B2 (ja) 半導体装置の製造方法
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP3699573B2 (ja) 半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2009231322A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees