JP2014130925A - リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents

リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014130925A
JP2014130925A JP2012288118A JP2012288118A JP2014130925A JP 2014130925 A JP2014130925 A JP 2014130925A JP 2012288118 A JP2012288118 A JP 2012288118A JP 2012288118 A JP2012288118 A JP 2012288118A JP 2014130925 A JP2014130925 A JP 2014130925A
Authority
JP
Japan
Prior art keywords
die pad
lead frame
lead
forming
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012288118A
Other languages
English (en)
Inventor
Chikao Ikenaga
永 知加雄 池
Hitoaki Matsumori
森 仁 明 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012288118A priority Critical patent/JP2014130925A/ja
Publication of JP2014130925A publication Critical patent/JP2014130925A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームと封止樹脂との密着性を高めるとともに、リードフレームの製造コストを低下させることが可能なリードフレームおよびその製造方法、ならびに半導体装置およびその製造方法を提供する。
【解決手段】リードフレーム１０は、半導体素子２１が搭載されるダイパッド１１と、ダイパッド１１の周囲に設けられたリード部１２とを備えている。ダイパッド１１またはリード部１２のうち所定位置に、電気接続領域１５が設けられ、当該電気接続領域１５上に、インクジェット法を用いてＡｇナノペーストを塗布および焼成することにより形成されたＡｇ形成部１６が設けられている。Ａｇ形成部１６は、平面略楕円形状を有し、電気接続領域１５上であってＡｇ形成部１６の周縁外側に、Ａｇ形成部１６に覆われない露出部１９が形成されている。
【選択図】図１

Description

本発明は、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法に関する。
一般に、半導体素子とリードフレームとを結線するボンディングワイヤをリードフレームに対して良好に接続するために、リードフレームのインナーリードに貴金属めっきを施すことが行われている（例えば特許文献１参照）。このようにリードフレームに貴金属めっきを施す場合、従来はリードフレームの全面に対してＡｕ（金）めっきを施すことが行われていた。しかしながら、リードフレームの製造コストを下げる必要があることから、リードフレームの一部にＡｕめっき（部分Ａｕめっきという）を施すようになり、その後、リードフレームの一部に、Ａｕめっきに代えてＡｇめっき（部分Ａｇめっきという）を施すことへと移り変わってきている。
一方、半導体パッケージを小型化ないし薄型化するという要求により、ＱＦＮ等のパッケージが開発されており、リードフレームに施される部分Ａｇめっきに対する要求は厳しくなってきている。
従来、リードフレームに治具を配置することにより、リードフレームの所定位置にＡｇめっきを施すことが行われている（治具めっき法）。しかしながら、近年、側面や裏面へＡｇめっきを付着させないことや、部分Ａｇめっきの加工精度を向上することが要求されてきている。このような要求に応えるため、治具めっき法に代え、製版めっき法が用いられるようになってきている。具体的には、エッチングによりリードフレームを所定の形状とした後、リードフレーム全体にフォトレジストを塗布し、写真製版法を用いてリードフレームの所定位置に選択的にＡｇめっきを施すことが行われている。
しかしながら、一般に、治具めっき法を用いる場合であっても、製版めっき法を用いる場合であっても、あらかじめ治具を作製したり（治具めっき法の場合）、フォトマスクを作製したりする（製版めっき法の場合）等、準備のコストがかかる上に、準備のために長い時間が必要になるという問題があった。
特開２００１−７７２８９号公報
また、従来、Ａｇめっきは、本来Ａｇめっきを施すべき必要最小限の領域に留まらず、その周囲にまで施されることが一般的である。例えば、リード部の長手方向においては先端側から基端側の限界領域までＡｇめっきを施し、リード部の幅方向においてはその両側面ぎりぎりの箇所までＡｇめっきを施すことが一般的である。これは、めっきを施す位置の精度を高めることが難しいこと等の理由に基づくものである。しかしながら、リード部と封止樹脂との密着性を考慮すると、Ａｇめっきを必要最小限の領域のみに正確にコーティングすることが望ましい。さらに、高価なＡｇの使用量を減らすことにより、リードフレームの製造コストを低下させることが望ましい。
本発明はこのような点を考慮してなされたものであり、リードフレームと封止樹脂との密着性を高めるとともに、リードフレームの製造コストを低下させることが可能なリードフレームおよびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。
本発明は、リードフレームにおいて、半導体素子が搭載されるダイパッドと、ダイパッド周囲に設けられたリード部とを備え、ダイパッドまたはリード部のうち所定位置に、電気接続領域が設けられ、当該電気接続領域上に、インクジェット法を用いてＡｇナノペーストが塗布されるとともに焼成されることにより、Ａｇ形成部が形成され、Ａｇ形成部は、平面略楕円形状を有し、電気接続領域上であってＡｇ形成部の周縁外側に、Ａｇ形成部に覆われない露出部が形成されていることを特徴とするリードフレームである。
本発明は、電気接続領域は、リード部のうちダイパッド側に位置する内側端部に設けられていることを特徴とするリードフレームである。
本発明は、Ａｇナノペーストは、３ｎｍ〜１００ｎｍの径を有するＡｇのナノ粒子を含むことを特徴とするリードフレームである。
本発明は、半導体装置において、ダイパッドと、ダイパッド周囲に設けられたリード部と、ダイパッド上に搭載された半導体素子とを備え、ダイパッドまたはリード部のうち所定位置に、電気接続領域が設けられ、半導体素子と電気接続領域とが接続部により電気的に接続され、ダイパッドと、リード部と、半導体素子と、接続部とが封止樹脂により封止され、電気接続領域上に、インクジェット法を用いてＡｇナノペーストが塗布されるとともに焼成されることにより、Ａｇ形成部が形成され、Ａｇ形成部は、平面略楕円形状を有し、電気接続領域上であってＡｇ形成部の周縁外側に、Ａｇ形成部に覆われない露出部が形成されていることを特徴とする半導体装置である。
本発明は、電気接続領域は、リード部のうちダイパッド側に位置する内側端部に設けられていることを特徴とする半導体装置である。
本発明は、Ａｇナノペーストは、３ｎｍ〜１００ｎｍの径を有するＡｇのナノ粒子を含むことを特徴とする半導体装置である。
本発明は、半導体素子が搭載されるダイパッドと、ダイパッド周囲に設けられたリード部とを備えたリードフレームの製造方法において、金属基板を準備する工程と、金属基板をエッチング加工することにより、金属基板にダイパッドおよびリード部を形成するとともに、ダイパッドまたはリード部のうち所定位置に電気接続領域を形成する工程と、電気接続領域上に、インクジェット法を用いてＡｇナノペーストを塗布するとともに焼成することにより、平面略楕円形状のＡｇ形成部を形成する工程とを備え、Ａｇ形成部を形成する際、電気接続領域上であってＡｇ形成部の周縁外側に、Ａｇ形成部に覆われない露出部が形成されることを特徴とするリードフレームの製造方法である。
本発明は、半導体素子が搭載されるダイパッドと、ダイパッド周囲に設けられたリード部とを備えたリードフレームの製造方法において、金属基板を準備する工程と、金属基板のうち、ダイパッドまたはリード部の電気接続領域に対応する領域に、インクジェット法を用いてＡｇナノペーストを塗布するとともに焼成することにより、平面略楕円形状のＡｇ形成部を形成する工程と、金属基板をエッチング加工することにより、金属基板にダイパッドおよびリード部を形成する工程とを備え、Ａｇ形成部を形成する際、電気接続領域に対応する領域であってＡｇ形成部の周縁外側に、Ａｇ形成部に覆われない露出部が形成されることを特徴とするリードフレームの製造方法である。
本発明は、Ａｇ形成部を形成する際、Ａｇナノペーストは、ホットプレート、オーブン、プラズマ装置、またはレーザー照射装置で焼成されることを特徴とするリードフレームの製造方法である。
本発明は、半導体装置の製造方法において、リードフレームの製造方法によりリードフレームを製造する工程と、リードフレームのダイパッド上に半導体素子を搭載する工程と、半導体素子とリードフレームの電気接続領域とを接続部により電気的に接続する工程と、ダイパッドと、リード部と、半導体素子と、接続部とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、Ａｇ形成部は、平面略楕円形状を有し、電気接続領域上であってＡｇ形成部の周縁外側に、Ａｇ形成部に覆われない露出部が形成されている。これにより、ダイパッドまたはリード部と封止樹脂との密着性を高めるとともに、リードフレームの製造コストを低下させることができる。
図１は、本発明の一実施の形態によるリードフレームを示す平面図。 図２は、本発明の一実施の形態によるリードフレームを示す断面図（図１のII−II線断面図）。 図３は、本発明の一実施の形態によるリードフレームを示す部分拡大平面図。 図４は、本発明の一実施の形態による半導体装置を示す平面図。 図５は、本発明の一実施の形態による半導体装置を示す断面図（図４のＶ−Ｖ線断面図）。 図６（ａ）−（ｆ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。 図７は、インクジェット装置を示す概略斜視図。 図８（ａ）−（ｆ）は、リードフレームの製造方法の変形例を示す断面図。 図９（ａ）−（ｅ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。 図１０は、半導体装置の一変形例を示す平面図。 図１１は、半導体装置の一変形例を示す部分拡大平面図。
以下、本発明の一実施の形態について、図１乃至図９を参照して説明する。
リードフレームの構成
まず、図１乃至図３により、本実施の形態によるリードフレームの概略について説明する。図１乃至図３は、本実施の形態によるリードフレームを示す図である。
図１乃至図３に示すように、リードフレーム１０は、半導体素子２１（後述）を搭載する平面矩形状のダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長いリード部１２とを備えている。
このうちリード部１２の周囲には、ダイパッド１１とリード部１２とを支持する外枠１３が設けられている。さらに、ダイパッド１１の四隅には吊りリード１４が連結されており、ダイパッド１１は、４本の吊りリード１４を介して外枠１３に連結支持されている。
隣接するリード部１２同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、各リード部１２は、ダイパッド１１とも半導体装置２０の製造後に電気的に絶縁される形状となっている。さらに、各リード部１２は、その裏面が半導体装置２０から外方に露出するようになっており、この裏面は、外部回路（図示せず）に電気的に接続されるアウターリード部１７を構成している。
また、各リード部１２は、それぞれ外枠１３側に位置する外側端部１２ａと、ダイパッド１１側に位置する内側端部１２ｂとを有している。各リード部１２の内側端部１２ｂには、電気接続領域１５（インナーリード部）が設けられている。この場合、電気接続領域１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。
各リード部１２に形成された電気接続領域１５上には、平面略楕円形状のＡｇ形成部１６が形成されている。このＡｇ形成部１６は、後述するように、インクジェット法を用いてＡｇナノペーストを塗布および焼成することによって形成されたものである。なお、略楕円形状とは、厳密な意味での楕円形状に限らず、長円形状、小判形状又はレーストラック形状等であってもよい。すなわち、略楕円形状とは、長手方向に沿って延びる一対の線（直線又は曲線）と、当該一対の線に接続されるとともに外側に向けて湾曲する一対の曲線と、によって囲まれる形状も含む概念である。
Ａｇ形成部１６は、ボンディングワイヤ２２をリード部１２に対して良好に接続するために設けられている。このＡｇ形成部１６は、Ａｇ（銀）のナノ粒子を含むペーストが焼成されたＡｇそのものから構成されている。なお、Ａｇ形成部１６の厚みは、例えば１μｍ〜１０μｍとしても良い。また、Ａｇ形成部１６の長径および短径は、それぞれ５０μｍ〜１０００μｍおよび５０μｍ〜１０００μｍとしても良い。
なお、図１および図３において、電気接続領域１５の周縁を二点鎖線で示し、Ａｇ形成部１６を斜線で示している。また、図１および図３において、便宜上、複数の電気接続領域１５のうち、一部の電気接続領域１５にはＡｇ形成部１６を設けていないが、実際には全ての電気接続領域１５上にＡｇ形成部１６が設けられている。なお、図３に示すように、各電気接続領域１５内には、ワイヤボンディングの精度等を考慮して定められた、Ａｇ形成部１６を最小限設ける必要がある最小領域１６Ａが設けられており、Ａｇ形成部１６によって最小領域１６Ａの全域が覆われている。なお、Ａｇ形成部１６の形状は最小領域１６Ａの形状に一致していても良い。
また、各Ａｇ形成部１６の周縁外側であって電気接続領域１５上に、露出部１９が形成されている。この露出部１９は、Ａｇ形成部１６によって覆われることなく、リードフレーム１０の材料が露出している部分である。とりわけ、露出部１９がリード部１２の内側端部１２ｂの角部１２ｃ（図３）に形成されていることにより、リード部１２の内側端部１２ｂと封止樹脂２３（後述）との剥離を効果的に防止することができる。
以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、０．０５ｍｍ〜０．５ｍｍとすることができる。
なお、図１において、便宜上１つのダイパッド１１のみを示しているが、実際は、１つのリードフレーム１０に複数のダイパッド１１が面付けされた状態で製造される。また、図１において、領域Ｓ（仮想線）は、リードフレーム１０のうち１つの半導体装置２０に対応する領域を示している。
半導体装置の構成
次に、図４および図５により、本実施の形態による半導体装置について説明する。図４および図５は、本実施の形態による半導体装置（ＱＦＮタイプ）を示す図である。
図４および図５に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数のリード部１２と、ダイパッド１１上に搭載された半導体素子２１と、リード部１２と半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部）２２とを備えている。また、ダイパッド１１、リード部１２、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。
このうちダイパッド１１およびリード部１２は、上述したリードフレーム１０から作製されたものである。このダイパッド１１およびリード部１２の構成は、上述した図１乃至図３に示すものと同様であり、ここでは詳細な説明を省略する。
また、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の端子部２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。
各ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の端子部２１ａに接続されるとともに、その他端がＡｇ形成部１６を介して各リード部１２の電気接続領域１５に接続されている。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、５００μｍ〜１０００μｍ程度とすることができる。なお、図４において、ダイパッド１１およびリード部１２の表面側に設けられた封止樹脂２３の表示を省略している。
リードフレームの製造方法
次に、図１乃至図３に示すリードフレーム１０の製造方法について、図６（ａ）−（ｆ）および図７を用いて説明する。
まず図６（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図６（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図６（ｃ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図６（ｄ））。これにより、ダイパッド１１および複数のリード部１２の外形が形成される。このとき各リード部１２の内側端部１２ｂにそれぞれ電気接続領域１５も形成される。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングにて行うことができる。
次いで、エッチング用レジスト層３２、３３を剥離して除去することにより、ダイパッド１１およびリード部１２の外形形状を有する（Ａｇ形成部１６が設けられていない）リードフレーム１０が得られる（図６（ｅ））。
次に、リードフレーム１０のリード部１２のうち電気接続領域１５に、インクジェット法を用いてＡｇナノペーストを塗布するとともにこれを焼成し、平面略楕円形状のＡｇ形成部１６を形成する（図６（ｆ））。このとき、Ａｇ形成部１６の周縁外側であって電気接続領域１５上には、Ａｇ形成部１６に覆われない露出部１９（図１および図３参照）が形成される。
この間、まず、例えば図７に示すインクジェット装置６０を用い、リードフレーム１０の電気接続領域１５にＡｇナノペーストを印刷塗布する。
図７において、インクジェット装置６０は、筐体６１と、筐体６１内に配置され、リードフレーム１０が載置されるテーブル６２と、テーブル６２を回転させる回転軸６３と、テーブル６２および回転軸６３を一体となって直線移動させるテーブルスキャン部６４とを有している。また、リードフレーム１０上方には、リードフレーム１０に対してＡｇナノペーストを塗布するインクジェットヘッド６５と、インクジェットヘッド６５を保持するヘッドキャリッジユニット６８とが設けられている。このヘッドキャリッジユニット６８は、搬送ユニット６９によって直線移動可能となっている。また、筐体６１外方には、インクジェット装置６０を制御する制御装置７０と、Ａｇナノペーストを収容するとともにインクジェットヘッド６５に対してＡｇナノペーストを供給するインク供給ユニット７１とが配置されている。
この場合、まずリードフレーム１０をインクジェット装置６０のテーブル６２上に載置する。この際、テーブル６２は、例えば、３５℃〜６０℃に加熱されていてもよい。その後、テーブルスキャン部６４によりテーブル６２およびリードフレーム１０が移動するとともに、リードフレーム１０上方のインクジェットヘッド６５からＡｇナノペースト（インク）が吐出され、これによりリードフレーム１０の各電気接続領域１５に対してそれぞれＡｇナノペーストが塗布される。なお、インクジェット装置６０の制御装置７０には、予め各電気接続領域１５の位置に合わせてＡｇナノペーストを塗布するよう設定がなされている。そして制御装置７０がテーブルスキャン部６４およびインクジェットヘッド６５を制御することにより、リードフレーム１０の各電気接続領域１５の位置に合わせて、Ａｇナノペーストが塗布される。
なお、Ａｇナノペーストとしては、例えばＡｇ（銀）のナノ粒子と分散剤と溶剤（例えば、（ｉ）テトラデカン、または、（ii）水およびエチレングリコール）とを混合したものを用いることができる。Ａｇ（銀）のナノ粒子は、例えば３ｎｍ〜１００ｎｍの径を有していても良い。
この場合、Ａｇナノペーストは、インクジェットヘッド６５に設けられた複数の孔から微小の液滴となって放出され、平面略楕円状となって各電気接続領域１５上に吐出される。このときＡｇナノペーストは、各電気接続領域１５上で少なくとも最小領域１６Ａの全域を覆うように塗布される。各電気接続領域１５上に塗布された後、液体状のＡｇナノペーストは、表面張力によってリード部１２上で略楕円状に濡れ拡がる。この間、Ａｇナノペースト中の溶剤は予め加熱されたテーブル６２によってその一部が除去されるため、Ａｇのナノ粒子がある程度固化する。
このようにして電気接続領域１５にＡｇナノペーストが塗布された後、リードフレーム１０は、例えばオーブンに移動され、このオーブン内で焼成される。これにより、Ａｇナノペースト中の分散剤は分解され、溶剤は揮発除去され、かつＡｇ粒子が固化するとともに再結晶化することにより、電気接続領域１５にＡｇ形成部１６が形成される。具体的には、オーブン内で窒素雰囲気下において、リードフレーム１０を例えば、昇温後、３００℃で１５分加熱し、その後自然冷却することにより、リードフレーム１０を焼成しても良い。なお、リードフレーム１０は、ホットプレートを用いて焼成されてもよい。
あるいは、リードフレーム１０をプラズマ装置内で焼成しても良い。具体的には、プラズマ装置内で、Ａｇナノペーストを例えばヘリウムおよび水素の混合ガス中で、５０℃〜１００℃の温度に加熱し、５００〜１０００Ｗの出力で３〜５分程度焼成処理してもよい。また、リードフレーム１０は、レーザー照射装置内で焼成されてもよい。
このようにして、図１乃至図３に示すリードフレーム１０が得られる（図６（ｆ））。
リードフレームの製造方法の変形例
上記においては、金属基板３１をエッチング加工することにより、ダイパッド１１およびリード部１２を形成した後、リード部１２の電気接続領域１５上にインクジェット法を用いてＡｇ形成部１６を形成する場合を例にとって説明した。しかしながら、これに限られるものではない。以下に説明するように、まず金属基板３１のうち電気接続領域１５に対応する領域１５ａにインクジェット法を用いてＡｇ形成部１６を形成し、その後、金属基板３１をエッチング加工することにより、ダイパッド１１およびリード部１２を形成しても良い。
以下、このようなリードフレーム１０の製造方法の変形例について、図８（ａ）−（ｆ）を用いて説明する。図８（ａ）−（ｆ）において、図６（ａ）−（ｆ）に示す形態と同一部分には同一符号を付して詳細な説明を省略する。
まず図８（ａ）に示すように、平板状の金属基板３１を準備する。
次に、金属基板３１のうちリード部１２の電気接続領域１５に対応する領域１５ａに、インクジェット法を用いてＡｇナノペーストを塗布するとともにこれを焼成する。これにより、領域１５ａ上に平面略楕円形状のＡｇ形成部１６が形成される（図８（ｂ））。このとき、Ａｇ形成部１６の周縁外側であって領域１５ａ上に、Ａｇ形成部１６に覆われない露出部１９が形成される（図３参照）。なお、Ａｇ形成部１６をインクジェット法を用いて形成する方法は、上述した方法（図６（ｆ）および図７）と略同様であるので、ここでは詳細な説明を省略する。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図８（ｃ））。この際、Ａｇ形成部１６は、表面側の感光性レジスト３２ａによって覆われる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図８（ｄ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図８（ｅ））。これにより、ダイパッド１１および複数のリード部１２の外形が形成され、また各リード部１２の内側端部１２ｂにそれぞれ電気接続領域１５が形成される。この間、Ａｇ形成部１６は、表面側の感光性レジスト３２ａによって覆われている。
次いで、エッチング用レジスト層３２、３３を剥離して除去することにより、図１乃至図３に示すリードフレーム１０が得られる（図８（ｆ））。
このように、予めインクジェット法を用いてＡｇ形成部１６を形成し、その後、金属基板３１をエッチング加工することにより、エッチングによる寸法値のばらつきを考慮する必要性が無くなり、Ａｇ形成部１６のエリア精度の向上、およびリード部１２の側面および裏面へのＡｇの回りこみが発生しないという効果が得られる。
半導体装置の製造方法
次に、図４および図５に示す半導体装置２０の製造方法について、図９（ａ）−（ｅ）を用いて説明する。
まず図６（ａ）−（ｆ）又は図８（ａ）−（ｆ）に示す方法により、リードフレーム１０を作製する（図９（ａ））。
次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図９（ｂ））。
次に、半導体素子２１の各端子部２１ａと、各リード部１２の電気接続領域１５上に設けられたＡｇ形成部１６とを、ボンディングワイヤ２２によって互いに電気的に接続する（ワイヤボンディング工程）（図９（ｃ））。この場合、電気接続領域１５上にＡｇ形成部１６が設けられていることにより、ボンディングワイヤ２２をリード部１２に対して強固に接続することができる。
次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（図９（ｄ））。これにより、リードフレーム１０、半導体素子２１、およびボンディングワイヤ２２を封止する。
次に、各半導体素子２１間の封止樹脂２３をダイシングすることにより、リードフレーム１０を各半導体素子２１毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各半導体素子２１間のリードフレーム１０および封止樹脂２３を切断しても良い。
このようにして、図４および図５に示す半導体装置２０が得られる（図９（ｅ））。
以上説明したように、本実施の形態によれば、インクジェット法を用いてＡｇナノペーストを電気接続領域１５に対して塗布および焼成することにより、Ａｇ形成部１６を形成している。このことにより、めっき法を用いる場合と比較して、予め治具を作製したり（治具めっき法の場合）、フォトマスクを作製したりする（製版めっき法の場合）必要がない。このため、リードフレーム１０の製造コストを低減するとともに、製造に必要な準備時間を短縮することができる。また、インクジェット法を用いることにより、めっき法を用いる場合と比較して、Ａｇ形成部１６を形成する際の位置決め精度を高めることができるので、Ａｇ形成部１６を必要以上に広い領域に設ける必要がなくなる。
また、本実施の形態によれば、Ａｇ形成部１６は平面略楕円形状を有し、電気接続領域１５上であってＡｇ形成部１６の周縁外側に、Ａｇ形成部１６に覆われない露出部１９が形成されている。一般に、銅、銅合金、４２合金等の金属と封止樹脂２３との接続強度は、銀と封止樹脂２３との接続強度より高い傾向がある。したがって、銀からなるＡｇ形成部１６の周縁外側に、銅、銅合金又は４２合金等からなる露出部１９を設けることにより、リード部１２と封止樹脂２３との密着性を高めることができ、リフロー時の耐久性を向上させることができる。
また、リード部１２の内側端部１２ｂは幅が狭く、封止樹脂２３との剥離が比較的生じやすい部分であるため、この内側端部１２ｂに露出部１９を形成することにより、この部分で封止樹脂２３との剥離が生じることを効果的に防止することができる。
さらに、本実施の形態によれば、電気接続領域１５上に、Ａｇ形成部１６によって覆われない露出部１９が形成されているので、電気接続領域１５の全体をＡｇめっきで覆う場合と比較して、高価なＡｇの使用量を減らすことができ、リードフレーム１０の製造コストを低下させることができる。
変形例
次に、図１０および図１１を参照して本発明の変形例について説明する。図１０は、本発明の一変形例を示す平面図であり、図１１は、図１０の部分拡大平面図である。図１０および図１１に示す形態は、Ａｇ形成部１６がダイパッド１１に設けられている点が異なるものであり、他の構成は上述した実施の形態と略同一である。図１０および図１１において、図１乃至図９に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図１０および図１１に示す半導体装置２０Ａにおいて、ダイパッド１１の四隅近傍に、それぞれ電気接続領域１５Ａが設けられている。各電気接続領域１５Ａは、ボンディングワイヤ２２を介して半導体素子２１の端子部２１ａに電気的に接続されている。
この場合、各電気接続領域１５Ａには、平面略楕円形状のＡｇ形成部１６が設けられている。また、電気接続領域１５Ａ上であってＡｇ形成部１６の周縁外側に、Ａｇ形成部１６に覆われない露出部１９が形成されている。これにより、ダイパッド１１と封止樹脂２３との密着性を高めるとともに、リードフレーム１０の製造コストを低下させることができる。
上記実施の形態に開示されている複数の構成要素を必要に応じて適宜組み合わせることも可能である。あるいは、上記実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。例えば、図１０および図１１に示す実施の形態と図１乃至図９に示す実施の形態とを組合せ、平面略楕円形状のＡｇ形成部１６を、リード部１２の電気接続領域１５と、ダイパッド１１の電気接続領域１５Ａとの両方に設けても良い。
１０ リードフレーム
１１ ダイパッド
１２ リード部
１３ 外枠
１４ 吊りリード
１５、１５Ａ 電気接続領域
１６ Ａｇ形成部
１７ アウターリード部
１９ 露出部
２０、２０Ａ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ
２３ 封止樹脂
２４ 接着剤

Claims (10)

  1. リードフレームにおいて、
    半導体素子が搭載されるダイパッドと、
    ダイパッド周囲に設けられたリード部とを備え、
    ダイパッドまたはリード部のうち所定位置に、電気接続領域が設けられ、
    当該電気接続領域上に、インクジェット法を用いてＡｇナノペーストが塗布されるとともに焼成されることにより、Ａｇ形成部が形成され、
    Ａｇ形成部は、平面略楕円形状を有し、
    電気接続領域上であってＡｇ形成部の周縁外側に、Ａｇ形成部に覆われない露出部が形成されていることを特徴とするリードフレーム。
  2. 電気接続領域は、リード部のうちダイパッド側に位置する内側端部に設けられていることを特徴とする請求項１記載のリードフレーム。
  3. Ａｇナノペーストは、３ｎｍ〜１００ｎｍの径を有するＡｇのナノ粒子を含むことを特徴とする請求項１又は２記載のリードフレーム。
  4. 半導体装置において、
    ダイパッドと、
    ダイパッド周囲に設けられたリード部と、
    ダイパッド上に搭載された半導体素子とを備え、
    ダイパッドまたはリード部のうち所定位置に、電気接続領域が設けられ、
    半導体素子と電気接続領域とが接続部により電気的に接続され、
    ダイパッドと、リード部と、半導体素子と、接続部とが封止樹脂により封止され、
    電気接続領域上に、インクジェット法を用いてＡｇナノペーストが塗布されるとともに焼成されることにより、Ａｇ形成部が形成され、
    Ａｇ形成部は、平面略楕円形状を有し、
    電気接続領域上であってＡｇ形成部の周縁外側に、Ａｇ形成部に覆われない露出部が形成されていることを特徴とする半導体装置。
  5. 電気接続領域は、リード部のうちダイパッド側に位置する内側端部に設けられていることを特徴とする請求項４記載の半導体装置。
  6. Ａｇナノペーストは、３ｎｍ〜１００ｎｍの径を有するＡｇのナノ粒子を含むことを特徴とする請求項４又は５記載の半導体装置。
  7. 半導体素子が搭載されるダイパッドと、ダイパッド周囲に設けられたリード部とを備えたリードフレームの製造方法において、
    金属基板を準備する工程と、
    金属基板をエッチング加工することにより、金属基板にダイパッドおよびリード部を形成するとともに、ダイパッドまたはリード部のうち所定位置に電気接続領域を形成する工程と、
    電気接続領域上に、インクジェット法を用いてＡｇナノペーストを塗布するとともに焼成することにより、平面略楕円形状のＡｇ形成部を形成する工程とを備え、
    Ａｇ形成部を形成する際、電気接続領域上であってＡｇ形成部の周縁外側に、Ａｇ形成部に覆われない露出部が形成されることを特徴とするリードフレームの製造方法。
  8. 半導体素子が搭載されるダイパッドと、ダイパッド周囲に設けられたリード部とを備えたリードフレームの製造方法において、
    金属基板を準備する工程と、
    金属基板のうち、ダイパッドまたはリード部の電気接続領域に対応する領域に、インクジェット法を用いてＡｇナノペーストを塗布するとともに焼成することにより、平面略楕円形状のＡｇ形成部を形成する工程と、
    金属基板をエッチング加工することにより、金属基板にダイパッドおよびリード部を形成する工程とを備え、
    Ａｇ形成部を形成する際、電気接続領域に対応する領域であってＡｇ形成部の周縁外側に、Ａｇ形成部に覆われない露出部が形成されることを特徴とするリードフレームの製造方法。
  9. Ａｇ形成部を形成する際、Ａｇナノペーストは、ホットプレート、オーブン、プラズマ装置、またはレーザー照射装置で焼成されることを特徴とする請求項７又は８記載のリードフレームの製造方法。
  10. 半導体装置の製造方法において、
    請求項７乃至９のいずれか一項記載のリードフレームの製造方法によりリードフレームを製造する工程と、
    リードフレームのダイパッド上に半導体素子を搭載する工程と、
    半導体素子とリードフレームの電気接続領域とを接続部により電気的に接続する工程と、
    ダイパッドと、リード部と、半導体素子と、接続部とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2012288118A 2012-12-28 2012-12-28 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Pending JP2014130925A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012288118A JP2014130925A (ja) 2012-12-28 2012-12-28 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012288118A JP2014130925A (ja) 2012-12-28 2012-12-28 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014130925A true JP2014130925A (ja) 2014-07-10

Family

ID=51409073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012288118A Pending JP2014130925A (ja) 2012-12-28 2012-12-28 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2014130925A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177059A (ja) * 1989-12-05 1991-08-01 Fuji Plant Kogyo Kk 部分メッキ付リードフレームの製造方法
JPH07231061A (ja) * 1994-02-18 1995-08-29 Dainippon Printing Co Ltd リードフレームの加工方法
JP2001077289A (ja) * 1999-09-01 2001-03-23 Dainippon Printing Co Ltd リードフレーム部材およびその製造方法
JP2004281510A (ja) * 2003-03-13 2004-10-07 Denso Corp 樹脂封止型電子装置
JP2006245389A (ja) * 2005-03-04 2006-09-14 Mitsui High Tec Inc リードフレームの製造方法
JP2006294998A (ja) * 2005-04-13 2006-10-26 Rohm Co Ltd 半導体装置及びリードフレーム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177059A (ja) * 1989-12-05 1991-08-01 Fuji Plant Kogyo Kk 部分メッキ付リードフレームの製造方法
JPH07231061A (ja) * 1994-02-18 1995-08-29 Dainippon Printing Co Ltd リードフレームの加工方法
JP2001077289A (ja) * 1999-09-01 2001-03-23 Dainippon Printing Co Ltd リードフレーム部材およびその製造方法
JP2004281510A (ja) * 2003-03-13 2004-10-07 Denso Corp 樹脂封止型電子装置
JP2006245389A (ja) * 2005-03-04 2006-09-14 Mitsui High Tec Inc リードフレームの製造方法
JP2006294998A (ja) * 2005-04-13 2006-10-26 Rohm Co Ltd 半導体装置及びリードフレーム

Similar Documents

Publication Publication Date Title
JP3780122B2 (ja) 半導体装置の製造方法
US6841854B2 (en) Semiconductor device
TW201126618A (en) Method and system for manufacturing an IC package
JP2006210807A (ja) 半導体装置の製造方法
JP2005317998A (ja) 半導体装置
JP3983930B2 (ja) 回路部材の製造方法
CN107768339B (zh) 半导体器件及制造半导体器件的方法
CN106158786A (zh) 半导体封装体及其制作方法
JP2006278914A (ja) 半導体装置の製造方法、半導体装置および樹脂封止体
JP5921322B2 (ja) 半導体モジュールの製造方法
JP7239342B2 (ja) 電子装置及び電子装置の製造方法
JP2007157846A (ja) 半導体装置の製造方法
JP6056400B2 (ja) リードフレームの製造方法、半導体装置の製造方法、リードフレーム基材、および半導体装置
JP2014130925A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2007258197A (ja) 半導体装置用テープキャリア及びその製造方法
KR101674536B1 (ko) 리드프레임을 이용한 회로 기판의 제조 방법
JP6056472B2 (ja) リードフレームの製造方法、半導体装置の製造方法、リードフレーム、および半導体装置
JP4663172B2 (ja) 半導体装置の製造方法
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP4137981B2 (ja) 半導体装置の製造方法
JP6407042B2 (ja) 半導体装置及びその製造方法
JP2014099534A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7380750B2 (ja) リードフレームおよび半導体装置
JP3699573B2 (ja) 半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170630