JP2004193187A - モジュール部品の製造方法 - Google Patents
モジュール部品の製造方法 Download PDFInfo
- Publication number
- JP2004193187A JP2004193187A JP2002356407A JP2002356407A JP2004193187A JP 2004193187 A JP2004193187 A JP 2004193187A JP 2002356407 A JP2002356407 A JP 2002356407A JP 2002356407 A JP2002356407 A JP 2002356407A JP 2004193187 A JP2004193187 A JP 2004193187A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- mounting
- component
- sealing body
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】表層面の最外周にグランドパターン5を形成した回路基板1に電子部品からなる実装部品3を搭載し半田で実装する実装工程と、前記実装部品3を搭載した回路基板1を洗浄する洗浄工程と、前記実装部品3を搭載した回路基板1上にエポキシ樹脂を充填して封止体4を形成する封止工程と、前記封止体4の全表面および回路基板1の表面にメッキ層を形成するメッキ工程からなるモジュール部品の製造方法により薄型で確実にシールドされたモジュール部品を提供する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は各種電子機器、通信機器等に用いられるモジュール部品の製造方法に関するものである。
【0002】
【従来の技術】
従来のモジュール部品は図13に示すように、少なくとも片面に1つ以上の実装部品23を搭載した回路基板21とこの回路基板21の側面に設けられた凹状のグランド電極24と、前記実装部品23を覆うように設けられた金属ケース22で構成され、前記金属ケース22の一端が前記凹状のグランド電極24に挿入され半田で接続した構成でモジュール部品の電磁シールドを行っていた。
【0003】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
【0004】
【特許文献1】
特開平11−330765号公報
【0005】
【発明が解決しようとする課題】
従来のモジュール部品は金属ケース22を回路基板21の側面と半田で接続するため金属ケース22が自立できる程度の回路基板21の厚みが必要である。また、回路基板21に搭載されている実装部品23に金属ケース22が当たることで電気回路がショートし回路動作の不具合が発生する。
【0006】
これを防ぐために金属ケース22の高さは実装部品23の高さより高くする必要があり、回路基板21と金属ケース22の接続には金属ケース22が回路基板21の表面に形成した回路パターンおよび実装部品23と接しないように回路基板21と金属ケース22とは隙間を設け金属ケース22に形成した端子と数箇所で回路基板21の側面端子部分と接続しているため、薄型化が困難で不十分なシールド効果しか得られなかった。
【0007】
本発明は上記問題点に鑑み、モジュール部品の低背化と充分なシールド効果を実現するモジュール部品の製造方法を提供することを目的としている。
【0008】
【課題を解決するための手段】
この課題を解決するために本発明は、表層面の最外周にグランドパターンを形成した回路基板に電子部品からなる実装部品を搭載し半田で実装する実装工程と、前記実装部品を搭載した回路基板を洗浄する洗浄工程と、前記実装部品を搭載した回路基板上にエポキシ樹脂を充填して封止体を形成する封止工程と、前記封止体の上から前記グランドパターンを含む回路基板の一部を切削する切削工程と、前記封止体の全表面および切削によって露出した回路基板の表面にメッキ層を形成するメッキ工程と、前記メッキ層の形成によって実装部品がシールドされた集合基板を各単一基板ごとに切削分割する分割工程からなるモジュール部品を提供することができる。
【0009】
【発明の実施の形態】
本発明の請求項1に記載の発明は、表層面の最外周にグランドパターンを形成した回路基板に電子部品からなる実装部品を搭載し半田で実装する実装工程と、前記実装部品を搭載した回路基板を洗浄する洗浄工程と、前記実装部品を搭載した回路基板上にエポキシ樹脂を充填して封止体を形成する封止工程と、前記封止体の全表面および回路基板の表面にメッキ層を形成するメッキ工程からなるモジュール部品の製造方法であり、回路基板と金属膜間の隙間を無くし確実なシールドができる。
【0010】
本発明の請求項2に記載の発明は、表層面の最外周にグランドパターンを形成した回路基板に電子部品からなる実装部品を搭載し半田で実装する実装工程と、前記実装部品を搭載した回路基板を洗浄する洗浄工程と、前記実装部品を搭載した回路基板上にエポキシ樹脂を充填して封止体を形成する封止工程と、前記封止体の上から前記グランドパターンを含む回路基板の一部を切削する切削工程と、前記封止体の全表面および切削によって露出した回路基板の表面にメッキ層を形成するメッキ工程と、前記メッキ層の形成によって実装部品がシールドされた集合基板を各単一基板ごとに切削分割する分割工程からなるモジュール部品の製造方法であり、回路基板と金属膜間の隙間を無くし確実なシールドを施したモジュール部品を一度に複数個作製することができる。
【0011】
本発明の請求項3に記載の発明は、封止工程の前に回路基板の表面に水酸基を付着させるためのプラズマ工程を付加した請求項1または請求項2に記載のモジュール部品の製造方法であり、回路基板と封止樹脂の密着強度を強くすることができる。
【0012】
本発明の請求項4に記載の発明は、封止工程として異なる温度で2段階に樹脂を硬化する請求項1または請求項2に記載のモジュール部品の製造方法であり、反りの少ないモジュール部品を提供できる。
【0013】
本発明の請求項5に記載の発明は、メッキ工程が無電解メッキ処理工程後電解メッキ工程の2段階のメッキ工程からなる請求項1または請求項2に記載のモジュール部品の製造方法であり、封止体と回路基板との境界部分のシールド特性を高めることができる。
【0014】
以下、図面を参照して本発明の実施の形態について説明する。
【0015】
(実施の形態1)
本発明の実施の形態1におけるモジュール部品は図1の斜視図で示すように多層基板で形成した回路基板1の上に金属膜2を形成している。図2は図1で示したモジュール部品の断面図を示している。断面図に示すように回路基板1の内層、外層にはグランドパターン5や配線パターン40が少なくとも2層以上の配線層にわたって形成されている。そして、この回路基板の表層の最外周部にはグランドパターン5が形成され、更に表層の配線パターン40と実装部品3が電気的に接続し、この実装部品3を覆うように封止体4を形成している。この封止体4と前記グランドパターン5を金属膜2で覆うことで実装部品3および回路基板1の配線パターン40で構成した電気回路をシールドしている。
【0016】
図3、図4でこのモジュール部品の製造工程を説明する。
【0017】
図3(a)には回路基板1上に実装部品3を実装するために設けられた電極10が形成されている。図3(b)で前記電極10とほぼ同形状の貫通パターンを設けたメタル版12を作成し、このメタル版12の貫通孔13と回路基板1上の電極10とを一致するように位置あわせを行う。メタル版としては150ミクロン以下の厚みのステンレスからなるメタル版を用いる。
【0018】
そして位置あわせを行ったメタル版12の上に、Snを90%以上含有し金属粉末とフラックス成分を混練した鉛フリー半田20を供給し、スキージ17にてメタル版12上の貫通孔13から鉛フリー半田20を押し出し回路基板1上の電極10上に鉛フリー半田20を供給する。供給後、ほぼ垂直にメタル版12を回路基板1から引き上げて回路基板1上の電極10へ鉛フリー半田20の供給が完了する。
【0019】
次に図3(c)で示すように抵抗、コンデンサ、コイル、半導体、水晶などの実装部品3を鉛フリー半田20を供給した電極10上に搭載する。実装部品3を搭載後の回路基板1をリフロー炉に入れて加熱し、鉛フリー半田20を溶融させることにより回路基板1に実装部品3を接続させる。
【0020】
リフロー後、図3(d)に示すように回路基板1の表面に残ったフラックスを洗浄する。フラックスは、超音波洗浄機26中にアルコール系又は界面活性剤を含んだ洗浄液25中に浸漬して、超音波洗浄を行う。洗浄装置としては、超音波洗浄機26に限らず、洗浄機中で洗浄液25の水流を作り、繰り返し回路基板1の実装面に洗い流す方法でも良い。続いて、純水にて十分な洗浄を行い乾燥する。この乾燥で回路基板1に吸収された水分を取り除き、次の封止工程で回路基板1の内部から放出される水蒸気により封止体4と回路基板1の表面の密着強度を劣化させないために少なくとも125℃、2時間以上の条件で乾燥させる。
【0021】
次に図3(e)に示すプラズマ発生装置27で活性化させた酸素を回路基板1の実装表面に照射し、その表面上に残渣として付着している有機物を分解することで回路基板1の表面上に水酸基(−OH)を付着させ次工程のモールド工程で形成する封止体4と回路基板1との密着強度を更に高めることができる。
【0022】
次に図4(f)に封止工程を示す。固定台18に回路基板1を置き固定枠15で固定する。そして枠体19を固定枠15に乗せ回路基板1上の実装部品3を覆うようにエポキシ系樹脂からなる封止体4をスキージ17で埋め込む。この固定枠15により回路基板1の外周に形成したグランドパターン5は封止体4に覆われておらず回路基板1の外形より小さくなるように形成している。封止体4はエポキシ樹脂と平均粒径が100μm以下のフィラーと硬化剤からなっている。フィラーとしてはシリカ、水酸化アルミ等の無機物が用いられる。硬化剤としては酸無水物、アミン系等の硬化剤を実装部品3の機械的特性に応じて選択して用いる。
【0023】
枠体19の厚みは実装部品3の全体を覆うため複数の実装部品3の中で高さが一番高い部品の高さ+0.2mm以上に設定している。これは枠体19の中に封止体4を供給した場合、枠体19に接触する周辺部より中央部の方が低くなりメニスカスの状態になるからである。
【0024】
そこで、回路基板1の中央部でも実装部品3を確実に封止するために、回路基板1からの高さが一番高い実装部品3の高さ+0.2mm以上の枠体19の設計が必要となる。
【0025】
また、通常エポキシ樹脂からなる封止体4で実装部品3を封止する場合、エポキシ樹脂を供給後平面方向にエポキシ樹脂がダレるため実装部品3全体を封止する場合にはエポキシ樹脂は500から1000Pa・sの粘度のエポキシ樹脂を使用する必要性がある。
【0026】
そしてエポキシ樹脂からなる封止体4を部品周辺へ気泡無く充填させるためにエポキシ樹脂を供給後、真空チャンバーにて脱泡を行う。脱泡は1Torr以下の真空度にすることでエポキシ樹脂の粘性によりエポキシ樹脂内部に封じ込められていた気泡を脱泡することができる。
【0027】
更に、気泡を無くすためには、エポキシ樹脂供給後に真空度を上げ脱泡するだけでなくエポキシ樹脂の供給前に真空チャンバー中で、1Torr以下の真空度にした状態でエポキシ樹脂の供給を行う。
【0028】
その後、真空度を100Torr以上に上げ、初期の真空度との差圧でペースト中の気泡を無くすことができる。このように真空度を上げたり下げたりを繰り返すことで、更に気泡を少なくすることができる。
【0029】
エポキシ樹脂の供給を終了した後、100℃の炉に1時間、更に150℃の炉に3時間放置してエポキシ樹脂からなる封止体4の硬化を行う。このように2段階硬化を行うことで封止体4の硬化を徐々に進め封止体4と回路基板1の熱膨張係数差、封止体4の硬化収縮による内部応力を緩和させている。その結果、回路基板1の反りを低減し熱サイクルなどの信頼性を向上することができる。
【0030】
更に前述した150℃の炉に3時間放置して封止体4を硬化した後、0.5℃/分以下で冷却する。このように温度を少しずつ下げることにより回路基板1の反りを更に少なくすることができる。
【0031】
次に、図4(g)に示すようにUV硬化型粘着剤を塗布したフィルム8を封止体4を形成した回路基板1の反対面に貼り付ける。UV硬化型粘着剤は紫外光を照射することで粘着性を消失することができ回路基板1とフィルム8を自在に剥離することができる。他に熱硬化型粘着剤を用いても良い。フィルム8としてはPET、PPS等を使用できる。
【0032】
そして図4(h)はメッキ工程である。回路基板1上の封止体4および露出させた回路基板1の表層の最外周の4辺に形成したグランドパターン5を含めた部分に金属膜2を形成する。
【0033】
これにより金属膜2をグランドパターン5と接地することで金属膜2によるモジュール部品のシールド効果が得られる。
【0034】
本実施の形態において金属膜2はメッキ法により形成する。
【0035】
封止体4の表面にPdによる核付けを行い無電解法により銅メッキを0.5μm形成する。更に、電解法により銅メッキを行い封止体4の表面に緻密な10μmの銅メッキの金属膜2を形成する。
【0036】
封止体4の反対面には、UV粘着剤が付いたフィルム8が貼られている。フィルム8がレジスト膜となって回路基板1の封止体4の反対面には、金属膜2が付着しない。
【0037】
無電解メッキと電解メッキの特徴は、無電解メッキでは、絶縁物上へのメッキ形成ができ、メッキ液が濡れている部分に対しては均一に膜形成できる点にある。但し、膜形成速度が遅い点と3μm以上の厚み形成が困難であり、また、膜厚を厚くすると内部応力が高くなりモールド樹脂層とメッキ層の界面が剥離しやすくなるという欠点がある。そこで、メッキ成長速度が速く厚膜形成ができる電解メッキを組み合わせることにより、低コストで高品質を確保している。
【0038】
このメッキ工法を用いて、この回路基板1の表層の最外周の4辺に形成したグランドパターン5と実装部品3を封止体4で形成し金属膜2と接続することにより図5のシールド効果を示す検討グラフによると、封止体4を形成し金属膜2を形成しない状態を基準に金属ケースを取り付けた場合と回路基板1の4つのコーナ部にグランドパターン5を設けた場合と回路基板1の最外周4辺にグランドパターン5を設けた場合を比較すると回路基板1の4辺にグランドパターン5を設けることで金属ケースを取り付けた以上のシールド効果が発揮できる。このことからグランドパターン5と数箇所で金属膜2とを接続するよりも4辺で接続することにより、確実なシールド効果を得ることができる。
【0039】
また、金属膜2の膜厚は略1ミクロン以上であれば充分なシールド効果が得られている。この金属膜2の形成は、封止体4の表面に無電解メッキで銅の金属膜2を形成後、更にその表面を電解メッキで銅の金属膜2を形成し金属膜2を更に緻密なものにすることでグランドパターン5との接続抵抗を低くし封止体4に形成した金属膜2のグランド電位を安定化することでシールド効果を高めている。
【0040】
金属材質としては、Cu,Ag等の導電率の高い材質で金属膜2の導体抵抗を下げることで、良好なシールド効果が得られる。逆に、Ni等の導電率が低い材料においては、効率的なシールド効果は得られない。
【0041】
なお封止体4の表面に金属膜を作成する方法として、メッキ法だけでなく蒸着法、スパッタリング法などの工法を用いてもよい。
【0042】
更に金属膜表面に防錆層を形成することでモジュール部品の耐環境性を高めている。防錆層としては耐熱温度が180℃以上ある樹脂コーティング材をコーティングして形成する。また、Sn,Ni等の金属層をメッキ法やスパッタリング法などで形成してもよい。
【0043】
次に、封止体4の反対面に貼り付けたフィルム8に紫外光を照射することでフィルム8に塗布したUV硬化型粘着剤を硬化させ回路基板1よりフィルム8を剥離させてモジュール部品を完成させる。
【0044】
(実施の形態2)
本発明の実施の形態2におけるモジュール部品の製造方法は実施の形態1で説明したモジュール部品を複数個を一括製作する場合について説明する。
【0045】
図6で示すように少なくとも2個以上の単一モジュール用基板を複数個連結して1つにした集合回路基板6の表面には実装部品3を実装するために設けられた電極10が形成されて個々のモジュール用基板の外周にはグランドパターン5が形成されている。
【0046】
図7は鉛フリー半田20を電極10の表面に供給した状態である。図8は実装部品3を搭載し実装した状態を示している。図6から図8に示す実装工程は実施の形態1で説明した実装工程と同じである。図9は集合回路基板6に実装した実装部品3を覆うように封止体4を形成している。図10は切削工程を行った状態を示している。
【0047】
集合回路基板6の個々の回路基板1の表層の最外周の4辺に形成したグランドパターン5上にはコーティングされたエポキシ樹脂からなる封止体4が形成されている。この封止体4を除去するためにこのグランドパターン5の周辺部分をダイシングソー11を用いて格子状に切削し、個々の回路基板1上のグランドパターン5を露出させる。グランドパターン5の露出に関しては、パターン全面を露出するだけでなく、パターンの一部を削り、側面端部だけを露出させても良い。この時、ダイシングソーだけでなくリューター、フライス盤、レーザー加工機などを用いても良い。今回はグランドパターン5が格子状であるためダイシングソーやフライス盤でも加工できるが、異型形状の回路基板1やグランドパターン5が直線でない場合はリューターやレーザー加工機が良い。
【0048】
次に図11に示すように格子状のグランドパターン5の周辺部分の一部を露出させた集合回路基板6上の封止体4および露出させた集合回路基板6の表層の最外周の4辺に格子状に形成したグランドパターン5を含めた部分に金属膜2を形成する。これにより金属膜2をグランドパターン5と接地することで金属膜2によるモジュール部品のシールド効果が得られる。
【0049】
次に図12に示すように封止体4の表面に金属膜2を形成した集合回路基板6をダイシングソー11を用いて個片のモジュール部品に分割する。この時、封止体4を切削したダイシングソーのブレード幅A以下のブレード幅Bを用いることで、図2あるいは図5で示すように金属膜2で覆われた封止体4の投影面積より回路基板1の投影面積の方が大きい構成とし封止体4と回路基板1とに段差を設ける。
【0050】
この段差を設けることで無電解メッキおよび電解メッキで形成した金属膜2の密着性を確保し封止体4およびグランドパターン5と金属膜2の剥離を防止することができる。これにより回路基板1に形成したグランドパターン5と封止体4に設けた金属膜2とを確実に接続し回路基板1の上に形成された実装部品3からなる回路を確実にシールドすることができる。
【0051】
尚、本発明において実装部分にPbフリー半田を用いたが、Agを主成分とするフィラーを混練した導電性ペーストを用いても良い。導電性ペーストを用いることでフラックスを使用せずに実装を行うことができ、洗浄を簡素化することができる。
【0052】
【発明の効果】
以上のように本発明によれば、表層面の最外周にグランドパターンを形成した回路基板に電子部品からなる実装部品を搭載し半田で実装する実装工程と、前記実装部品を搭載した回路基板を洗浄する洗浄工程と、前記実装部品を搭載した回路基板上にエポキシ樹脂を充填して封止体を形成する封止工程と、前記封止体の全表面および回路基板の表面にメッキ層を形成するメッキ工程からなるモジュール部品の製造方法により回路基板と金属膜間の隙間を無くし確実なシールドができるモジュール部品を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1のモジュール部品の斜視図
【図2】本発明の実施の形態1のモジュール部品の断面図
【図3】(a)本発明のモジュール部品の回路基板断面図
(b)本発明の回路基板へ半田供給の断面図
(c)本発明の回路基板への実装部品の搭載断面図
(d)本発明の実装部品搭載の回路基板の洗浄工程図
(e)本発明の回路基板のプラズマ洗浄工程図
【図4】(f)本発明のモジュール部品の封止工程図
(g)本発明の封止体搭載断面図
(h)本発明のモジュール部品のメッキ処理後断面図
【図5】本発明の実施の形態1のモジュール部品のシールド効果比較図
【図6】本発明の実施の形態2の複合回路基板の斜視図
【図7】本発明の実施の形態2の半田供給した複合回路基板の斜視図
【図8】本発明の実施の形態2の実装部品の搭載斜視図
【図9】本発明の実施の形態2の封止体形成した斜視図
【図10】本発明の実施の形態2の封止体をダイシングした断面図および天面図
【図11】本発明の実施の形態2の封止体にメッキ処理をした断面図および天面図
【図12】本発明の実施の形態2のフィルム側からダイシングした断面図および天面図
【図13】従来のモジュール部品の分解斜視図
【符号の説明】
1 回路基板
2 金属膜
3 実装部品
4 封止体
5 グランドパターン
Claims (5)
- 表層面の最外周にグランドパターンを形成した回路基板に電子部品からなる実装部品を搭載し半田で実装する実装工程と、前記実装部品を搭載した回路基板を洗浄する洗浄工程と、前記実装部品を搭載した回路基板上にエポキシ樹脂を充填して封止体を形成する封止工程と、前記封止体の全表面および回路基板の表面にメッキ層を形成するメッキ工程からなるモジュール部品の製造方法。
- 表層面の最外周にグランドパターンを形成した回路基板に電子部品からなる実装部品を搭載し半田で実装する実装工程と、前記実装部品を搭載した回路基板を洗浄する洗浄工程と、前記実装部品を搭載した回路基板上にエポキシ樹脂を充填して封止体を形成する封止工程と、前記封止体の上から前記グランドパターンを含む回路基板の一部を切削する切削工程と、前記封止体の全表面および切削によって露出した回路基板の表面にメッキ層を形成するメッキ工程と、前記メッキ層の形成によって実装部品がシールドされた集合基板を各単一基板ごとに切削分割する分割工程からなるモジュール部品の製造方法。
- 封止工程の前に回路基板の表面に水酸基を付着させるためのプラズマ工程を付加した請求項1または請求項2に記載のモジュール部品の製造方法。
- 封止工程として異なる温度で2段階に樹脂を硬化する請求項1または請求項2に記載のモジュール部品の製造方法。
- メッキ工程が無電解メッキ処理工程後電解メッキ工程の2段階のメッキ工程からなる請求項1または請求項2に記載のモジュール部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002356407A JP3966172B2 (ja) | 2002-12-09 | 2002-12-09 | モジュール部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002356407A JP3966172B2 (ja) | 2002-12-09 | 2002-12-09 | モジュール部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004193187A true JP2004193187A (ja) | 2004-07-08 |
JP3966172B2 JP3966172B2 (ja) | 2007-08-29 |
Family
ID=32756762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002356407A Expired - Fee Related JP3966172B2 (ja) | 2002-12-09 | 2002-12-09 | モジュール部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3966172B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2009692A1 (en) | 2007-06-29 | 2008-12-31 | TDK Corporation | Electronic module and fabrication method thereof |
JP2012049502A (ja) * | 2010-08-27 | 2012-03-08 | Powertech Technology Inc | チップパッケージ方法 |
US8247898B2 (en) | 2009-02-18 | 2012-08-21 | Panasonic Corporation | Semiconductor device and semiconductor device mounted structure |
US8546960B2 (en) | 2011-01-20 | 2013-10-01 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device, semiconductor device and mobile communication device |
JP2015037195A (ja) * | 2013-08-16 | 2015-02-23 | 印▲鉱▼科技有限公司 | 電子デバイスの製造方法及び製造装置 |
US9472428B2 (en) | 2013-08-26 | 2016-10-18 | Tdk Corporation | Manufacturing method of module components |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57173948A (en) * | 1981-04-20 | 1982-10-26 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
JPH02312249A (ja) * | 1989-05-26 | 1990-12-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH10270476A (ja) * | 1997-03-27 | 1998-10-09 | Matsushita Electric Ind Co Ltd | チップの片面モールド装置 |
JPH11163583A (ja) * | 1997-11-25 | 1999-06-18 | Citizen Electronics Co Ltd | 電子部品パッケージ及びその製造方法 |
-
2002
- 2002-12-09 JP JP2002356407A patent/JP3966172B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57173948A (en) * | 1981-04-20 | 1982-10-26 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
JPH02312249A (ja) * | 1989-05-26 | 1990-12-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH10270476A (ja) * | 1997-03-27 | 1998-10-09 | Matsushita Electric Ind Co Ltd | チップの片面モールド装置 |
JPH11163583A (ja) * | 1997-11-25 | 1999-06-18 | Citizen Electronics Co Ltd | 電子部品パッケージ及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2009692A1 (en) | 2007-06-29 | 2008-12-31 | TDK Corporation | Electronic module and fabrication method thereof |
US8247898B2 (en) | 2009-02-18 | 2012-08-21 | Panasonic Corporation | Semiconductor device and semiconductor device mounted structure |
JP2012049502A (ja) * | 2010-08-27 | 2012-03-08 | Powertech Technology Inc | チップパッケージ方法 |
US8546960B2 (en) | 2011-01-20 | 2013-10-01 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device, semiconductor device and mobile communication device |
JP2015037195A (ja) * | 2013-08-16 | 2015-02-23 | 印▲鉱▼科技有限公司 | 電子デバイスの製造方法及び製造装置 |
CN104377139A (zh) * | 2013-08-16 | 2015-02-25 | 印鋐科技有限公司 | 用于电子组件的制造方法与制造设备 |
US9472428B2 (en) | 2013-08-26 | 2016-10-18 | Tdk Corporation | Manufacturing method of module components |
Also Published As
Publication number | Publication date |
---|---|
JP3966172B2 (ja) | 2007-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
US8324740B2 (en) | Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device | |
KR100670751B1 (ko) | 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법 | |
CN110010587B (zh) | 半导体装置的制造方法及半导体装置 | |
US20090002967A1 (en) | Electronic module and fabrication method thereof | |
CN1146985C (zh) | 半导体装置和用于半导体装置的布线带 | |
JP5503322B2 (ja) | 半導体装置の製造方法 | |
US8785255B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
JP2014107372A (ja) | 回路モジュール及びその製造方法 | |
JP2007123506A (ja) | 回路モジュールの製造方法 | |
JP2010087490A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3966172B2 (ja) | モジュール部品の製造方法 | |
JP3617072B2 (ja) | チップキャリア | |
JP4192772B2 (ja) | 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法 | |
JPH05166985A (ja) | 電子部品搭載装置の製造方法 | |
JP2005109135A (ja) | 電子部品内蔵モジュールの製造方法 | |
JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
JP2008263234A (ja) | 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
JP2000082760A (ja) | 半導体装置 | |
JP4605177B2 (ja) | 半導体搭載基板 | |
JP6009844B2 (ja) | 中継基板及びその製造方法 | |
JP4643055B2 (ja) | Tabテープキャリアの製造方法 | |
US20240170291A1 (en) | Pre-mold substrate and method for manufacturing the pre-mold substrate | |
JP4067027B2 (ja) | プリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050826 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |