JP4282777B2 - 半導体装置用基板及び半導体装置の製造方法 - Google Patents
半導体装置用基板及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4282777B2 JP4282777B2 JP27354296A JP27354296A JP4282777B2 JP 4282777 B2 JP4282777 B2 JP 4282777B2 JP 27354296 A JP27354296 A JP 27354296A JP 27354296 A JP27354296 A JP 27354296A JP 4282777 B2 JP4282777 B2 JP 4282777B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- copper
- insulating layer
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップの搭載されるＢＧＡ(Ball Grid Array) 型の半導体装置用基板並びに半導体装置及びそれらの製造方法に係わり、特に、高密度で薄型かつランド電極の傷つき難い半導体装置用基板並びに半導体装置及びそれらの製造方法に関する。
【０００２】
【従来の技術】
最近、ノートブック型パソコン、ハンディビデオ機器及び携帯電話などの携帯可能な電子機器が広く販売されている。このため、これら電子機器内に半導体装置を実装する際の半導体装置用基板に対して小形化、高機能化の要求が高まりつつある。
【０００３】
この種の半導体装置用基板には、ＬＳＩ等の半導体チップを搭載可能なＢＧＡ型のものがあり、具体的には、例えば、特開平８−３７３４５号公報に開示されたもの等が公知となっている。なお、半導体装置用基板に半導体チップが搭載されて樹脂封止されることにより、外部要素のマザーボード等に実装可能な半導体装置が製造される。
【０００４】
図８は係る半導体装置用基板を用いた半導体装置の構成を示す断面図である。この半導体装置としては、プリント配線板用の銅張積層板をベース基板３１とし、このベース基板３１にドリルを用いた機械的加工によって、略マトリクス状に複数の孔３２が形成される。
【０００５】
次いで、フォトリソグラフィ法により、ベース基板３１の両面の銅層のうち、上面の銅層が配線用パターン３３となり、他面の銅層が電極端子（以下、ランド電極という）３４となるようにパターニングされる。
【０００６】
配線用パターン３３として、高密度で複雑のため、単層では形成不可能なパターンを設ける場合、配線パターン３３を多層配置して配線の高密度化を図る必要がある。配線パターン３３の多層にあたっては、下層の配線パターン３３を含む表面に絶縁層３５が形成された後、同様に導電層（銅層）が形成され、この導電層がパターニングされて新たな配線パターン３３とされる。
【０００７】
この際、上下の配線パターン３３間で導通をとるため、絶縁層３５にスルーホール３６が形成され、スルーホール３６に形成される導電層を介して両配線パターン３３を導通させる。このとき、絶縁層３５は、所望部分にスルーホール３６を形成可能とするため、フォトリソグラフィ法によりパターニング可能な材質が望ましく、例えば感光性樹脂が適切なものとなっている。
【０００８】
また、各層の配線パターン３３の形成後、最上層の配線パターン３３の表面にＡｕめっきが施され、半導体チップ３７との接続（ワイヤ・ボンディング）適性が向上されている。
【０００９】
【発明が解決しようとする課題】
しかしながら以上のような半導体装置用基板では、配線パターン３３とランド電極３４とを導通させるために、ベース基板３１にドリルによる穴あけ加工が施されている。但し一般に、ドリル加工は微細な穴あけには不向きなため、この種の半導体装置用基板としては、通常の集積度の製品に適用される場合には何の問題もないが、より一層の高密度な集積化を必要とする用途には不向きとなっている。
【００１０】
また、ベース基板３１は、感光性樹脂等が塗布されてなる絶縁層３５の形成工程にて、支持基板として機能している。すなわち、ベース基板３１にはある程度の剛性（厚さ）が要求されるため、前述同様に、通常の製品としては何の問題もないが、より一層の薄型化を必要とする用途には不向きとなっている。
【００１１】
また、ベース基板３１の下面側の銅層がパターニングされ、ランド電極３４が形成されるため、ベース基板３１の下面に凹凸がある。
この凹凸に起因し、真空吸着等による固定がやや難しくなるため、絶縁層３５の形成、配線パターン３３のパターニング、スルーホール３６の形成、さらに最上層の配線パターン３３の表面の金めっき等の工程の自動化が多少難しくなる問題がある。また、このランド電極３４は、銅層の厚さだけ突出しているため、製造工程中や半導体チップ３７の搭載工程中に、傷つき等の不良を発生する可能性がある。
【００１２】
本発明は上記実情を考慮してなされたもので、高密度で薄型であり、かつ製造工程中などで確実に固定でき、さらに、ランド電極が傷つく等の不良の発生し難く、高い信頼性を実現し得る半導体装置用基板、半導体装置及びそれらの製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
請求項１に対応する発明は、シート状の銅合金上に、樹脂が硬化されてなる第１の絶縁層を形成する第１の工程と、前記第１の絶縁層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解金めっき処理により、０．１μｍから５μｍの厚さの電解金めっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解ニッケルめっき処理により、前記各エッチングストッパ層上に複数の電解ニッケルめっき層を形成する第４の工程と、電解銅めっき処理により、前記各電解ニッケルめっき層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層、前記各電解ニッケルめっき層及び前記各電解銅めっき層からなる複数のランド電極を形成する第５の工程と、前記第１の絶縁層上及び前記各ランド電極上に、樹脂が硬化されてなる第２の絶縁層を形成する第６の工程と、前記第２の絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記第２の絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記第２の絶縁層上に各配線領域及び各接続電極を一体に形成する第１０の工程と、前記第２の絶縁層上、前記各配線層上及び前記各接続電極上に、保護用のドライフィルムを貼り付ける第１１の工程と、前記ドライフィルムの貼りつけの後、前記銅合金をエッチングにより除去する第１２の工程と、前記ドライフィルムを剥離する第１３の工程とを含んでいることを特徴とする半導体装置用基板の製造方法である。
【００１９】
さらに、請求項２に対応する発明は、シート状の銅合金上に、樹脂が硬化されてなる第１の絶縁層を形成する第１の工程と、前記第１の絶縁層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解金めっき処理により、０．１μｍから５μｍの厚さの電解金めっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解ニッケルめっき処理により、前記各エッチングストッパ層上に複数の電解ニッケルめっき層を形成する第４の工程と、電解銅めっき処理により、前記各電解ニッケルめっき層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層、前記各電解ニッケルめっき層及び前記各電解銅めっき層からなる複数のランド電極を形成する第５の工程と、前記第１の絶縁層上及び前記各ランド電極上に、樹脂が硬化されてなる第２の絶縁層を形成する第６の工程と、前記第２の絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記第２の絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記第２の絶縁層上に各配線領域及び各接続電極を一体に形成することで半導体装置用基板を製造する第１０の工程と、前記各接続電極に接続することで前記半導体装置用基板の上面に半導体チップを搭載する第１１の工程と、少なくとも前記半導体チップとその前記各接続電極への接続部とを樹脂封止する第１２の工程と、前記樹脂封止の後、前記銅合金をエッチングにより除去する第１３の工程とを含んでいることを特徴とする半導体装置の製造方法である。
【００２０】
また、請求項３に対応する発明は、シート状の銅合金上に、レジスト層を形成する第１の工程と、前記レジスト層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解はんだめっき処理により、３μｍから５μｍの厚さのはんだめっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解銅めっき処理により、前記各エッチングストッパ層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層及び前記各電解銅めっき層からなる複数のランド電極を形成する第４の工程と、前記ランド電極の形成後、前記レジスト層を剥離する第５の工程と、前記シート状の銅合金上及び前記各ランド電極上に、樹脂が硬化されてなる絶縁層を形成する第６の工程と、前記絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記絶縁層上に各配線領域及び各接続電極を一体に形成する第１０の工程と、前記絶縁層上、前記各配線層上及び前記各接続電極上に、保護用のドライフィルムを貼り付ける第１１の工程と、前記ドライフィルムの貼りつけの後、前記銅合金をエッチングにより除去する第１２の工程と、前記ドライフィルムを剥離する第１３の工程とを含んでいることを特徴とする半導体装置用基板の製造方法である。
【００２２】
また、請求項４に対応する発明は、シート状の銅合金上に、レジスト層を形成する第１の工程と、前記レジスト層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解はんだめっき処理により、３μｍから５μｍの厚さのはんだめっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解銅めっき処理により、前記各エッチングストッパ層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層及び前記各電解銅めっき層からなる複数のランド電極を形成する第４の工程と、前記ランド電極の形成後、前記レジスト層を剥離する第５の工程と、前記シート状の銅合金上及び前記各ランド電極上に、樹脂が硬化されてなる絶縁層を形成する第６の工程と、前記絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記絶縁層上に各配線領域及び各接続電極を一体に形成することで半導体装置用基板を製造する第１０の工程と、前記各接続電極に接続することで前記半導体装置用基板の上面に半導体チップを搭載する第１１の工程と、少なくとも前記半導体チップとその前記各接続電極への接続部とを樹脂封止する第１２の工程と、前記樹脂封止の後、前記銅合金をエッチングにより除去する第１３の工程とを含んでいることを特徴とする半導体装置の製造方法である。
（用語）次に、以上のような本発明について適用される材料について補足説明する。
【００２３】
絶縁層は、スクリーン印刷又はカーテンコート等により塗布された液状樹脂が硬化して形成される。液状樹脂としては、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂等が適用可能である。また、液状樹脂としては、バイアホール等を容易にかつ高精度で加工する観点から、感光性樹脂を用いることが好ましい。しかしながら非感光性樹脂を用いても、エキシマレーザ等を使用した微細加工により所望の形状に形成可能となっている。
【００２４】
また、半導体装置用基板は、１つの半導体チップが搭載可能な構造あるいは２つ以上の半導体チップが搭載可能な構造のいずれでもよい。
また、半導体装置用基板は、プリント回路部を配線上必要とされる層数とし、例えば電源の層や、接地層を設けた多層構造としてもよい。
【００２５】
ランド電極は、少なくとも表面がＡｕ、Ｐｔ、Ｎｉ、Ｐｄ、はんだ、Ｃｕペースト等の如き、前述した材料から形成され、これら材料を単独で用いても、合金として用いても、多層構造としてもよい。すなわち表面層（エッチングストッパ層ともいう）には、例えばＮｉ層又はＮｉ−Ａｕ合金層等が用いられる。また、それらの下地として、例えばＮｉ層又はＮｉ−Ｐｄ合金層を設けてもよい。
【００２６】
エッチングストッパ層は、シート状の金属材料をエッチング除去するときにストッパとなるもので、例えば金属材料が銅で、塩化第二鉄を用いる場合には、Ａｕ、Ｐｄ等が使用される。過硫酸アンモニウム、過硫酸カリウム等の過硫酸塩類エッチング液、あるいは銅アンモニウム錯イオンを主成分とするアルカリ性水溶液からなるエッチング液を用いる場合には、はんだ等が使用される。
【００２７】
なお、エッチングストッパ層の材質は、配線材料に対して強い密着力を有し、エッチング液に腐食され難いものが良く、さらに金属材料に容易に形成可能なことが望ましい。具体的には、金属材料及びエッチング液との関係で適宜選択される。
【００２８】
また、エッチングストッパ層の材質は、外部要素のプリント配線板等との接続に用いる材料（例えばはんだ）に対し、ぬれ性の高い材料が望ましい。
エッチングストッパ層の形成方法には、めっき、蒸着、スパッタリング等があり、適宜選択可能となっている。
【００２９】
金は、多種のエッチング液に対してストッパー効果が高く、後にそのまま端子の表面保護となり、好ましい。
また、はんだは、めっきによって簡易に形成することが可能であり、安価であり、好ましい。この場合、金属材料が銅合金であれば、銅アンモニウム錯イオンを主成分とするアルカリエッチング液を用いてエッチングすると、銅合金はエッチングされ、はんだ層はストッパ層となる。
【００３０】
シート状の金属材料としては、例えば、銅、銅合金、又は４２合金（４２重量％ Ｎｉ、残部 Ｆｅ）に代表される鉄−Ｎｉ合金等が使用可能となっており、特に、銅合金は、優れた熱伝導度と低い電気抵抗とを有する点で好ましい。
【００３１】
シート状の金属材料の厚さは、支持基板として機能する程度に厚く、かつエッチングによる除去の容易な程度に厚すぎない厚さが必要とされ、例えば０．１５ｍｍ〜０．３５ｍｍ程度の範囲内にあることが好ましい。
【００３２】
バイアの形成工程にて、めっきにより、バイアホール内を充填することは、バイアホール内での気泡の形成を阻止する観点から好ましい。具体的には、金属材料に通電する電解めっきが可能であり、簡易な工程でバイアホール内を充填可能となっている。
【００３３】
バイア上に、配線領域及び接続電極からなる導体回路を形成する工程では、常法のサブトラクティブ法、セミアディティブ法又はフルアディティブ法等の電解Ｃｕめっきが適用可能であるが、バイアが形成済のため、導体回路が容易に形成可能となっている。
【００３４】
サブトラクティブ法としては、例えば無電解めっき又はスパッタリング等が使用可能であり、具体的には例えば、０．２μｍ厚の薄い銅層の形成後、全面に１０μｍ厚の電解銅めっきが施される。また、レジスト（例、ＰＭＥＲ；商品名：東京応化工業（株）製）が塗布され、乾燥された後、露光、現像、エッチング、レジスト剥離の各工程が実行される。また、レジストとしては、ネガ型の感光性レジストが望ましく、例えば、商品名ＰＭＥＲで呼ばれるレジストが使用可能である。また、塗布方法としては、浸漬、スクリーン印刷又はスピンコート等が適宜使用可能となっている。
【００３５】
セミアディティブ法としては、例えば、無電解めっき又はスパッタリング等が使用可能であり、具体的には例えば、０．２μｍ厚の薄い銅層の形成後、レジスト（例、ＰＭＥＲ）が塗布され、乾燥された後、露光、現像され、配線領域及び接続電極となるパターン部に１０μｍ厚の電解銅めっきが施される。また、レジスト剥離後、薄い銅層がエッチング除去される。
【００３６】
フルアディティブ法としては、例えば、触媒付与、レジスト形成後、無電解めっきにより、配線領域及び接続電極が形成される。
半導体チップの半導体装置用基板との接続法としては、ワイヤボンディング又はバンプ等がある。また、少なくとも半導体チップ及び半導体チップと半導体装置用基板との接続部を樹脂封止した後に、金属材料をエッチングする。
（作用）
従って、請求項１に対応する発明は以上のような手段を講じたことにより、絶縁層が、硬化させた樹脂から形成されるため、ドリルによる穴あけ工程を省略できることから高密度なパターンと薄型の形状を実現でき、各ランド電極の表面が絶縁層の表面とほぼ同一平面に位置するようにしたので、製造工程中などで確実に固定でき、さらに、ランド電極が傷つく等の不良の発生し難く、高い信頼性を実現させることができる。
【００３７】
また、各ランド電極をシート状の金属材料にて被覆したので、半導体チップを搭載してなる半導体装置の完成直前まで電極表面が保護されて傷等の不良を生じ難く、もって、より一層信頼性を向上させることができる。
【００４０】
また、請求項１に対応する発明は、シート状の銅合金上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、銅合金をエッチングにより除去するので、半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
【００４２】
さらに、請求項２に対応する発明は、シート状の銅合金上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、銅合金をエッチングにより除去するので、半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
【００４３】
また、請求項３に対応する発明は、シート状の銅合金上に、レジスト層及び各ランド電極形成用穴を形成し、エッチングストッパ層及び各ランド電極を形成し、レジスト層を剥離し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、銅合金をエッチングにより除去するので、半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
【００４５】
また、請求項４に対応する発明は、シート状の銅合金上に、レジスト層及び各ランド電極形成用穴を形成し、エッチングストッパ層及び各ランド電極を形成し、レジスト層を剥離し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、銅合金をエッチングにより除去するので、半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
【００４６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る半導体装置用基板の構成を示す断面図である。この半導体装置用基板は、液状樹脂が硬化されてなる絶縁層１と、絶縁層１の一方の面に形成され、半導体チップに接続可能に配置された複数の接続電極２と、絶縁層１の一方の面に形成され、各接続電極２に個別に接続された複数の配線領域３と、表面が絶縁層１の表面とほぼ同一平面に位置され、かつ側面が絶縁層１に被覆されるように絶縁層１の他方の面内に形成され、外部要素に接続可能に配置された複数のランド電極４と、各ランド電極４と各配線領域２とを個別に接続する複数のバイア５とを備えている。
【００４７】
また、各配線領域３及び絶縁層１からなる面は、接続電極２上を除き、保護層６にて覆われている。
ここで、絶縁層１は、液状の絶縁樹脂の塗布、乾燥により形成される。絶縁樹脂としては、エポキシ樹脂系、アクリル樹脂系の絶縁樹脂等が適用可能となっている。
【００４８】
各接続電極２は、半導体チップに良好に接続するためのめっき層２ａが表面に形成されている。めっき層２ａは、導電層（銅層）上の下地がＮｉ層であり、Ｎｉ層上にＡｕ層が形成されてなる。
【００４９】
各ランド電極４は、エッチングストッパ層としてのめっき層４ａが表面に形成されている。めっき層４ａは、ここでは前述しためっき層２ａに同様の層構成とされている。なお、各めっき層２ａ，４ａは、他の層構成としてもよい。
【００５０】
次に、このような半導体装置用基板の製造方法について説明する。
始めに、シート状の０．２ｍｍ厚の銅合金１０が洗浄される。乾燥後、この銅合金１０の裏面には、全域に耐酸性テープとしてのドライフィルム（図示せず）が貼着される。しかる後、この銅合金１０の表面には、スクリーン印刷により、絶縁層１となる感光性絶縁樹脂（ＤＰＲ−１０５；商品名：（株）アサヒ化学研究所製）が印刷される。
【００５１】
この感光性絶縁樹脂は、ランド電極４の形成位置に対応するパターンが露光され、現像されることにより、ランド電極４の形成位置の絶縁層が穴径０．６ｍｍで除去され、もって、図２（ａ）に示すように、２０μｍ厚の絶縁層１ａが選択的に形成される。
【００５２】
続いて、銅合金１０を電極として電解金めっき工程が実行され、絶縁層１ａに囲まれた銅合金１０部分に、０．５μｍ厚のＡｕ層が形成される。Ａｕ層は、最終工程の銅合金１０エッチング除去時のストッパー層となるものであるため、ピンホールの無いように、また十分にエッチング耐性を有するように、厚さ０．１μｍから５μｍ程度、特に０．３μｍから１μｍ程度に形成されることが好ましい。
【００５３】
次に、後工程の銅めっきとの良好な付着性を付与させるための電解ニッケルめっき工程が施され、Ａｕ層上に２μｍ厚のニッケル層が形成され、もって、図２（ｂ）に示すように、Ａｕ層及びＮｉ層からなるめっき層４ａが形成される。
【００５４】
また、このような銅合金１０は、硫酸銅めっき液に浸漬され、電解銅めっき工程が施されることにより、図２（ｃ）に示すように、１０μｍ厚の銅層１１が形成される。
【００５５】
再び、スクリーン印刷により、絶縁層１となる感光性絶縁樹脂が印刷される。この絶縁樹脂は、各ランド電極表面のめっき層４ａを一部露出させるパターンに対応して露光され、現像されることにより、ランド電極４の形成位置における中央部の絶縁層が穴径０．０８ｍｍで除去されてバイアホール１２が形成され、もって、図３（ａ）に示すように、２０μｍ厚の絶縁層１ａとあわせて４０μｍ厚の絶縁層１が形成される。
【００５６】
次に、銅合金１０を電極として電解銅めっき工程が施され、２０μｍ厚の銅めっき層がバイアホール１２内に形成され、もって、バイアホール１２内が銅層で充填されてバイア５が形成される。しかる後、バイアホール１２上面及び絶縁層１表面がバフ研磨されて平滑化される。
【００５７】
続いて、全面に無電解銅めっきが厚さ０．５μｍで施され、電解めっきが厚さ１０μｍで施されることにより、全面に１０．５μｍ厚の銅層が形成される。
さらに、感光性の液状レジスト（ＰＭＥＲ；商品名：東京応化工業（株）製）が浸漬により、両面に１０μｍ厚で塗布される。この液状レジストは、接続電極２及び配線領域３を形成するパターンに対応して露光され、現像されてパタ−ニングされる。
【００５８】
しかる後、銅層が選択的にエッチングされて除去され、また裏面のレジストがドライフィルムごと剥離され、もって、図３（ｂ）に示すように、接続電極２及び配線領域３が形成された構造となる。
【００５９】
配線領域３上に、保護層６として、絶縁樹脂と同材質の樹脂がスクリーン印刷され、半導体チップとの接続電極２を露出させるパターンに対応し露光され、現像されて、接続電極２上の樹脂が除去される。
【００６０】
また、接続電極２上に、無電解めっきにより、ニッケルめっきが厚さ２μｍ、金めっきが厚さ０．３μｍで施される。すなわち、図３（ｃ）に示すように、接続電極２上に、Ｎｉ層及びＡｕ層からなるめっき層２ａが形成される。なお、この図３（ｃ）に示す構造は、出荷可能な半導体装置用基板となっている。
【００６１】
続いて、保護層６、配線領域３及び接続電極２からなる回路形成面に保護用のドライフィルムが貼着され（図示せず）、しかる後、銅合金１０がエッチングにより除去される。このとき、めっき層４ａのＡｕ層がエッチングストッパ層となり、銅合金１０のみが除去される。そして、ドライフィルムが剥離され、図３（ｄ）に示すように、半導体装置用基板が完成される。
【００６２】
上述したように第１の実施の形態によれば、絶縁層１が液状樹脂から形成されるため、ドリルによる穴あけ工程を省略できることから高密度なパターンと薄型の形状を実現でき、各ランド電極４の表面が絶縁層１の表面とほぼ同一平面に位置するようにしたので、製造工程中などで確実に固定でき、さらに、ランド電極４が傷つく等の不良の発生し難く、高い信頼性を実現させることができる。
【００６３】
また、シート状の銅合金１０上にビルドアップし、その後銅合金１０を除去するため、薄型化された場合でも容易に、高い信頼性で製造することができる。
また、図３（ｃ）に示す構造で出荷する場合、各ランド電極４をシート状の銅合金１０にて被覆したので、半導体チップを搭載してなる半導体装置の完成直前までランド電極４表面が保護されて傷等の不良を生じ難く、もって、より一層信頼性を向上させることができる。
【００６４】
さらに、各ランド電極４の表面がエッチングストッパ層として機能する材料に形成されるので、上述した効果を容易かつ確実に奏することができる。
また、製造工程としては、シート状の銅合金１０上に、選択的に絶縁層１ａを形成し、しかる後、各ランド電極４の表面となるめっき層４ａを形成し、以下、順次、ランド電極４を形成し、再度絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、銅合金１０をエッチングにより除去するので、上述した効果を奏する半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
（第２の実施の形態）
次に、本発明の第２の実施の形態に係る半導体装置用基板について説明する。
【００６５】
図４はこの半導体装置用基板の構成を示す断面図であり、図１と同一部分については同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。
【００６６】
すなわち、本実施の形態に係る半導体装置用基板は、第１の実施形態の製造方法を変形させたものであり、各ランド電極４におけるめっき層４ａ（図４中では、はんだ層４ｂ）を形成した後に絶縁層１を形成する製造方法であって、完成品の構造としては図１に示した構造とほぼ同一構造となっている。
【００６７】
構造として異なる点は、めっき層４ａのＡｕ層及びＮｉ層に代えて、はんだ層４ｂが形成されている点である。
次に、このような半導体装置用基板の製造方法について説明する。
【００６８】
始めに、シート状の０．２ｍｍ厚の銅合金１０が洗浄される。乾燥後、この銅合金１０の裏面には、図示しないドライフィルムが貼着される。しかる後、この銅合金１０の表面には、浸漬により、感光性の液状レジスト（ＰＭＥＲ；商品名：東京応化工業（株）製）が２５μｍ厚で塗布される。なお、液状レジストの塗布厚は、後に形成するランド電極４の厚さよりも厚いことが必要であり、例えば２５〜５０μｍ程度が好ましい。
【００６９】
この液状レジストは、ランド電極４の形成位置のパターンに対応して露光され、現像されることにより、ランド電極４の形成位置の部分が穴径０．６ｍｍで除去され、もって、図５（ａ）に示すように、２０μｍ厚のレジスト層１３が選択的に形成される。
【００７０】
続いて、銅合金１０を電極として電解はんだめっきが施され、図５（ｂ）に示すように、レジスト層１３に囲まれた銅合金１０部分に、３μｍ厚のはんだ層４ｂが形成される。はんだ層４ｂは、最終工程の銅合金１０エッチング除去時のストッパー層となるものであるため、ピンホールの無いように、また十分にエッチング耐性を有するように、厚さ３μｍから５μｍ程度に形成されることが好ましい。
【００７１】
なお、このはんだ層４ｂ上に電解銅めっきを施し、１５μｍ厚程度の銅層を形成し、ランド電極４を補強してもよい。
次に、図５（ｃ）に示すように、レジスト１３が剥離される。
【００７２】
続いて前述同様に、スクリーン印刷により、絶縁層１となる感光性絶縁樹脂（ＤＰＲ−１０５；商品名：（株）アサヒ化学研究所製）が印刷される。この絶縁樹脂は、各ランド電極４を一部露出させるパターンに対応して露光され、現像されることにより、ランド電極４の形成位置における中央部の絶縁層が穴径０．０８ｍｍで除去されてバイアホール１２が形成され、図５（ｄ）に示すように、４０μｍ厚の絶縁層１が形成される。
【００７３】
銅合金１０を電極として電解銅めっきが施され、２０μｍ厚の銅めっき層がバイアホール１２内に形成され、もって、バイアホール内が銅層で充填されてバイア５が形成される。しかる後、バイアホール１２上面及び絶縁層１表面がバフ研磨されて平滑化される。
【００７４】
続いて、全面に無電解めっきが厚さ０．５μｍで施され、電解めっきを厚さ１０μｍで施されることにより、全面に１０．５μｍ厚の銅層が形成される。
さらに、感光性の液状レジスト（ＰＭＥＲ）が浸漬により、両面に厚さ１０μｍで塗布される。この液状レジストは、接続電極２及び配線領域３を形成するパターンに対応して露光され、現像されてパターニングされる。
【００７５】
しかる後、塩化第二鉄を用いたエッチングにより、銅層が選択的に除去され、また、裏面のレジストがドライフィルムごと剥離され、もって、図５（ｅ）に示すように、接続電極２及び配線領域３が形成された構造となる。
【００７６】
配線領域３上に、保護層６として、絶縁樹脂と同材質の樹脂がスクリーン印刷され、半導体チップとの接続電極２を露出させるパターンに対応し露光され、現像されて、接続電極２上の樹脂が除去される。
【００７７】
また、接続電極２上に、無電解めっきにより、ニッケルめっきが厚さ２μｍ、金めっきが厚さ０．３μｍで施され、図５（ｆ）に示すように、Ｎｉ層及びＡｕ層からなるめっき層２ａが形成される。なお、この図５（ｆ）に示す構造は、出荷可能な半導体装置用基板となっている。
【００７８】
続いて、保護層６、配線領域３及び接続電極２からなる回路形成面に保護用のドライフィルムが貼着され（図示略）、しかる後、銅合金１０がエッチングにより除去される。このとき、はんだ層４ｂがエッチングストッパ層となり、銅合金のみが除去される。そして、ドライフィルムが剥離され、図５（ｇ）に示すように、半導体装置用基板が完成される。
【００７９】
上述したように第２の実施の形態によれば、第１の実施形態の効果に加え、製造工程としては、シート状の銅合金１０上に、選択的にはんだ層４ｂ及び各ランド電極４を形成し、しかる後、順次、絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、銅合金１０をエッチングにより除去するので、第１の実施形態の効果を奏する半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にはんだ層４ｂを形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
（第３の実施の形態）
次に、本発明の第３の実施の形態に係る半導体装置について説明する。
【００８０】
図６はこの半導体装置の構成を示す断面図であり、図１と同一部分には同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。すなわち、本実施の形態に係る半導体装置は、第１又は第２の実施形態の変形形態であり、図１に示す装置に対し、図６に示すように、各接続電極２に電気的に接続された半導体チップ２１を備え、少なくとも半導体チップ２１とその各接続電極２への接続部とが絶縁樹脂２２により封止されて形成されている。
【００８１】
なお、第１の実施の形態における図３（ｃ）と、第２の実施の形態における図５（ｆ）とは互いに同一内容の工程のため、ここでは図３（ｃ）の工程のみを例に挙げ、その後工程を続けるように本実施の形態を説明する。
【００８２】
次に、このような半導体装置の製造方法について説明する。
図３（ｃ）に示す工程の後、基板中央の半導体チップ搭載部に半導体チップ２１が搭載され、図７（ａ）に示すように、半導体チップ２１と接続電極２とがボンディングワイヤ２３を介して接続される。
【００８３】
続いて、この半導体チップの搭載面は、図７（ｂ）に示すように、エポキシ樹脂等の絶縁樹脂２２で封止される。
さらに、図７（ｃ）に示すように、銅合金１０がエッチングにより除去される。このとき、ランド電極４のめっき層４ａにおけるＡｕ層がエッチングストッパーとなるため、ランド電極４内部やバイア５等は除去されず、銅合金１０のみが除去される。
【００８４】
上述したように第３の実施の形態によれば、第１の実施形態に係る半導体装置用基板に半導体チップ２１が接続され、かつ半導体チップ２１とその接続部とが樹脂封止されているので、第１の実施形態の作用効果により、高密度化並びに薄型化を期待でき、もって、高機能化を期待することができる。
【００８５】
また、製造工程としては始めから述べると、シート状の銅合金１０上に、選択的に絶縁層１ａを形成し、しかる後、各ランド電極４の表面となるめっき層４ａを形成し、以下、順次、ランド電極４を形成し、再度絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、各接続電極２に半導体チップ２１を接続し、半導体チップ２１等を樹脂封止し、銅合金１０をエッチングにより除去するので、上述した作用効果を奏する半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
【００８６】
なお、本実施の形態では詳述を避けたが、図５（ｆ）の後工程を続けて半導体装置を製造する場合、製造工程としては始めから述べると、シート状の銅合金１０上に、選択的にはんだ層４ｂ及び各ランド電極４を形成し、しかる後、順次、絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、各接続電極２に半導体チップ２１を接続し、半導体チップ２１等を樹脂封止し、銅合金１０をエッチングにより除去するので、本実施形態の作用効果を奏する半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にはんだ層４ｂを形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
（他の実施の形態）
なお、上記第３の実施の形態では、図３（ｃ）又は図５（ｆ）に示す工程の後に半導体チップ２１を搭載して最後に銅合金１０を除去することにより半導体装置を製造する場合について説明したが、これに限らず、図３（ｄ）又は図５（ｇ）に示す銅合金１０の除去工程の後、半導体チップ２１と接続電極２とがボンディングワイヤ２３を介して接続される工程と、半導体チップ２１の搭載面が絶縁樹脂２２で封止される工程とを付加することにより、図６に示す構造の半導体装置を製造しても、本発明を同様に実施して同様の効果を得ることができる。
その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【００８７】
【発明の効果】
以上説明したように請求項１の発明によれば、絶縁層が、硬化させた樹脂から形成されるため、ドリルによる穴あけ工程を省略できることから高密度なパターンと薄型の形状を実現でき、各ランド電極の表面が絶縁層の表面とほぼ同一平面に位置するようにしたので、製造工程中などで確実に固定でき、さらに、ランド電極が傷つく等の不良の発生し難く、高い信頼性を実現できる半導体装置用基板を提供できる。
【００８８】
また、各ランド電極をシート状の金属材料にて被覆したので、半導体チップを搭載してなる半導体装置の完成直前まで電極表面が保護されて傷等の不良を生じ難く、もって、より一層信頼性を向上できる半導体装置用基板を提供できる。
【００９１】
さらに、請求項１の発明によれば、シート状の銅合金上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、銅合金をエッチングにより除去するので、半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上できる半導体装置用基板の製造方法を提供できる。
【００９３】
さらに、請求項２の発明によれば、シート状の銅合金上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、銅合金をエッチングにより除去するので、半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上できる半導体装置の製造方法を提供できる。
【００９４】
また、請求項３の発明によれば、シート状の銅合金上に、レジスト層及び各ランド電極形成用穴を形成し、エッチングストッパ層及び各ランド電極を形成し、レジスト層を剥離し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、銅合金をエッチングにより除去するので、半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成できる半導体装置用基板の製造方法を提供できる。
【００９６】
また、請求項４の発明によれば、シート状の銅合金上に、レジスト層及び各ランド電極形成用穴を形成し、エッチングストッパ層及び各ランド電極を形成し、レジスト層を剥離し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、銅合金をエッチングにより除去するので、半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成できる半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置用基板の構成を示す断面図
【図２】同実施の形態における製造方法を説明するための工程断面図
【図３】同実施の形態における製造方法を説明するための工程断面図
【図４】本発明の第２の実施の形態に係る半導体装置用基板の構成を示す断面図
【図５】同実施の形態における製造方法を説明するための工程断面図
【図６】本発明の第３の実施の形態に係る半導体装置の構成を示す断面図
【図７】同実施の形態における製造方法を説明するための工程断面図
【図８】従来の半導体装置用基板を用いた半導体装置の構成を示す断面図
【符号の説明】
１，１ａ…絶縁層
２…接続電極
２ａ，４ａ…めっき層
３…配線領域
４…ランド電極
４ｂ…はんだ層
５…バイア
６…保護層
１０…銅合金
１１…銅層
１２…バイアホール
１３…レジスト層
２１…半導体チップ
２２…絶縁樹脂
２３…ボンディングワイヤ
【発明の属する技術分野】
本発明は、半導体チップの搭載されるＢＧＡ(Ball Grid Array) 型の半導体装置用基板並びに半導体装置及びそれらの製造方法に係わり、特に、高密度で薄型かつランド電極の傷つき難い半導体装置用基板並びに半導体装置及びそれらの製造方法に関する。
【０００２】
【従来の技術】
最近、ノートブック型パソコン、ハンディビデオ機器及び携帯電話などの携帯可能な電子機器が広く販売されている。このため、これら電子機器内に半導体装置を実装する際の半導体装置用基板に対して小形化、高機能化の要求が高まりつつある。
【０００３】
この種の半導体装置用基板には、ＬＳＩ等の半導体チップを搭載可能なＢＧＡ型のものがあり、具体的には、例えば、特開平８−３７３４５号公報に開示されたもの等が公知となっている。なお、半導体装置用基板に半導体チップが搭載されて樹脂封止されることにより、外部要素のマザーボード等に実装可能な半導体装置が製造される。
【０００４】
図８は係る半導体装置用基板を用いた半導体装置の構成を示す断面図である。この半導体装置としては、プリント配線板用の銅張積層板をベース基板３１とし、このベース基板３１にドリルを用いた機械的加工によって、略マトリクス状に複数の孔３２が形成される。
【０００５】
次いで、フォトリソグラフィ法により、ベース基板３１の両面の銅層のうち、上面の銅層が配線用パターン３３となり、他面の銅層が電極端子（以下、ランド電極という）３４となるようにパターニングされる。
【０００６】
配線用パターン３３として、高密度で複雑のため、単層では形成不可能なパターンを設ける場合、配線パターン３３を多層配置して配線の高密度化を図る必要がある。配線パターン３３の多層にあたっては、下層の配線パターン３３を含む表面に絶縁層３５が形成された後、同様に導電層（銅層）が形成され、この導電層がパターニングされて新たな配線パターン３３とされる。
【０００７】
この際、上下の配線パターン３３間で導通をとるため、絶縁層３５にスルーホール３６が形成され、スルーホール３６に形成される導電層を介して両配線パターン３３を導通させる。このとき、絶縁層３５は、所望部分にスルーホール３６を形成可能とするため、フォトリソグラフィ法によりパターニング可能な材質が望ましく、例えば感光性樹脂が適切なものとなっている。
【０００８】
また、各層の配線パターン３３の形成後、最上層の配線パターン３３の表面にＡｕめっきが施され、半導体チップ３７との接続（ワイヤ・ボンディング）適性が向上されている。
【０００９】
【発明が解決しようとする課題】
しかしながら以上のような半導体装置用基板では、配線パターン３３とランド電極３４とを導通させるために、ベース基板３１にドリルによる穴あけ加工が施されている。但し一般に、ドリル加工は微細な穴あけには不向きなため、この種の半導体装置用基板としては、通常の集積度の製品に適用される場合には何の問題もないが、より一層の高密度な集積化を必要とする用途には不向きとなっている。
【００１０】
また、ベース基板３１は、感光性樹脂等が塗布されてなる絶縁層３５の形成工程にて、支持基板として機能している。すなわち、ベース基板３１にはある程度の剛性（厚さ）が要求されるため、前述同様に、通常の製品としては何の問題もないが、より一層の薄型化を必要とする用途には不向きとなっている。
【００１１】
また、ベース基板３１の下面側の銅層がパターニングされ、ランド電極３４が形成されるため、ベース基板３１の下面に凹凸がある。
この凹凸に起因し、真空吸着等による固定がやや難しくなるため、絶縁層３５の形成、配線パターン３３のパターニング、スルーホール３６の形成、さらに最上層の配線パターン３３の表面の金めっき等の工程の自動化が多少難しくなる問題がある。また、このランド電極３４は、銅層の厚さだけ突出しているため、製造工程中や半導体チップ３７の搭載工程中に、傷つき等の不良を発生する可能性がある。
【００１２】
本発明は上記実情を考慮してなされたもので、高密度で薄型であり、かつ製造工程中などで確実に固定でき、さらに、ランド電極が傷つく等の不良の発生し難く、高い信頼性を実現し得る半導体装置用基板、半導体装置及びそれらの製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
請求項１に対応する発明は、シート状の銅合金上に、樹脂が硬化されてなる第１の絶縁層を形成する第１の工程と、前記第１の絶縁層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解金めっき処理により、０．１μｍから５μｍの厚さの電解金めっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解ニッケルめっき処理により、前記各エッチングストッパ層上に複数の電解ニッケルめっき層を形成する第４の工程と、電解銅めっき処理により、前記各電解ニッケルめっき層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層、前記各電解ニッケルめっき層及び前記各電解銅めっき層からなる複数のランド電極を形成する第５の工程と、前記第１の絶縁層上及び前記各ランド電極上に、樹脂が硬化されてなる第２の絶縁層を形成する第６の工程と、前記第２の絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記第２の絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記第２の絶縁層上に各配線領域及び各接続電極を一体に形成する第１０の工程と、前記第２の絶縁層上、前記各配線層上及び前記各接続電極上に、保護用のドライフィルムを貼り付ける第１１の工程と、前記ドライフィルムの貼りつけの後、前記銅合金をエッチングにより除去する第１２の工程と、前記ドライフィルムを剥離する第１３の工程とを含んでいることを特徴とする半導体装置用基板の製造方法である。
【００１９】
さらに、請求項２に対応する発明は、シート状の銅合金上に、樹脂が硬化されてなる第１の絶縁層を形成する第１の工程と、前記第１の絶縁層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解金めっき処理により、０．１μｍから５μｍの厚さの電解金めっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解ニッケルめっき処理により、前記各エッチングストッパ層上に複数の電解ニッケルめっき層を形成する第４の工程と、電解銅めっき処理により、前記各電解ニッケルめっき層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層、前記各電解ニッケルめっき層及び前記各電解銅めっき層からなる複数のランド電極を形成する第５の工程と、前記第１の絶縁層上及び前記各ランド電極上に、樹脂が硬化されてなる第２の絶縁層を形成する第６の工程と、前記第２の絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記第２の絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記第２の絶縁層上に各配線領域及び各接続電極を一体に形成することで半導体装置用基板を製造する第１０の工程と、前記各接続電極に接続することで前記半導体装置用基板の上面に半導体チップを搭載する第１１の工程と、少なくとも前記半導体チップとその前記各接続電極への接続部とを樹脂封止する第１２の工程と、前記樹脂封止の後、前記銅合金をエッチングにより除去する第１３の工程とを含んでいることを特徴とする半導体装置の製造方法である。
【００２０】
また、請求項３に対応する発明は、シート状の銅合金上に、レジスト層を形成する第１の工程と、前記レジスト層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解はんだめっき処理により、３μｍから５μｍの厚さのはんだめっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解銅めっき処理により、前記各エッチングストッパ層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層及び前記各電解銅めっき層からなる複数のランド電極を形成する第４の工程と、前記ランド電極の形成後、前記レジスト層を剥離する第５の工程と、前記シート状の銅合金上及び前記各ランド電極上に、樹脂が硬化されてなる絶縁層を形成する第６の工程と、前記絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記絶縁層上に各配線領域及び各接続電極を一体に形成する第１０の工程と、前記絶縁層上、前記各配線層上及び前記各接続電極上に、保護用のドライフィルムを貼り付ける第１１の工程と、前記ドライフィルムの貼りつけの後、前記銅合金をエッチングにより除去する第１２の工程と、前記ドライフィルムを剥離する第１３の工程とを含んでいることを特徴とする半導体装置用基板の製造方法である。
【００２２】
また、請求項４に対応する発明は、シート状の銅合金上に、レジスト層を形成する第１の工程と、前記レジスト層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解はんだめっき処理により、３μｍから５μｍの厚さのはんだめっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解銅めっき処理により、前記各エッチングストッパ層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層及び前記各電解銅めっき層からなる複数のランド電極を形成する第４の工程と、前記ランド電極の形成後、前記レジスト層を剥離する第５の工程と、前記シート状の銅合金上及び前記各ランド電極上に、樹脂が硬化されてなる絶縁層を形成する第６の工程と、前記絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記絶縁層上に各配線領域及び各接続電極を一体に形成することで半導体装置用基板を製造する第１０の工程と、前記各接続電極に接続することで前記半導体装置用基板の上面に半導体チップを搭載する第１１の工程と、少なくとも前記半導体チップとその前記各接続電極への接続部とを樹脂封止する第１２の工程と、前記樹脂封止の後、前記銅合金をエッチングにより除去する第１３の工程とを含んでいることを特徴とする半導体装置の製造方法である。
（用語）次に、以上のような本発明について適用される材料について補足説明する。
【００２３】
絶縁層は、スクリーン印刷又はカーテンコート等により塗布された液状樹脂が硬化して形成される。液状樹脂としては、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂等が適用可能である。また、液状樹脂としては、バイアホール等を容易にかつ高精度で加工する観点から、感光性樹脂を用いることが好ましい。しかしながら非感光性樹脂を用いても、エキシマレーザ等を使用した微細加工により所望の形状に形成可能となっている。
【００２４】
また、半導体装置用基板は、１つの半導体チップが搭載可能な構造あるいは２つ以上の半導体チップが搭載可能な構造のいずれでもよい。
また、半導体装置用基板は、プリント回路部を配線上必要とされる層数とし、例えば電源の層や、接地層を設けた多層構造としてもよい。
【００２５】
ランド電極は、少なくとも表面がＡｕ、Ｐｔ、Ｎｉ、Ｐｄ、はんだ、Ｃｕペースト等の如き、前述した材料から形成され、これら材料を単独で用いても、合金として用いても、多層構造としてもよい。すなわち表面層（エッチングストッパ層ともいう）には、例えばＮｉ層又はＮｉ−Ａｕ合金層等が用いられる。また、それらの下地として、例えばＮｉ層又はＮｉ−Ｐｄ合金層を設けてもよい。
【００２６】
エッチングストッパ層は、シート状の金属材料をエッチング除去するときにストッパとなるもので、例えば金属材料が銅で、塩化第二鉄を用いる場合には、Ａｕ、Ｐｄ等が使用される。過硫酸アンモニウム、過硫酸カリウム等の過硫酸塩類エッチング液、あるいは銅アンモニウム錯イオンを主成分とするアルカリ性水溶液からなるエッチング液を用いる場合には、はんだ等が使用される。
【００２７】
なお、エッチングストッパ層の材質は、配線材料に対して強い密着力を有し、エッチング液に腐食され難いものが良く、さらに金属材料に容易に形成可能なことが望ましい。具体的には、金属材料及びエッチング液との関係で適宜選択される。
【００２８】
また、エッチングストッパ層の材質は、外部要素のプリント配線板等との接続に用いる材料（例えばはんだ）に対し、ぬれ性の高い材料が望ましい。
エッチングストッパ層の形成方法には、めっき、蒸着、スパッタリング等があり、適宜選択可能となっている。
【００２９】
金は、多種のエッチング液に対してストッパー効果が高く、後にそのまま端子の表面保護となり、好ましい。
また、はんだは、めっきによって簡易に形成することが可能であり、安価であり、好ましい。この場合、金属材料が銅合金であれば、銅アンモニウム錯イオンを主成分とするアルカリエッチング液を用いてエッチングすると、銅合金はエッチングされ、はんだ層はストッパ層となる。
【００３０】
シート状の金属材料としては、例えば、銅、銅合金、又は４２合金（４２重量％ Ｎｉ、残部 Ｆｅ）に代表される鉄−Ｎｉ合金等が使用可能となっており、特に、銅合金は、優れた熱伝導度と低い電気抵抗とを有する点で好ましい。
【００３１】
シート状の金属材料の厚さは、支持基板として機能する程度に厚く、かつエッチングによる除去の容易な程度に厚すぎない厚さが必要とされ、例えば０．１５ｍｍ〜０．３５ｍｍ程度の範囲内にあることが好ましい。
【００３２】
バイアの形成工程にて、めっきにより、バイアホール内を充填することは、バイアホール内での気泡の形成を阻止する観点から好ましい。具体的には、金属材料に通電する電解めっきが可能であり、簡易な工程でバイアホール内を充填可能となっている。
【００３３】
バイア上に、配線領域及び接続電極からなる導体回路を形成する工程では、常法のサブトラクティブ法、セミアディティブ法又はフルアディティブ法等の電解Ｃｕめっきが適用可能であるが、バイアが形成済のため、導体回路が容易に形成可能となっている。
【００３４】
サブトラクティブ法としては、例えば無電解めっき又はスパッタリング等が使用可能であり、具体的には例えば、０．２μｍ厚の薄い銅層の形成後、全面に１０μｍ厚の電解銅めっきが施される。また、レジスト（例、ＰＭＥＲ；商品名：東京応化工業（株）製）が塗布され、乾燥された後、露光、現像、エッチング、レジスト剥離の各工程が実行される。また、レジストとしては、ネガ型の感光性レジストが望ましく、例えば、商品名ＰＭＥＲで呼ばれるレジストが使用可能である。また、塗布方法としては、浸漬、スクリーン印刷又はスピンコート等が適宜使用可能となっている。
【００３５】
セミアディティブ法としては、例えば、無電解めっき又はスパッタリング等が使用可能であり、具体的には例えば、０．２μｍ厚の薄い銅層の形成後、レジスト（例、ＰＭＥＲ）が塗布され、乾燥された後、露光、現像され、配線領域及び接続電極となるパターン部に１０μｍ厚の電解銅めっきが施される。また、レジスト剥離後、薄い銅層がエッチング除去される。
【００３６】
フルアディティブ法としては、例えば、触媒付与、レジスト形成後、無電解めっきにより、配線領域及び接続電極が形成される。
半導体チップの半導体装置用基板との接続法としては、ワイヤボンディング又はバンプ等がある。また、少なくとも半導体チップ及び半導体チップと半導体装置用基板との接続部を樹脂封止した後に、金属材料をエッチングする。
（作用）
従って、請求項１に対応する発明は以上のような手段を講じたことにより、絶縁層が、硬化させた樹脂から形成されるため、ドリルによる穴あけ工程を省略できることから高密度なパターンと薄型の形状を実現でき、各ランド電極の表面が絶縁層の表面とほぼ同一平面に位置するようにしたので、製造工程中などで確実に固定でき、さらに、ランド電極が傷つく等の不良の発生し難く、高い信頼性を実現させることができる。
【００３７】
また、各ランド電極をシート状の金属材料にて被覆したので、半導体チップを搭載してなる半導体装置の完成直前まで電極表面が保護されて傷等の不良を生じ難く、もって、より一層信頼性を向上させることができる。
【００４０】
また、請求項１に対応する発明は、シート状の銅合金上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、銅合金をエッチングにより除去するので、半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
【００４２】
さらに、請求項２に対応する発明は、シート状の銅合金上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、銅合金をエッチングにより除去するので、半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
【００４３】
また、請求項３に対応する発明は、シート状の銅合金上に、レジスト層及び各ランド電極形成用穴を形成し、エッチングストッパ層及び各ランド電極を形成し、レジスト層を剥離し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、銅合金をエッチングにより除去するので、半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
【００４５】
また、請求項４に対応する発明は、シート状の銅合金上に、レジスト層及び各ランド電極形成用穴を形成し、エッチングストッパ層及び各ランド電極を形成し、レジスト層を剥離し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、銅合金をエッチングにより除去するので、半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
【００４６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る半導体装置用基板の構成を示す断面図である。この半導体装置用基板は、液状樹脂が硬化されてなる絶縁層１と、絶縁層１の一方の面に形成され、半導体チップに接続可能に配置された複数の接続電極２と、絶縁層１の一方の面に形成され、各接続電極２に個別に接続された複数の配線領域３と、表面が絶縁層１の表面とほぼ同一平面に位置され、かつ側面が絶縁層１に被覆されるように絶縁層１の他方の面内に形成され、外部要素に接続可能に配置された複数のランド電極４と、各ランド電極４と各配線領域２とを個別に接続する複数のバイア５とを備えている。
【００４７】
また、各配線領域３及び絶縁層１からなる面は、接続電極２上を除き、保護層６にて覆われている。
ここで、絶縁層１は、液状の絶縁樹脂の塗布、乾燥により形成される。絶縁樹脂としては、エポキシ樹脂系、アクリル樹脂系の絶縁樹脂等が適用可能となっている。
【００４８】
各接続電極２は、半導体チップに良好に接続するためのめっき層２ａが表面に形成されている。めっき層２ａは、導電層（銅層）上の下地がＮｉ層であり、Ｎｉ層上にＡｕ層が形成されてなる。
【００４９】
各ランド電極４は、エッチングストッパ層としてのめっき層４ａが表面に形成されている。めっき層４ａは、ここでは前述しためっき層２ａに同様の層構成とされている。なお、各めっき層２ａ，４ａは、他の層構成としてもよい。
【００５０】
次に、このような半導体装置用基板の製造方法について説明する。
始めに、シート状の０．２ｍｍ厚の銅合金１０が洗浄される。乾燥後、この銅合金１０の裏面には、全域に耐酸性テープとしてのドライフィルム（図示せず）が貼着される。しかる後、この銅合金１０の表面には、スクリーン印刷により、絶縁層１となる感光性絶縁樹脂（ＤＰＲ−１０５；商品名：（株）アサヒ化学研究所製）が印刷される。
【００５１】
この感光性絶縁樹脂は、ランド電極４の形成位置に対応するパターンが露光され、現像されることにより、ランド電極４の形成位置の絶縁層が穴径０．６ｍｍで除去され、もって、図２（ａ）に示すように、２０μｍ厚の絶縁層１ａが選択的に形成される。
【００５２】
続いて、銅合金１０を電極として電解金めっき工程が実行され、絶縁層１ａに囲まれた銅合金１０部分に、０．５μｍ厚のＡｕ層が形成される。Ａｕ層は、最終工程の銅合金１０エッチング除去時のストッパー層となるものであるため、ピンホールの無いように、また十分にエッチング耐性を有するように、厚さ０．１μｍから５μｍ程度、特に０．３μｍから１μｍ程度に形成されることが好ましい。
【００５３】
次に、後工程の銅めっきとの良好な付着性を付与させるための電解ニッケルめっき工程が施され、Ａｕ層上に２μｍ厚のニッケル層が形成され、もって、図２（ｂ）に示すように、Ａｕ層及びＮｉ層からなるめっき層４ａが形成される。
【００５４】
また、このような銅合金１０は、硫酸銅めっき液に浸漬され、電解銅めっき工程が施されることにより、図２（ｃ）に示すように、１０μｍ厚の銅層１１が形成される。
【００５５】
再び、スクリーン印刷により、絶縁層１となる感光性絶縁樹脂が印刷される。この絶縁樹脂は、各ランド電極表面のめっき層４ａを一部露出させるパターンに対応して露光され、現像されることにより、ランド電極４の形成位置における中央部の絶縁層が穴径０．０８ｍｍで除去されてバイアホール１２が形成され、もって、図３（ａ）に示すように、２０μｍ厚の絶縁層１ａとあわせて４０μｍ厚の絶縁層１が形成される。
【００５６】
次に、銅合金１０を電極として電解銅めっき工程が施され、２０μｍ厚の銅めっき層がバイアホール１２内に形成され、もって、バイアホール１２内が銅層で充填されてバイア５が形成される。しかる後、バイアホール１２上面及び絶縁層１表面がバフ研磨されて平滑化される。
【００５７】
続いて、全面に無電解銅めっきが厚さ０．５μｍで施され、電解めっきが厚さ１０μｍで施されることにより、全面に１０．５μｍ厚の銅層が形成される。
さらに、感光性の液状レジスト（ＰＭＥＲ；商品名：東京応化工業（株）製）が浸漬により、両面に１０μｍ厚で塗布される。この液状レジストは、接続電極２及び配線領域３を形成するパターンに対応して露光され、現像されてパタ−ニングされる。
【００５８】
しかる後、銅層が選択的にエッチングされて除去され、また裏面のレジストがドライフィルムごと剥離され、もって、図３（ｂ）に示すように、接続電極２及び配線領域３が形成された構造となる。
【００５９】
配線領域３上に、保護層６として、絶縁樹脂と同材質の樹脂がスクリーン印刷され、半導体チップとの接続電極２を露出させるパターンに対応し露光され、現像されて、接続電極２上の樹脂が除去される。
【００６０】
また、接続電極２上に、無電解めっきにより、ニッケルめっきが厚さ２μｍ、金めっきが厚さ０．３μｍで施される。すなわち、図３（ｃ）に示すように、接続電極２上に、Ｎｉ層及びＡｕ層からなるめっき層２ａが形成される。なお、この図３（ｃ）に示す構造は、出荷可能な半導体装置用基板となっている。
【００６１】
続いて、保護層６、配線領域３及び接続電極２からなる回路形成面に保護用のドライフィルムが貼着され（図示せず）、しかる後、銅合金１０がエッチングにより除去される。このとき、めっき層４ａのＡｕ層がエッチングストッパ層となり、銅合金１０のみが除去される。そして、ドライフィルムが剥離され、図３（ｄ）に示すように、半導体装置用基板が完成される。
【００６２】
上述したように第１の実施の形態によれば、絶縁層１が液状樹脂から形成されるため、ドリルによる穴あけ工程を省略できることから高密度なパターンと薄型の形状を実現でき、各ランド電極４の表面が絶縁層１の表面とほぼ同一平面に位置するようにしたので、製造工程中などで確実に固定でき、さらに、ランド電極４が傷つく等の不良の発生し難く、高い信頼性を実現させることができる。
【００６３】
また、シート状の銅合金１０上にビルドアップし、その後銅合金１０を除去するため、薄型化された場合でも容易に、高い信頼性で製造することができる。
また、図３（ｃ）に示す構造で出荷する場合、各ランド電極４をシート状の銅合金１０にて被覆したので、半導体チップを搭載してなる半導体装置の完成直前までランド電極４表面が保護されて傷等の不良を生じ難く、もって、より一層信頼性を向上させることができる。
【００６４】
さらに、各ランド電極４の表面がエッチングストッパ層として機能する材料に形成されるので、上述した効果を容易かつ確実に奏することができる。
また、製造工程としては、シート状の銅合金１０上に、選択的に絶縁層１ａを形成し、しかる後、各ランド電極４の表面となるめっき層４ａを形成し、以下、順次、ランド電極４を形成し、再度絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、銅合金１０をエッチングにより除去するので、上述した効果を奏する半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
（第２の実施の形態）
次に、本発明の第２の実施の形態に係る半導体装置用基板について説明する。
【００６５】
図４はこの半導体装置用基板の構成を示す断面図であり、図１と同一部分については同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。
【００６６】
すなわち、本実施の形態に係る半導体装置用基板は、第１の実施形態の製造方法を変形させたものであり、各ランド電極４におけるめっき層４ａ（図４中では、はんだ層４ｂ）を形成した後に絶縁層１を形成する製造方法であって、完成品の構造としては図１に示した構造とほぼ同一構造となっている。
【００６７】
構造として異なる点は、めっき層４ａのＡｕ層及びＮｉ層に代えて、はんだ層４ｂが形成されている点である。
次に、このような半導体装置用基板の製造方法について説明する。
【００６８】
始めに、シート状の０．２ｍｍ厚の銅合金１０が洗浄される。乾燥後、この銅合金１０の裏面には、図示しないドライフィルムが貼着される。しかる後、この銅合金１０の表面には、浸漬により、感光性の液状レジスト（ＰＭＥＲ；商品名：東京応化工業（株）製）が２５μｍ厚で塗布される。なお、液状レジストの塗布厚は、後に形成するランド電極４の厚さよりも厚いことが必要であり、例えば２５〜５０μｍ程度が好ましい。
【００６９】
この液状レジストは、ランド電極４の形成位置のパターンに対応して露光され、現像されることにより、ランド電極４の形成位置の部分が穴径０．６ｍｍで除去され、もって、図５（ａ）に示すように、２０μｍ厚のレジスト層１３が選択的に形成される。
【００７０】
続いて、銅合金１０を電極として電解はんだめっきが施され、図５（ｂ）に示すように、レジスト層１３に囲まれた銅合金１０部分に、３μｍ厚のはんだ層４ｂが形成される。はんだ層４ｂは、最終工程の銅合金１０エッチング除去時のストッパー層となるものであるため、ピンホールの無いように、また十分にエッチング耐性を有するように、厚さ３μｍから５μｍ程度に形成されることが好ましい。
【００７１】
なお、このはんだ層４ｂ上に電解銅めっきを施し、１５μｍ厚程度の銅層を形成し、ランド電極４を補強してもよい。
次に、図５（ｃ）に示すように、レジスト１３が剥離される。
【００７２】
続いて前述同様に、スクリーン印刷により、絶縁層１となる感光性絶縁樹脂（ＤＰＲ−１０５；商品名：（株）アサヒ化学研究所製）が印刷される。この絶縁樹脂は、各ランド電極４を一部露出させるパターンに対応して露光され、現像されることにより、ランド電極４の形成位置における中央部の絶縁層が穴径０．０８ｍｍで除去されてバイアホール１２が形成され、図５（ｄ）に示すように、４０μｍ厚の絶縁層１が形成される。
【００７３】
銅合金１０を電極として電解銅めっきが施され、２０μｍ厚の銅めっき層がバイアホール１２内に形成され、もって、バイアホール内が銅層で充填されてバイア５が形成される。しかる後、バイアホール１２上面及び絶縁層１表面がバフ研磨されて平滑化される。
【００７４】
続いて、全面に無電解めっきが厚さ０．５μｍで施され、電解めっきを厚さ１０μｍで施されることにより、全面に１０．５μｍ厚の銅層が形成される。
さらに、感光性の液状レジスト（ＰＭＥＲ）が浸漬により、両面に厚さ１０μｍで塗布される。この液状レジストは、接続電極２及び配線領域３を形成するパターンに対応して露光され、現像されてパターニングされる。
【００７５】
しかる後、塩化第二鉄を用いたエッチングにより、銅層が選択的に除去され、また、裏面のレジストがドライフィルムごと剥離され、もって、図５（ｅ）に示すように、接続電極２及び配線領域３が形成された構造となる。
【００７６】
配線領域３上に、保護層６として、絶縁樹脂と同材質の樹脂がスクリーン印刷され、半導体チップとの接続電極２を露出させるパターンに対応し露光され、現像されて、接続電極２上の樹脂が除去される。
【００７７】
また、接続電極２上に、無電解めっきにより、ニッケルめっきが厚さ２μｍ、金めっきが厚さ０．３μｍで施され、図５（ｆ）に示すように、Ｎｉ層及びＡｕ層からなるめっき層２ａが形成される。なお、この図５（ｆ）に示す構造は、出荷可能な半導体装置用基板となっている。
【００７８】
続いて、保護層６、配線領域３及び接続電極２からなる回路形成面に保護用のドライフィルムが貼着され（図示略）、しかる後、銅合金１０がエッチングにより除去される。このとき、はんだ層４ｂがエッチングストッパ層となり、銅合金のみが除去される。そして、ドライフィルムが剥離され、図５（ｇ）に示すように、半導体装置用基板が完成される。
【００７９】
上述したように第２の実施の形態によれば、第１の実施形態の効果に加え、製造工程としては、シート状の銅合金１０上に、選択的にはんだ層４ｂ及び各ランド電極４を形成し、しかる後、順次、絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、銅合金１０をエッチングにより除去するので、第１の実施形態の効果を奏する半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にはんだ層４ｂを形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
（第３の実施の形態）
次に、本発明の第３の実施の形態に係る半導体装置について説明する。
【００８０】
図６はこの半導体装置の構成を示す断面図であり、図１と同一部分には同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。すなわち、本実施の形態に係る半導体装置は、第１又は第２の実施形態の変形形態であり、図１に示す装置に対し、図６に示すように、各接続電極２に電気的に接続された半導体チップ２１を備え、少なくとも半導体チップ２１とその各接続電極２への接続部とが絶縁樹脂２２により封止されて形成されている。
【００８１】
なお、第１の実施の形態における図３（ｃ）と、第２の実施の形態における図５（ｆ）とは互いに同一内容の工程のため、ここでは図３（ｃ）の工程のみを例に挙げ、その後工程を続けるように本実施の形態を説明する。
【００８２】
次に、このような半導体装置の製造方法について説明する。
図３（ｃ）に示す工程の後、基板中央の半導体チップ搭載部に半導体チップ２１が搭載され、図７（ａ）に示すように、半導体チップ２１と接続電極２とがボンディングワイヤ２３を介して接続される。
【００８３】
続いて、この半導体チップの搭載面は、図７（ｂ）に示すように、エポキシ樹脂等の絶縁樹脂２２で封止される。
さらに、図７（ｃ）に示すように、銅合金１０がエッチングにより除去される。このとき、ランド電極４のめっき層４ａにおけるＡｕ層がエッチングストッパーとなるため、ランド電極４内部やバイア５等は除去されず、銅合金１０のみが除去される。
【００８４】
上述したように第３の実施の形態によれば、第１の実施形態に係る半導体装置用基板に半導体チップ２１が接続され、かつ半導体チップ２１とその接続部とが樹脂封止されているので、第１の実施形態の作用効果により、高密度化並びに薄型化を期待でき、もって、高機能化を期待することができる。
【００８５】
また、製造工程としては始めから述べると、シート状の銅合金１０上に、選択的に絶縁層１ａを形成し、しかる後、各ランド電極４の表面となるめっき層４ａを形成し、以下、順次、ランド電極４を形成し、再度絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、各接続電極２に半導体チップ２１を接続し、半導体チップ２１等を樹脂封止し、銅合金１０をエッチングにより除去するので、上述した作用効果を奏する半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上させることができる。
【００８６】
なお、本実施の形態では詳述を避けたが、図５（ｆ）の後工程を続けて半導体装置を製造する場合、製造工程としては始めから述べると、シート状の銅合金１０上に、選択的にはんだ層４ｂ及び各ランド電極４を形成し、しかる後、順次、絶縁層１を形成し、各バイア５、各配線領域３及び各接続電極２を形成し、各接続電極２に半導体チップ２１を接続し、半導体チップ２１等を樹脂封止し、銅合金１０をエッチングにより除去するので、本実施形態の作用効果を奏する半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にはんだ層４ｂを形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成することができる。
（他の実施の形態）
なお、上記第３の実施の形態では、図３（ｃ）又は図５（ｆ）に示す工程の後に半導体チップ２１を搭載して最後に銅合金１０を除去することにより半導体装置を製造する場合について説明したが、これに限らず、図３（ｄ）又は図５（ｇ）に示す銅合金１０の除去工程の後、半導体チップ２１と接続電極２とがボンディングワイヤ２３を介して接続される工程と、半導体チップ２１の搭載面が絶縁樹脂２２で封止される工程とを付加することにより、図６に示す構造の半導体装置を製造しても、本発明を同様に実施して同様の効果を得ることができる。
その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【００８７】
【発明の効果】
以上説明したように請求項１の発明によれば、絶縁層が、硬化させた樹脂から形成されるため、ドリルによる穴あけ工程を省略できることから高密度なパターンと薄型の形状を実現でき、各ランド電極の表面が絶縁層の表面とほぼ同一平面に位置するようにしたので、製造工程中などで確実に固定でき、さらに、ランド電極が傷つく等の不良の発生し難く、高い信頼性を実現できる半導体装置用基板を提供できる。
【００８８】
また、各ランド電極をシート状の金属材料にて被覆したので、半導体チップを搭載してなる半導体装置の完成直前まで電極表面が保護されて傷等の不良を生じ難く、もって、より一層信頼性を向上できる半導体装置用基板を提供できる。
【００９１】
さらに、請求項１の発明によれば、シート状の銅合金上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、銅合金をエッチングにより除去するので、半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上できる半導体装置用基板の製造方法を提供できる。
【００９３】
さらに、請求項２の発明によれば、シート状の銅合金上に、選択的に絶縁層を形成し、しかる後、各ランド電極の表面となるエッチングストッパ層を形成し、以下、順次、ランド電極を形成し、再度絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、銅合金をエッチングにより除去するので、半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上できる半導体装置の製造方法を提供できる。
【００９４】
また、請求項３の発明によれば、シート状の銅合金上に、レジスト層及び各ランド電極形成用穴を形成し、エッチングストッパ層及び各ランド電極を形成し、レジスト層を剥離し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、銅合金をエッチングにより除去するので、半導体装置用基板を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成できる半導体装置用基板の製造方法を提供できる。
【００９６】
また、請求項４の発明によれば、シート状の銅合金上に、レジスト層及び各ランド電極形成用穴を形成し、エッチングストッパ層及び各ランド電極を形成し、レジスト層を剥離し、しかる後、順次、絶縁層を形成し、各バイア、各配線領域及び各接続電極を形成し、各接続電極に半導体チップを接続し、半導体チップ等を樹脂封止し、銅合金をエッチングにより除去するので、半導体装置を容易かつ確実に製造することができ、製造工程の安定性を向上でき、さらに、選択的にエッチングストッパ層を形成する際に、高解像度なレジストを用いることにより、より一層高密度で微細なパターンを形成できる半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置用基板の構成を示す断面図
【図２】同実施の形態における製造方法を説明するための工程断面図
【図３】同実施の形態における製造方法を説明するための工程断面図
【図４】本発明の第２の実施の形態に係る半導体装置用基板の構成を示す断面図
【図５】同実施の形態における製造方法を説明するための工程断面図
【図６】本発明の第３の実施の形態に係る半導体装置の構成を示す断面図
【図７】同実施の形態における製造方法を説明するための工程断面図
【図８】従来の半導体装置用基板を用いた半導体装置の構成を示す断面図
【符号の説明】
１，１ａ…絶縁層
２…接続電極
２ａ，４ａ…めっき層
３…配線領域
４…ランド電極
４ｂ…はんだ層
５…バイア
６…保護層
１０…銅合金
１１…銅層
１２…バイアホール
１３…レジスト層
２１…半導体チップ
２２…絶縁樹脂
２３…ボンディングワイヤ
Claims (4)
- シート状の銅合金上に、樹脂が硬化されてなる第１の絶縁層を形成する第１の工程と、前記第１の絶縁層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解金めっき処理により、０．１μｍから５μｍの厚さの電解金めっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解ニッケルめっき処理により、前記各エッチングストッパ層上に複数の電解ニッケルめっき層を形成する第４の工程と、電解銅めっき処理により、前記各電解ニッケルめっき層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層、前記各電解ニッケルめっき層及び前記各電解銅めっき層からなる複数のランド電極を形成する第５の工程と、前記第１の絶縁層上及び前記各ランド電極上に、樹脂が硬化されてなる第２の絶縁層を形成する第６の工程と、前記第２の絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記第２の絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記第２の絶縁層上に各配線領域及び各接続電極を一体に形成する第１０の工程と、前記第２の絶縁層上、前記各配線層上及び前記各接続電極上に、保護用のドライフィルムを貼り付ける第１１の工程と、前記ドライフィルムの貼りつけの後、前記銅合金をエッチングにより除去する第１２の工程と、前記ドライフィルムを剥離する第１３の工程とを含んでいることを特徴とする半導体装置用基板の製造方法。
- シート状の銅合金上に、樹脂が硬化されてなる第１の絶縁層を形成する第１の工程と、前記第１の絶縁層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解金めっき処理により、０．１μｍから５μｍの厚さの電解金めっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解ニッケルめっき処理により、前記各エッチングストッパ層上に複数の電解ニッケルめっき層を形成する第４の工程と、電解銅めっき処理により、前記各電解ニッケルめっき層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層、前記各電解ニッケルめっき層及び前記各電解銅めっき層からなる複数のランド電極を形成する第５の工程と、前記第１の絶縁層上及び前記各ランド電極上に、樹脂が硬化されてなる第２の絶縁層を形成する第６の工程と、前記第２の絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記第２の絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記第２の絶縁層上に各配線領域及び各接続電極を一体に形成することで半導体装置用基板を製造する第１０の工程と、前記各接続電極に接続することで前記半導体装置用基板の上面に半導体チップを搭載する第１１の工程と、少なくとも前記半導体チップとその前記各接続電極への接続部とを樹脂封止する第１２の工程と、前記樹脂封止の後、前記銅合金をエッチングにより除去する第１３の工程とを含んでいることを特徴とする半導体装置の製造方法。
- シート状の銅合金上に、レジスト層を形成する第１の工程と、前記レジスト層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解はんだめっき処理により、３μｍから５μｍの厚さのはんだめっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解銅めっき処理により、前記各エッチングストッパ層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層及び前記各電解銅めっき層からなる複数のランド電極を形成する第４の工程と、前記ランド電極の形成後、前記レジスト層を剥離する第５の工程と、前記シート状の銅合金上及び前記各ランド電極上に、樹脂が硬化されてなる絶縁層を形成する第６の工程と、前記絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記絶縁層上に各配線領域及び各接続電極を一体に形成する第１０の工程と、前記絶縁層上、前記各配線層上及び前記各接続電極上に、保護用のドライフィルムを貼り付ける第１１の工程と、前記ドライフィルムの貼りつけの後、前記銅合金をエッチングにより除去する第１２の工程と、前記ドライフィルムを剥離する第１３の工程とを含んでいることを特徴とする半導体装置用基板の製造方法。
- シート状の銅合金上に、レジスト層を形成する第１の工程と、前記レジスト層に複数のランド電極形成穴を形成する第２の工程と、前記各ランド電極形成穴から露出した前記シート状の銅合金の上面に、前記シート状の銅合金を電極とした電解はんだめっき処理により、３μｍから５μｍの厚さのはんだめっき層からなる複数のエッチングストッパ層を形成する第３の工程と、電解銅めっき処理により、前記各エッチングストッパ層上に複数の電解銅めっき層を形成することにより、前記各エッチングストッパ層及び前記各電解銅めっき層からなる複数のランド電極を形成する第４の工程と、前記ランド電極の形成後、前記レジスト層を剥離する第５の工程と、前記シート状の銅合金上及び前記各ランド電極上に、樹脂が硬化されてなる絶縁層を形成する第６の工程と、前記絶縁層に、前記各ランド電極に達するバイアホール形成穴を形成する第７の工程と、電解銅めっき処理により、前記バイアホールを充填する銅層を形成する第８の工程と、前記銅層上及び前記絶縁層上をバフ研磨して平滑化する第９の工程と、前記平滑化の後、銅めっきにより、前記銅層上及び前記絶縁層上に各配線領域及び各接続電極を一体に形成することで半導体装置用基板を製造する第１０の工程と、前記各接続電極に接続することで前記半導体装置用基板の上面に半導体チップを搭載する第１１の工程と、少なくとも前記半導体チップとその前記各接続電極への接続部とを樹脂封止する第１２の工程と、前記樹脂封止の後、前記銅合金をエッチングにより除去する第１３の工程とを含んでいることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27354296A JP4282777B2 (ja) | 1996-10-16 | 1996-10-16 | 半導体装置用基板及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27354296A JP4282777B2 (ja) | 1996-10-16 | 1996-10-16 | 半導体装置用基板及び半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004123893A Division JP2004214704A (ja) | 2004-04-20 | 2004-04-20 | 半導体装置用基板並びに半導体装置及びそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125818A JPH10125818A (ja) | 1998-05-15 |
| JP4282777B2 true JP4282777B2 (ja) | 2009-06-24 |
Family
ID=17529287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27354296A Expired - Lifetime JP4282777B2 (ja) | 1996-10-16 | 1996-10-16 | 半導体装置用基板及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4282777B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3973340B2 (ja) | 1999-10-05 | 2007-09-12 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
| JP2002026516A (ja) * | 2000-06-30 | 2002-01-25 | Sumitomo Bakelite Co Ltd | 多層配線板の製造方法および多層配線板 |
| JP2008047936A (ja) * | 2000-10-18 | 2008-02-28 | Nec Corp | 半導体パッケージおよびその製造方法 |
| JP2008283226A (ja) * | 2000-10-18 | 2008-11-20 | Nec Corp | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
| JP4589519B2 (ja) * | 2000-11-09 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | 半導体回路部品の製造方法 |
| US6861757B2 (en) | 2001-09-03 | 2005-03-01 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
| JP4452222B2 (ja) | 2005-09-07 | 2010-04-21 | 新光電気工業株式会社 | 多層配線基板及びその製造方法 |
| JP5113346B2 (ja) | 2006-05-22 | 2013-01-09 | 日立電線株式会社 | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 |
| DE102007034402B4 (de) * | 2006-12-14 | 2014-06-18 | Advanpack Solutions Pte. Ltd. | Halbleiterpackung und Herstellungsverfahren dafür |
| JP5113544B2 (ja) | 2008-01-30 | 2013-01-09 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP2012146990A (ja) * | 2012-02-22 | 2012-08-02 | Sumitomo Bakelite Co Ltd | 多層回路基板、多層回路基板の製造方法および半導体装置 |
| JP5680589B2 (ja) * | 2012-06-25 | 2015-03-04 | 新光電気工業株式会社 | 配線基板 |
| US8866286B2 (en) * | 2012-12-13 | 2014-10-21 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Single layer coreless substrate |
| JP7085328B2 (ja) | 2017-09-29 | 2022-06-16 | 日東電工株式会社 | 配線回路基板、その製造方法および撮像装置 |
-
1996
- 1996-10-16 JP JP27354296A patent/JP4282777B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10125818A (ja) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
| JP5882390B2 (ja) | チップ／基板アセンブリを形成する方法 | |
| JP4282777B2 (ja) | 半導体装置用基板及び半導体装置の製造方法 | |
| US6555209B1 (en) | Method of manufacturing multilayer wiring board | |
| JPH11163022A (ja) | 半導体装置、その製造方法及び電子機器 | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| JP3003624B2 (ja) | 半導体装置 | |
| TWI772480B (zh) | 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 | |
| JP3855320B2 (ja) | 半導体装置用基板の製造方法及び半導体装置の製造方法 | |
| CN108811301B (zh) | 电路板结构及其制造方法 | |
| JP4352294B2 (ja) | 半導体装置の製造方法 | |
| JP3524441B2 (ja) | 配線形成方法 | |
| JP2004095972A (ja) | プラスチックパッケージの製造方法 | |
| JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
| JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP3661343B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP2004274071A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP2000114412A (ja) | 回路基板の製造方法 | |
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| US6420207B1 (en) | Semiconductor package and enhanced FBG manufacturing | |
| JP3568249B2 (ja) | 半導体装置及びそれに使用されるチップキャリアの製造方法 | |
| JP2004047666A (ja) | 多層配線基板とその製造方法および樹脂封止型半導体装置の製造方法 | |
| JP2004214704A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP2001144398A (ja) | 配線基板および配線基板の製造方法 | |
| JP2001237337A (ja) | プラスチックパッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040123 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070315 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090318 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |