JP5834647B2 - リードフレームおよびその製造方法 - Google Patents
リードフレームおよびその製造方法 Download PDFInfo
- Publication number
- JP5834647B2 JP5834647B2 JP2011194989A JP2011194989A JP5834647B2 JP 5834647 B2 JP5834647 B2 JP 5834647B2 JP 2011194989 A JP2011194989 A JP 2011194989A JP 2011194989 A JP2011194989 A JP 2011194989A JP 5834647 B2 JP5834647 B2 JP 5834647B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- die pad
- outflow prevention
- solder
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
以下、本発明の第1の実施の形態について、図1乃至図6を参照して説明する。
まず、図1および図2により、本実施の形態によるリードフレームの概略について説明する。図1および図2は、本実施の形態によるリードフレームを示す図である。
次に、図1および図2に示すリードフレーム10の製造方法について、図3(a)−(d)、図4(a)−(f)および図5(a)−(c)を用いて説明する。
次に、図6(a)−(f)を用いて、リードフレーム10の製造方法の変形例について説明する。
次に、このような構成からなる本実施の形態の作用について説明する。
次に、図7を参照して本発明の第2の実施の形態について説明する。図7は、本発明の第2の実施の形態を示す図である。図7に示す第2の実施の形態は、半田流出防止領域16がダイパッド11の周縁に対応している点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図7において、図1乃至図6に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図8を参照して本発明の第3の実施の形態について説明する。図8は、本発明の第3の実施の形態を示す図である。図8に示す第3の実施の形態は、ダイパッド11が複数の半田流出防止領域16a、16bを有している点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図8において、図1乃至図6に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図9を参照して本発明の第4の実施の形態について説明する。図9は、本発明の第4の実施の形態を示す図である。図9に示す第4の実施の形態は、ダイパッド11が複数設けられている点が異なるものである。図9において、図1乃至図6に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
11、11a−11c ダイパッド
12 リード部
13 外枠
14 吊りリード
15、15a−15d 搭載領域
16、16a−16d 半田流出防止領域
17 外側領域
18、18a Agめっき層
21 半導体素子
22 半田部
30 リードフレーム素材
31 基板
34 めっき層
37 治具
44 めっき層
45 開口
47 治具
Claims (6)
- リードフレームにおいて、
半導体素子が搭載される搭載領域と、搭載領域を帯状に囲む半田流出防止用の半田流出防止領域とを含む金属製のダイパッドと、
ダイパッド周囲に設けられたリード部とを備え、
半田流出防止領域は、搭載領域に対して粗面化され、
ダイパッドは、半田流出防止領域の外側に位置する外側領域を有することを特徴とするリードフレーム。 - 搭載領域上にAgめっき層が設けられていることを特徴とする請求項1記載のリードフレーム。
- ダイパッドは、それぞれ半田流出防止領域によって囲まれた複数の搭載領域を有することを特徴とする請求項1または2記載のリードフレーム。
- ダイパッドは、複数設けられていることを特徴とする請求項1乃至3のいずれか一項記載のリードフレーム。
- 請求項1記載のリードフレームの製造方法において、
ダイパッドおよびリード部の外形形状を有するリードフレーム素材を準備する工程と、 リードフレーム素材の外側全面にめっき層を形成する工程と、
リードフレーム素材の外側全面に形成されためっき層のうち、半田流出防止領域に対応する部分を部分剥離する工程と、
リードフレーム素材表面のうち、めっき層が部分剥離された領域を粗面化し、半田流出防止領域を形成する工程と、
めっき層を全面剥離する工程とを備えたことを特徴とするリードフレームの製造方法。 - 請求項1記載のリードフレームの製造方法において、
ダイパッドおよびリード部の外形形状を有するリードフレーム素材を準備する工程と、 リードフレーム素材の外側に、半田流出防止領域に対応する開口を有するめっき層を形成する工程と、
リードフレーム素材表面のうち、めっき層の開口領域を粗面化し、半田流出防止領域を形成する工程と、
めっき層を全面剥離する工程とを備えたことを特徴とするリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011194989A JP5834647B2 (ja) | 2011-09-07 | 2011-09-07 | リードフレームおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011194989A JP5834647B2 (ja) | 2011-09-07 | 2011-09-07 | リードフレームおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013058542A JP2013058542A (ja) | 2013-03-28 |
JP5834647B2 true JP5834647B2 (ja) | 2015-12-24 |
Family
ID=48134188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011194989A Active JP5834647B2 (ja) | 2011-09-07 | 2011-09-07 | リードフレームおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5834647B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015079834A1 (ja) * | 2013-11-29 | 2015-06-04 | シャープ株式会社 | 半導体装置 |
MY176347A (en) * | 2015-05-14 | 2020-07-29 | Chee Yang Ng | A lead frame for selective soldering |
JP2017034078A (ja) * | 2015-07-31 | 2017-02-09 | 大分デバイステクノロジー株式会社 | 半導体部品の製造方法 |
JP6663792B2 (ja) * | 2016-05-18 | 2020-03-13 | Shプレシジョン株式会社 | リードフレームの製造方法、およびリードフレーム |
JP7506564B2 (ja) | 2020-09-10 | 2024-06-26 | 新光電気工業株式会社 | リードフレーム、半導体装置及びリードフレームの製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01135058A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 半導体装置 |
JP2519651Y2 (ja) * | 1990-05-07 | 1996-12-11 | トヨタ自動車株式会社 | 樹脂封止型マルチチップパッケージのリードフレーム |
JPH09290207A (ja) * | 1996-04-25 | 1997-11-11 | Seimi Chem Co Ltd | 撥水材および撥水材の製造方法 |
JPH1129856A (ja) * | 1997-07-11 | 1999-02-02 | Stanley Electric Co Ltd | 撥水性表面及びその形成方法 |
JP4620584B2 (ja) * | 2005-12-27 | 2011-01-26 | 大日本印刷株式会社 | 回路部材の製造方法 |
JP4708182B2 (ja) * | 2005-12-28 | 2011-06-22 | Jx日鉱日石金属株式会社 | 半田吸い上がりバリア部を持つ端子及びその製造方法 |
JP5145729B2 (ja) * | 2007-02-26 | 2013-02-20 | 富士電機株式会社 | 半田接合方法およびそれを用いた半導体装置の製造方法 |
JP2010245417A (ja) * | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
2011
- 2011-09-07 JP JP2011194989A patent/JP5834647B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013058542A (ja) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101089449B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5834647B2 (ja) | リードフレームおよびその製造方法 | |
JP5893826B2 (ja) | リードフレーム及びその製造方法 | |
JP6653139B2 (ja) | リードフレーム及びその製造方法 | |
JP6362111B2 (ja) | リードフレームの製造方法 | |
TW201126618A (en) | Method and system for manufacturing an IC package | |
JP6325975B2 (ja) | リードフレーム、半導体装置 | |
JP6770853B2 (ja) | リードフレーム及び電子部品装置とそれらの製造方法 | |
JP2006310397A (ja) | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 | |
WO2006105733A1 (en) | Package structure with flat bumps for electronic device and method of manufacture the same | |
TWI492352B (zh) | 半導體裝置、引線框架及引線框架之製造方法 | |
JP2006140265A (ja) | 半導体装置および半導体装置に用いるリードフレームの製造方法 | |
JP2010080889A (ja) | リードフレーム及びその製造方法 | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
JP2009147094A (ja) | 半導体装置 | |
JP2020053420A (ja) | リードフレーム及びリードフレームの製造方法 | |
JP4620584B2 (ja) | 回路部材の製造方法 | |
JP2013069955A (ja) | 半導体装置、半導体装置の製造方法およびリードフレーム | |
JP2019021812A (ja) | リードフレームおよび半導体装置 | |
JP5299411B2 (ja) | リードフレームの製造方法 | |
JP5954871B2 (ja) | 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法 | |
JP4303699B2 (ja) | 半導体装置およびその製造方法 | |
JP2009076666A (ja) | 半導体装置の製造方法 | |
KR101297662B1 (ko) | 리드프레임의 제조방법 | |
US20110278708A1 (en) | Lead frame, semiconductor device, and method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5834647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |