JP5834647B2 - リードフレームおよびその製造方法 - Google Patents

リードフレームおよびその製造方法 Download PDF

Info

Publication number
JP5834647B2
JP5834647B2 JP2011194989A JP2011194989A JP5834647B2 JP 5834647 B2 JP5834647 B2 JP 5834647B2 JP 2011194989 A JP2011194989 A JP 2011194989A JP 2011194989 A JP2011194989 A JP 2011194989A JP 5834647 B2 JP5834647 B2 JP 5834647B2
Authority
JP
Japan
Prior art keywords
lead frame
die pad
outflow prevention
solder
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011194989A
Other languages
English (en)
Other versions
JP2013058542A (ja
Inventor
永 知加雄 池
永 知加雄 池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011194989A priority Critical patent/JP5834647B2/ja
Publication of JP2013058542A publication Critical patent/JP2013058542A/ja
Application granted granted Critical
Publication of JP5834647B2 publication Critical patent/JP5834647B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体素子を載置するために用いられるリードフレームおよびこのようなリードフレームの製造方法に関する。
近年、携帯電話をはじめとした携帯機器が増加している。このような携帯機器においては、その機能が増加していることにより消費電力が増大しており、バッテリーの持続時間を長くすることが課題となっている。このため、このような携帯機器においては、バッテリーを大容量化するとともに、携帯機器の機能部ごとに電源制御用半導体素子を配置し、携帯機器全体の省電力化を行っている。具体的には、携帯機器の各機能に対して、パワーマネージメントICとともに非絶縁型DC−DCコンバータを用い、機能部のすぐ側から安定した電圧を供給するようなシステムになっている。
ところで一般に、コンバータおよびインバーター用のICはパワーICと呼ばれている。このようなパワーICからなる半導体素子には大電流が流れるため、その裏面が端子(ドレイン)となっており、半導体素子は、リードフレームのダイパッド上に搭載されるようになっている。この場合、放熱性を高め、接続抵抗を低減する目的から、半導体素子を半田によってダイパッドに接続することが行われている。
一方、携帯機器においては、薄くて小さい半導体装置が要求されてきている。このことは、携帯機器に用いられる上記パワーIC用の半導体装置においても例外ではない。このため、半導体装置のパッケージの形態としては、QFNのように薄くて放熱性の高いパッケージに変わりつつあり、それに伴って半導体素子を搭載するダイパッドも小さくなってきている。
特許第4620584号公報
上述したように、パワーIC用の半導体装置においては、半導体素子を半田によりダイパッドに接続することが行われているが、ダイパッドが小さくなると、半田流れを防止するために、半田の量や接続条件を厳しく管理することが必要となる。また、仮に半田の量や接続条件の管理を厳しくしたとしても、ダイパッドの側面およびダイパッドの裏面に半田が流れてしまう場合があり(半田流れという)、外観不良が生じるだけでなくパッケージの信頼性を悪化させるという問題がある。
また、半導体装置を小型化するために、ドライバーICとコンバータ用ICとをワンパッケージ化したモジュールパッケージも増加してきているが、このようなモジュールパッケージにおいては、半導体素子とダイパッドとを半田接続した面と同一の面にワイヤーボンディングをしなければならないものもあり、半田流れによりワイヤーボンディングが阻害されるという問題も生じている。
本発明はこのような点を考慮してなされたものであり、ダイパッドの側面およびダイパッドの裏面に半田が流れてしまう不具合を防止することが可能なリードフレームおよびその製造方法を提供することを目的とする。
本発明は、リードフレームにおいて、半導体素子が搭載される搭載領域と、搭載領域を帯状に囲む半田流出防止用の半田流出防止領域とを含む金属製のダイパッドと、ダイパッド周囲に設けられたリード部とを備え、半田流出防止領域は、搭載領域に対して粗面化されていることを特徴とするリードフレームである。
本発明は、搭載領域上にAgめっき層が設けられていることを特徴とするリードフレームである。
本発明は、ダイパッドは、半田流出防止領域の外側に位置する外側領域を有することを特徴とするリードフレームである。
本発明は、半田流出防止領域は、ダイパッドの周縁に対応することを特徴とするリードフレームである。
本発明は、ダイパッドは、それぞれ半田流出防止領域によって囲まれた複数の搭載領域を有することを特徴とするリードフレームである。
本発明は、ダイパッドは、複数設けられていることを特徴とするリードフレームである。
本発明は、リードフレームの製造方法において、ダイパッドおよびリード部の外形形状を有するリードフレーム素材を準備する工程と、リードフレーム素材の外側全面にめっき層を形成する工程と、リードフレーム素材の外側全面に形成されためっき層のうち、半田流出防止領域に対応する部分を部分剥離する工程と、リードフレーム素材表面のうち、めっき層が部分剥離された領域を粗面化し、半田流出防止領域を形成する工程と、めっき層を全面剥離する工程とを備えたことを特徴とするリードフレームの製造方法である。
本発明は、リードフレームの製造方法において、ダイパッドおよびリード部の外形形状を有するリードフレーム素材を準備する工程と、リードフレーム素材の外側に、半田流出防止領域に対応する開口を有するめっき層を形成する工程と、リードフレーム素材表面のうち、めっき層の開口領域を粗面化し、半田流出防止領域を形成する工程と、めっき層を全面剥離する工程とを備えたことを特徴とするリードフレームの製造方法である。
本発明によれば、ダイパッドに、搭載領域を帯状に囲む半田流出防止用の半田流出防止領域が設けられており、半田流出防止領域は、搭載領域に対して粗面化されている。このことにより、ダイパッドの側面およびダイパッドの裏面に半田が流れてしまう不具合を防止することができる。
本発明の第1の実施の形態によるリードフレームを示す平面図。 本発明の第1の実施の形態によるリードフレームを示す断面図(図1のII−II線断面図)。 本発明の第1の実施の形態によるリードフレームの製造方法の一部を示す図。 本発明の第1の実施の形態によるリードフレームの製造方法の一部を示す図。 本発明の第1の実施の形態によるリードフレームの製造方法の一部を示す図。 リードフレームの製造方法の一部の変形例を示す図。 本発明の第2の実施の形態によるリードフレームを示す平面図。 本発明の第3の実施の形態によるリードフレームを示す平面図。 本発明の第4の実施の形態によるリードフレームを示す平面図。
第1の実施の形態
以下、本発明の第1の実施の形態について、図1乃至図6を参照して説明する。
リードフレームの構成
まず、図1および図2により、本実施の形態によるリードフレームの概略について説明する。図1および図2は、本実施の形態によるリードフレームを示す図である。
図1および図2に示すリードフレーム10は、半導体素子21(仮想線)を搭載する平面矩形状のダイパッド11と、ダイパッド11周囲に設けられ、半導体素子21と外部回路(図示せず)とを接続する複数の細長いリード部12とを備えている。
このうちリード部12の周囲には、ダイパッド11とリード部12とを支持する外枠13が設けられている。さらに、ダイパッド11の四隅には吊りリード14が連結されており、ダイパッド11は、4本の吊りリード14を介して外枠13に連結支持されている。
このようなリードフレーム10は、全体として銅(Cu)または銅(Cu)合金等の金属から構成されている。また、リードフレーム10の厚みは、製造する半導体装置の構成にもよるが、0.05mm〜0.5mmとすることができる。
一方、ダイパッド11は、半田部22(図2の仮想線)を介して半導体素子21が搭載される平面矩形状の搭載領域15と、搭載領域15を帯状に囲む半田流出防止用の半田流出防止領域16とを含んでいる。さらに、半田流出防止領域16の外側に、外側領域17が設けられている。これら搭載領域15、半田流出防止領域16および外側領域17は、ダイパッド11の表面側に形成されている。
半田流出防止領域16は、その表面を粗面化処理(例えば後述するマイクロエッチング処理)することにより、搭載領域15および外側領域17に対して粗面化されている。すなわち、半田流出防止領域16のあらさは、搭載領域15および外側領域17より粗くなっている。この半田流出防止領域16の平均あらさは、例えばRa=0.3μm〜0.6μmとすることができる。なお、平均あらさRaは、JIS B0601で規定される算術平均あらさである。また、図1において、半田流出防止領域16の一辺の長さ(L、L)は、半導体素子21のサイズと半導体素子21の搭載精度に基づいて定めることができる。また、半田流出防止領域16の幅(w)は、例えば0.5mm〜2mmとすることができる。
なお、図1において、半田流出防止領域16は、平面環状、具体的には平面ロ字形状を有しているが、これに限られるものではなく、例えば平面円形状または平面多角形形状を有していても良い。また、図1において、半田流出防止領域16の幅は全周に渡って均一であるが、これに限られるものではなく、半田流出防止領域16の幅が場所によって不均一であっても良い。例えば、半田流出防止領域16のうち、特に半田の流出を防止したい箇所の幅を太くし、それ以外の箇所の幅を細くしても良い。また、ダイパッド11のうち搭載領域15以外の部分を全て半田流出防止領域16としても良い。
一方、搭載領域15および外側領域17は、粗面化処理が施されることなく平滑面を維持している。搭載領域15の形状は、特に限定されるものではないが、例えば搭載する半導体素子21の形状に対応させて、半導体素子21の外形と略同一の形状を有していても良い。また、搭載領域15上にはAgめっき層18が設けられている。このAgめっき層18の厚みは特に限定されるものではないが、例えば、0.1μm〜10μmとしても良い。このようにAgめっき層18を設けたことにより、半導体素子21を搭載する際、搭載領域15に対する半田部22の接合性を良好にすることができる。また、各リード部12の先端(ダイパッド11側の端部)にも、それぞれワイヤボンディング用のAgめっき層18aが設けられている。このAgめっき層18aの厚みについても特に限定されるものではないが、搭載領域15上のAgめっき層18と同様、例えば、0.1μm〜10μmとしても良い。
なお、図1において、便宜上1つのダイパッド11のみを示しているが、実際は、1つのリードフレーム10に複数のダイパッド11が面付けされた状態で製造される。また、図1において、領域S(仮想線)は、リードフレーム10のうち1つの半導体装置に対応する領域を示している。
リードフレームの製造方法
次に、図1および図2に示すリードフレーム10の製造方法について、図3(a)−(d)、図4(a)−(f)および図5(a)−(c)を用いて説明する。
まず図3(a)に示すように、平板状の基板31を準備する。この基板31としては、銅または銅合金等の金属からなる基板を使用することができる。なお基板31は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、基板31の表裏全体にそれぞれ感光性レジスト32a、33aを塗布し、これを乾燥する(図3(b))。なお感光性レジスト32a、33aとしては、従来公知のものを使用することができる。
続いて、この基板31に対してフォトマスクを介して露光し、現像することにより、所望の開口部32b、33bを有するエッチング用レジスト層32、33を形成する(図3(c))。
次に、エッチング用レジスト層32、33を耐腐蝕膜として基板31に腐蝕液でエッチングを施す(図3(d))。これにより、ダイパッド11およびリード部12の外形が形成される。腐蝕液は、使用する基板31の材質に応じて適宜選択することができ、例えば、基板31として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、基板31の両面からスプレーエッチングにて行うことができる。
次いで、エッチング用レジスト層32、33を剥離して除去することにより、ダイパッド11およびリード部12の外形形状を有する(粗面加工されていない)リードフレーム素材30が得られる(図4(a))。なお、これら図3(a)−(d)に示す工程に代えて、金型を用いて基板31をプレスして打ち抜き加工することにより、リードフレーム素材30を得ても良い。
次に、リードフレーム素材30の外側全面(表面、裏面および側面)に、電解めっきによりめっき層34を形成する(図4(b))。なお、めっき層34は、後述するマイクロエッチングのマスクとなるものであり、例えばAgめっき層から構成することができる。さらにこのめっき層34は、マイクロエッチングに耐える厚さがあれば良く、生産効率の面からは薄いほど良いため、その厚みは0.05μm〜1μmとすることができる。めっき層34がAgめっき層からなる場合、電解めっき液としてはシアン化銀(AgCN)とシアン化カリウム(KCN)を主成分とするものを用いることができる。
次に、リードフレーム素材30の外側全面に形成されためっき層34を部分剥離する。この場合、まず、全面にめっき層34が形成されたリードフレーム素材30のうち、半田流出防止領域16に対応する部分を除く部分を電解剥離液に触れさせないように、治具37を用いて保持する(図4(c))。治具37は、リードフレーム素材30のうち、半田流出防止領域16に対応する部分に開口37aが形成されており、開口37aを介して半田流出防止領域16に対応する部分のみが電解剥離液に触れるようになっている。
その後、治具37により保持されたリードフレーム素材30を電解剥離液に浸漬し、通電を行い、リードフレーム素材30の半田流出防止領域16に対応するめっき層34を部分剥離する(図4(d))。このようにめっき層34を部分剥離した後に、電解剥離のための通電を止めて、リードフレーム素材30を治具37から取り外す。なお、電解剥離液はめっき層34を溶解、剥離し、リードフレーム素材30は溶解しない電解剥離液であれば良い。例えば、Agめっき層を剥離するには、コハク酸イミドを主成分とする電解剥離液を用いることができる。
次に、リードフレーム素材30のうちめっき層34が部分剥離された領域を粗面化し、半田流出防止用の半田流出防止領域16を形成する(図4(e))。この際、めっき層34が部分剥離されたリードフレーム素材30に対してマイクロエッチング液を供給し、リードフレーム素材30のうち半田流出防止領域16に対応する部分に粗面を形成する。ここでマイクロエッチング液とは、金属表面を僅かに溶かし、微細な凹凸の粗面を形成する表面処理剤である。銅または銅合金からなるリードフレーム素材30を粗面化する場合、過酸化水素水と硫酸を主成分とするマイクロエッチング液が好適である。
その後、めっき層34を全面剥離する(図4(f))。この場合、リードフレーム素材30の全面が電解剥離液に触れるようにし、上述した部分剥離の工程(図4(d))と同様の方法で電解剥離を行なえばよい。
続いて、リードフレーム素材30の表面および裏面にめっき用レジスト層38、39を設ける(図5(a))。このうち表面側のめっき用レジスト層38は、Agめっき層18、18aの形成部位に相当する箇所に開口部38a、38bが形成され、この開口部38a、38bからはリードフレーム素材30の表面(搭載領域15)が露出している。他方、裏面側のめっき用レジスト層39は、リードフレーム素材30の裏面全体を覆っている。
次に、めっき用レジスト層38、39に覆われたリードフレーム素材30の表面側に電解めっきを施す(図5(b))。これによりリードフレーム素材30上に金属(銀)を析出させて、ダイパッド11の搭載領域15上にAgめっき層18、18aを形成する。このAgめっき層18、18aを形成するために用いられる電解めっき液としては、シアン化銀(AgCN)とシアン化カリウム(KCN)を主成分とするものを用いることができる。
次いで、めっき用レジスト層38、39を剥離することにより、図1および図2に示すリードフレーム10を得ることができる(図5(c))。
リードフレームの製造方法の変形例
次に、図6(a)−(f)を用いて、リードフレーム10の製造方法の変形例について説明する。
まず、上述した図3(a)−(d)に示す工程により、ダイパッド11およびリード部12の外形形状を有するリードフレーム素材30を作製する(図6(a))。なお、上述したようにプレス加工によりリードフレーム素材30を作製しても良い。
次に、リードフレーム素材30の外側に、半田流出防止領域16に対応する開口を有するめっき層44を形成する(図6(b)−(d))。この場合、まずリードフレーム素材30のうち半田流出防止領域16に対応する部分を、治具47により保持する(図6(b))。治具47は、リードフレーム素材30のうち、半田流出防止領域16のみを保持するようになっており、半田流出防止領域16に対応する部分以外は、外方に露出するようになっている。
次に、治具47により保持されたリードフレーム素材30の外側に、電解めっきによりめっき層44を形成する(図6(c))。この場合、リードフレーム素材30の外側のうち、治具47により覆われた部分以外の部分全体にめっき層44が形成される。なお、めっき層44の構成およびめっき層44を形成する方法については、上述しためっき層34の場合(図4(b)参照)と略同様である。このようにしてめっき層44を形成した後、リードフレーム素材30を治具47から取り外す。この際、めっき層44のうち半田流出防止領域16に対応する部分(すなわち治具47によって覆われた部分)に、半田流出防止領域16に対応する開口45が形成される(図6(d))。
続いて、リードフレーム素材30の表面のうち、めっき層44の開口45から露出する部分を粗面化し、半田流出防止領域16を形成する(図6(e))。この場合、マイクロエッチング液を用いて、リードフレーム素材30の半田流出防止領域16に対応する部分に粗面を形成する。なお、リードフレーム素材30をマイクロエッチング液によって粗面化する方法は、上述した工程(図4(e)参照)と略同様である。
次いで、めっき層44を全面剥離する(図6(f))。めっき層44を全面剥離する方法は、上述した工程(図4(f)参照)と略同様である。
その後、上述した図5(a)−(c)に示す工程と同様に、ダイパッド11の搭載領域15上にAgめっき層18、18aを形成することにより、図1および図2に示すリードフレーム10が得られる。
本実施の形態の作用効果
次に、このような構成からなる本実施の形態の作用について説明する。
図2に示すように、本実施の形態によるリードフレーム10において、ダイパッド11の搭載領域15上に、例えば半田ペースト等の半田材料からなる半田部22を介して、半導体素子21が搭載されて接合される。このように半導体素子21が搭載領域15に接合される際、半田(半田部22)は加熱されて溶融する。
本実施の形態によれば、搭載領域15を帯状に囲む半田流出防止用の半田流出防止領域16が設けられており、この半田流出防止領域16は、搭載領域15に対して粗面化されている。ところで一般に、固体表面が粗くなることにより、液体に濡れる表面はより濡れるようになり、液体をはじく表面はよりはじくようになることが知られている(Wenzelのモデル)。したがって、本実施の形態において、溶融した液状の半田は、粗面化された半田流出防止領域16で弾かれて、搭載領域15内に留まり、半田流出防止領域16の外側に流れることがない。これにより、溶融した半田がダイパッド11の側面およびダイパッド11の裏面に流れてしまう不具合を防止することができる。
とりわけ、半導体素子21がパワーICからなる場合、半導体素子21の裏面が端子(ドレイン)となっており、半田部22は、半導体素子21の裏面全体を覆うように搭載領域15上で拡がる。本実施の形態によれば、半導体素子21がパワーICからなる場合であっても、半田の流れが半田流出防止領域16で止められ、ダイパッド11の側面や裏面に流れ出るおそれがない。これにより、半田流れによる半導体装置の外観不良の発生を防止することができ、半導体装置の信頼性を高めることができる。
また、本実施の形態によれば、ダイパッド11の側面および裏面に半田が流れてしまう不具合を防止するための構造を、安価で容易に実現することができる。また、半田流出防止領域16の形状は、治具37、47によって決定することができるので、ダイパッド11や半導体素子21の形状に応じて半田流出防止領域16の形状を自由に設定することができる。
さらに、本実施の形態によれば、搭載領域15上にAgめっき層18を設けることにより、搭載領域15に対する半田部22の接合性を良好に維持することができる。
さらに、本実施の形態によれば、半田流出防止領域16を設けたことにより、半田がダイパッド11の側面や裏面に流れるおそれがないので、ダイパッド11上にもワイヤボンディングを行うことが可能となる。ダイパッド11にワイヤボンディングした分だけ、リード部12の本数を削減できるので、半導体装置を小型化することができる。
第2の実施の形態
次に、図7を参照して本発明の第2の実施の形態について説明する。図7は、本発明の第2の実施の形態を示す図である。図7に示す第2の実施の形態は、半田流出防止領域16がダイパッド11の周縁に対応している点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図7において、図1乃至図6に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図7に示すように、本実施の形態によるリードフレーム10Aにおいて、ダイパッド11は、半導体素子21が搭載される平面矩形状の搭載領域15と、搭載領域15を帯状に囲む半田流出防止用の半田流出防止領域16とを含んでいる。このうち半田流出防止領域16は、その表面を粗面化処理することにより、搭載領域15に対して粗面化されている。この場合、半田流出防止領域16は、ダイパッド11の周縁全周に対応しており、半田流出防止領域16の外側に外側領域17は設けられていない。
このほか、図7に示すリードフレーム10Aの構成は、図1および図2に示すリードフレーム10と略同一であるので、ここでは詳細な説明を省略する。
本実施の形態によれば、半田流出防止領域16を設けたことにより、半田がダイパッド11の側面や裏面に流れるおそれがないので、ダイパッド11上にもワイヤボンディングを行うことが可能となる。ダイパッド11にワイヤボンディングした分だけ、リード部12の本数を削減できるので、半導体装置を小型化することができる。
第3の実施の形態
次に、図8を参照して本発明の第3の実施の形態について説明する。図8は、本発明の第3の実施の形態を示す図である。図8に示す第3の実施の形態は、ダイパッド11が複数の半田流出防止領域16a、16bを有している点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図8において、図1乃至図6に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図8に示すように、本実施の形態によるリードフレーム10Bにおいて、1つのダイパッド11に複数(2つ)の半導体素子21が搭載されるようになっている。この場合、ダイパッド11は、それぞれ半導体素子21が搭載される複数の搭載領域15a、15bと、各搭載領域15a、15bを帯状に囲む半田流出防止用の半田流出防止領域16a、16bとを有している。このうち半田流出防止領域16a、16bは、それぞれその表面を粗面化処理することにより、搭載領域15a、15bに対して粗面化されている。さらに、半田流出防止領域16a、16bの外側には、外側領域17が設けられている。
このほか、図8に示すリードフレーム10Bの構成は、図1および図2に示すリードフレーム10と略同一であるので、ここでは詳細な説明を省略する。
本実施の形態によれば、半田の流れが各半田流出防止領域16a、16bで止められるので、1つのダイパッド11に複数の半導体素子21を搭載した場合であっても、各半導体素子21を接合する半田同士が接触し、相乗効果による半田の濡れ拡がりを防止できる。
第4の実施の形態
次に、図9を参照して本発明の第4の実施の形態について説明する。図9は、本発明の第4の実施の形態を示す図である。図9に示す第4の実施の形態は、ダイパッド11が複数設けられている点が異なるものである。図9において、図1乃至図6に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図9に示すように、本実施の形態によるリードフレーム10Cにおいて、複数のダイパッド11a、11b、11cが設けられている。このうちダイパッド11a、11bは、それぞれ半導体素子21が搭載される平面矩形状の搭載領域15c、15dと、各搭載領域15c、15dを帯状に囲む半田流出防止用の半田流出防止領域16c、16dとを含んでいる。また、半田流出防止領域16c、16dは、それぞれその表面を粗面化処理することにより、搭載領域15c、15dに対して粗面化されている。この場合、半田流出防止領域16c、16dは、それぞれ11a、11bの周縁全周に対応している。
一方、図9において、ダイパッド11cには、半導体素子21が搭載されておらず、かつ半田流出防止領域が設けられていない。しかしながら、これに限らず、ダイパッド11cにも搭載領域と半田流出防止領域とを設け、ダイパッド11cの搭載領域上に追加の半導体素子21を搭載しても良い。
また、図9において、ダイパッド11a、11b、11cは、それぞれ吊りリード14に加え、リード部12に並んで配置された連結リード19により外枠13に連結されている。図9において、ダイパッド11aとダイパッド11bとにそれぞれ半田流出防止領域16c、16dを設けたことにより、吊りリード14および連結リード19の方へ半田が流出することがない。
このほか、図9に示すリードフレーム10Cの構成は、図1および図2に示すリードフレーム10と略同一であるので、ここでは詳細な説明を省略する。
本実施の形態によれば、半田の流れが各半田流出防止領域16c、16dで止められるので、リードフレーム10Cが複数のダイパッド11a、11b、11cを有する場合であっても、各ダイパッド11a、11b、11cの側面や裏面に半田が流れてしまう不具合を防止することができる。また、半田流出防止領域16c、16dを設けたことにより、半田がダイパッド11a、11bの側面や裏面、あるいは吊りリード14および連結リード19の方へ流れるおそれがないので、ダイパッド11a、11b上にもワイヤボンディングを行うことが可能となる。ダイパッド11a、11bにワイヤボンディングした分だけ、リード部12の本数を削減できるので、半導体装置を小型化することができる。
なお、図7乃至図9に示す各実施の形態において、リードフレーム10A、10B、10Cは、上述した図3乃至図6に示す製造方法と同様にして製造することができる。
上記実施の形態に開示されている複数の構成要素を必要に応じて適宜組み合わせることも可能である。あるいは、上記実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。例えば、図9に示す実施の形態と図8に示す実施の形態とを組合せ、図9に示す各ダイパッド11a、11bが、それぞれ半田流出防止領域によって囲まれた複数の搭載領域を有するようにしても良い。
10、10A−10C リードフレーム
11、11a−11c ダイパッド
12 リード部
13 外枠
14 吊りリード
15、15a−15d 搭載領域
16、16a−16d 半田流出防止領域
17 外側領域
18、18a Agめっき層
21 半導体素子
22 半田部
30 リードフレーム素材
31 基板
34 めっき層
37 治具
44 めっき層
45 開口
47 治具

Claims (6)

  1. リードフレームにおいて、
    半導体素子が搭載される搭載領域と、搭載領域を帯状に囲む半田流出防止用の半田流出防止領域とを含む金属製のダイパッドと、
    ダイパッド周囲に設けられたリード部とを備え、
    半田流出防止領域は、搭載領域に対して粗面化され
    ダイパッドは、半田流出防止領域の外側に位置する外側領域を有することを特徴とするリードフレーム。
  2. 搭載領域上にAgめっき層が設けられていることを特徴とする請求項1記載のリードフレーム。
  3. ダイパッドは、それぞれ半田流出防止領域によって囲まれた複数の搭載領域を有することを特徴とする請求項1または2記載のリードフレーム。
  4. ダイパッドは、複数設けられていることを特徴とする請求項1乃至のいずれか一項記載のリードフレーム。
  5. 請求項1記載のリードフレームの製造方法において、
    ダイパッドおよびリード部の外形形状を有するリードフレーム素材を準備する工程と、 リードフレーム素材の外側全面にめっき層を形成する工程と、
    リードフレーム素材の外側全面に形成されためっき層のうち、半田流出防止領域に対応する部分を部分剥離する工程と、
    リードフレーム素材表面のうち、めっき層が部分剥離された領域を粗面化し、半田流出防止領域を形成する工程と、
    めっき層を全面剥離する工程とを備えたことを特徴とするリードフレームの製造方法。
  6. 請求項1記載のリードフレームの製造方法において、
    ダイパッドおよびリード部の外形形状を有するリードフレーム素材を準備する工程と、 リードフレーム素材の外側に、半田流出防止領域に対応する開口を有するめっき層を形成する工程と、
    リードフレーム素材表面のうち、めっき層の開口領域を粗面化し、半田流出防止領域を形成する工程と、
    めっき層を全面剥離する工程とを備えたことを特徴とするリードフレームの製造方法。
JP2011194989A 2011-09-07 2011-09-07 リードフレームおよびその製造方法 Active JP5834647B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011194989A JP5834647B2 (ja) 2011-09-07 2011-09-07 リードフレームおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011194989A JP5834647B2 (ja) 2011-09-07 2011-09-07 リードフレームおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2013058542A JP2013058542A (ja) 2013-03-28
JP5834647B2 true JP5834647B2 (ja) 2015-12-24

Family

ID=48134188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011194989A Active JP5834647B2 (ja) 2011-09-07 2011-09-07 リードフレームおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5834647B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079834A1 (ja) * 2013-11-29 2015-06-04 シャープ株式会社 半導体装置
MY176347A (en) * 2015-05-14 2020-07-29 Chee Yang Ng A lead frame for selective soldering
JP2017034078A (ja) * 2015-07-31 2017-02-09 大分デバイステクノロジー株式会社 半導体部品の製造方法
JP6663792B2 (ja) * 2016-05-18 2020-03-13 Shプレシジョン株式会社 リードフレームの製造方法、およびリードフレーム
JP7506564B2 (ja) 2020-09-10 2024-06-26 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01135058A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 半導体装置
JP2519651Y2 (ja) * 1990-05-07 1996-12-11 トヨタ自動車株式会社 樹脂封止型マルチチップパッケージのリードフレーム
JPH09290207A (ja) * 1996-04-25 1997-11-11 Seimi Chem Co Ltd 撥水材および撥水材の製造方法
JPH1129856A (ja) * 1997-07-11 1999-02-02 Stanley Electric Co Ltd 撥水性表面及びその形成方法
JP4620584B2 (ja) * 2005-12-27 2011-01-26 大日本印刷株式会社 回路部材の製造方法
JP4708182B2 (ja) * 2005-12-28 2011-06-22 Jx日鉱日石金属株式会社 半田吸い上がりバリア部を持つ端子及びその製造方法
JP5145729B2 (ja) * 2007-02-26 2013-02-20 富士電機株式会社 半田接合方法およびそれを用いた半導体装置の製造方法
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2013058542A (ja) 2013-03-28

Similar Documents

Publication Publication Date Title
KR101089449B1 (ko) 반도체 장치 및 그 제조 방법
JP5834647B2 (ja) リードフレームおよびその製造方法
JP5893826B2 (ja) リードフレーム及びその製造方法
JP6653139B2 (ja) リードフレーム及びその製造方法
JP6362111B2 (ja) リードフレームの製造方法
TW201126618A (en) Method and system for manufacturing an IC package
JP6325975B2 (ja) リードフレーム、半導体装置
JP6770853B2 (ja) リードフレーム及び電子部品装置とそれらの製造方法
JP2006310397A (ja) 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
WO2006105733A1 (en) Package structure with flat bumps for electronic device and method of manufacture the same
TWI492352B (zh) 半導體裝置、引線框架及引線框架之製造方法
JP2006140265A (ja) 半導体装置および半導体装置に用いるリードフレームの製造方法
JP2010080889A (ja) リードフレーム及びその製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
JP2009147094A (ja) 半導体装置
JP2020053420A (ja) リードフレーム及びリードフレームの製造方法
JP4620584B2 (ja) 回路部材の製造方法
JP2013069955A (ja) 半導体装置、半導体装置の製造方法およびリードフレーム
JP2019021812A (ja) リードフレームおよび半導体装置
JP5299411B2 (ja) リードフレームの製造方法
JP5954871B2 (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
JP4303699B2 (ja) 半導体装置およびその製造方法
JP2009076666A (ja) 半導体装置の製造方法
KR101297662B1 (ko) 리드프레임의 제조방법
US20110278708A1 (en) Lead frame, semiconductor device, and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151019

R150 Certificate of patent or registration of utility model

Ref document number: 5834647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02