JP2013183143A - 半導体装置を製造する方法、及び、半導体装置 - Google Patents

Abstract

【課題】 製造工程のより早い段階でトレンチ内の絶縁膜の絶縁性の検査を行うことが可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板のトレンチ内に絶縁膜と第１電極が形成されており、半導体基板上に、第１電極から分離されている第２電極が形成されており、半導体基板内に絶縁膜に接するｐ型半導体領域と、ｐ型半導体領域と第２電極の間の半導体基板の上面に露出しているｎ型半導体領域が形成されており、半導体基板上にｐ型半導体領域に接する第３電極が形成されている半導体装置を製造する方法。この方法は、トレンチ形成工程と、絶縁膜形成工程と、絶縁膜形成後のトレンチ内に第１電極を形成する工程と、第２電極形成工程と、第１電極と第２電極の間に電圧を印加して、第１電極と第２電極の間に流れる電流を検出する工程と、電流検出工程よりも後に第３電極を形成する工程を有する。
【選択図】図８

Description

本明細書が開示する技術は、半導体装置に関する。

特許文献１には、トレンチと、トレンチの内面を覆っている絶縁膜と、トレンチ内に形成されている電極（以下、トレンチ電極という）とを有する半導体装置が開示されている。トレンチ電極は、絶縁膜によって半導体基板から絶縁されている。この種の半導体装置は、出荷前に、種々の特性検査を受ける。特性検査の一つとして、トレンチ電極が半導体基板から絶縁されているか否か（すなわち、絶縁膜の絶縁性）の検査が行われる。

特開２０１０−１３５６７７号公報

上記の半導体装置は、半導体装置の全ての構造が完成した状態で絶縁膜の絶縁性の検査を受ける。このため、絶縁膜の絶縁性に問題がある製品に対しても、絶縁性の検査の前に他の検査が行われたり、各検査を受けるための移し変えが行われており、無駄が多かった。したがって、本明細書では、製造工程のより早い段階でトレンチ内の絶縁膜の絶縁性の検査を行うことが可能な半導体装置の製造方法を提供する。

本明細書が開示する製造方法により製造される半導体装置は、半導体基板を有している。半導体基板の上面には、トレンチが形成されている。トレンチの内面には、絶縁膜が形成されている。トレンチ内には、絶縁膜によって半導体基板から絶縁されている第１電極が形成されている。半導体基板上には、第１電極から分離されている第２電極が形成されている。半導体基板内には、絶縁膜に接するとともに半導体基板の上面に露出しているｐ型半導体領域と、ｐ型半導体領域と第２電極の間の半導体基板の上面に少なくとも部分的に露出しているｎ型半導体領域が形成されている。半導体基板上には、ｐ型半導体領域に接しており、第２電極から分離されている第３電極が形成されている。この半導体装置を製造する方法は、半導体基板の上面にトレンチを形成するトレンチ形成工程と、トレンチ内に絶縁膜を形成する絶縁膜形成工程と、絶縁膜形成後のトレンチ内に第１電極を形成する第１電極形成工程と、第２電極を形成する第２電極形成工程と、第１電極と第２電極の間に電圧を印加して、第１電極と第２電極の間に流れる電流を検出する電流検出工程と、電流検出工程の後に、第３電極を形成する第３電極形成工程を有する。

なお、絶縁膜形成工程は、トレンチ形成工程後であればいつ行ってもよい。第１電極形成工程は、絶縁膜形成工程後であればいつ行ってもよい。第２電極形成工程は、いつ行ってもよく、第１電極形成工程と同時に行ってもよい。

この製造方法では、第３電極を形成する前（すなわち、半導体装置が完成する前）に、トレンチ内の第１電極と、半導体基板上の第２電極との間に電圧を印加して、これらの間に流れる電流を検出する。トレンチ内の絶縁膜が好適に形成されていれば、第１電極と第２電極の間に流れる電流はゼロに近い値となる。したがって、この電流を検出することで、絶縁膜の絶縁性を検査することができる。絶縁膜の絶縁性の検査が半導体装置の完成前に実施されるので、絶縁膜の絶縁性に問題がある製品に対して追加の工程（例えば、他の検査工程等）が実施されることを防止することができる。

また、本明細書は、新たは半導体基板を提供する。この半導体装置は、半導体基板を有している。半導体基板内には、半導体基板の上面に露出しているｐ型半導体領域が形成されている。半導体基板の上面には、半導体基板の端面に沿って伸びる電極が形成されている。半導体基板内には、ｐ型半導体領域と前記電極の間の半導体基板の上面に少なくとも部分的に露出しているｎ型半導体領域が形成されている。前記電極は、ポリシリコンにより構成されており、前記電極の上面全体が外部に露出している。

このような構成によれば、電極（すなわち、ポリシリコン）のゲッタリング能力によって、電極の下部の半導体基板に外来の不純物が拡散することを抑制することができる。ポリシリコンの熱膨張係数は半導体基板と近いため、熱膨張係数の差による応力の発生を抑制することができる。また、第２電極がパシベーション膜等に覆われていると、第２電極とパシベーション膜との間でも応力が発生する。しかしながら、上記の構成では、第２電極の上面全体が半導体装置の表面に露出しているので、そのような応力も抑制される。したがって、この構成によれば、より信頼性が高い半導体装置が提供される。

半導体装置１０の縦断面図（図２のＩ−Ｉ線における断面図）。 半導体装置１０の上面図。 変形例の半導体装置の縦断面図。 半導体装置１０の製造工程における半導体ウエハの縦断面図。 半導体装置１０の製造工程における半導体ウエハの縦断面図。 半導体装置１０の製造工程における半導体ウエハの縦断面図。 半導体装置１０の製造工程における半導体ウエハの縦断面図。 半導体装置１０の製造工程における半導体ウエハの縦断面図。 半導体装置１０の製造工程における半導体ウエハの縦断面図。

最初に、以下に説明する実施例の特徴を列記する。なお、ここに列記する特徴は、何れも独立して有効なものである。

（特徴１）実施例の方法は、トレンチ形成工程において半導体基板の上面に複数のトレンチを形成し、絶縁膜形成工程において各トレンチ内に絶縁膜を形成し、第１電極形成工程において各トレンチ内に第１電極を形成するとともに、半導体基板の上面に各第１電極を接続する導体層を形成し、電流検出工程では、導体層によって互いに接続された各第１電極と第２電極の間に電圧を印加し、電流検出工程後であって第３電極形成工程前に、各第１電極を接続する導体層を除去する。

特徴１の構成によれば、複数のトレンチ内の絶縁膜を一度に検査することができる。

（特徴２）実施例の方法は、電流検出工程よりも後に、複数のトレンチのうちの一部のトレンチ内の第１電極が接続され、その他のトレンチ内の第１電極が接続されないゲートパッドを形成する工程をさらに有する。

特徴２の構成によれば、最終的にゲートパッドに接続される第１電極に接する絶縁膜と、最終的にゲートパッドに接続されない第１電極に接する絶縁膜とを、１度に検査することができる。

（特徴３）実施例の方法は、トレンチ内から半導体基板上まで繋がっている導体層によって第１電極と第２電極を形成し、その後、導体層を部分的に除去することで第１電極と第２電極とを分離させる。

特徴３の構成によれば、第１電極と第２電極をより簡単に形成することができる。

（特徴４）実施例の方法では、第２電極がポリシリコンにより形成され、第２電極の上面全体が半導体装置の表面に露出する。

このような構成によれば、より信頼性が高い半導体装置を製造することができる。

図１、２に示す半導体装置１０は、半導体基板１２と、半導体基板１２の上面及び下面に形成されている電極、絶縁層等によって構成されている。なお、以下では、半導体基板１２の厚み方向をＺ方向といい、Ｚ方向に対して直交する一方向をＸ方向といい、Ｘ方向及びＺ方向に対して直交する方向をＹ方向という。また、図２では、半導体基板１２上の電極をハッチングにより示している。半導体基板１２は、半導体素子が形成されているアクティブ領域２０と、その周りの外周領域５０を有している。アクティブ領域２０は、半導体基板１２を上から平面視したときにおける半導体基板１２の略中央の領域（後述するディープｐ型領域５２よりも内側の領域（図２参照））である。外周領域５０は、アクティブ領域２０と半導体基板１２の端面（外周面）１２ａとの間の領域である。したがって、半導体基板１２を上方から平面視した場合には、アクティブ領域２０は外周領域５０に囲まれている。

図１に示すように、アクティブ領域２０内の半導体基板１２の上面には複数のトレンチが形成されている。各トレンチの内面は、絶縁膜４０に覆われている。トレンチ内には、電極４２が形成されている。複数の電極４２のうちの一部の電極４２の上部には、層間絶縁膜４４が形成されている。複数の電極４２のうちの残りの電極４２の上部には、層間絶縁膜４４が形成されていない。以下では、上部に層間絶縁膜４４が形成されている電極４２をゲート電極４２ａといい、そのゲート電極４２ａに接している絶縁膜４０を絶縁膜４０ａという。また、上部に層間絶縁膜４４が形成されていない電極４２をダミー電極４２ｂといい、そのダミー電極４２ｂに接している絶縁膜４０を絶縁膜４０ｂという。アクティブ領域２０内の半導体基板１２の上面にはエミッタ電極２２が形成されている。エミッタ電極２２は、層間絶縁膜４４によってゲート電極４２ａから絶縁されている。また、エミッタ電極２２は、ダミー電極４２ｂと繋がっている。ゲート電極４２ａは、絶縁膜４０ａによって半導体基板１２から絶縁されている。ダミー電極４２ｂは、絶縁膜４０ｂによって絶縁されることによって、直接的には半導体基板１２と導通していない。しかしながら、ダミー電極４２ｂは、エミッタ電極２２を介して半導体基板１２と導通している。図２に示すように、半導体基板１２の上面の一部には、ゲートパッド８０が形成されている。ゲートパッド８０は、図示しない配線によって、各ゲート電極４２ａに接続されている。ゲートパッド８０は、ダミー電極４２ｂには接続されていない。すなわち、ゲート電極４２ａは、ダミー電極４２ｂから絶縁されている。

外周領域５０内の半導体基板１２上には、外周電極７０が形成されている。外周電極７０は、半導体基板１２の端面１２ａに沿って伸びている。外周電極７０は、ポリシリコンによって構成されている。外周電極７０の上面は、半導体装置１０の表面に露出している（すなわち、パシベーション膜等に覆われていない。）。

半導体基板１２の下面全体には、コレクタ電極３４が形成されている。

アクティブ領域２０内には、ｎ型のエミッタ領域２４、ｐ型のボディ領域２６、ｎ型のドリフト領域２８、ｎ型のバッファ領域３０、及び、ｐ型のコレクタ領域３２が形成されている。エミッタ領域２４は、半導体基板１２の上面に露出するとともに、絶縁膜４０ａに接する範囲に形成されている。エミッタ領域２４は、エミッタ電極２２に対してオーミック接続されている。ボディ領域２６は、エミッタ領域２４の側方及びエミッタ領域２４の下側に形成されている。ボディ領域２６は、エミッタ領域２４の下側で絶縁膜４０ａに接している。また、ボディ領域２６は、絶縁膜４０ｂに接している。半導体基板１２の上面近傍のボディ領域２６は、ｐ型不純物濃度が高い。したがって、ボディ領域２６は、エミッタ電極２２に対してオーミック接続されている。ドリフト領域２８は、ボディ領域２６の下側に形成されている。ドリフト領域２８は、ボディ領域２６によってエミッタ領域２４から分離されている。ドリフト領域２８は、トレンチの下端部の絶縁膜４０ａ、４０ｂと接している。バッファ領域３０は、ドリフト領域２８よりも高いｎ型不純物濃度を有する。バッファ領域３０は、ドリフト領域２８の下側に形成されている。コレクタ領域３２は、バッファ領域３０の下側に形成されている。コレクタ領域３２は、ｐ型不純物濃度が高く、コレクタ電極３４に対してオーミック接続されている。上述した各電極及び各半導体領域によって、アクティブ領域２０内にＩＧＢＴが形成されている。

外周領域５０内には、３つのディープｐ型領域５２、５４、５６が形成されている。これらのディープｐ型領域５２、５４、５６は、一般に、ＦＬＲと呼ばれる。各ディープｐ型領域５２、５４、５６は、半導体基板１２の上面からボディ領域２６よりも深い位置まで広がっている。最も内周側のディープｐ型領域５２は、ボディ領域２６と繋がっている。ドリフト領域２８は、アクティブ領域２０から外周領域５０（すなわち、ディープｐ型領域５２、５４、５６の下側とディープｐ型領域５６よりも外周側）まで広がっている。ドリフト領域２８は、ディープｐ型領域５２とディープｐ型領域５４の間、及び、ディープｐ型領域５４とディープｐ型領域５６の間にも形成されている。これによって、各ディープｐ型領域５２、５４、５６が互いに分離されている。図２に示すように、各ディープｐ型領域５２、５４、５６は、アクティブ領域２０の周囲を一巡するように伸びている（すなわち、ディープｐ型領域５２の内側がアクティブ領域２０である。）。半導体基板１２の上面に露出すると共に端面１２ａに露出する範囲には、外周部ｎ型領域６４が形成されている。外周部ｎ型領域６４のｎ型不純物濃度は、ドリフト領域２８よりも高い。外周部ｎ型領域６４は、外周電極７０の下側に形成されており、外周電極７０に対してオーミック接続されている。また、外周電極７０とディープｐ型領域５６の間の半導体基板１２の上面には、ドリフト領域２８が露出している。また、外周領域５０内においても、ドリフト領域２８の下側にバッファ領域３０が形成されており、バッファ領域３０の下側にコレクタ領域３２が形成されている。

エミッタ電極２２と外周電極７０の間の半導体基板１２の上面には、ＳｉＯ_２からなる層間絶縁膜６０と、ＳｉＮからなるパシベーション膜６２が形成されている。層間絶縁膜６０は、エミッタ電極２２と外周電極７０の間の半導体基板１２の上面全体を覆っている。パシベーション膜６２は、層間絶縁膜６０の上面全体を覆っている。

次に、半導体装置１０（すなわち、ＩＧＢＴ）の動作について説明する。半導体装置１０の使用時には、エミッタ電極２２とコレクタ電極３４の間に順電圧が印加される。ゲート電極４２ａに所定電圧が印加されると、絶縁膜４０ａに接する範囲のボディ領域２６にチャネルが形成される。なお、ダミー電極４２ｂはエミッタ電極２２の電位と同電位であるので、チャネルの形成に寄与しない。ゲート電極４２ａによってチャネルが形成されることによって、ＩＧＢＴがオンし、コレクタ電極３４からエミッタ電極２２に向かって電流が流れる。ゲート電極４２ａへの所定電圧の印加を停止すると、チャネルが消失する。これによって、ＩＧＢＴがオフし、コレクタ電極３４からエミッタ電極２２に向かう電流が停止する。ＩＧＢＴがオフしている際には、ドリフト領域２８に高い電圧が印加される。このとき、ダミー電極４２ｂによって、ゲート電極４２ａ近傍のドリフト領域２８内に局所的に電界が集中することが抑制される。すなわち、ダミー電極４２ｂは、ＩＧＢＴがオフしているときに、ドリフト領域２８内の電界分布を調節するために形成されている。また、外周電極７０の電位は、コレクタ電極３４と略等しくなる。したがって、ＩＧＢＴがオフしているときには、外周電極７０とゲート電極４２ａの間に高い電圧が印加される。半導体装置１０では、半導体基板１２の上面に臨む範囲のうちの、アクティブ領域２０と外周電極７０の間に、ＦＬＲ（ディープｐ型領域５２、５４、５６）が形成されている。このＦＬＲによって、外周領域５０の耐圧が確保される。なお、ＦＬＲに代えて、図３に示すように、リサーフ構造を構成するｐ型の低濃度層５８が形成されていてもよい。外周領域５０に低濃度層５８が形成されていても、外周領域５０の耐圧を確保することができる。すなわち、アクティブ領域の上面に露出する範囲にｐ型領域（例えば、ボディ領域２６）が形成されている場合には、そのｐ型領域と外周電極との間の半導体基板の上面に少なくとも部分的にｎ型半導体領域を露出させておくことで、外周領域の耐圧をある程度確保することができる。

なお、半導体装置の使用中に、半導体装置が昇温して膨張することがある。この場合に、半導体基板の熱膨張率と、半導体基板の上面に形成されている電極との熱膨張率の差によって、半導体基板と電極との間に高い応力が発生する場合がある。特に、電極がＡｌ等の金属によって構成されている場合には、高い応力が生じる。一般に、この様な応力は、半導体基板の外周部に形成されている外周電極の角部（例えば、図２の角部Ａ１）において最も大きくなる。また、半導体基板への外来電荷の拡散を抑制するために、外周電極の上面にパシベーション膜（例えば、ＳｉＮ膜）が形成される場合がある。このように外周電極上にパシベーション膜が形成されていると、パシベーション膜と外周電極との間の熱膨張の差によっても応力が生じる。上述したような応力が、角部の外周電極に繰り返し加わると、角部の外周電極にクラックが生じることがある。

しかしながら、本実施例の半導体装置１０では、外周電極７０がポリシリコンにより構成されている。ポリシリコンの熱膨張率は、半導体基板１２（すなわち、シリコン）の熱膨張率にかなり近い。このため、半導体装置１０では、外周電極７０と半導体基板１２との間の熱膨張率の差による外周電極７０への応力が低減される。また、半導体装置１０では、外周電極７０の上面全体が半導体装置１０の外表面に露出している。すなわち、外周電極７０上にパシベーション膜が形成されていない。したがって、そのようなパシベーション膜から外周電極７０に応力が加わることもない。このため、半導体装置１０では、外周電極７０にクラックが生じ難い。また、ポリシリコンは、ゲッタリング能力を有する。このため、ポリシリコンからなる外周電極７０の表面に外来電荷が付着すると、外周電極７０内で外来電荷がトラップされ、半導体基板１２中に外来電荷が拡散しない。すなわち、外周電極７０の上面がパシベーション膜に覆われていなくても、半導体基板１２中への外来電荷の拡散を防止することができる。

次に、半導体装置１０の製造方法について説明する。まず、ドリフト領域２８と同じｎ型不純物濃度を有する半導体ウエハに対して、図４に示すように、エミッタ領域２４、ボディ領域２６、ディープｐ型領域５２、５４、５６、外周部ｎ型領域６４、及び、トレンチを形成する。次に、半導体ウエハに対して熱酸化処理を施すことによって、図５に示すように、半導体ウエハの表面に絶縁膜４０を形成する。エミッタ領域２４に隣接するトレンチ内の絶縁膜４０が上述した絶縁膜４０ａであり、エミッタ領域２４に隣接しないトレンチ内の絶縁膜４０が上述した絶縁膜４０ｂである。次に、図６に示すように、外周部ｎ型領域６４の上部の絶縁膜４０をエッチングによって除去する。次に、図７に示すように、ＣＶＤ等によって半導体ウエハ上にｐ型のポリシリコン層８２を成長させる。このとき、各トレンチ内にもポリシリコン層８２が形成される。エミッタ領域２４に隣接するトレンチ内のポリシリコン層８２がゲート電極４２ａであり、エミッタ領域２４に隣接しないトレンチ内のポリシリコン層８２がダミー電極４２ｂである。また、外周部ｎ型領域６４上のポリシリコン層８２が外周電極７０である。すなわち、この段階では、外周電極７０と、全てのゲート電極４２ａと、全てのダミー電極４２ｂとが互いに繋がったポリシリコン層８２が形成される。このように、単一のポリシリコン層８２によって外周電極７０と、ゲート電極４２ａと、ダミー電極４２ｂが形成されるので、これらの各電極中のｐ型不純物濃度は略等しい。次に、図８に示すように、外周電極７０と最も外周側のゲート電極４２ａとの間のポリシリコン層８２をエッチングによって除去する。これによって、外周電極７０を、ゲート電極４２ａ及びダミー電極４２ｂから分離させる。この段階では、まだ、全てのゲート電極４２ａと全てのダミー電極４２ｂが互いに繋がっている。以下では、ゲート電極４２ａとダミー電極４２ｂとを構成しているポリシリコン層を、ポリシリコン層８２ａという。次に、図８に示すように、ポリシリコン層８２ａと外周電極７０との間に、所定の電圧Ｖ１を印加する。そして、ポリシリコン層８２ａと外周電極７０との間に流れる電流を検出する。このとき、基準値以上の電流が検出される場合には、各トレンチ内の絶縁膜４０ａ、４０ｂのいずれかが形成不良であり、十分な絶縁性が確保できていない。したがって、電流を検出することで、絶縁膜４０ａ、４０ｂが適切に形成できているか否かを検査することができる。この方法によれば、ゲート電極４２ａに接する絶縁膜４０ａとダミー電極４２ｂに接する絶縁膜４０ｂとを同時に検査することができる。検査が終了したら、ポリシリコン層８２ａのうちの不要な部分（半導体ウエハの上面よりも上側の部分）を除去して、各ゲート電極４２ａと各ダミー電極４２ｂを互いに分離させる。次に、半導体ウエハの表面に露出している絶縁膜４０を除去する。次に、図９に示すように、ゲート電極４２ａ上、及び、外周電極７０とボディ領域２６の間の半導体ウエハ上に層間絶縁膜４４、６０を形成する。次に、層間絶縁膜６０上にパシベーション膜６２を形成する。次に、金属（Ａｌ等）を蒸着することで、エミッタ電極２２を形成する。また、各ゲート電極４２ａがゲートパッド８０と繋がるように、ゲートパッド８０と配線を形成する。これによって、半導体装置１０の上面側の構造が完成する。その後、半導体装置１０の下面側の構造（バッファ領域３０、コレクタ領域３２、及び、コレクタ電極３４）を形成する。最後に、半導体ウエハをダイシングすることで、図１に示す半導体装置１０が完成する。

以上に説明したように、この製造方法では、製造工程の早い段階で、絶縁膜４０ａ、４０ｂの絶縁不良を検査することができる。したがって、絶縁不良を有する半導体装置１０に対して、追加の工程（検査等）が実施されることが防止される。このため、製造工程の無駄を削除することができる。また、この製造方法では、各ゲート電極４２ａ及びダミー電極４２ｂが互いに繋がっている状態で、ポリシリコン層８２ａと外周電極７０の間の絶縁性を検査する。したがって、全ての絶縁膜４０ａ、４０ｂの絶縁性を一度に検査することができる。この方法によれば、より効率的に半導体装置を製造することができる。

なお、上述した絶縁膜４０ａ、４０ｂの絶縁性の検査は、ゲート電極４２ａとダミー電極４２ｂとを分離（絶縁）した後に行うことも可能である。しかしながら、ゲート電極４２ａとダミー電極４２ｂとを分離（絶縁）した後においては、ゲート電極４２ａに接する絶縁膜４０ａとダミー電極４２ｂに接する絶縁膜４０ｂとを別々に検査する必要がある。また、この場合に、ゲート電極４２ａに接する絶縁膜４０ａはゲートパッド８０を用いて検査が可能だが、ダミー電極４２ｂに接する絶縁膜４０ｂを検査するためにはダミー電極４２ｂに接続されているパッド（検査用のパッド）を別個に設ける必要がある。このように検査用のパッドを用いると、半導体基板上の有効領域（半導体素子として機能する領域）が減少してしまう。これに対し、実施例の製造方法によれば、このような問題を生じさせることなく、絶縁性の検査を行うことができる。

また、半導体ウエハのダイシングライン等の半導体装置１０とならない領域に電極パッドを形成し、その電極と各ゲート電極及び各ダミー電極の間に電圧を印加することで、各絶縁膜の絶縁性の検査を行うことも考えられる。しかしながら、ダイシングライン等の半導体装置１０とならない領域では、アライメントパターン等の種々の構造が形成されており、それらの影響で半導体ウエハが汚染されている場合が多い。したがって、汚染の影響により検出される電流値にばらつきが生じ、検査の精度が低下する。これに対し、実施例の方法では、外周電極７０を用いて検査を行うので、このような問題が生じない。

なお、上述した実施例の製造方法では、ポリシリコン（すなわち、ポリシリコン層８２ａと外周電極７０）に対して電圧を印加するため、検査装置とポリシリコンとの間の接触抵抗が高くなることが懸念される。しかしながら、実施例の方法では、ポリシリコン層８２ａ及び外周電極７０が広い表面積を有しているので、検査装置とポリシリコンとの接触面積を広く確保することで十分に低い接触抵抗を得ることができる。

また、上述した実施例では、アクティブ領域２０にＩＧＢＴが形成されている半導体装置について説明した。しかしながら、本明細書に開示の技術を、アクティブ領域にＭＯＳＦＥＴやダイオードが形成されている半導体装置に適用してもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体装置
１２：半導体基板
２０：アクティブ領域
２２：エミッタ電極
２４：エミッタ領域
２６：ボディ領域
２８：ドリフト領域
３０：バッファ領域
３２：コレクタ領域
３４：コレクタ電極
４０：絶縁膜
４２ａ：ゲート電極
４２ｂ：ダミー電極
４４：層間絶縁膜
５０：外周領域
５２〜５６：ｐ型領域
６０：層間絶縁膜
６２：パシベーション膜
６４：外周部ｎ型領域
７０：外周電極
８０：ゲートパッド
８２：ポリシリコン層

Claims (6)

1. 半導体基板を有しており、
   半導体基板の上面にトレンチが形成されており、
   トレンチの内面に絶縁膜が形成されており、
   トレンチ内に、絶縁膜によって半導体基板から絶縁されている第１電極が形成されており、
   半導体基板上に、第１電極から分離されている第２電極が形成されており、
   半導体基板内に、絶縁膜に接するとともに半導体基板の上面に露出しているｐ型半導体領域と、ｐ型半導体領域と第２電極の間の半導体基板の上面に少なくとも部分的に露出しているｎ型半導体領域が形成されており、
   半導体基板上に、ｐ型半導体領域に接しており、第２電極から分離されている第３電極が形成されている、
   半導体装置を製造する方法であって、
   半導体基板の上面にトレンチを形成するトレンチ形成工程と、
   トレンチ内に絶縁膜を形成する絶縁膜形成工程と、
   絶縁膜形成後のトレンチ内に第１電極を形成する第１電極形成工程と、
   第２電極を形成する第２電極形成工程と、
   第１電極と第２電極の間に電圧を印加して、第１電極と第２電極の間に流れる電流を検出する電流検出工程と、
   電流検出工程よりも後に、第３電極を形成する第３電極形成工程、
   を有する方法。
2. トレンチ形成工程において半導体基板の上面に複数のトレンチを形成し、
   絶縁膜形成工程において各トレンチ内に絶縁膜を形成し、
   第１電極形成工程において各トレンチ内に第１電極を形成するとともに、半導体基板の上面に各第１電極を接続する導体層を形成し、
   電流検出工程では、導体層によって互いに接続された各第１電極と第２電極の間に電圧を印加し、
   電流検出工程よりも後であって第３電極形成工程よりも前に、各第１電極を接続する導体層を除去することを特徴とする請求項１の方法。
3. 電流検出工程よりも後に、前記複数のトレンチのうちの一部のトレンチ内の第１電極が接続され、その他のトレンチ内の第１電極が接続されないゲートパッドを形成する工程をさらに有することを特徴とする請求項２の方法。
4. トレンチ内から半導体基板上まで繋がっている導体層によって第１電極と第２電極を形成し、その後、導体層を部分的に除去することで第１電極と第２電極とを分離させる請求項１〜３のいずれか一項の方法。
5. 第２電極がポリシリコンにより形成され、
   第２電極の上面全体が半導体装置の表面に露出することを特徴とする請求項１〜４のいずれか一項の方法。
6. 半導体基板を有しており、
   半導体基板内に、半導体基板の上面に露出しているｐ型半導体領域が形成されており、
   半導体基板の上面に、半導体基板の端面に沿って伸びる電極が形成されており、
   半導体基板内に、ｐ型半導体領域と前記電極の間の半導体基板の上面に少なくとも部分的に露出しているｎ型半導体領域が形成されており、
   前記電極がポリシリコンにより構成されており、前記電極の上面全体が外部に露出している、
   半導体装置。

Images