JP6665457B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6665457B2
JP6665457B2 JP2015183087A JP2015183087A JP6665457B2 JP 6665457 B2 JP6665457 B2 JP 6665457B2 JP 2015183087 A JP2015183087 A JP 2015183087A JP 2015183087 A JP2015183087 A JP 2015183087A JP 6665457 B2 JP6665457 B2 JP 6665457B2
Authority
JP
Japan
Prior art keywords
dummy
emitter
gate
emitter electrode
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015183087A
Other languages
English (en)
Other versions
JP2017059672A (ja
Inventor
小野沢　勇一
勇一 小野沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015183087A priority Critical patent/JP6665457B2/ja
Priority to US15/247,934 priority patent/US9870965B2/en
Priority to CN201610796522.6A priority patent/CN106549046B/zh
Publication of JP2017059672A publication Critical patent/JP2017059672A/ja
Application granted granted Critical
Publication of JP6665457B2 publication Critical patent/JP6665457B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials Engineering (AREA)

Description

本発明は、半導体装置に関する。
従来、トレンチ構造を有する半導体装置において、デバイス完成後に適切な電界を印加することによって、デバイスをスクリーニングする技術が知られている。（例えば、特許文献１，２参照）。
特許文献１ 特開２０１４−０５３５５２号公報
特許文献２ 特開２０１０−０５０２１１号公報
しかしながら、電位の固定されたダミートレンチ構造を有する場合、半導体装置は、ダミートレンチ構造の形成された領域にスクリーニングに適切な電界を印加することができない。
本発明の第１の態様においては、半導体基板と、半導体基板の表面側に形成されたダミートレンチ部と、半導体基板の表面の上方に形成され、平面視で、外周の窪んだ窪み部を有するエミッタ電極と、ダミートレンチ部と電気的に接続され、平面視で、少なくとも一部が窪み部の内側に形成されたダミーパッドと、エミッタ電極とダミーパッドとを電気的に接続するダミーワイヤとを備える半導体装置を提供する。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の完成後の断面図の一例である。 半導体装置１００の平面図の一例を示す。 製造途中のスクリーニング工程における半導体装置１００の断面図を示す。 半導体装置１００の製造工程の一例を示す。 実施例１に係るダミーパッドＤＰの周辺を拡大した平面図の一例を示す。 図５の領域Ａにおける平面の断面図である。 図６におけるａ−ａ'断面の一例を示す図である。 図５の領域Ｂにおける平面の断面図である。 図８におけるｂ−ｂ'断面の一例を示す図である。 実施例２に係るダミーパッドＤＰの拡大した平面図の一例を示す。 図１０の領域Ｃにおける平面の断面図である。 図１１におけるｃ−ｃ'断面の一例を示す図である。 図１１におけるｄ−ｄ'断面の一例を示す図である。 実施例３に係る半導体装置１００の全体の平面図の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、半導体装置１００の完成後の一例を示す断面図である。本例の半導体装置１００は、半導体基板１０に形成された絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。本例では、半導体装置１００の組立後の断面構造及び電気的な接続関係を示している。
半導体装置１００は、チップの表面側において、ゲートトレンチ部４０、ダミートレンチ部３０、層間絶縁膜５０及びエミッタ電極６０を備える。また、半導体装置１００は、チップの裏面側にコレクタ電極７０を備える。なお、本明細書において、基板、層、領域等の各部材のエミッタ電極６０側の面を表面、コレクタ電極７０側の面を裏面と称する。また、エミッタ電極６０とコレクタ電極７０とを結ぶ方向を深さ方向と称する。
半導体基板１０には、ドリフト領域１２、バッファ領域１４、エミッタ領域１６、ベース領域１８及びコレクタ領域２０が形成される。半導体基板１０は、第１導電型を有する。本例の半導体基板１０は、Ｎ−型である。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板、窒化物半導体基板等であってもよい。
ドリフト領域１２は、半導体基板１０と同一の導電型を有する。ドリフト領域１２は、第１導電型を有する。本例のドリフト領域１２は、Ｎ−型である。
バッファ領域１４は、ドリフト領域１２の裏面側に形成される。バッファ領域１４の不純物濃度は、ドリフト領域１２の不純物濃度よりも高い。バッファ領域１４は、ベース領域１８の裏面側から広がる空乏層が、コレクタ領域２０に到達することを防ぐフィールドストップ層として機能してよい。
ベース領域１８は、エミッタ電極６０が設けられる側の半導体基板１０の端部から、所定の範囲で形成される。ベース領域１８は半導体基板１０とは異なる第２導電型を有する。ベース領域１８はＰ−型である。なお、第１及び第２導電型は逆の導電型であってもよい。
エミッタ領域１６は、ゲートトレンチ部４０に隣接して、ベース領域１８内に形成される。エミッタ領域１６は、ドリフト領域１２よりも不純物濃度の高い第１導電型である。本例のエミッタ領域１６は、Ｎ＋型である。
ゲートトレンチ部４０は、半導体基板１０の表面において、半導体基板１０の深さ方向に延伸して形成される。ゲートトレンチ部４０は、ゲート絶縁膜４２及びゲート導電部４４を備える。ゲートトレンチ部４０の側壁にはチャネル領域（反転層）が形成される。半導体装置１００は、延伸方向と垂直な配列方向に沿って所定の間隔で配列された１又は複数のゲートトレンチ部４０を有する。
ダミートレンチ部３０は、半導体基板１０の表面において、ゲートトレンチ部４０の延伸方向と同一の延伸方向に延伸して形成される。ダミートレンチ部３０は、ダミー絶縁膜３２及びダミー導電部３４を備える。半導体装置１００は、延伸方向と垂直な配列方向に沿って所定の間隔で配列された１又は複数のダミートレンチ部３０を有する。本例では、複数のダミートレンチ部３０と複数のゲートトレンチ部４０とが並列で、且つ、交互に配列される。
層間絶縁膜５０は、半導体基板１０の表面側に形成される電極と、半導体基板１０との間に設けられる。層間絶縁膜５０は、所定のパターンで形成された開口を有する。層間絶縁膜５０の開口には、層間絶縁膜５０上の電極と、半導体基板１０の表面に形成された所定の領域とを接続するコンタクト部が形成される。例えば、層間絶縁膜５０は、ＰＳＧ膜又はＢＰＳＧ膜等の絶縁膜である。
エミッタ電極６０は、半導体基板１０の表面側において、層間絶縁膜５０の上方に形成される。エミッタ電極６０は、層間絶縁膜５０の開口されたパターンに応じて、エミッタ領域１６と電気的に接続される。エミッタ電極６０は、金属等の導電材料で形成される。例えば、エミッタ電極６０の少なくとも一部の領域はアルミで形成される。各電極は、タングステンを含む材料で形成される領域を有してもよい。
図２は、半導体装置１００の平面図の一例を示す。本例では、ワイヤボンディング工程後の半導体装置１００を示している。半導体装置１００の表面上には、ゲートパッドＧＰ、ダミーパッドＤＰ及びエミッタ電極６０が形成される。
エミッタ電極６０は、平面視で、外周の窪んだ窪み部６４を有する。本例のエミッタ電極６０は、第１窪み部６４−１及び第２窪み部６４−２の２つの窪み部６４を有する。本明細書において平面視とは、エミッタ電極６０が形成される半導体基板１０の表面に垂直な方向からの視点を指す。本例の窪み部６４は、エミッタ電極６０の中心線ＥＣに対して線対称に配置される。本例の中心線ＥＣは、エミッタ電極６０の中心を通る直線で定義される。
ゲートパッドＧＰは、ゲート導電部４４に電気的に接続される。ゲートパッドＧＰは、平面視で、エミッタ電極６０の有する第１窪み部６４−１の内側に形成される。本例では、第１窪み部６４−１が中心線ＥＣに対して線対称に形成されていることに対応し、ゲートパッドＧＰも中心線ＥＣに対して線対称に形成される。ゲートパッドＧＰは、完全に第１窪み部６４−１の内側に配置される必要はなく、少なくとも一部がエミッタ電極６０の第１窪み部６４−１に含まれていればよい。例えば、ゲートパッドＧＰが四角形の場合、三辺がエミッタ電極６０の端部と対向して配置される場合を窪み部６４の内側の形成される場合とする。なお、エミッタ電極６０の外周には、ゲートパッドＧＰに接続されたゲートライナＧＲが形成されてよい。
ダミーパッドＤＰは、ダミー導電部３４に電気的に接続される。ダミーパッドＤＰは、平面視で、エミッタ電極６０の有する第２窪み部６４−２の内側に形成される。本例の第２窪み部６４−２が中心線ＥＣに対して線対称に形成されていることに対応し、ダミーパッドＤＰも中心線ＥＣに対して線対称に形成される。ダミーパッドＤＰは、完全に第２窪み部６４−２の内側に配置される必要はなく、少なくとも一部がエミッタ電極６０の第２窪み部６４−２に含まれていればよい。例えば、ダミーパッドＤＰが四角形の場合、三辺がエミッタ電極６０の端部と対向して配置される場合を窪み部６４の内側の形成される場合とする。なお、エミッタ電極６０の外周には、ダミーパッドＤＰに接続されたダミーライナＤＲが形成されてよい。
外部端子８０は、１又は複数のエミッタワイヤＥＷを介して、エミッタ電極６０と電気的に接続される。本例の外部端子８０は、互いに並列に配置された３本のエミッタワイヤＥＷ１−３によって、エミッタ電極６０と外部端子８０とを電気的に接続する。外部端子８０は、中心線ＥＣに対してＸ軸方向の正側に配置されるので、エミッタワイヤＥＷの引き出し側はＸ軸方向の正側となる。
エミッタワイヤＥＷ１−３は、エミッタ電極６０との間に２つの接続点をそれぞれ有し、外部端子８０との間に接続点を１つそれぞれ有する。エミッタワイヤＥＷと各電極との間の接続点の個数は、本例に限定されず適宜変更されてよい。なお、本明細書において接続点とは、ボンディングワイヤと電極とが接触する面の中心点を指す。
例えば、エミッタワイヤＥＷ１は、接続点Ｐ１ａ，Ｐ１ｂでエミッタ電極６０と電気的に接続され、接続点Ｐ１ｃで外部端子８０と電気的に接続される。エミッタワイヤＥＷ２は、接続点Ｐ２ａ，Ｐ２ｂでエミッタ電極６０と電気的に接続され、接続点Ｐ２ｃで外部端子８０と電気的に接続される。エミッタワイヤＥＷ３は、接続点Ｐ３ａ，Ｐ３ｂでエミッタ電極６０と電気的に接続され、接続点Ｐ３ｃで外部端子８０と電気的に接続される。
接続点Ｐ１ａ，Ｐ２ａ，Ｐ３ａは、各エミッタワイヤＥＷ１−３において、最もＸ軸方向の負側に配置された接続点である。本例の接続点Ｐ１ａ，Ｐ２ａ，Ｐ３ａは、中心線ＥＣよりもＸ軸方向の負側に配置される。一方、接続点Ｐ１ｂ，Ｐ２ｂ，Ｐ３ｂは、接続点Ｐ１ａ，Ｐ２ａ，Ｐ３ａよりもＸ軸方向の正側に配置される。本例の接続点Ｐ１ｂ，Ｐ２ｂ，Ｐ３ｂは、中心線ＥＣよりもＸ軸方向の正側に配置される。即ち、各エミッタワイヤＥＷ１−３は、中心線ＥＣに対して引き出し側に少なくとも１つの接続点を有し、中心線ＥＣに対して引き出し側とは反対側に少なくとも１つの接続点を有する。
エミッタワイヤＥＷ１−３は、互いに並列に配列される。即ち、接続点Ｐ１ａ，Ｐ１ｂ，Ｐ１ｃを結ぶ仮想直線が、接続点Ｐ２ａ，Ｐ２ｂ，Ｐ２ｃを結ぶ仮想直線及び接続点Ｐ３ａ，Ｐ３ｂ，Ｐ３ｃを結ぶ仮想直線と略平行となる。ここで、エミッタワイヤＥＷ１−３が略平行に配列されるとは、各仮想直線が完全に平行となる必要はなく、ワイヤボンディング時に生じる接続点のずれや、半導体装置１００の特性上ほとんど影響しないようなずれが生じた場合も含んでよい。
また、エミッタワイヤＥＷ１−３は、等間隔に配列される。エミッタワイヤＥＷ１とエミッタワイヤＥＷ２との間隔は、接続点Ｐ１ａとＰ２ａとの距離Ｗ１２で示す。また、エミッタワイヤＥＷ２とエミッタワイヤＥＷ３との間隔は、接続点Ｐ２ａとＰ３ａとの距離Ｗ２３で示す。本例では距離Ｗ１２と距離Ｗ２３が等しくなる。但し、エミッタワイヤＥＷ１−３の間隔は異なっていてもよい。なお、エミッタワイヤＥＷ１とエミッタワイヤＥＷ２との間隔は、接続点Ｐ１ｂとＰ２ｂとの距離で示されてもよい。同様に、エミッタワイヤＥＷ２とエミッタワイヤＥＷ３との間隔は、接続点Ｐ２ｂとＰ３ｂとの距離で示されてもよい。
ダミーパッドＤＰは、ダミーワイヤＤＷを介して、エミッタ電極６０と電気的に接続される。本例のダミーパッドＤＰは、接続点Ｐｄにおいてエミッタ電極６０と電気的に接続され、接続点Ｐｄ'においてダミーパッドＤＰと電気的に接続される。
ダミーワイヤＤＷの接続点Ｐｄは、引き出し側とは反対側（Ｘ軸方向の負側）に配置される。ダミーワイヤＤＷの接続点Ｐｄは、ダミーパッドＤＰと離れて配置されることが好ましい。例えば、接続点Ｐｄと接続点Ｐｄ'との間隔は、ダミーパッドＤＰに隣接するエミッタワイヤＥＷ１の接続点Ｐ１ａと接続点Ｐｄ'との間隔よりも大きいことが好ましい。
また、エミッタワイヤＥＷ１−３の引き出し側がＸ軸方向の正側の場合、エミッタワイヤＥＷ１−３の最もＸ軸方向の負側の接続点である接続点Ｐ１ａ，Ｐ２ａ，Ｐ３ａよりも、Ｘ軸方向の負側に配置されることが好ましい。即ち、ダミーワイヤＤＷの接続点Ｐｄは、エミッタワイヤＥＷ１−３の接続点Ｐ１ａ，Ｐ２ａ，Ｐ３ａよりも、引き出し側と反対側のエミッタ電極６０の端部との距離が小さいことが好ましい。これにより、ダミーワイヤＤＷのボンディング時の引き回しの自由度が向上する。
さらに、ダミーワイヤＤＷは、エミッタワイヤＥＷ１−３と所定の距離だけ離間して配置されることが好ましい。例えば、ダミーワイヤＤＷとエミッタワイヤＥＷ１との間隔は、エミッタワイヤＥＷ１−３同士の間隔よりも離れていることが好ましい。即ち、ダミーワイヤＤＷの接続点ＰｄとエミッタワイヤＥＷ１の接続点Ｐ１ａとの距離Ｗｄｅは、エミッタワイヤＥＷ１−３同士の間隔である距離Ｗ１２及びＷ２３よりも大きいことが好ましい。
ここで、エミッタワイヤＥＷの各接続点では電流が集中するため、接続点以外の領域よりも電位が上昇する。このように、ダミーワイヤＤＷの接続点ＰｄをエミッタワイヤＥＷの接続点Ｐ１ａからできるだけ離間させることにより、電位上昇によるダミーワイヤＤＷへの影響を受けにくくなる。
図３は、製造途中のスクリーニング工程における半導体装置１００の断面図を示す。本例の半導体装置１００は、ダミー導電部３４とエミッタ電極６０とが電気的に接続されていない点で図１の完成後の半導体装置１００と異なる。
スクリーニング工程では、ダミー絶縁膜３２及びゲート絶縁膜４２の信頼性を評価する。具体的には、ダミー絶縁膜３２を挟んだダミー導電部３４と半導体層の間及びゲート絶縁膜４２を挟んだゲート導電部４４と半導体層との間に所定の電圧を印加することにより、ダミー絶縁膜３２及びダミー導電部３４の信頼性を評価する。例えば、スクリーニング時にダミー導電部３４とエミッタ電極６０との間に印加する所定の電圧は、定格電圧（即ち、製品仕様で設定される上限値）よりも大きい電圧値であって、ダミー絶縁膜３２の絶縁破壊耐圧よりも低い値である。
本例の半導体装置１００は、表面側にエミッタ電極６０を形成しているものの、ボンディング工程及びコレクタ電極７０等の裏面側の工程が実施されていない。即ち、スクリーニング工程では、ボンディング工程が行われていないので、ダミー導電部３４とエミッタ電極６０とが電気的に切り離された状態である。同様に、ゲート導電部４４とエミッタ電極６０とが電気的に切り離された状態である。これにより、ダミー絶縁膜３２及びゲート導電部４４の両方をスクリーニングすることができる。
なお、従来のダミートレンチ部を有する半導体装置では、ダミー導電部の電位がエミッタやソースと同じ電位に固定されているので、ダミー絶縁膜に適切な電界を印加することが困難である。そのため、ダミー絶縁膜を適切にスクリーニングすることができなかった。
図４は、半導体装置１００の製造工程の一例を示す。本例では、Ｓ１００〜Ｓ１１６により、ダミートレンチ部３０の適切なスクリーニングを行い、半導体装置１００を製造する。
まず、半導体基板１０にドリフト領域１２、エミッタ領域１６、ベース領域１８、ダミートレンチ部３０及びゲートトレンチ部４０等の表面側構造を形成する（Ｓ１００）。表面側構造は、半導体製造工程で用いられる一般的な方法により形成されてよい。
次に、半導体基板１０の表面側に所定のパターンを有する層間絶縁膜５０が形成される（Ｓ１０２）。層間絶縁膜５０のパターンの形成は、エッチング方式であっても、リフトオフ方式であってもよい。その後、半導体基板１０の表面側に、表面側電極を形成する（Ｓ１０４）。表面側電極とは、ダミーパッドＤＰ、ゲートパッドＧＰ及びエミッタ電極６０を指す。
次に、ダミー絶縁膜３２及びゲート絶縁膜４２をスクリーニングする（Ｓ１０６）。表面側の電極を形成した後にスクリーニングすることにより、正確なスクリーニングが可能となる。また、スクリーニング工程において不良と判断された半導体チップをマーキングすることにより、後続の工程で取り除いてもよい。その後、裏面側電極を形成する（Ｓ１０８）。例えば、裏面側電極は、コレクタ電極７０である。
半導体装置１００の構造の形成後、スクリーニングを除く一般的なウエハ検査を行う（Ｓ１１０）。例えば、ウエハ検査は、半導体装置１００に電気を流すことで、正常に動作するか否かを評価するＷＡＴ（Ｗａｆｅｒ Ａｃｃｅｐｔａｎｃｅ Ｔｅｓｔ）である。ウエハ検査では、しきい値電圧、漏れ電流の有無、オン電圧などを評価する。なお、ウエハ検査工程においても、不良と判断された半導体チップをマーキングすることにより、後続の工程で取り除いてもよい。
次に、半導体ウエハを個々のチップ状にダイシングする（Ｓ１１２）。このとき、Ｓ１０６のスクリーニング工程又はＳ１１０のウエハ検査工程において不良と判断された半導体チップを取り除く。例えば、半導体ウエハのダイシング後、良品と判断された半導体チップのみをピックアップすることにより、不良と判断された半導体チップを取り除く。これにより、後続の組立工程を簡略化できる。
次に、半導体チップをパッケージに実装するための一般的な組立工程を行う。例えば、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板などの絶縁基板に、半導体チップの裏面を半田付け（マウント）する（Ｓ１１４）。その後、ワイヤボンディングにより、ダミーパッドＤＰ、ゲートパッドＧＰ及びエミッタ電極６０に対してワイヤボンディングする。これにより、図２に示すトレンチゲート型ＩＧＢＴである半導体装置１００が完成する。
（実施例１）
図５は、実施例１に係るダミーパッドＤＰの周辺を拡大した平面図の一例を示す。本例では、ダミーパッドＤＰの周辺に形成されたダミーライナＤＲ及びゲートライナＧＲを図示する。
ダミーライナＤＲは、エミッタ電極６０の外周に設けられる。本例のダミーライナＤＲは、エミッタ電極６０の第２窪み部６４−２に沿って配置される。ダミーライナＤＲは、エミッタ電極６０の第２窪み部６４−２の内側において、ダミーパッドＤＰと電気的に接続される。このように、本例のダミーライナＤＲは、少なくとも一部がエミッタ電極６０の第２窪み部６４−２の内側に形成される。
ゲートライナＧＲは、ダミーライナＤＲ及びエミッタ電極６０の外周に沿って設けられる。本例のゲートライナＧＲは、第１対向端部４８−１及び第２対向端部４８−２を有する。第１対向端部４８−１及び第２対向端部４８−２の間には、ダミーライナＤＲが配置される。即ち、ダミーライナＤＲは、第１対向端部４８−１及び第２対向端部４８−２との間を横断する。これにより、ゲートライナＧＲの内周に形成されたダミーライナＤＲを、ゲートライナＧＲの外側に配置されたダミーパッドＤＰと電気的に接続できる。なお、本例のゲートライナＧＲは、ポリシリコン等の導電性材料で形成される。
図６は、図５の領域Ａにおける平面の断面図である。領域Ａは、エミッタ電極６０のダミーパッドＤＰ側の端部、ダミーライナＤＲ及びゲートライナＧＲの一部を示している。
ダミートレンチ部３０は、平面視で、エミッタ電極６０からダミーライナＤＲまで延伸している。ダミートレンチ部３０の有するダミー導電部３４の少なくとも一部は、ダミーコンタクト３６を介して、ダミーライナＤＲと電気的に接続される。
ダミーコンタクト３６は、平面視で、複数のダミートレンチ部３０に対応して配置される。本例のダミーコンタクト３６が設けられる位置はあくまで一例であり、ダミーコンタクト３６の個数及び形状は任意に選択されてよい。例えば、ダミーコンタクト３６は、金属等の導電性の材料により形成される。
ゲートトレンチ部４０は、平面視で、エミッタ電極６０からダミーライナＤＲを超えてゲートライナＧＲまで延伸している。ゲートトレンチ部４０の有するゲート導電部４４の少なくとも一部は、ゲートコンタクト４６を介して、ゲートライナＧＲと電気的に接続される。
ゲートコンタクト４６は、平面視で、複数のゲートトレンチ部４０に対応して配置される。本例のゲートコンタクト４６が設けられる位置はあくまで一例であり、ゲートコンタクト４６の個数及び形状は任意に選択されてよい。例えば、ゲートコンタクト４６は、金属等の導電性の材料により形成される。
エミッタコンタクト６２は、平面視で、ゲートトレンチ部４０の両側のエミッタ領域１６に対応して配置される。本例のエミッタコンタクト６２が設けられる位置はあくまで一例であり、エミッタコンタクト６２の個数及び形状は任意に選択されてよい。例えば、エミッタコンタクト６２は、金属等の導電性の材料により形成される。
図７は、図６におけるａ−ａ'断面の一例を示す図である。ａ−ａ'断面は、ダミーライナＤＲが設けられた領域であって、ダミートレンチ部３０及びゲートトレンチ部４０と垂直に交差する断面である。
ダミーライナＤＲが設けられた領域では、ダミーコンタクト３６がダミー導電部３４とダミーライナＤＲとを電気的に接続する。一方、ゲート導電部４４は、層間絶縁膜５０に覆われており、ダミーライナＤＲには電気的に接続されない。
図８は、図５の領域Ｂにおける平面の断面図である。領域Ｂは、第１対向端部４８−１及び第２対向端部４８−２に挟まれたダミーライナＤＲの周辺の拡大図である。
本例では、ゲートライナＧＲが設けられた領域において、ゲートコンタクト４６によりゲート導電部４４とゲートライナＧＲとを電気的に接続する。一方、ダミーライナＤＲが設けられた領域では、ゲートコンタクト４６を設けない。但し、ダミーライナＤＲが設けられた領域において、ダミーコンタクト３６により、ダミーライナＤＲとダミー導電部３４とを電気的に接続する。本例のダミーコンタクト３６及びゲートコンタクト４６の形状、個数及び位置は一例であり、これに限定されるものではない。
図９は、図８におけるｂ−ｂ'断面の一例を示す図である。ｂ−ｂ'断面は、第１対向端部４８−１周辺のゲートライナＧＲとダミーライナＤＲとを含む領域であって、ダミートレンチ部３０及びゲートトレンチ部４０と垂直に交差する断面である。
ゲートライナＧＲが設けられた領域において、ゲートコンタクト４６により、ゲートライナＧＲとゲート導電部４４とが電気的に接続される。一方、ゲートライナＧＲが設けられた領域では、ダミー導電部３４が層間絶縁膜５０に覆われ、ゲートライナＧＲには電気的に接続されない。また、ダミーライナＤＲが設けられた領域では、ゲートトレンチ部４０が層間絶縁膜５０に覆われ、ダミーライナＤＲには電気的に接続されない。
（実施例２）
図１０は、実施例２に係るダミーパッドＤＰ周辺の拡大した平面図の一例を示す。本例のゲートライナＧＲは、対向端部４８を有さない。
ダミーパッドＤＰは、実施例１の場合と同様に、少なくとも一部が第２窪み部６４−２の内側に形成される。ダミーライナＤＲは、ダミーパッドＤＰに接続され、エミッタ電極６０の外側を囲うようにリング状に形成される。
ゲートライナＧＲは、エミッタ電極６０及びダミーライナＤＲの外周を囲うようにリング状に形成される。本例のゲートライナＧＲは、実施例１に係るゲートライナＧＲのような対向端部４８を有さないので、ゲート導電部４４の電位をより均一に制御できる。
図１１は、図１０の領域Ｃにおける平面の断面図である。領域Ｃは、ダミーパッドＤＰ及びゲートライナＧＲの領域の一部に対応する。
ダミーパッドＤＰの下層には、ダミートレンチ部３０及びゲートトレンチ部４０の少なくとも一部が形成される。また、ゲートライナＧＲの下層には、ゲートトレンチ部４０の少なくとも一部が形成される。
本例では、ダミーパッドＤＰが設けられた領域において、ダミーコンタクト３６を配置することにより、ダミーパッドＤＰとダミー導電部３４とを電気的に接続する。ダミーパッドＤＰが設けられた領域では、ゲートコンタクト４６を配置しない。また、ダミーパッドＤＰが設けられた領域において、エミッタコンタクト６２を配置することにより、ダミーパッドＤＰとエミッタ領域１６とを電気的に接続する。
一方、ゲートライナＧＲが設けられた領域では、ゲートコンタクト４６を配置することにより、ゲートライナＧＲとゲート導電部４４とを電気的に接続する。ゲートライナＧＲが設けられた領域では、ダミーコンタクト３６を配置しない。
図１２は、図１１におけるｃ−ｃ'断面の一例を示す図である。ｃ−ｃ'断面は、ダミーパッドＤＰが設けられた領域であって、ダミートレンチ部３０及びゲートトレンチ部４０と垂直に交差する断面である。
ダミーパッドＤＰが設けられた領域では、ダミーコンタクト３６により、ダミー導電部３４とダミーパッドＤＰとが電気的に接続される。一方、ゲート導電部４４は、層間絶縁膜５０に覆われており、ダミーパッドＤＰには電気的に接続されない。
図１３は、図１１におけるｄ−ｄ'断面の一例を示す図である。ｄ−ｄ'断面は、ダミーパッドＤＰが設けられた領域であって、ダミートレンチ部３０及びゲートトレンチ部４０と垂直に交差する断面である。
ダミーパッドＤＰが設けられた領域では、エミッタコンタクト６２により、エミッタ領域１６とダミーパッドＤＰとが電気的に接続される。一方、ダミー導電部３４及びゲート導電部４４は、層間絶縁膜５０に覆われており、ダミーパッドＤＰには電気的に接続されない。
（実施例３）
図１４は、実施例３に係る半導体装置１００の全体の平面図の一例を示す。本例のダミーパッドＤＰは、エミッタ電極６０の中心線ＥＣに対して非対称に配置される。
ダミーパッドＤＰは、中心線ＥＣよりも、Ｘ軸方向の正側に配置される。これにより、ダミーワイヤＤＷの両端の接続点ＰｄとＰｄ'の間隔を長く取ることができるので、ダミーワイヤＤＷをワイヤボンディングしやすくなる。例えば、接続点ＰｄとＰｄ'の間隔は、ダミーワイヤＤＷの直径の５倍以上であってよく、１０倍以上であることが好ましい。また、接続点ＰｄとＰｄ'の間隔は、１ｍｍ以上であってよく、２ｍｍ以上であることが好ましい。即ち、ダミーパッドＤＰが引き出し側（Ｘ軸方向の正側）に配置される場合、ダミーワイヤＤＷの接続点ＰｄがエミッタワイヤＥＷ１−３の接続点Ｐ１ａ，Ｐ１ｂ，Ｐ１ｃに対して引き出し側と反対側（Ｘ軸方向の負側）に配置されることが好ましい。
一方、ゲートパッドＧＰは、中心線ＥＣに対して対象に配置されている。但し、ゲートパッドＧＰもダミーパッドＤＰと同様に中心線ＥＣに対して非対称に配置してもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・ドリフト領域、１４・・・バッファ領域、１６・・・エミッタ領域、１８・・・ベース領域、２０・・・コレクタ領域、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３６・・・ダミーコンタクト、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４６・・・ゲートコンタクト、４８・・・対向端部、５０・・・層間絶縁膜、６０・・・エミッタ電極、６２・・・エミッタコンタクト、６４・・・窪み部、７０・・・コレクタ電極、８０・・・外部端子、１００・・・半導体装置

Claims (10)

  1. 半導体基板と、
    前記半導体基板の表面側に形成されたダミートレンチ部と、
    前記半導体基板の表面の上方に形成され、平面視で、外周の窪んだ窪み部を有するエミッタ電極と、
    前記ダミートレンチ部と電気的に接続され、平面視で、少なくとも一部が前記窪み部の内側に形成されたダミーパッドと、
    前記エミッタ電極と前記ダミーパッドとを電気的に接続するダミーワイヤと、
    前記半導体基板の表面側に形成されたゲートトレンチ部と、
    前記ゲートトレンチ部に電気的に接続され、平面視で、前記エミッタ電極の中心線に対して線対称に配置されるゲートパッドと
    を備え、
    前記エミッタ電極との接続点を有し、前記エミッタ電極の外部に引き出して、前記エミッタ電極を外部端子と電気的に接続する１又は複数のエミッタワイヤを更に備え、
    前記ダミーワイヤは、前記１又は複数のエミッタワイヤの引き出し側とは前記ダミーパッドを挟んだ反対側において、前記エミッタ電極との接続点を有する
    半導体装置。
  2. 半導体基板と、
    前記半導体基板の表面側に形成されたダミートレンチ部と、
    前記半導体基板の表面の上方に形成され、平面視で、外周の窪んだ窪み部を有するエミッタ電極と、
    前記ダミートレンチ部と電気的に接続され、平面視で、少なくとも一部が前記窪み部の内側に形成されたダミーパッドと、
    前記エミッタ電極と前記ダミーパッドとを電気的に接続するダミーワイヤと
    を備え、
    前記エミッタ電極との接続点を有し、前記エミッタ電極の外部に引き出して、前記エミッタ電極を外部端子と電気的に接続する１又は複数のエミッタワイヤを更に備え、
    前記ダミーワイヤは、前記１又は複数のエミッタワイヤの引き出し側とは前記ダミーパッドを挟んだ反対側において、前記エミッタ電極との接続点を有し、
    前記１又は複数のエミッタワイヤは、前記１又は複数のエミッタワイヤの引き出し側及び前記引き出し側とは前記ダミーパッドを挟んだ反対側の両側に、前記エミッタ電極との接続点を有する
    半導体装置。
  3. 前記１又は複数のエミッタワイヤは、前記ダミーワイヤに隣接する第１エミッタワイヤと、前記第１エミッタワイヤに隣接して並列に配列された第２エミッタワイヤとを含み、
    前記ダミーワイヤの前記接続点と前記第１エミッタワイヤの接続点との間隔は、前記第１エミッタワイヤの接続点と前記第２エミッタワイヤの接続点との間隔よりも大きい
    請求項２に記載の半導体装置。
  4. 前記ダミーワイヤの前記接続点は、前記複数のエミッタワイヤの接続点よりも、前記複数のエミッタワイヤの引き出し側と反対側の前記エミッタ電極の端部との距離が近い
    請求項２又は３に記載の半導体装置。
  5. 前記ダミーパッドは、平面視で、前記エミッタ電極の中心線に対して非対称に配置される
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記ゲートトレンチ部の少なくとも一部は、前記ダミーパッドの下層に形成される
    請求項１に記載の半導体装置。
  7. 前記半導体基板の表面において、前記ダミートレンチ部及び前記ゲートトレンチ部に隣接して形成されたエミッタ領域と、
    前記ダミーパッドと前記エミッタ領域とを電気的に接続するコンタクト部と、
    をさらに備える
    請求項６に記載の半導体装置。
  8. 平面視で、前記エミッタ電極の外側に形成され、前記ゲートトレンチ部と前記ゲートパッドとを電気的に接続するゲートランナと、
    平面視で、前記エミッタ電極の外周と前記ゲートランナの内周との間に配置され、前記ダミートレンチ部と前記ダミーパッドとを電気的に接続するダミーランナと
    を更に備える
    請求項１、６、または７に記載の半導体装置。
  9. 前記ゲートパッドは、平面視で、前記ダミーランナ及び前記ゲートランナの外側に形成され、
    前記ゲートランナは、第１対向端部と、前記第１対向端部と対向した第２対向端部とを有し、
    前記ダミーランナは、平面視で、前記第１対向端部と前記第２対向端部との間を横断して形成される
    請求項８に記載の半導体装置。
  10. 前記ゲートランナは、平面視で、前記エミッタ電極の外周を覆うリング形状を有する
    請求項８に記載の半導体装置。
JP2015183087A 2015-09-16 2015-09-16 半導体装置 Active JP6665457B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015183087A JP6665457B2 (ja) 2015-09-16 2015-09-16 半導体装置
US15/247,934 US9870965B2 (en) 2015-09-16 2016-08-26 Semiconductor device
CN201610796522.6A CN106549046B (zh) 2015-09-16 2016-08-31 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015183087A JP6665457B2 (ja) 2015-09-16 2015-09-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2017059672A JP2017059672A (ja) 2017-03-23
JP6665457B2 true JP6665457B2 (ja) 2020-03-13

Family

ID=58238926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015183087A Active JP6665457B2 (ja) 2015-09-16 2015-09-16 半導体装置

Country Status (3)

Country Link
US (1) US9870965B2 (ja)
JP (1) JP6665457B2 (ja)
CN (1) CN106549046B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017002619A1 (ja) * 2015-06-30 2017-01-05 富士電機株式会社 半導体装置及びその製造方法
CN105226090B (zh) 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
DE102016117264B4 (de) * 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
US10256331B2 (en) * 2017-03-03 2019-04-09 Pakal Technologies, Inc. Insulated gate turn-off device having low capacitance and low saturation current
WO2019176327A1 (ja) * 2018-03-15 2019-09-19 富士電機株式会社 半導体装置
EP3817039B1 (en) 2019-02-07 2022-11-23 Fuji Electric Co., Ltd. Semiconductor device
CN110827732B (zh) * 2019-12-17 2023-01-06 厦门天马微电子有限公司 一种显示面板和显示装置
JP2022015781A (ja) * 2020-07-10 2022-01-21 三菱電機株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
JP5359182B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置
JP5239621B2 (ja) 2008-08-20 2013-07-17 株式会社デンソー 半導体装置の製造方法
JP4840482B2 (ja) * 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP5228800B2 (ja) * 2008-10-29 2013-07-03 株式会社デンソー 絶縁ゲート型半導体装置の駆動回路
JP5568922B2 (ja) * 2009-08-24 2014-08-13 三菱電機株式会社 半導体装置およびその製造方法
JP5488691B2 (ja) * 2010-03-09 2014-05-14 富士電機株式会社 半導体装置
JP5618613B2 (ja) * 2010-05-07 2014-11-05 三菱電機株式会社 半導体装置
CN103229286B (zh) * 2010-11-29 2015-12-16 丰田自动车株式会社 半导体装置
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
US8354733B2 (en) * 2011-03-04 2013-01-15 International Rectifier Corporation IGBT power semiconductor package having a conductive clip
JP2013197331A (ja) * 2012-03-21 2013-09-30 Sumitomo Electric Ind Ltd 半導体デバイス
JP6115050B2 (ja) * 2012-09-10 2017-04-19 トヨタ自動車株式会社 半導体装置
JP6065979B2 (ja) * 2013-08-23 2017-01-25 三菱電機株式会社 半導体装置
JP6404591B2 (ja) 2014-04-23 2018-10-10 富士電機株式会社 半導体装置の製造方法、半導体装置の評価方法および半導体装置
JP2016025124A (ja) * 2014-07-16 2016-02-08 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2017059672A (ja) 2017-03-23
CN106549046A (zh) 2017-03-29
US9870965B2 (en) 2018-01-16
CN106549046B (zh) 2020-11-20
US20170077004A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6665457B2 (ja) 半導体装置
CN108987386B (zh) 半导体装置
JP6063629B2 (ja) 半導体装置および半導体装置の製造方法
US9847409B2 (en) Semiconductor device and manufacturing method for the same
US10403554B2 (en) Method for manufacturing semiconductor device
US20170200818A1 (en) Semiconductor device
JP6668804B2 (ja) 半導体装置
JP2016152357A (ja) 半導体装置および半導体パッケージ
JP6566835B2 (ja) 半導体装置およびその製造方法
US10797183B2 (en) Capacitor
JP2017168659A (ja) 半導体装置および製造方法
US20220084880A1 (en) Semiconductor device and manufacturing method
JP2013183143A (ja) 半導体装置を製造する方法、及び、半導体装置
JP2017041547A (ja) 半導体装置およびその製造方法
JP7225562B2 (ja) 半導体装置
US10600777B1 (en) Semiconductor device
JP2017050331A (ja) 半導体装置および半導体装置の製造方法
JP2020177955A (ja) 炭化珪素半導体装置
JP2011108800A (ja) 横型ｉｇｂｔ及び横型ｉｇｂｔの製造方法
JP2018078348A (ja) 半導体装置および半導体装置の製造方法
US20220392815A1 (en) Semiconductor device
JP6856727B2 (ja) 半導体装置
JP2018186208A (ja) 半導体装置
CN109671766B (zh) 功率金属氧化物半导体场效晶体管
JP2017055007A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200203

R150 Certificate of patent or registration of utility model

Ref document number: 6665457

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250