JP2010021532A - メサ型半導体装置及びその製造方法 - Google Patents

メサ型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010021532A
JP2010021532A JP2009121682A JP2009121682A JP2010021532A JP 2010021532 A JP2010021532 A JP 2010021532A JP 2009121682 A JP2009121682 A JP 2009121682A JP 2009121682 A JP2009121682 A JP 2009121682A JP 2010021532 A JP2010021532 A JP 2010021532A
Authority
JP
Japan
Prior art keywords
mesa
semiconductor layer
oxide film
type semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009121682A
Other languages
English (en)
Inventor
Katsuyuki Seki
克行 関
Naofumi Tsuchiya
尚文 土屋
Akira Suzuki
彰 鈴木
Kikuo Okada
喜久雄 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
On Semiconductor Niigata Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Sanyo Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd, Sanyo Semiconductor Manufacturing Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009121682A priority Critical patent/JP2010021532A/ja
Publication of JP2010021532A publication Critical patent/JP2010021532A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Thyristors (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＰＮ接合部ＰＮＪＣに当たるメサ溝内壁１１の第２の絶縁膜１０の厚みが薄くなり耐圧の劣化やリーク電流が発生するという従来の問題を安価な材料を使用することにより解決し、高耐圧、高信頼性のメサ型半導体装置及びその製造方法の確立を図る。
【解決手段】メサ型半導体装置のメサ溝５内壁に熱酸化膜６からなる安定した保護膜を形成しＰＮ接合部ＰＮＪＣを被覆保護すると共に、Ｎ−型半導体層２の熱酸化膜６との界面に電子の蓄積層が形成されにくいように、メサ溝５内の熱酸化膜６で挟まれた空隙に負電荷を有する絶縁膜７を埋め込む。係る構成を採ることにより熱酸化膜６中の正電荷による影響を弱め熱酸化膜６との界面におけるＮ−型半導体層２への空乏層の拡がりを確保する。
【選択図】図５

Description

本発明は、メサ溝を有した半導体装置及びその製造方法に関するものである。なお、本願ではメサ溝を有する半導体装置をメサ型半導体装置と表示する。
従来より、メサ型半導体装置の１つとして、大電力用のメサ型ダイオードが知られている。従来例によるメサ型ダイオードについて図８及び図９を参照して説明する。図８は従来例によるメサ型ダイオードがマトリクス状に複数配置された半導体ウェハを示す概略平面図である。図９は、図８のＸ−Ｘ線に沿った断面図であり、スクライブラインＤＬに沿ってダイシングが行われた後の状態を示している。
Ｎ＋型半導体基板１０１の表面にＮ−型半導体層１０２が形成されている。Ｎ−型半導体層１０２の表面にはＰ型半導体層１０３が形成され、Ｐ型半導体層１０３上には、第１の絶縁膜１０５が形成されている。また、Ｐ型半導体層１０３と電気的に接続されたアノード電極１０６が形成されている。
また、Ｐ型半導体層１０３の表面からＮ＋型の半導体基板１０１に到達するメサ溝１０８が形成されている。メサ溝１０８は、Ｎ−型半導体層１０２よりも深く形成され、その底部はＮ＋型の半導体基板１０１の中に位置している。メサ溝１０８の側壁は、Ｐ型半導体層１０３の表面からメサ溝１０８の底部にかけて順テーパーの形状を有して傾斜している。メサ型ダイオードはこのメサ溝１０８によって取り囲まれてメサ型の構造を有している。
また、メサ溝１０８の側壁を覆って、ポリイミド膜から成る第２の絶縁膜１３０が形成されており、Ｎ＋型半導体基板１０１の裏面にはカソード電極１０７が形成されている。
なお、メサ型の半導体装置については、例えば特許文献１に記載されている。
特開２００３―３４７３０６公報
従来例として、図９に示される第２の絶縁膜１３０はメサ溝１０８内壁を均一な膜厚で被覆しているように表示されているが、実際は図１１に示されるように第２の絶縁膜１３０はメサ溝１０８内壁の上部で薄くなりメサ溝１０８の底部に溜まるような形で形成される。このような形状は次に示す工程で形成される。即ち、図１０に示されるようにメサ溝１０８に第２の絶縁膜１３０をデスペンス等するときはメサ溝１０８内が第２の絶縁膜１３０で埋め込まれるが、その後の熱処理時にイミド化反応等が行われ第２の絶縁膜１３０の流動性が高くなることから全体として第２の絶縁膜１３０はメサ溝８の底部に流れ込むことになり図１１に示されるようなメサ溝１０８内壁の上部で第２の絶縁膜１３０が薄くなる。
そのため電界強度が最も高いＰＮ接合部ＰＮＪＣに当たるメサ溝側壁１１０での第２の絶縁膜１３０の膜厚が薄くなり、ＰＮ接合の耐圧の劣化やリーク電流の増大を引き起こすことになり、結果的に歩留まりの低下、信頼性の低下という解決すべき大きな課題を生じる。なお、この問題を解決する方法としては第２の絶縁膜を何回か繰り返し形成する事が考えられるがその材料は高価であり、半導体装置の原価を上げることになる。
本発明のメサ型半導体装置の製造方法は、第１導電型の半導体基板を準備し、
前記半導体基板の表面に、前記半導体基板よりも低濃度の第１導電型の第１の半導体層を形成する工程と、前記第１の半導体層の表面に第２導電型の第２の半導体層を形成する工程と、前記第２の半導体層の表面を部分的にマスク層で被覆して前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝を形成するエッチング工程と、前記メサ溝内及び前記第２の半導体層上に酸化膜を形成する工程と、前記メサ溝内の前記酸化膜で囲まれた溝内に有機絶縁膜を形成する工程と、を含むことを特徴とする。
また、本発明のメサ型半導体装置は、第１導電型の半導体基板と、前記半導体基板の表面に接合され、前記半導体基板よりも低濃度の第１導電型の第１の半導体層と、前記第１の半導体層の表面に接合され、前記第１の半導体層と共にＰＮ接合部を形成する第２導電型の第２の半導体層と、前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝と、前記第２の半導体層上と前記メサ溝内に形成された酸化膜と、前記メサ溝内の前記酸化膜で囲まれた溝内に形成された有機絶縁膜と、を備えることを特徴とする。
上記の手段においては、メサ溝内のＰＮ接合部を良質な酸化膜で被覆するというプレーナー技術を採用しつつ、酸化膜の弱点をその上を被覆する一定の性質を有する絶縁膜で補完する。
本発明のメサ型半導体装置及びその製造方法によれば、安価な材料によりＰＮ接合部の耐圧を向上させると共に、リーク電流の低減を図ることができる。
本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。 本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。 本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。 本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。 本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。 本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。 絶縁膜で埋め込まれていないメサ溝を有する半導体ウエハ上に形成されたホトレジスト層の塗布ムラを示す平面図である。 従来例によるメサ型ダイオード及びその製造方法を示す平面図である。 従来例によるメサ型ダイオードの断面図である。 従来例によるメサ型ダイオード及びその製造方法を示す断面図である。 従来例によるメサ型ダイオード及びその製造方法を示す断面図である。 本発明の他の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
本発明の実施形態に係る半導体装置及びその製造方法について、メサ型半導体装置がメサ型ダイオードである場合を例として説明する。図１乃至図５は、本実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。なお、以下に説明するメサ型ダイオードの製造方法は、複数のメサ型ダイオードがマトリクス状に配置されるウェハ状の半導体基板に対して行われるものであるが説明の便宜上、ウェハ状の半導体基板に含まれる複数のメサ型ダイオードのうち、１つのメサ型ダイオードが図示されている。
図１に示すように、例えばリン等のＮ型不純物が高濃度で拡散されたＮ＋型半導体基板１（例えば、シリコン単結晶基板）を準備する。このＮ＋型半導体基板１の表面に、半導体層をエピタキシャル成長させることで、低濃度のＮ型半導体層、即ちＮ−型半導体層２を形成する。なお、上記Ｎ＋型とＮ−型の２層構成はＮ−型半導体基板の両面から不純物としてリン等を熱拡散しＮ＋層を形成した後に、当該半導体基板の片面を化学的エッチング又は機械的研磨で除去して得る物でもよい。特に厚いＮ−型半導体層２を必要とする超高耐圧品の場合はエピタキシャル法より拡散法で形成する方が好ましい場合がある。
その後、Ｎ−型半導体層２の表面に、例えばボロン等のＰ型不純物を拡散することで、Ｐ型半導体層３を形成する。これにより、Ｎ−型半導体層２とＰ型半導体層３との界面には、ＰＮ接合部ＰＮＪＣが形成される。上記構成において、Ｎ＋型半導体基板１、Ｎ−型半導体層２、Ｐ型半導体層３の全体の厚さは、例えば約２００μｍ程度である。
次に、図２に示すように、Ｐ型半導体層３上に、メサ溝５を形成する予定の領域を開口する開口部４Ａを有するホトレジスト層４を形成する。そして、このホトレジスト層４をマスクとしてＰ型半導体層３、Ｎ−型半導体層２を貫通し、Ｎ＋型半導体基板１の厚さ方向の途中に至る領域をドライエッチングすることにより、メサ溝５を形成する。その後、フッ酸、硝酸系のエッチング液を使用して、ドライエッチングによりメサ溝５側壁に生じたダメージ層を除去する。エッチング終了後、マスクとして使用したホトレジスト層４をアッシング法やレジスト剥離液で除去する。
次に図３に示すように、メサ溝５側壁上、Ｐ型半導体層３上、Ｎ＋型半導体基板１上に、ドライＯ２又はウエットＯ２雰囲気の高温炉の中で、厚さ数μｍ以下の熱酸化膜６を生成する。ＰＮ接合部ＰＮＪＣに当たるメサ溝側壁１１は当該酸化膜６により耐圧確保に充分な厚みで被覆保護されることからポリイミド等でメサ溝５を埋め込む場合のメサ溝側壁１１を覆う膜厚が薄くなり耐圧確保等が出来ないという問題は容易に解決される。但し、本実施形態でのメサ溝５の幅は１０μｍ以上あることから熱酸化膜６でメサ溝５内全体を埋め込むことは出来ず、メサ溝５内に形成された熱酸化膜６で囲まれた溝が出来る。
この場合、プレーナー型ＮＰＮ高耐圧トランジスタで問題となった酸化膜の界面でコレクタ層であるＮ−型半導体層２に電子の蓄積層が形成され空乏層が充分に拡がらず、表面で絶縁破壊が起こりバルクの比抵抗で決まる絶縁耐圧が得られないという現象が、熱酸化膜６でメサ溝５を被覆したメサ型ダイオードにも見られる場合がある。プレーナー型トランジスタの場合、Ｐ＋ガードリングを何本かコレクタ表面から拡散してこの問題を解決している。メサ型ダイオードでＰ＋ガードリングをメサ溝５内に設けるのでは工程数が増え、プレーナー型に比べ安く生産することが出来るという利益が失われてしまう。
そこで図４に示すように、メサ溝５内の熱酸化膜６で囲まれた溝内及び後にアノード電極８が形成される領域を除くＰ型半導体層３上の熱酸化膜６上に絶縁膜７を形成する。絶縁膜７がエポキシ樹脂等からなる場合、疎水性のシリコン面が直接露出しているメサ溝５よりは親水性の熱酸化膜６に囲まれた溝内の方がエポキシ樹脂等が溝内に入りやすい。熱酸化膜６中には、熱酸化時にＮ−型半導体層２等との界面の酸化膜側に半導体がシリコンの場合であれば過剰シリコンによる陽イオンが生じ、またシリコンと酸化膜の界面に存在するダングリングボンドによる界面準位が発生する。この結果、熱酸化膜６は全体として多少の正電荷を帯びた状態になり、このままでは熱酸化膜６との界面におけるＮ−型半導体層２に電子が蓄積されることになり耐圧低下の原因となる。
そこで、この正電荷を打ち消すために熱酸化膜６上に形成される絶縁膜７は負電荷を持つ安価なエポキシ樹脂等が選択出来る。絶縁膜７は熱酸化膜６を介してＮ−型半導体層２等上に形成されるため絶縁膜７中の負電荷が直接当該Ｎ−型半導体層２等に影響を与えるというよりは、熱酸化膜６の正電荷のＮ−型半導体層２等への影響を弱める働きをする。なお、絶縁膜７中の負電荷の量が多くなり、熱酸化膜６の正電荷量を打ち消し全体としてＮ−型半導体層２上に負電荷が存在するような形になってもメサ溝５内のＮ−型半導体層２の熱酸化膜６との界面がＰ型に反転しない限り問題ない。
この結果、Ｎ−型半導体層２と熱酸化膜６との界面における熱酸化膜６の正電荷によるＮ−型半導体層２の電子の蓄積は弱まり、空乏層が拡がりやすくなるためメサ溝側壁１１での絶縁破壊は起こりにくくなり、耐圧はバルクの比抵抗で決定される値に近づくことになる。負電荷を有するエポキシ樹脂等からなる絶縁膜７を直接メサ溝５上に形成する場合に、Ｎ−型半導体層２の絶縁膜７との界面におけるＰ型反転層により生ずるリーク電流等の問題も防げる。
なお、本実施形態では絶縁膜７をメサ溝５以外の部分にも形成しているがメサ溝５のＰＮＪＣ部に当たるメサ溝側壁１１より下部のメサ溝５が埋め込まれていれば、前述の効果が得られる。しかしメサ溝５が完全に絶縁膜７で埋め込まれていない場合には、メサ溝５内にアノード電極８形成時等における薬液等が残り信頼性上の問題を引き起こしたり、図７に示すように半導体ウエハ１６内のホトレジスト層１４の塗布ムラ１５が発生し、歩留まりが低下する恐れがあるのでメサ溝５を完全に埋め込むのが望ましい。
なお、前記絶縁膜７として、例えばいわゆる永久レジストとしての有機レジスト膜やポリイミド膜、あるいは無機又は有機のＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜、あるいはシリコン窒化膜等を用いてもよい。
最後に図５に示すように、所定のホトグラフィ工程を経てＰ型半導体層３と後述のアノード電極８とのコンタクトを取るための開口部６Ａを熱酸化膜６に形成する。この場合Ｎ＋型半導体基板１側に形成されている熱酸化膜６も除去する。その後、スパッタリング法や蒸着法によりアルミニウム等の導電材料をＰ型半導体層３上等に形成し所定の工程を経てアノード電極８を、またＮ＋型半導体基板１上にはカソード電極９を形成する事により、メサ溝５が簡便で安定性のある熱酸化膜６と安価なエポキシ樹脂等からなる絶縁膜７で埋め込まれたメサ型ダイオードが完成する。
なお、必要に応じ、図６に示すように、プラズマＣＶＤによる窒化膜からなるパッシベーション膜１０をアノード電極８上に開口部８Ａを有する状態で形成し信頼性の向上を図ることが有効である。前述したようにメサ溝５内にのみ絶縁膜７を埋め込んで初期の目的を達成する場合には、パッシベーション膜１０もメサ溝５の幅より少し大きな幅に形成することにより、絶縁膜７中の負電荷量の変化を阻止し、信頼性の高いメサ型ダイオードを完成させることが出来る。
以下、本発明の他の実施形態について図１２（Ａ）及び図１２（Ｂ）を参照しながら説明する。なお、他の実施形態の特徴は、メサ溝５内を酸化膜のみで埋め込むものである。
先ず、図６に示す構成と図１２（Ａ）に示す構成において異なる点は、前記メサ溝５内を前記熱酸化膜６と、ＣＶＤ法による酸化膜１２Ａとで完全に埋め込んだ状態で、それらの上に前記絶縁膜７が形成された点である。その他の構成は、図６と同様である。
また、図６に示す構成と図１２（Ｂ）に示す構成において異なる点は、前記メサ溝５内をＣＶＤ法による酸化膜１２Ｂのみで完全に埋め込んだ状態で、その上に前記絶縁膜７が形成されている点である。その他の構成は、図６と同様である。
本実施形態ではメサ溝５の深さが１００μｍ位で、メサ溝５の幅が１０μｍ位を一例として説明しているが、前記メサ溝５の深さ、幅サイズは種々の変更が可能であり、各種サイズに応じてメサ溝５内に形成される酸化膜の構成は変更が可能である。すなわち、上述した幅サイズよりも小さいメサ溝に対して酸化膜を形成する場合、図１２（Ｂ）に示す酸化膜１２Ｂに代わって熱酸化膜のみでメサ溝５内を完全に埋め込むことも可能となり、更なる簡便なプロセスが構築できる。例えば、幅サイズが５μｍ以下であれば、熱酸化膜だけで埋め込むことが可能である。この場合は、メサ型ダイオードの超高耐圧、低リーク電流特性を確保するため、前記熱酸化膜の成長速度を落とし酸化膜中の過剰シリコンによる正電荷の減少を図ると共に、必要に応じてＮ−型半導体層２と熱酸化膜６の界面に発生するダングリングボンドを減らすため水素アニール等を採用することにより熱酸化膜の有する正電荷量を減少させるようにしてもよい。なお、本発明はメサ型ダイオードを一例として説明したが、メサ型トランジスタ等の他のメサ型半導体装置にも広く適用できる。
１ Ｎ＋型半導体基板 ２ Ｎ−型半導体層 ３ Ｐ型半導体層
ＰＮＪＣ ＰＮ接合部 ４ ホトレジスト層 ４Ａ、６Ａ，８Ａ 開口部
５ メサ溝 ６ 熱酸化膜 ７ 絶縁膜 ８ アノード電極
９ カソード電極 １０ パッシベーション膜
１１ ＰＮＪＣ部メサ溝側壁 １２Ａ，１２Ｂ 酸化膜
１４ ホトレジスト層 １５ 塗布ムラ １６ 半導体ウエハ
１０１ Ｎ＋型半導体基板 １０２ Ｎ−型半導体層
１０３ Ｐ型半導体層 １０５ 絶縁膜 １０６ アノード電極
１０７ カソード電極 １０８ メサ溝 １３０ 絶縁膜

Claims (8)

  1. 第１導電型の半導体基板を準備し、
    前記半導体基板の表面に、前記半導体基板よりも低濃度の第１導電型の第１の半導体層を形成する工程と、
    前記第１の半導体層の表面に第２導電型の第２の半導体層を形成する工程と、
    前記第２の半導体層の表面を部分的にマスク層で被覆して前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝を形成するエッチング工程と、
    前記メサ溝内及び前記第２の半導体層上に酸化膜を形成する工程と、
    前記メサ溝内の前記酸化膜で囲まれた溝内に有機絶縁膜を形成する工程と、
    を含むことを特徴とするメサ型半導体装置の製造方法。
  2. 第１導電型の半導体基板を準備し、
    前記半導体基板の表面に、前記半導体基板よりも低濃度の第１導電型の第１の半導体層を形成する工程と、
    前記第１の半導体層の表面に第２導電型の第２の半導体層を形成する工程と、
    前記第２の半導体層の表面を部分的にマスク層で被覆して前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝を形成するエッチング工程と、
    前記メサ溝内を埋設するように酸化膜を形成する工程と、
    を含むことを特徴とするメサ型半導体装置の製造方法。
  3. 前記酸化膜上に有機絶縁膜を形成する工程を含むことを特徴とする請求項２に記載のメサ型半導体装置の製造方法。
  4. 前記有機絶縁膜が、有機レジスト、エポキシ樹脂であることを特徴とする請求項１または請求項３に記載のメサ型半導体装置の製造方法。
  5. 第１導電型の半導体基板と、
    前記半導体基板の表面に接合され、前記半導体基板よりも低濃度の第１導電型の第１の半導体層と、
    前記第１の半導体層の表面に接合され、前記第１の半導体層と共にＰＮ接合部を形成する第２導電型の第２の半導体層と、
    前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝と、
    前記第２の半導体層上と前記メサ溝内に形成された酸化膜と、
    前記メサ溝内の前記酸化膜で囲まれた溝内に形成された有機絶縁膜と、を備えることを特徴とするメサ型半導体装置。
  6. 第１導電型の半導体基板と、
    前記半導体基板の表面に接合され、前記半導体基板よりも低濃度の第１導電型の第１の半導体層と、
    前記第１の半導体層の表面に接合され、前記第１の半導体層と共にＰＮ接合部を形成する第２導電型の第２の半導体層と、
    前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝と、
    前記前記メサ溝内に埋設された酸化膜と、を備えることを特徴とするメサ型半導体装置。
  7. 前記酸化膜上に有機絶縁膜を備えることを特徴とする請求項６に記載のメサ型半導体装置。
  8. 前記有機絶縁膜が有機レジスト、エポキシ樹脂からなることを特徴とする請求項５または請求項７に記載のメサ型半導体装置。
JP2009121682A 2008-06-12 2009-05-20 メサ型半導体装置及びその製造方法 Pending JP2010021532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009121682A JP2010021532A (ja) 2008-06-12 2009-05-20 メサ型半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008153850 2008-06-12
JP2009121682A JP2010021532A (ja) 2008-06-12 2009-05-20 メサ型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010021532A true JP2010021532A (ja) 2010-01-28

Family

ID=41413965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009121682A Pending JP2010021532A (ja) 2008-06-12 2009-05-20 メサ型半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8319317B2 (ja)
JP (1) JP2010021532A (ja)
KR (1) KR101075784B1 (ja)
CN (1) CN101604660B (ja)
TW (1) TWI405268B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098791A (zh) * 2016-06-16 2016-11-09 杭州赛晶电子有限公司 U型蚀刻直角台面硅二极管及其硅芯和制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302222A (ja) * 2008-06-12 2009-12-24 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
DE102010046213B3 (de) * 2010-09-21 2012-02-09 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
CN103022088A (zh) * 2011-09-21 2013-04-03 株式会社东芝 具有沟道结构体的半导体装置及其制造方法
US8809942B2 (en) * 2011-09-21 2014-08-19 Kabushiki Kaisha Toshiba Semiconductor device having trench structure
CN109904109B (zh) * 2019-01-31 2021-05-28 上海朕芯微电子科技有限公司 一种双极集成电路的隔离结构及隔离结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432277A (en) * 1977-08-15 1979-03-09 Ibm Method of forming silicon area isolated from dielectric
JP2001177115A (ja) * 1999-12-17 2001-06-29 Matsushita Electronics Industry Corp 高耐圧半導体装置
WO2008044801A1 (fr) * 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Dispositif semiconducteur et procédé de fabrication de celui-ci

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1485015A (en) 1974-10-29 1977-09-08 Mullard Ltd Semi-conductor device manufacture
US3973270A (en) 1974-10-30 1976-08-03 Westinghouse Electric Corporation Charge storage target and method of manufacture
JPS51139281A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Semi-conductor device
US4179794A (en) 1975-07-23 1979-12-25 Nippon Gakki Seizo Kabushiki Kaisha Process of manufacturing semiconductor devices
US4389281A (en) * 1980-12-16 1983-06-21 International Business Machines Corporation Method of planarizing silicon dioxide in semiconductor devices
JPS57196585A (en) 1981-05-28 1982-12-02 Nec Corp Manufacture of high-speed mesa type semiconductor device
JPS5943545A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
US4738936A (en) 1983-07-01 1988-04-19 Acrian, Inc. Method of fabrication lateral FET structure having a substrate to source contact
US4663832A (en) 1984-06-29 1987-05-12 International Business Machines Corporation Method for improving the planarity and passivation in a semiconductor isolation trench arrangement
US4725562A (en) * 1986-03-27 1988-02-16 International Business Machines Corporation Method of making a contact to a trench isolated device
US4775643A (en) 1987-06-01 1988-10-04 Motorola Inc. Mesa zener diode and method of manufacture thereof
KR940016546A (ko) 1992-12-23 1994-07-23 프레데릭 얀 스미트 반도체 장치 및 제조방법
JP3492279B2 (ja) * 2000-03-21 2004-02-03 Ｎｅｃエレクトロニクス株式会社 素子分離領域の形成方法
US6383933B1 (en) * 2000-03-23 2002-05-07 National Semiconductor Corporation Method of using organic material to enhance STI planarization or other planarization processes
JP2002261269A (ja) 2001-02-27 2002-09-13 Matsushita Electric Ind Co Ltd メサ型半導体装置の製造方法
JP3985582B2 (ja) 2002-05-24 2007-10-03 松下電器産業株式会社 半導体装置の製造方法
JP2005051111A (ja) 2003-07-30 2005-02-24 Matsushita Electric Ind Co Ltd メサ型半導体装置
JP3767864B2 (ja) 2004-02-16 2006-04-19 ローム株式会社 メサ型半導体装置の製法
JP4901300B2 (ja) 2006-05-19 2012-03-21 新電元工業株式会社 半導体装置の製造方法
JP5117698B2 (ja) 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2009302222A (ja) 2008-06-12 2009-12-24 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432277A (en) * 1977-08-15 1979-03-09 Ibm Method of forming silicon area isolated from dielectric
JP2001177115A (ja) * 1999-12-17 2001-06-29 Matsushita Electronics Industry Corp 高耐圧半導体装置
WO2008044801A1 (fr) * 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Dispositif semiconducteur et procédé de fabrication de celui-ci

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098791A (zh) * 2016-06-16 2016-11-09 杭州赛晶电子有限公司 U型蚀刻直角台面硅二极管及其硅芯和制备方法

Also Published As

Publication number Publication date
TW200952084A (en) 2009-12-16
KR20090129346A (ko) 2009-12-16
CN101604660A (zh) 2009-12-16
KR101075784B1 (ko) 2011-10-24
TWI405268B (zh) 2013-08-11
US20090309193A1 (en) 2009-12-17
CN101604660B (zh) 2014-12-03
US8319317B2 (en) 2012-11-27

Similar Documents

Publication Publication Date Title
JP6673856B2 (ja) 炭化珪素装置および炭化珪素装置の形成方法
JP2009206502A (ja) メサ型半導体装置及びその製造方法
US10431491B2 (en) Semiconductor device having a triple insulating film surrounded void
JP6028807B2 (ja) 半導体装置及びその製造方法
US9865680B2 (en) Semiconductor device with peripheral void space and method of making the same
KR101075784B1 (ko) 메사형 반도체 장치 및 그 제조 방법
JP2018046251A (ja) 半導体装置およびその製造方法
US7772677B2 (en) Semiconductor device and method of forming the same having a junction termination structure with a beveled sidewall
JP5074172B2 (ja) メサ型半導体装置及びその製造方法
JP2012235002A (ja) 半導体装置およびその製造方法
KR101075709B1 (ko) 메사형 반도체 장치 및 그 제조 방법
JP6103712B2 (ja) 半導体装置およびそれを製造するための方法
JP2011040431A (ja) 半導体装置およびその製造方法
JP2016035989A (ja) 半導体装置
US8610168B2 (en) Semiconductor device and method of manufacturing the same
JP5074093B2 (ja) 半導体装置及びその製造方法
JP2010212440A (ja) 半導体装置の製造方法
JP2020021881A (ja) 半導体装置
CN109390387B (zh) 半导体器件及其制造方法
JP2020021882A (ja) 半導体装置
JP2009147248A (ja) 半導体装置の製造方法
JP2008147268A (ja) メサ型半導体素子とその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20101215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110324

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110603

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120425

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140217