JP2012033626A - フリップチップ型半導体裏面用フィルム及びその用途 - Google Patents
フリップチップ型半導体裏面用フィルム及びその用途 Download PDFInfo
- Publication number
- JP2012033626A JP2012033626A JP2010170807A JP2010170807A JP2012033626A JP 2012033626 A JP2012033626 A JP 2012033626A JP 2010170807 A JP2010170807 A JP 2010170807A JP 2010170807 A JP2010170807 A JP 2010170807A JP 2012033626 A JP2012033626 A JP 2012033626A
- Authority
- JP
- Japan
- Prior art keywords
- film
- adhesive layer
- back surface
- semiconductor back
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3164—Partial encapsulation or coating the coating being a foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/81024—Applying flux to the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81909—Post-treatment of the bump connector or bonding area
- H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
- Y10T428/2804—Next to metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31721—Of polyimide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31855—Of addition polymer from unsaturated monomers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Adhesive Tapes (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
Abstract
【解決手段】被着体上にフリップチップ接続される半導体素子の裏面に配設されるフリップチップ型半導体裏面用フィルムであって、接着剤層と、この接着剤層上に積層された保護層とを備え、前記保護層は、ガラス転移温度が200℃以上である耐熱性樹脂又は金属で構成されているフリップチップ型半導体裏面用フィルム。
【選択図】 図1
Description
図1は、本実施の形態に係るダイシングテープ一体型半導体裏面用フィルムの一例を示す断面模式図である。図1で示されるように、ダイシングテープ一体型半導体裏面用フィルム1は、基材31上に粘着剤層32が設けられたダイシングテープ3と、前記粘着剤層上に設けられたフリップチップ型半導体裏面用フィルム2とを備える構成である。後述するように、半導体裏面用フィルム2は、接着剤層と、この接着剤層上に積層された保護層とを備える。
図2は、本発明のフリップチップ型半導体裏面用フィルムの一例を示す断面模式図である。半導体裏面用フィルム2はフィルム状の形態を有しており、接着剤層21と、この接着剤層21上に積層された保護層22とを備えている。接着剤層21は、通常、製品としてのダイシングテープ一体型半導体裏面用フィルムの形態では、未硬化状態(半硬化状態を含む)であり、ダイシングテープ一体型半導体裏面用フィルムを半導体ウェハに貼着させた後に熱硬化される。
接着剤層21は、少なくとも熱硬化性樹脂により形成されていることが好ましく、更に少なくとも熱硬化性樹脂と熱可塑性樹脂とにより形成されていることがより好ましい。また、接着剤層21を構成する樹脂に熱硬化促進触媒を含ませてもよい。少なくとも熱硬化性樹脂により形成することで、接着剤層は接着機能を有効に発揮させることができる。
<ゲル分率の測定方法>
接着剤層から約0.1gをサンプリングして精秤し(試料の重量)、該サンプルをメッシュ状シートで包んだ後、約50mlのトルエン中に室温で1週間浸漬させる。その後、溶剤不溶分(メッシュ状シートの内容物)をトルエンから取り出し、130℃で約2時間乾燥させ、乾燥後の溶剤不溶分を秤量し(浸漬・乾燥後の重量)、下記式(a)よりゲル分率(重量%)を算出する。
ゲル分率(重量%)=[(浸漬・乾燥後の重量)/(試料の重量)]×100 (a)
前記保護層22は、接着剤層21上にフィルム状に積層されており、ガラス転移温度が200℃以上である耐熱性樹脂又は金属で構成されている。当該フリップチップ型半導体裏面用フィルムでは、このように保護層を設けているので、フリップチップボンディングの際のフラックスによるシミの発生を防止することができる。
まず、接着剤層21は、例えば、エポキシ樹脂等の熱硬化性樹脂と、必要に応じてアクリル樹脂等の熱可塑性樹脂と、必要に応じて溶媒やその他の添加剤などとを混合して樹脂組成物を調製し、フィルム状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、適当なセパレータ(剥離紙など)上に前記樹脂組成物を塗布して乾燥し(熱硬化が必要な場合などでは、必要に応じて加熱処理を施し乾燥して)、接着剤層を形成する方法等が挙げられる。また、ダイシングテープの粘着剤層上に直接形成する場合は、前記樹脂組成物を、ダイシングテープの粘着剤層32上に塗布する方法や、セパレータ上に形成した接着剤層を粘着剤層32上に転写(移着)する方法等により、フィルム状の接着剤層を形成することができる。前記樹脂組成物は、溶液であっても分散液であってもよい。なお、半導体裏面用フィルム2を形成する際に熱硬化を行う場合、部分硬化の状態となる程度で熱硬化を行うことが重要であるが、好ましくは熱硬化を行わない。
前記ダイシングテープ3は、基材31上に粘着剤層32が形成されて構成されている。このように、ダイシングテープ3は、基材31と、粘着剤層32とが積層された構成を有していればよい。
基材(支持基材)は粘着剤層等の支持母体として用いることができる。前記基材31は放射線透過性を有していることが好ましい。前記基材31としては、例えば、紙などの紙系基材;布、不織布、フェルト、ネットなどの繊維系基材;金属箔、金属板などの金属系基材;プラスチックのフィルムやシートなどのプラスチック系基材;ゴムシートなどのゴム系基材;発泡シートなどの発泡体や、これらの積層体[特に、プラスチック系基材と他の基材との積層体や、プラスチックフィルム(又はシート)同士の積層体など]等の適宜な薄葉体を用いることができる。本発明では、基材としては、プラスチックのフィルムやシートなどのプラスチック系基材を好適に用いることができる。このようなプラスチック材における素材としては、例えば、ポリエチレン(PE)、ポリプロピレン(PP)、エチレン−プロピレン共重合体等のオレフィン系樹脂;エチレン−酢酸ビニル共重合体(EVA)、アイオノマー樹脂、エチレン−(メタ)アクリル酸共重合体、エチレン−(メタ)アクリル酸エステル(ランダム、交互)共重合体等のエチレンをモノマー成分とする共重合体;ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリブチレンテレフタレート(PBT)等のポリエステル;アクリル系樹脂;ポリ塩化ビニル(PVC);ポリウレタン;ポリカーボネート;ポリフェニレンスルフィド(PPS);ポリアミド(ナイロン)、全芳香族ポリアミド(アラミド)等のアミド系樹脂;ポリエーテルエーテルケトン(PEEK);ポリイミド;ポリエーテルイミド;ポリ塩化ビニリデン;ABS(アクリロニトリル−ブタジエン−スチレン共重合体);セルロース系樹脂;シリコーン樹脂;フッ素樹脂などが挙げられる。
前記粘着剤層32は粘着剤により形成されており、粘着性を有している。このような粘着剤としては、特に制限されず、公知の粘着剤の中から適宜選択することができる。具体的には、粘着剤としては、例えば、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、フッ素系粘着剤、スチレン−ジエンブロック共重合体系粘着剤、これらの粘着剤に融点が約200℃以下の熱溶融性樹脂を配合したクリ−プ特性改良型粘着剤などの公知の粘着剤(例えば、特開昭56−61468号公報、特開昭61−174857号公報、特開昭63−17981号公報、特開昭56−13040号公報等参照)の中から、前記特性を有する粘着剤を適宜選択して用いることができる。また、粘着剤としては、放射線硬化型粘着剤(又はエネルギー線硬化型粘着剤)や、熱膨張性粘着剤を用いることもできる。粘着剤は単独で又は2種以上組み合わせて使用することができる。
本実施の形態に係るダイシングテープ一体型半導体裏面用フィルムの製造方法について、図1に示すダイシングテープ一体型半導体裏面用フィルム1を例にして説明する。先ず、基材31は、従来公知の製膜方法により製膜することができる。当該製膜方法としては、例えばカレンダー製膜法、有機溶媒中でのキャスティング法、密閉系でのインフレーション押出法、Tダイ押出法、共押出し法、ドライラミネート法等が例示できる。
半導体ウェハとしては、公知乃至慣用の半導体ウェハであれば特に制限されず、各種素材の半導体ウェハから適宜選択して用いることができる。本発明では、半導体ウェハとしては、シリコンウェハを好適に用いることができる。
本実施の形態に係る半導体装置の製造方法について、図3を参照しながら以下に説明する。図3は、前記ダイシングテープ一体型半導体裏面用フィルム1を用いた場合の半導体装置の製造方法を示す断面模式図である。
先ず、図3(a)で示されるように、ダイシングテープ一体型半導体裏面用フィルム1の半導体裏面用フィルム2上に任意に設けられたセパレータを適宜に剥離し、当該半導体裏面用フィルム2上に半導体ウェハ4を貼着して、これを接着保持させ固定する(マウント工程)。このとき前記半導体裏面用フィルム2は未硬化状態(半硬化状態を含む)にある。また、ダイシングテープ一体型半導体裏面用フィルム1は、半導体ウェハ4の裏面に貼着される。半導体ウェハ4の裏面とは、回路面とは反対側の面(非回路面、非電極形成面などとも称される)を意味する。貼着方法は特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロール等の押圧手段により押圧しながら行われる。
次に、図3(b)で示されるように、半導体ウェハ4のダイシングを行う。これにより、半導体ウェハ4を所定のサイズに切断して個片化(小片化)し、半導体チップ5を製造する。ダイシングは、例えば、半導体ウェハ4の回路面側から常法に従い行われる。また、本工程では、例えば、ダイシングテープ一体型半導体裏面用フィルム1まで切り込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウェハ4は、半導体裏面用フィルムを有するダイシングテープ一体型半導体裏面用フィルム1により優れた密着性で接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウェハ4の破損も抑制できる。なお、半導体裏面用フィルム2がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面において半導体裏面用フィルムの接着剤層の糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着(ブロッキング)することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。
ダイシングテープ一体型半導体裏面用フィルム1に接着固定された半導体チップ5を回収する為に、図3(c)で示されるように、半導体チップ5のピックアップを行って、半導体チップ5を半導体裏面用フィルム2とともにダイシングテープ3より剥離させる。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップ5をダイシングテープ一体型半導体裏面用フィルム1の基材31側からニードルによって突き上げ、突き上げられた半導体チップ5をピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ5は、その裏面が半導体裏面用フィルム2により保護されている。
ピックアップした半導体チップ5は、図3(d)で示されるように、基板等の被着体に、フリップチップボンディング方式(フリップチップ実装方式)により固定させる。具体的には、半導体チップ5を、半導体チップ5の回路面(表面、回路パターン形成面、電極形成面などとも称される)が被着体6と対向する形態で、被着体6に常法に従い固定させる。例えば、まず半導体チップ5の回路面側に形成されている接続用部材としてのバンプ51をフラックスに接触させて、バンプ51にフラックスを付着させる。次いで、半導体チップ5のバンプ51を被着体6の接続パッドに被着された接合用の導電材(半田など)61に接触させて押圧しながらバンプ51及び導電材を溶融させることにより、半導体チップ5と被着体6との電気的導通を確保し、半導体チップ5を被着体6に固定させることができる(フリップチップボンディング工程)。このとき、半導体チップ5と被着体6との間には空隙が形成されており、その空隙間距離は、一般的に30μm〜300μm程度である。尚、半導体チップ5を被着体6上にフリップチップボンディング(フリップチップ接続)した後は、半導体チップ5と被着体6との対向面や間隙に残存するフラックスを洗浄除去し、該間隙に封止材(封止樹脂など)を充填させて封止することが重要である。
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」根上工業株式会社製):100部に対して、エポキシ樹脂(商品名「エピコート1004」JER株式会社製):113部、フェノール樹脂(商品名「ミレックスXLC−4L」三井化学株式会社製):121部、球状シリカ(商品名「SO−25R」株式会社アドマテックス製):246部、染料1(商品名「OIL GREEN 502」オリエント化学工業株式会社製):5部、染料2(商品名「OIL BLACK BS」オリエント化学工業株式会社製):5部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
<半導体裏面用フィルムの作製>
得られた接着剤層Aと、保護層としての厚さ10μmのアルミニウム箔(東洋アルミニウム株式会社製、1N30)とを貼り合わせ角度120°、圧力0.2MPa、速度10mm/sの条件で貼り合わせて半導体裏面用フィルムを作製した。
<半導体裏面用フィルムの作製>
得られた接着剤層Aと、保護層としての厚さ12.5μmのポリイミドフィルム(カネカ株式会社製、アピカル)とを貼り合わせ角度120°、圧力0.2MPa、速度10mm/sの条件で貼り合わせて半導体裏面用フィルムを作製した。
前記<接着剤層の作製>の手順に準じ、厚さ(平均厚さ)20μmの接着剤層を作製し、この接着剤層を保護層を設けずに半導体裏面用フィルムとして用いた。
実施例及び比較例で得られた半導体裏面用フィルムを、ダイシングテープ(商品名「V−8−T」日東電工株式会社製;基材の平均厚さ:65μm、粘着剤層の平均厚さ:10μm)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
半導体ウェハ(直径8インチ、厚さ0.6mm;シリコンミラーウエハ)を裏面研磨処理し、厚さ0.2mmのミラーウェハをワークとして用いた。ダイシングテープ一体型半導体裏面用フィルムからセパレータを剥離した後、その半導体裏面用フィルム上にミラーウェハ(ワーク)を70℃でロール圧着して貼り合わせた。なお、半導体ウェハ研削条件、貼り合わせ条件は下記のとおりである。
研削装置:商品名「DFG−8560」ディスコ社製
半導体ウェハ:8インチ径(厚さ0.6mmから0.2mmに裏面研削)
(貼り合わせ条件)
貼り付け装置:商品名「MA−3000III」日東精機株式会社製
貼り付け速度計:10mm/min
貼り付け圧力:0.15MPa
貼り付け時のステージ温度:70℃
温度:ピーク温度が260℃
時間:ピーク温度での時間が30秒
2 半導体裏面用フィルム
21 接着剤層
22 保護層
3 ダイシングテープ
31 基材
32 粘着剤層
33 半導体ウェハの貼着部分に対応する部分
4 半導体ウェハ
5 半導体チップ
51 半導体チップ5の回路面側に形成されているバンプ
6 被着体
61 被着体6の接続パッドに被着された接合用の導電材
Claims (8)
- 被着体上にフリップチップ接続される半導体素子の裏面に配設されるフリップチップ型半導体裏面用フィルムであって、
接着剤層と、この接着剤層上に積層された保護層とを備え、
前記保護層は、ガラス転移温度が200℃以上である耐熱性樹脂又は金属で構成されているフリップチップ型半導体裏面用フィルム。 - 前記耐熱性樹脂が、ポリイミド、ポリフェニレンスルフィド、ポリスルホン、ポリエーテルイミド、ポリエーテルケトン及びポリエーテルエーテルケトンからなる群より選択される少なくとも1種である請求項1に記載のフリップチップ型半導体裏面用フィルム。
- 前記耐熱性樹脂がポリイミドである請求項2に記載のフリップチップ型半導体裏面用フィルム。
- 前記金属が、アルミニウム、アルマイト、ステンレス、鉄、チタン、スズ及び銅からなる群より選択される少なくとも1種である請求項1〜3のいずれか1項に記載のフリップチップ型半導体裏面用フィルム。
- 前記保護層の前記接着剤層側の表面に対して表面活性化処理が施されている請求項1〜4のいずれか1項に記載のフリップチップ型半導体裏面用フィルム。
- 前記表面活性化処理が、プラズマ処理、オゾン水処理、紫外線オゾン処理及びイオンビーム処理からなる群より選択される少なくとも1種の処理である請求項5に記載のフリップチップ型半導体裏面用フィルム。
- 基材上に粘着剤層が積層されたダイシングテープと、
前記粘着剤層上に、前記保護層側を向けて積層された請求項1〜6のいずれか1に記載のフリップチップ型半導体裏面用フィルムと
を備えるダイシングテープ一体型半導体裏面用フィルム。 - 請求項7に記載のダイシングテープ一体型半導体裏面用フィルムにおけるフリップチップ型半導体裏面用フィルム上に半導体ウェハを貼着する工程と、
前記半導体ウェハをダイシングして半導体素子を形成する工程と、
前記半導体素子を前記フリップチップ型半導体裏面用フィルムとともに、ダイシングテープの粘着剤層から剥離する工程と、
前記半導体素子における被着体との接続用部材にフラックスを付着させる工程と、
前記半導体素子を前記被着体上にフリップチップ接続する工程と
を具備する半導体装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010170807A JP5419226B2 (ja) | 2010-07-29 | 2010-07-29 | フリップチップ型半導体裏面用フィルム及びその用途 |
TW100126437A TWI465543B (zh) | 2010-07-29 | 2011-07-26 | 覆晶型半導體背面用膜及其用途 |
US13/191,950 US20120028416A1 (en) | 2010-07-29 | 2011-07-27 | Film for flip chip type semiconductor back surface and its use |
KR20110075099A KR20120024386A (ko) | 2010-07-29 | 2011-07-28 | 플립 칩형 반도체 이면용 필름 및 그의 용도 |
CN201110217073.2A CN102382587B (zh) | 2010-07-29 | 2011-07-28 | 倒装芯片型半导体背面用膜及其用途 |
CN201510557774.9A CN105153954B (zh) | 2010-07-29 | 2011-07-28 | 倒装芯片型半导体背面用膜及其用途 |
US14/191,562 US10211083B2 (en) | 2010-07-29 | 2014-02-27 | Film for flip chip type semiconductor back surface and its use |
KR1020150110488A KR101581643B1 (ko) | 2010-07-29 | 2015-08-05 | 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010170807A JP5419226B2 (ja) | 2010-07-29 | 2010-07-29 | フリップチップ型半導体裏面用フィルム及びその用途 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013109200A Division JP5636471B2 (ja) | 2013-05-23 | 2013-05-23 | フリップチップ型半導体裏面用フィルム及びその用途 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012033626A true JP2012033626A (ja) | 2012-02-16 |
JP2012033626A5 JP2012033626A5 (ja) | 2013-03-21 |
JP5419226B2 JP5419226B2 (ja) | 2014-02-19 |
Family
ID=45527155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010170807A Active JP5419226B2 (ja) | 2010-07-29 | 2010-07-29 | フリップチップ型半導体裏面用フィルム及びその用途 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20120028416A1 (ja) |
JP (1) | JP5419226B2 (ja) |
KR (2) | KR20120024386A (ja) |
CN (2) | CN105153954B (ja) |
TW (1) | TWI465543B (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016098378A1 (ja) * | 2014-12-15 | 2016-06-23 | リンテック株式会社 | ダイシングダイボンディングシート |
WO2017057009A1 (ja) * | 2015-09-29 | 2017-04-06 | 太陽インキ製造株式会社 | 保護膜形成用フィルム |
KR20170048251A (ko) | 2015-09-16 | 2017-05-08 | 후루카와 덴키 고교 가부시키가이샤 | 반도체 이면용 필름 |
WO2017110203A1 (ja) * | 2015-12-25 | 2017-06-29 | 古河電気工業株式会社 | 半導体加工用テープ |
WO2017110202A1 (ja) * | 2015-12-25 | 2017-06-29 | 古河電気工業株式会社 | 半導体加工用テープ |
WO2017168825A1 (ja) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
WO2017168829A1 (ja) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
WO2017168820A1 (ja) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
JP2017217865A (ja) * | 2016-06-09 | 2017-12-14 | 積水化学工業株式会社 | 積層シート及び半導体装置の製造方法 |
KR20180002883A (ko) | 2015-06-04 | 2018-01-08 | 린텍 가부시키가이샤 | 반도체용 보호 필름, 반도체 장치 및 복합 시트 |
JP2018016705A (ja) * | 2016-07-27 | 2018-02-01 | 古河電気工業株式会社 | 電子デバイス用テープ |
KR20180066174A (ko) | 2015-10-13 | 2018-06-18 | 린텍 가부시키가이샤 | 반도체 장치 및 복합 시트 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5419226B2 (ja) | 2010-07-29 | 2014-02-19 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム及びその用途 |
CN103797079A (zh) * | 2011-08-30 | 2014-05-14 | 日东电工株式会社 | 导电性粘合带 |
EP2636712A1 (en) * | 2012-03-07 | 2013-09-11 | Nitto Denko Corporation | Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device |
SG11201509734YA (en) * | 2013-05-29 | 2015-12-30 | Mitsui Chemicals Tohcello Inc | Semiconductor wafer protective film and method of manufacturing semiconductor device |
KR102270480B1 (ko) * | 2014-02-28 | 2021-06-29 | 닛토덴코 가부시키가이샤 | 도전성 점착 테이프 및 도전성 점착 테이프가 부착된 표시 장치 |
US10511025B2 (en) | 2014-06-05 | 2019-12-17 | Ube Industries, Ltd. | Electrode manufacturing method |
CN105336581A (zh) * | 2015-11-04 | 2016-02-17 | 株洲南车时代电气股份有限公司 | 功率半导体器件制作方法及装置 |
JP6660156B2 (ja) * | 2015-11-13 | 2020-03-04 | 日東電工株式会社 | 積層体および合同体・半導体装置の製造方法 |
WO2017105520A1 (en) * | 2015-12-18 | 2017-06-22 | Intel Corporation | Transmissive composite film for application to the backside of a microelectronic device |
CN106997900A (zh) * | 2016-01-22 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构、其形成方法及测试方法 |
JP6310492B2 (ja) * | 2016-03-31 | 2018-04-11 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
TWI772293B (zh) * | 2016-04-28 | 2022-08-01 | 日商琳得科股份有限公司 | 附有保護膜的半導體晶片的製造方法以及半導體裝置的製造方法 |
KR101654510B1 (ko) * | 2016-05-06 | 2016-09-05 | 주식회사 티에스피글로벌 | 반도체 칩 패키지 마킹 방법 |
KR102441629B1 (ko) * | 2016-10-03 | 2022-09-07 | 린텍 가부시키가이샤 | 반도체 가공용 점착 테이프 및 반도체 장치의 제조 방법 |
KR102019943B1 (ko) * | 2017-04-25 | 2019-09-11 | (주) 씨앤아이테크놀로지 | 전자 부품 캐리어 시트 및 이를 이용한 박막 형성장치 |
JP6961387B2 (ja) * | 2017-05-19 | 2021-11-05 | 日東電工株式会社 | ダイシングダイボンドフィルム |
US11795103B2 (en) | 2017-10-17 | 2023-10-24 | PGBC Intellectual Holdings, LLC | Chemically-strengthened thin glass substrates new paradigms for modified curvature and methods of manufacture |
CN113035720A (zh) * | 2021-03-01 | 2021-06-25 | 紫光宏茂微电子(上海)有限公司 | 芯片上片方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02102567A (ja) * | 1988-10-12 | 1990-04-16 | Semiconductor Energy Lab Co Ltd | 電子装置作製方法 |
JPH04315452A (ja) * | 1991-04-15 | 1992-11-06 | Fuji Electric Co Ltd | 半導体装置チップの標識賦与方法 |
JPH10256431A (ja) * | 1997-03-06 | 1998-09-25 | Sony Corp | 半導体装置及びその製造方法 |
JP2003108008A (ja) * | 2001-09-27 | 2003-04-11 | Oji Paper Co Ltd | 粘着シート |
JP2007235022A (ja) * | 2006-03-03 | 2007-09-13 | Mitsui Chemicals Inc | 接着フィルム |
Family Cites Families (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4566935A (en) * | 1984-07-31 | 1986-01-28 | Texas Instruments Incorporated | Spatial light modulator and method |
US4596992A (en) * | 1984-08-31 | 1986-06-24 | Texas Instruments Incorporated | Linear spatial light modulator and printer |
US4956619A (en) * | 1988-02-19 | 1990-09-11 | Texas Instruments Incorporated | Spatial light modulator |
US5028939A (en) * | 1988-08-23 | 1991-07-02 | Texas Instruments Incorporated | Spatial light modulator system |
US5250329A (en) * | 1989-04-06 | 1993-10-05 | Microelectronics And Computer Technology Corporation | Method of depositing conductive lines on a dielectric |
US5073423A (en) * | 1990-01-04 | 1991-12-17 | Corning Incorporated | Decalcomania |
JPH0677283A (ja) | 1992-08-26 | 1994-03-18 | Kyocera Corp | 配線基板へのic素子の実装方法 |
US5496691A (en) * | 1994-02-08 | 1996-03-05 | Fuji Photo Film Co., Ltd. | Process for producing silver halide photographic material |
JP3307207B2 (ja) | 1995-12-25 | 2002-07-24 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US6235387B1 (en) * | 1998-03-30 | 2001-05-22 | 3M Innovative Properties Company | Semiconductor wafer processing tapes |
US6284122B1 (en) * | 1998-06-09 | 2001-09-04 | International Lead Zinc Research Organization, Inc. | Production of a zinc-aluminum alloy coating by immersion into molten metal baths |
US7038310B1 (en) * | 1999-06-09 | 2006-05-02 | Matsushita Electric Industrial Co., Ltd. | Power module with improved heat dissipation |
JP2001196642A (ja) * | 2000-01-11 | 2001-07-19 | Toyoda Gosei Co Ltd | 発光装置 |
JP4351348B2 (ja) * | 2000-01-27 | 2009-10-28 | リンテック株式会社 | 保護層を有するicカードの製造方法 |
JP3631956B2 (ja) * | 2000-05-12 | 2005-03-23 | 富士通株式会社 | 半導体チップの実装方法 |
JP3906653B2 (ja) * | 2000-07-18 | 2007-04-18 | ソニー株式会社 | 画像表示装置及びその製造方法 |
CN1208742C (zh) * | 2000-12-04 | 2005-06-29 | 王子油化合成纸株式会社 | 标识及采用该标识的标签 |
TW511405B (en) * | 2000-12-27 | 2002-11-21 | Matsushita Electric Ind Co Ltd | Device built-in module and manufacturing method thereof |
JP3649129B2 (ja) | 2001-01-12 | 2005-05-18 | 松下電器産業株式会社 | 半導体装置の製造方法および半導体装置 |
JP2002313914A (ja) * | 2001-04-18 | 2002-10-25 | Sony Corp | 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
TW508987B (en) * | 2001-07-27 | 2002-11-01 | Phoenix Prec Technology Corp | Method of forming electroplated solder on organic printed circuit board |
WO2003016419A1 (fr) * | 2001-08-10 | 2003-02-27 | Nitto Denko Corporation | Feuille adhesive de decoupage en puces et procede de decoupage en puces associe |
US6974659B2 (en) * | 2002-01-16 | 2005-12-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a solder ball using a thermally stable resinous protective layer |
CN100550355C (zh) * | 2002-02-06 | 2009-10-14 | 揖斐电株式会社 | 半导体芯片安装用基板及其制造方法和半导体模块 |
JP2004231932A (ja) | 2002-12-02 | 2004-08-19 | Nitto Denko Corp | 接着剤組成物、接着フィルムおよびこれを用いた半導体装置 |
JP3892359B2 (ja) | 2002-07-25 | 2007-03-14 | 松下電器産業株式会社 | 半導体チップの実装方法 |
CN100548840C (zh) * | 2002-07-30 | 2009-10-14 | 日立化成工业株式会社 | 粘接材料带连接体及粘接材料带的连接方法 |
CN100595937C (zh) * | 2002-08-01 | 2010-03-24 | 日亚化学工业株式会社 | 半导体发光元件及发光装置 |
WO2004064467A1 (ja) * | 2003-01-16 | 2004-07-29 | Fujitsu Limited | 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法 |
JP2004364041A (ja) * | 2003-06-05 | 2004-12-24 | Fujitsu Media Device Kk | 弾性表面波デバイス及びその製造方法 |
US20050153079A1 (en) * | 2003-12-25 | 2005-07-14 | Nitto Denko Corporation | Method of manufacturing laminated polarizing plate, laminated polarizing plate obtained by the method, and image display including the same |
JP2005340761A (ja) * | 2004-04-27 | 2005-12-08 | Seiko Epson Corp | 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器 |
ATE417881T1 (de) * | 2004-05-20 | 2009-01-15 | Toray Industries | Polyimidharz, mehrschichtfolie, mehrschichtfolie mit metallschicht und halbleiterelement |
US7109591B2 (en) * | 2004-06-04 | 2006-09-19 | Hack Jonathan A | Integrated circuit device |
JP4165467B2 (ja) * | 2004-07-12 | 2008-10-15 | セイコーエプソン株式会社 | ダイシングシート、半導体装置の製造方法 |
JP4642436B2 (ja) * | 2004-11-12 | 2011-03-02 | リンテック株式会社 | マーキング方法および保護膜形成兼ダイシング用シート |
TWI286454B (en) * | 2005-03-09 | 2007-09-01 | Phoenix Prec Technology Corp | Electrical connector structure of circuit board and method for fabricating the same |
JP4876451B2 (ja) | 2005-06-27 | 2012-02-15 | 日立化成工業株式会社 | 接着シート |
JP4865312B2 (ja) | 2005-12-05 | 2012-02-01 | 古河電気工業株式会社 | チップ用保護膜形成用シート |
US7932615B2 (en) * | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
JP4844168B2 (ja) * | 2006-02-28 | 2011-12-28 | パナソニック株式会社 | 部品接合方法および部品積層方法 |
JP4850625B2 (ja) * | 2006-08-22 | 2012-01-11 | 日東電工株式会社 | レーザ加工用粘着シート |
JP2008166451A (ja) | 2006-12-27 | 2008-07-17 | Furukawa Electric Co Ltd:The | チップ保護用フィルム |
WO2008108131A1 (ja) * | 2007-03-01 | 2008-09-12 | Nitto Denko Corporation | 熱硬化型ダイボンドフィルム |
JP5196838B2 (ja) * | 2007-04-17 | 2013-05-15 | リンテック株式会社 | 接着剤付きチップの製造方法 |
JP4607153B2 (ja) * | 2007-07-12 | 2011-01-05 | 株式会社日立製作所 | 微小電気機械システム素子の製造方法 |
MY151354A (en) * | 2007-10-09 | 2014-05-15 | Hitachi Chemical Co Ltd | Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device |
JP2009237489A (ja) * | 2008-03-28 | 2009-10-15 | Sumitomo Chemical Co Ltd | 表面保護フィルム付き偏光板の製造方法 |
JP2009277719A (ja) * | 2008-05-12 | 2009-11-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
KR101485105B1 (ko) * | 2008-07-15 | 2015-01-23 | 삼성전자주식회사 | 반도체 패키지 |
JP2010031183A (ja) | 2008-07-30 | 2010-02-12 | Furukawa Electric Co Ltd:The | エネルギー線硬化型チップ保護用フィルム |
JP5556070B2 (ja) | 2008-08-20 | 2014-07-23 | 日立化成株式会社 | ダイシングテープ一体型接着シートを用いた半導体装置の製造方法 |
EP2352168A1 (en) * | 2008-11-25 | 2011-08-03 | Sumitomo Bakelite Co., Ltd. | Electronic component package and electronic component package manufacturing method |
US7642128B1 (en) * | 2008-12-12 | 2010-01-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
US9082806B2 (en) * | 2008-12-12 | 2015-07-14 | Stats Chippac, Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
US9070662B2 (en) * | 2009-03-05 | 2015-06-30 | Volterra Semiconductor Corporation | Chip-scale packaging with protective heat spreader |
US9420707B2 (en) * | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
JP5501938B2 (ja) * | 2009-12-24 | 2014-05-28 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム |
JP5419226B2 (ja) | 2010-07-29 | 2014-02-19 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム及びその用途 |
US20130256269A1 (en) * | 2012-03-29 | 2013-10-03 | Apple Inc. | Methods and apparatus for modifying surface energy of laminate stack up |
JP5978246B2 (ja) * | 2014-05-13 | 2016-08-24 | 日東電工株式会社 | ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法 |
-
2010
- 2010-07-29 JP JP2010170807A patent/JP5419226B2/ja active Active
-
2011
- 2011-07-26 TW TW100126437A patent/TWI465543B/zh active
- 2011-07-27 US US13/191,950 patent/US20120028416A1/en not_active Abandoned
- 2011-07-28 CN CN201510557774.9A patent/CN105153954B/zh active Active
- 2011-07-28 KR KR20110075099A patent/KR20120024386A/ko active Application Filing
- 2011-07-28 CN CN201110217073.2A patent/CN102382587B/zh active Active
-
2014
- 2014-02-27 US US14/191,562 patent/US10211083B2/en active Active
-
2015
- 2015-08-05 KR KR1020150110488A patent/KR101581643B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02102567A (ja) * | 1988-10-12 | 1990-04-16 | Semiconductor Energy Lab Co Ltd | 電子装置作製方法 |
JPH04315452A (ja) * | 1991-04-15 | 1992-11-06 | Fuji Electric Co Ltd | 半導体装置チップの標識賦与方法 |
JPH10256431A (ja) * | 1997-03-06 | 1998-09-25 | Sony Corp | 半導体装置及びその製造方法 |
JP2003108008A (ja) * | 2001-09-27 | 2003-04-11 | Oji Paper Co Ltd | 粘着シート |
JP2007235022A (ja) * | 2006-03-03 | 2007-09-13 | Mitsui Chemicals Inc | 接着フィルム |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016098378A1 (ja) * | 2014-12-15 | 2016-06-23 | リンテック株式会社 | ダイシングダイボンディングシート |
US10825790B2 (en) | 2015-06-04 | 2020-11-03 | Lintec Corporation | Protective film for semiconductors, semiconductor device, and composite sheet |
KR20180002883A (ko) | 2015-06-04 | 2018-01-08 | 린텍 가부시키가이샤 | 반도체용 보호 필름, 반도체 장치 및 복합 시트 |
KR20170048251A (ko) | 2015-09-16 | 2017-05-08 | 후루카와 덴키 고교 가부시키가이샤 | 반도체 이면용 필름 |
WO2017057009A1 (ja) * | 2015-09-29 | 2017-04-06 | 太陽インキ製造株式会社 | 保護膜形成用フィルム |
JP6142101B1 (ja) * | 2015-09-29 | 2017-06-07 | 太陽インキ製造株式会社 | 保護膜形成用フィルム |
JP2017168856A (ja) * | 2015-09-29 | 2017-09-21 | 太陽インキ製造株式会社 | 保護膜形成用フィルム |
TWI689024B (zh) * | 2015-09-29 | 2020-03-21 | 日商太陽油墨製造股份有限公司 | 保護膜形成用薄膜 |
KR20180066174A (ko) | 2015-10-13 | 2018-06-18 | 린텍 가부시키가이샤 | 반도체 장치 및 복합 시트 |
WO2017110203A1 (ja) * | 2015-12-25 | 2017-06-29 | 古河電気工業株式会社 | 半導体加工用テープ |
KR102513252B1 (ko) * | 2015-12-25 | 2023-03-24 | 후루카와 덴키 고교 가부시키가이샤 | 반도체 가공용 테이프 |
KR102580602B1 (ko) * | 2015-12-25 | 2023-09-20 | 후루카와 덴키 고교 가부시키가이샤 | 반도체 가공용 테이프 |
WO2017110202A1 (ja) * | 2015-12-25 | 2017-06-29 | 古河電気工業株式会社 | 半導体加工用テープ |
JPWO2017110202A1 (ja) * | 2015-12-25 | 2018-10-11 | 古河電気工業株式会社 | 半導体加工用テープ |
KR20180098125A (ko) | 2015-12-25 | 2018-09-03 | 후루카와 덴키 고교 가부시키가이샤 | 반도체 가공용 테이프 |
KR20180097445A (ko) | 2015-12-25 | 2018-08-31 | 후루카와 덴키 고교 가부시키가이샤 | 반도체 가공용 테이프 |
WO2017168825A1 (ja) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
KR20180127366A (ko) * | 2016-03-31 | 2018-11-28 | 후루카와 덴키 고교 가부시키가이샤 | 전자 디바이스 패키지용 테이프 |
KR20180127361A (ko) * | 2016-03-31 | 2018-11-28 | 후루카와 덴키 고교 가부시키가이샤 | 전자 디바이스 패키지용 테이프 |
JPWO2017168820A1 (ja) * | 2016-03-31 | 2019-02-14 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
JPWO2017168829A1 (ja) * | 2016-03-31 | 2019-02-14 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
KR102056178B1 (ko) * | 2016-03-31 | 2019-12-16 | 후루카와 덴키 고교 가부시키가이샤 | 전자 디바이스 패키지용 테이프 |
KR102165006B1 (ko) | 2016-03-31 | 2020-10-13 | 후루카와 덴키 고교 가부시키가이샤 | 전자 디바이스 패키지용 테이프 |
JP2017179262A (ja) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
KR102466267B1 (ko) * | 2016-03-31 | 2022-11-14 | 후루카와 덴키 고교 가부시키가이샤 | 전자 디바이스 패키지용 테이프 |
WO2017168820A1 (ja) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
WO2017168829A1 (ja) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
JP2017217865A (ja) * | 2016-06-09 | 2017-12-14 | 積水化学工業株式会社 | 積層シート及び半導体装置の製造方法 |
JP2018016705A (ja) * | 2016-07-27 | 2018-02-01 | 古河電気工業株式会社 | 電子デバイス用テープ |
Also Published As
Publication number | Publication date |
---|---|
TWI465543B (zh) | 2014-12-21 |
US20120028416A1 (en) | 2012-02-02 |
US10211083B2 (en) | 2019-02-19 |
KR101581643B1 (ko) | 2016-01-11 |
CN102382587A (zh) | 2012-03-21 |
JP5419226B2 (ja) | 2014-02-19 |
CN102382587B (zh) | 2015-09-30 |
TW201213487A (en) | 2012-04-01 |
US20140178680A1 (en) | 2014-06-26 |
KR20120024386A (ko) | 2012-03-14 |
KR20150094581A (ko) | 2015-08-19 |
CN105153954A (zh) | 2015-12-16 |
CN105153954B (zh) | 2018-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5419226B2 (ja) | フリップチップ型半導体裏面用フィルム及びその用途 | |
JP5432853B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム及びその製造方法並びに半導体装置の製造方法 | |
JP5249290B2 (ja) | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
JP5501938B2 (ja) | フリップチップ型半導体裏面用フィルム | |
JP5805367B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP5546985B2 (ja) | 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。 | |
JP5820170B2 (ja) | 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム | |
JP5885325B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
JP6272729B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法 | |
JP6530242B2 (ja) | 半導体裏面用フィルム及びその用途 | |
JP5641641B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法 | |
JP5456642B2 (ja) | フリップチップ型半導体裏面用フィルム | |
JP2010199541A (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP2011151362A (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
JP5580719B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
JP2010199542A (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP2013149737A (ja) | フリップチップ型半導体装置の製造方法 | |
JP5681377B2 (ja) | 半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
JP5384443B2 (ja) | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
JP2015181170A (ja) | フリップチップ型半導体裏面用フィルム及びその用途 | |
JP5636471B2 (ja) | フリップチップ型半導体裏面用フィルム及びその用途 | |
JP5917577B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法 | |
JP5927249B2 (ja) | 半導体装置製造用フィルムを用いた半導体装置の製造方法 | |
JP5612747B2 (ja) | 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。 | |
JP6387047B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130131 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130131 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130904 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5419226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |