CN113035720A - 芯片上片方法 - Google Patents
芯片上片方法 Download PDFInfo
- Publication number
- CN113035720A CN113035720A CN202110225370.5A CN202110225370A CN113035720A CN 113035720 A CN113035720 A CN 113035720A CN 202110225370 A CN202110225370 A CN 202110225370A CN 113035720 A CN113035720 A CN 113035720A
- Authority
- CN
- China
- Prior art keywords
- chip
- grabbing
- silicon wafer
- film
- moving mechanism
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 50
- 239000010703 silicon Substances 0.000 claims abstract description 50
- 230000007246 mechanism Effects 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 230000001681 protective effect Effects 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000002313 adhesive film Substances 0.000 claims abstract description 8
- 230000007306 turnover Effects 0.000 claims description 8
- 238000011068 loading method Methods 0.000 abstract description 8
- 238000005452 bending Methods 0.000 abstract description 7
- 241001391944 Commicarpus scandens Species 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 8
- 206010011469 Crying Diseases 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明涉及芯片技术领域，公开了一种芯片上片方法。本发明的芯片上片方法，包括以下步骤：S100、对晶圆进行切割得到多个芯片，S200、在得到的多个芯片的金属层面粘贴保护膜，S300、撕除多个芯片的硅片层面的胶膜；S400、抓取移动机构抓取芯片的硅片层面，并使芯片从保护膜上分离，S500、抓取移动机构抓取与保护膜分离的芯片的金属层面，S600、使芯片的硅片层面贴附到基板上，完成芯片上片。本发明的芯片上片方法，抓取机构抓取芯片的硅片层面，使芯片与保护膜分离，此时邻边芯片的硅片层面朝上，邻边芯片的弯曲强度增大，使得邻边芯片不易破裂，提高了芯片良率。
Description
技术领域
本发明实施例涉及芯片技术领域，具体涉及一种芯片上片方法。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的芯片(Die)，然后将切割好的芯片用银胶或胶带(DAF)贴装到相应的基板架(引线框架)的小岛上，再利用超细的金属(金银铜铝)导线或者导电性树脂将芯片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead),并构成所要求的电路。
晶圆包括金属层和硅片层。加工完成的晶圆在切割时，在晶圆的硅片层面(背面)粘贴有基膜，晶圆切割成多个芯片时，芯片的硅片层面粘连在基膜上。切割后的芯片，抓取移动机构抓取芯片的金属层面，然后将芯片的硅片层面贴附到基板上，完成芯片的上片。
但现有技术中的抓取移动机构在抓取芯片时，与被抓取芯片相邻的邻边芯片的金属层面朝上，当芯片较薄时，邻边芯片容易因弯曲变形(邻边芯片呈笑脸状弯曲)造成邻边芯片的破裂。
发明内容
本发明的目的在于提供一种芯片上片方法，以解决上述背景技术中的问题。
本发明实施例提供一种芯片上片方法，所述芯片包括：金属层和硅片层，包括以下步骤：
S100、对晶圆进行切割得到多个芯片；
S200、在得到的多个芯片的金属层面粘贴保护膜；
S300、撕除多个芯片的硅片层面的胶膜；
S400、抓取移动机构抓取芯片的硅片层面，并使芯片从保护膜上分离；
S500、抓取移动机构抓取与保护膜分离的芯片的金属层面；
S600、使芯片的硅片层面贴附到基板上，完成芯片上片。
基于上述方案可知，本发明的芯片上片方法，包括以下步骤：S100、对晶圆进行切割得到多个芯片；S200、在得到的多个芯片的金属层面粘贴保护膜；S300、撕除多个芯片的硅片层面的胶膜；S400、抓取移动机构抓取芯片的硅片层面，并使芯片从保护膜上分离；S500、抓取移动机构抓取与保护膜分离的芯片的金属层面；S600、使芯片的硅片层面贴附到基板上，完成芯片上片。本发明的芯片上片方法，抓取机构抓取芯片的硅片层面使芯片与保护膜分离，此时邻边芯片的硅片层面朝上，邻边芯片的弯曲强度增大(芯片呈哭脸状弯曲)，使得邻边芯片不易破裂，提高了芯片良率。
在一种可行的方案中，在步骤S200中，所述保护膜为UV膜。
在一种可行的方案中，在步骤S300和步骤S400之间，还包括以下步骤：
S401、通过紫外线照射解除UV膜的粘性。
在一种可行的方案中，步骤S400具体包括：利用抓取移动机构的第一吸嘴吸抓芯片的硅片层面，使芯片从UV膜上脱离。
在一种可行的方案中，步骤S400还包括以下步骤：
S410、抓取移动机构的第一吸嘴带动与UV膜脱离的芯片翻转90°。
在一种可行的方案中，步骤S500具体包括：利用抓取移动机构的第二吸嘴吸抓与UV膜分离的芯片的金属层面。
在一种可行的方案中，步骤S500还包括以下步骤：
S510、抓取移动机构的第二吸嘴带动芯片翻转90°。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明中的晶圆的示意图；
图2为现有技术中芯片的顶升抓取的示意图；
图3为本发明实施例中的芯片上片方法的工艺流程图；
图4为本发明实施例中的芯片抓取的第一状态图；
图5为本发明实施例中的芯片的顶升抓取的示意图；
图6为本发明实施例中的芯片抓取的第二状态图；
图7为本发明实施例中的芯片抓取的第三状态图；
图8为本发明实施例中的芯片上片完成的示意图。
图中标号：
1、芯片；101、金属层；102、硅片层；103、胶膜；104、顶升机构；2、芯片；201、金属层；202、硅片层；203、保护膜；204、顶升机构；205、第一吸嘴；206、第二吸嘴；3、基板。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，也可以是成一体；可以是机械连接，也可以是电连接，也可以是通讯连接；可以是直接连接，也可以通过中间媒介的间接连接，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
如本申请背景技术中的描述，晶圆包括金属层101和硅片层102。如图1、图2所示，加工完成的晶圆在切割时，在晶圆的硅片层102表面(晶圆背面)粘贴有基膜103，晶圆切割成多个芯片1时，芯片1的硅片层102表面粘连在基膜103上。切割后的芯片，通过顶升机构104顶起，抓取移动机构抓取芯片1的金属层101表面，然后将芯片的硅片层面贴附到基板上，完成芯片的上片。
本申请的发明人发现，现有技术中的抓取移动机构在抓取芯片时，晶圆上芯片的金属层面朝上，顶升机构顶起芯片时，与被抓取芯片相邻的邻边芯片呈如2所示的笑脸状弯曲。当芯片较薄时，芯片容易因弯曲变形(笑脸状弯曲)造成邻边芯片的破裂。
为了解决上述问题，本申请发明人提出了本申请的技术方案，具体实施例如下：
图3为本发明实施例中的芯片上片方法的工艺流程图，图4为本发明实施例中的芯片抓取的第一状态图，图5为本发明实施例中的芯片的顶升抓取的示意图，图6为本发明实施例中的芯片抓取的第二状态图，图7为本发明实施例中的芯片抓取的第三状态图，图8为本发明实施例中的芯片上片完成的示意图。
如图3至图8所示，本实施例的芯片上片方法，包括以下步骤：
S100、对晶圆进行切割并得到多个芯片。
具体的说，晶圆包括金属层201(正面)和硅片层202(背面)，在步骤S100中，加工完成的晶圆经切割形成多个芯片2时，在晶圆的硅片层202的表面(芯片背面)贴附有胶膜，切割后的多个芯片2的硅片层202表面粘连在胶膜上。
S200、在得到的多个芯片的金属层面粘贴保护膜。
具体的说，晶圆切割成多个芯片2后，在晶圆(芯片)的金属层201表面(芯片正面)粘贴保护膜203，使多个芯片2的金属层201粘连在保护膜203上。
S300、撕除多个芯片的硅片层面的基膜。
具体的说，晶圆(芯片)的金属层201表面粘贴保护膜203后，将晶圆的硅片层202表面(背面)的胶膜撕掉，在晶圆(芯片)的背面只保留粘贴薄膜(如4所示状态)。
S400、抓取移动机构抓取芯片的硅片层面，并使芯片从保护膜上分离。
具体的说，顶升机构204顶起待抓取的芯片2，抓取移动机构根据控制指令抓取顶起的芯片2的硅片层202，并使芯片2从保护膜203上分离。此时，与被抓取芯片相邻的邻边芯片的硅片层202朝上，芯片顶起时，邻边芯片呈哭脸状弯曲(图5所示状态)，相对于芯片金属层201朝上时的笑脸状弯曲，芯片具有更大的强度。
S500、抓取移动机构抓取与保护膜分离的芯片的金属层面。
具体的说，芯片2从保护膜203上分离后，抓取移动机构根据指令，再次抓取芯片2的金属层201。
S600、使芯片的硅片层面贴附到基板上，完成芯片上片。
具体的说，抓取移动机构带动芯片2移动至基板3处，并使芯片2的硅片层202面贴附在基板3的预设位置，完成芯片的上片过程。
通过上述内容不难发现，本实施例的芯片上片方法，包括以下步骤：S100、对晶圆进行切割得到多个芯片；S200、在得到的多个芯片的金属层面粘贴保护膜；S300、撕除多个芯片的硅片层面的胶膜；S400、抓取移动机构抓取芯片的硅片层面，并使芯片从保护膜上分离；S500、抓取移动机构抓取与保护膜分离的芯片的金属层面；S600、使芯片的硅片层面贴附到基板上，完成芯片上片。本发明的芯片上片方法，抓取机构抓取芯片的硅片层面使芯片与保护膜分离，此时邻边芯片的硅片层面朝上，邻边芯片的弯曲强度增大(芯片呈哭脸状弯曲)，使得邻边芯片不易破裂，提高了芯片良率。
可选的，本实施例中的芯片上片方法，在步骤S200中，保护膜203为UV膜。
具体的说，贴附在晶圆(芯片)金属层201表面的保护膜203为UV膜(UltravioletRays，紫外光线膜)。UV膜在经过紫外光照射后，UV膜的粘性变弱，从而便于与芯片的分离。本领域技术人员应当知晓，保护膜还可以为蓝膜，可市购，蓝膜为聚氯乙烯膜上涂有特殊粘合剂，具有一定的粘接性且揭膜后不会残留在芯片表面。
进一步的，本实施例中的芯片上片方法，在步骤S300和步骤S400之间，还包括以下步骤：
S401、通过紫外线照射解除UV膜的粘性。
具体的说，通过紫外线照射晶圆(芯片)的金属层201表面的UV膜，使UV膜的粘性变弱，方便芯片2与UV膜(保护膜)的分离。
进一步的，本实施例中的芯片上片方法，步骤S400具体包括：利用抓取移动机构的第一吸嘴吸抓芯片的硅片层面，使芯片从UV膜上脱离。
具体的说，如图4、图5所示，抓取移动机构的第一吸嘴205吸抓芯片2的硅片层202表面，并带动芯片2向上移动，使芯片从UV膜(保护膜)上脱离，完成芯片与UV膜的分离。第一吸嘴205吸附在硅片层202的表面，芯片抓取时不易造成芯片的损坏。
进一步的，本实施例中的芯片上片方法，步骤S400还包括以下步骤：
S410、抓取移动机构的第一吸嘴带动与UV膜脱离的芯片翻转90°。
具体的说，如图6、图7、图8所示，抓取移动机构使芯片2与UV膜(保护膜)分离后，抓取移动机构的第一吸嘴带动芯片翻转90°，以方便对芯片的再次抓取。
进一步的，本实施例中的芯片上片方法，步骤S500具体包括：利用抓取移动机构的第二吸嘴吸抓与UV膜分离的芯片的金属层面。
具体的说，抓取移动机构的第二吸嘴206吸抓与UV膜分离的芯片的金属层201表面，同时抓取移动机构的第一吸嘴205与芯片脱离。
进一步的，本实施例中的芯片上片方法，步骤S500还包括以下步骤：
S510、抓取移动机构的第二吸嘴带动芯片翻转90°。
具体的说，抓取移动机构的第二吸嘴206吸抓芯片的金属层201表面后，带动芯片2翻转90°，使芯片的硅片层202朝下，抓取移动机构带动芯片向下移动，使芯片的硅片层202贴附在基板3的预设位置，完成芯片的上片过程过程。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一特征和第二特征直接接触，或第一特征和第二特征通过中间媒介间接接触。
而且，第一特征在第二特征“之上”、“上方”和“上面”可以是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度低于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述，意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任意一个或者多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种芯片上片方法，所述芯片包括：金属层和硅片层，其特征在于，包括以下步骤：
S100、对晶圆进行切割得到多个芯片；
S200、在得到的多个芯片的金属层面粘贴保护膜；
S300、撕除多个芯片的硅片层面的胶膜；
S400、抓取移动机构抓取芯片的硅片层面，并使芯片从保护膜上分离；
S500、抓取移动机构抓取与保护膜分离的芯片的金属层面；
S600、使芯片的硅片层面贴附到基板上，完成芯片上片。
2.根据权利要求1所述的芯片上片方法，其特征在于，在步骤S200中，所述保护膜为UV膜。
3.根据权利要求2所述的芯片上片方法，其特征在于，在步骤S300和步骤S400之间，还包括以下步骤：
S401、通过紫外线照射解除UV膜的粘性。
4.根据权利要求3所述的芯片上片方法，其特征在于，步骤S400具体包括：利用抓取移动机构的第一吸嘴吸抓芯片的硅片层面，使芯片从UV膜上脱离。
5.根据权利要求4所述的芯片上片方法，其特征在于，步骤S400还包括以下步骤：
S410、抓取移动机构的第一吸嘴带动与UV膜脱离的芯片翻转90°。
6.根据权利要求5所述的芯片上片方法，其特征在于，步骤S500具体包括：利用抓取移动机构的第二吸嘴吸抓与UV膜分离的芯片的金属层面。
7.根据权利要求6所述的芯片上片方法，其特征在于，步骤S500还包括以下步骤：
S510、抓取移动机构的第二吸嘴带动芯片翻转90°。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110225370.5A CN113035720A (zh) | 2021-03-01 | 2021-03-01 | 芯片上片方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110225370.5A CN113035720A (zh) | 2021-03-01 | 2021-03-01 | 芯片上片方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113035720A true CN113035720A (zh) | 2021-06-25 |
Family
ID=76464924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110225370.5A Pending CN113035720A (zh) | 2021-03-01 | 2021-03-01 | 芯片上片方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035720A (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990069593A (ko) * | 1998-02-11 | 1999-09-06 | 윤종용 | 웨이퍼 소잉 장치 및 이를 이용한 웨이퍼 소잉 방법 |
| JP2000164682A (ja) * | 1998-11-24 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 半導体チップの取出方法 |
| CN101710578A (zh) * | 2009-11-19 | 2010-05-19 | 浙江华越芯装电子股份有限公司 | 一种晶圆片背面磨薄方法 |
| US20120028416A1 (en) * | 2010-07-29 | 2012-02-02 | Nitto Denko Corporation | Film for flip chip type semiconductor back surface and its use |
| CN102903642A (zh) * | 2011-07-29 | 2013-01-30 | 万国半导体(开曼)股份有限公司 | 一种将芯片底部和周边包封的芯片级封装方法 |
| CN105895540A (zh) * | 2015-01-09 | 2016-08-24 | 特科芯有限公司 | 晶圆背面印胶的封装方法 |
| JP2018063967A (ja) * | 2016-10-11 | 2018-04-19 | パナソニックＩｐマネジメント株式会社 | チップのピックアップ方法 |
| CN108238441A (zh) * | 2016-12-27 | 2018-07-03 | 张家港康得新光电材料有限公司 | 膜片拾取设备 |
| CN109037420A (zh) * | 2018-07-02 | 2018-12-18 | 惠州雷通光电器件有限公司 | 一种倒装芯片固晶装置及方法 |
| CN109560034A (zh) * | 2018-11-05 | 2019-04-02 | 紫光宏茂微电子(上海)有限公司 | 芯片贴装的工艺 |
| CN109829531A (zh) * | 2019-02-23 | 2019-05-31 | 上海中太包装制品有限公司 | 一种复合rfid标签 |
| CN209216919U (zh) * | 2018-12-06 | 2019-08-06 | 上海矽安光电科技有限公司 | 一种玻璃晶圆结构 |
| JP2020053451A (ja) * | 2018-09-25 | 2020-04-02 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
-
2021
- 2021-03-01 CN CN202110225370.5A patent/CN113035720A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990069593A (ko) * | 1998-02-11 | 1999-09-06 | 윤종용 | 웨이퍼 소잉 장치 및 이를 이용한 웨이퍼 소잉 방법 |
| JP2000164682A (ja) * | 1998-11-24 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 半導体チップの取出方法 |
| CN101710578A (zh) * | 2009-11-19 | 2010-05-19 | 浙江华越芯装电子股份有限公司 | 一种晶圆片背面磨薄方法 |
| US20120028416A1 (en) * | 2010-07-29 | 2012-02-02 | Nitto Denko Corporation | Film for flip chip type semiconductor back surface and its use |
| CN102903642A (zh) * | 2011-07-29 | 2013-01-30 | 万国半导体(开曼)股份有限公司 | 一种将芯片底部和周边包封的芯片级封装方法 |
| CN105895540A (zh) * | 2015-01-09 | 2016-08-24 | 特科芯有限公司 | 晶圆背面印胶的封装方法 |
| JP2018063967A (ja) * | 2016-10-11 | 2018-04-19 | パナソニックＩｐマネジメント株式会社 | チップのピックアップ方法 |
| CN108238441A (zh) * | 2016-12-27 | 2018-07-03 | 张家港康得新光电材料有限公司 | 膜片拾取设备 |
| CN109037420A (zh) * | 2018-07-02 | 2018-12-18 | 惠州雷通光电器件有限公司 | 一种倒装芯片固晶装置及方法 |
| JP2020053451A (ja) * | 2018-09-25 | 2020-04-02 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
| CN109560034A (zh) * | 2018-11-05 | 2019-04-02 | 紫光宏茂微电子(上海)有限公司 | 芯片贴装的工艺 |
| CN209216919U (zh) * | 2018-12-06 | 2019-08-06 | 上海矽安光电科技有限公司 | 一种玻璃晶圆结构 |
| CN109829531A (zh) * | 2019-02-23 | 2019-05-31 | 上海中太包装制品有限公司 | 一种复合rfid标签 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6896760B1 (en) | Fabrication of stacked microelectronic devices | |
| KR100609806B1 (ko) | 반도체 장치의 제조 방법 | |
| KR101043836B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100944285B1 (ko) | 반도체장치의 제조방법 | |
| JP4409014B2 (ja) | 半導体装置の製造方法 | |
| US6977439B2 (en) | Semiconductor chip stack structure | |
| JP2994510B2 (ja) | 半導体装置およびその製法 | |
| JP5196838B2 (ja) | 接着剤付きチップの製造方法 | |
| US6319754B1 (en) | Wafer-dicing process | |
| JP4664150B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
| US8499813B2 (en) | System for separating a diced semiconductor die from a die attach tape | |
| JP2007250598A (ja) | 半導体装置の製造方法 | |
| KR20030067562A (ko) | 반도체 장치의 제조방법 | |
| WO2014156035A1 (ja) | 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置 | |
| JPH10144705A (ja) | 多重ボンディングシステムを有するダイボンディング装置 | |
| EP3346492A3 (en) | Semiconductor chip package and fabrication method thereof | |
| JP2000182995A (ja) | 半導体装置の製造方法 | |
| JP4612450B2 (ja) | 積層型半導体装置の製造方法 | |
| US9038264B2 (en) | Non-uniform vacuum profile die attach tip | |
| CN113035720A (zh) | 芯片上片方法 | |
| CN106158691A (zh) | 剥离装置及利用该装置剥离芯片封装体表面盖层的方法 | |
| JP2008159724A (ja) | 半導体装置の製造方法 | |
| TWI484546B (zh) | 補償晶粒厚度之覆晶接合製程 | |
| JP2013065628A (ja) | ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法 | |
| JP3425315B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: No. 9688, Songze Avenue, industrial park, Qingpu District, Shanghai, 201799 Applicant after: ChipMOS Technologies (Shanghai) Co.,Ltd. Address before: No. 9688, Songze Avenue, industrial park, Qingpu District, Shanghai, 201799 Applicant before: UNIMOS MICROELECTRONICS(SHANGHAI) Ltd. |
|
| CB02 | Change of applicant information |