JP3307207B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3307207B2 JP3307207B2 JP33646895A JP33646895A JP3307207B2 JP 3307207 B2 JP3307207 B2 JP 3307207B2 JP 33646895 A JP33646895 A JP 33646895A JP 33646895 A JP33646895 A JP 33646895A JP 3307207 B2 JP3307207 B2 JP 3307207B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- semiconductor device
- carrier
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Laser Beam Processing (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の集積回
路部を保護し、かつ外部装置と半導体素子の電気的接続
を安定に確保し、さらにもっとも高密度な実装を可能と
した半導体装置およびその製造方法に関するものであ
る。本発明の半導体装置およびその製造方法により、情
報通信機器、事務用電子機器、家庭用電子機器、測定装
置、組み立てロボット等の産業用電子機器、医療用電子
機器、電子玩具等の小型化を容易にするものである。
路部を保護し、かつ外部装置と半導体素子の電気的接続
を安定に確保し、さらにもっとも高密度な実装を可能と
した半導体装置およびその製造方法に関するものであ
る。本発明の半導体装置およびその製造方法により、情
報通信機器、事務用電子機器、家庭用電子機器、測定装
置、組み立てロボット等の産業用電子機器、医療用電子
機器、電子玩具等の小型化を容易にするものである。
【０００２】
【従来の技術】近年、半導体素子を回路基板に実装する
方法として、フリップチップ実装工法を用いたパッケー
ジの検討がなされている。
方法として、フリップチップ実装工法を用いたパッケー
ジの検討がなされている。
【０００３】以下、従来の半導体装置について図面を参
照しながら説明する。図１２はチップサイズパッケージ
（ＣＳＰ）と呼ばれる従来の半導体装置の平面図、図１
３はその底面図である。図１４は図１３のＡ−Ａ１線に
沿った断面図である。
照しながら説明する。図１２はチップサイズパッケージ
（ＣＳＰ）と呼ばれる従来の半導体装置の平面図、図１
３はその底面図である。図１４は図１３のＡ−Ａ１線に
沿った断面図である。
【０００４】図１２、図１３および図１４に示すよう
に、表面の電極パッド１にＡｕバンプ２の形成された半
導体素子３が、表面側を下にして半導体キャリア４に接
合されている。半導体キャリア４の上面には半導体素子
３との導通のための複数の電極５が形成されており、電
極５と半導体素子３上に形成されたＡｕバンプ２とが導
電性接着剤６で接合されている。導電性接着剤６はＡｕ
バンプ２にあらかじめ供給されている。そして接合され
た半導体素子３と半導体キャリア４との間の隙間と、半
導体素子３の端部はエポキシ系の封止樹脂７により充填
被覆されている。そして多層回路基板である半導体キャ
リア４の底面には、図１３に示すように、メタライズ金
属層としてＡｇ−Ｐｄよりなる外部電極端子８が一定の
間隔で格子状に形成されている。図１２に示すように、
また半導体素子３の裏面には、品種等を表示するマーク
９が形成されている。
に、表面の電極パッド１にＡｕバンプ２の形成された半
導体素子３が、表面側を下にして半導体キャリア４に接
合されている。半導体キャリア４の上面には半導体素子
３との導通のための複数の電極５が形成されており、電
極５と半導体素子３上に形成されたＡｕバンプ２とが導
電性接着剤６で接合されている。導電性接着剤６はＡｕ
バンプ２にあらかじめ供給されている。そして接合され
た半導体素子３と半導体キャリア４との間の隙間と、半
導体素子３の端部はエポキシ系の封止樹脂７により充填
被覆されている。そして多層回路基板である半導体キャ
リア４の底面には、図１３に示すように、メタライズ金
属層としてＡｇ−Ｐｄよりなる外部電極端子８が一定の
間隔で格子状に形成されている。図１２に示すように、
また半導体素子３の裏面には、品種等を表示するマーク
９が形成されている。
【０００５】次に従来の半導体装置の製造方法について
図面を参照しながら説明する。図１５〜図２０は従来の
半導体装置の製造方法を工程別に示した部分断面図であ
る。
図面を参照しながら説明する。図１５〜図２０は従来の
半導体装置の製造方法を工程別に示した部分断面図であ
る。
【０００６】まず図１５に示すように、半導体素子３の
電極パッド１上にワイヤーボンディング法（ボールボン
ディング法）を用いて、Ａｕバンプ２（Ａｕ二段突起）
を形成する。この方法は図１６に示すように、Ａｕワイ
ヤー１０先端に形成したボールをアルミ電極に熱圧接す
ることにより、二段突起の下段部を形成し（第１ボン
ド）、さらにキャピラリ１１を移動させることにより形
成したＡｕワイヤーループをもって二段突起の上段部を
形成する（第２ボンド）。前述の状態においては、Ａｕ
二段突起の高さは均一でなくかつ頭頂部の平坦性にも欠
けているためにＡｕ二段突起を加圧することにより高さ
の均一化並びに頭頂部の平坦化、いわゆるレベリングを
行なう。
電極パッド１上にワイヤーボンディング法（ボールボン
ディング法）を用いて、Ａｕバンプ２（Ａｕ二段突起）
を形成する。この方法は図１６に示すように、Ａｕワイ
ヤー１０先端に形成したボールをアルミ電極に熱圧接す
ることにより、二段突起の下段部を形成し（第１ボン
ド）、さらにキャピラリ１１を移動させることにより形
成したＡｕワイヤーループをもって二段突起の上段部を
形成する（第２ボンド）。前述の状態においては、Ａｕ
二段突起の高さは均一でなくかつ頭頂部の平坦性にも欠
けているためにＡｕ二段突起を加圧することにより高さ
の均一化並びに頭頂部の平坦化、いわゆるレベリングを
行なう。
【０００７】次に図１７に示すように、半導体素子３上
のＡｕバンプ２に導電性接着剤６を供給する。導電性接
着剤６としては、前述と同様に信頼性、熱応力などを考
慮してたとえばバインダーとしてエポキシレジン、導体
フィラーとしてＡｇ−Ｐｄ合金によりなる接着剤を用い
ている。
のＡｕバンプ２に導電性接着剤６を供給する。導電性接
着剤６としては、前述と同様に信頼性、熱応力などを考
慮してたとえばバインダーとしてエポキシレジン、導体
フィラーとしてＡｇ−Ｐｄ合金によりなる接着剤を用い
ている。
【０００８】次に図１８に示すように、半導体素子３の
表面を下にして実装する方法であるフリップチップ方式
によって、半導体素子３上の導電性接着剤６が供給され
たＡｕバンプ２と、底面に外部電極端子８が一定の間隔
で格子状に形成されている半導体キャリア４上の電極５
とを位置精度よく合わせて接合した後、一定の温度にて
熱硬化させる。
表面を下にして実装する方法であるフリップチップ方式
によって、半導体素子３上の導電性接着剤６が供給され
たＡｕバンプ２と、底面に外部電極端子８が一定の間隔
で格子状に形成されている半導体キャリア４上の電極５
とを位置精度よく合わせて接合した後、一定の温度にて
熱硬化させる。
【０００９】そして図１９に示すように、エポキシ系の
封止樹脂７を半導体素子３の周辺端部と、半導体素子３
と半導体キャリア４との間に形成された隙間に注入し、
一定の温度にて封止樹脂を硬化させ樹脂モールドし、半
導体装置を完成させていた。
封止樹脂７を半導体素子３の周辺端部と、半導体素子３
と半導体キャリア４との間に形成された隙間に注入し、
一定の温度にて封止樹脂を硬化させ樹脂モールドし、半
導体装置を完成させていた。
【００１０】そして図２０に示すように、完成した半導
体装置に対して、品種名等の表示を形成する工程（マー
キング工程）があり、半導体素子３の裏面が露出してい
るので、その半導体素子の裏面に対して、直接レーザー
マーカー等により切削して、文字、記号等のマーク９を
形成していた。なお、図２０においては、レーザーマー
カーによって切削されたマーク９の箇所を模式的に凹凸
表示している。
体装置に対して、品種名等の表示を形成する工程（マー
キング工程）があり、半導体素子３の裏面が露出してい
るので、その半導体素子の裏面に対して、直接レーザー
マーカー等により切削して、文字、記号等のマーク９を
形成していた。なお、図２０においては、レーザーマー
カーによって切削されたマーク９の箇所を模式的に凹凸
表示している。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、図２０に示したように、半導体素子３
の裏面に直接、レーザーマーカーにより、文字、記号等
のマーク９を形成するものであり、半導体素子の裏面が
削れることにより特性上の悪影響を及ぼすことがあっ
た。すなわち、半導体素子３としては、３５０μｍ程度
の厚みを有したシリコン基板であり、レーザーによる表
面切削によってマーク９を形成する際に半導体素子に衝
撃が加わり、半導体素子表面に形成された回路等が破壊
され、特性上の悪影響を及ぼすおそれがあった。
半導体装置では、図２０に示したように、半導体素子３
の裏面に直接、レーザーマーカーにより、文字、記号等
のマーク９を形成するものであり、半導体素子の裏面が
削れることにより特性上の悪影響を及ぼすことがあっ
た。すなわち、半導体素子３としては、３５０μｍ程度
の厚みを有したシリコン基板であり、レーザーによる表
面切削によってマーク９を形成する際に半導体素子に衝
撃が加わり、半導体素子表面に形成された回路等が破壊
され、特性上の悪影響を及ぼすおそれがあった。
【００１２】本発明は、このような従来例にあった事柄
を解決するものであって、半導体素子の裏面が露出した
構造の半導体装置において、マーキング工程時の半導体
素子の破壊に着目し、素子破壊を防止し、かつマーキン
グ可能な半導体装置およびその製造方法を提供すること
を課題とする。
を解決するものであって、半導体素子の裏面が露出した
構造の半導体装置において、マーキング工程時の半導体
素子の破壊に着目し、素子破壊を防止し、かつマーキン
グ可能な半導体装置およびその製造方法を提供すること
を課題とする。
【００１３】
【課題を解決するための手段】前述の課題を解決するた
め本発明の半導体装置は、以下のような構成を有してい
る。すなわち、半導体キャリアと、半導体キャリア上面
に接合された半導体素子と、半導体素子上の電極パッド
上に設けられ、半導体素子と半導体キャリア上の複数の
電極とを接続した複数のバンプ電極と、半導体キャリア
上面の複数の電極と二段バンプ電極とを接続した導電性
接着剤と、半導体素子と半導体キャリアとの間隔と半導
体素子周辺端部とを充填被覆している樹脂とよりなる半
導体装置において、半導体素子の裏面に対してマーキン
グ部材を形成し、そのマーキング部材にマークを形成し
たものである。
め本発明の半導体装置は、以下のような構成を有してい
る。すなわち、半導体キャリアと、半導体キャリア上面
に接合された半導体素子と、半導体素子上の電極パッド
上に設けられ、半導体素子と半導体キャリア上の複数の
電極とを接続した複数のバンプ電極と、半導体キャリア
上面の複数の電極と二段バンプ電極とを接続した導電性
接着剤と、半導体素子と半導体キャリアとの間隔と半導
体素子周辺端部とを充填被覆している樹脂とよりなる半
導体装置において、半導体素子の裏面に対してマーキン
グ部材を形成し、そのマーキング部材にマークを形成し
たものである。
【００１４】また本発明の半導体装置の製造方法におい
ては、半導体素子上の電極パッド上に二段突起電極であ
るバンプを形成する工程と、バンプに導電性接着剤を供
給する工程と、半導体キャリア上のバンプ接続用の電極
と半導体素子上のバンプとを導電性接着剤を介して接合
する工程と、半導体素子と半導体キャリアとの隙間に封
止樹脂を注入し、硬化させ樹脂封止を行なう工程とによ
り半導体装置構成体を形成した後、その半導体装置構成
体をアルミニウム板上に放熱グリスを形成したものに対
して、フェースダウン方式で接合し、半導体素子の裏面
にマーキング部材を形成し、そのマーキング部材に対し
てマーキングする半導体装置の製造方法である。
ては、半導体素子上の電極パッド上に二段突起電極であ
るバンプを形成する工程と、バンプに導電性接着剤を供
給する工程と、半導体キャリア上のバンプ接続用の電極
と半導体素子上のバンプとを導電性接着剤を介して接合
する工程と、半導体素子と半導体キャリアとの隙間に封
止樹脂を注入し、硬化させ樹脂封止を行なう工程とによ
り半導体装置構成体を形成した後、その半導体装置構成
体をアルミニウム板上に放熱グリスを形成したものに対
して、フェースダウン方式で接合し、半導体素子の裏面
にマーキング部材を形成し、そのマーキング部材に対し
てマーキングする半導体装置の製造方法である。
【００１５】
【発明の実施の形態】前述のような構成とすることによ
り、本発明の半導体装置は、半導体素子の裏面に対して
マーキング部材を形成し、そのマーキング部材にマーク
を形成したことにより、レーザーマーキングの際の衝撃
を防止し、半導体素子表面に形成された回路等が破壊さ
れ、特性上の悪影響を及ぼしたり、半導体素子にクラッ
ク等の破壊が発生するということはなくなる。またマー
キング部材と半導体素子の裏面との接合は、放熱グリス
により接合し、かつアルミニウム板よりなるマーキング
部材との組み合せにより、半導体素子より発生する熱を
効率よくマーキング部材に伝導させ、放熱させることが
でき、半導体装置として放熱性を向上させることもでき
る。
り、本発明の半導体装置は、半導体素子の裏面に対して
マーキング部材を形成し、そのマーキング部材にマーク
を形成したことにより、レーザーマーキングの際の衝撃
を防止し、半導体素子表面に形成された回路等が破壊さ
れ、特性上の悪影響を及ぼしたり、半導体素子にクラッ
ク等の破壊が発生するということはなくなる。またマー
キング部材と半導体素子の裏面との接合は、放熱グリス
により接合し、かつアルミニウム板よりなるマーキング
部材との組み合せにより、半導体素子より発生する熱を
効率よくマーキング部材に伝導させ、放熱させることが
でき、半導体装置として放熱性を向上させることもでき
る。
【００１６】また本発明の半導体装置の製造方法は、特
に半導体装置構成体を形成した後、その半導体装置構成
体をアルミニウム板上に放熱グリスを形成したものに対
して、フェースダウン方式で接合し、半導体素子の裏面
にマーキング部材を形成し、そのマーキング部材に対し
てマーキングするので、半導体素子に対しては、レーザ
ーマーキングの際に衝撃が加わるのを防止し、半導体素
子表面に形成された回路等が破壊され、特性上の悪影響
を及ぼしたり、半導体素子にクラック等の破壊が発生す
るということはなくなる。
に半導体装置構成体を形成した後、その半導体装置構成
体をアルミニウム板上に放熱グリスを形成したものに対
して、フェースダウン方式で接合し、半導体素子の裏面
にマーキング部材を形成し、そのマーキング部材に対し
てマーキングするので、半導体素子に対しては、レーザ
ーマーキングの際に衝撃が加わるのを防止し、半導体素
子表面に形成された回路等が破壊され、特性上の悪影響
を及ぼしたり、半導体素子にクラック等の破壊が発生す
るということはなくなる。
【００１７】以下、本発明の半導体装置における実施の
形態の一例について、図面を参照しながら説明する。
形態の一例について、図面を参照しながら説明する。
【００１８】図１は本例の平面図、図２はその底面図、
図３は図１のＡ−Ａ１線に沿った断面図である。
図３は図１のＡ−Ａ１線に沿った断面図である。
【００１９】まず図１，図２，図３を参照して、本例の
構成について説明する。図１，図２および図３に示すよ
うに、表面の電極パッド１に二段形状のＡｕバンプ２の
形成された半導体素子３が、表面側を下にしてセラミッ
クを絶縁基体とした多層回路基板である半導体キャリア
４に接合されている。半導体キャリア４の上面には半導
体素子３との導通のための複数の電極５が形成されてお
り、電極５と半導体素子３上に形成されたＡｕバンプ２
とが導電性接着剤６で接合されている。導電性接着剤６
はＡｕバンプ２にあらかじめ供給されている。そして、
接合された半導体素子３と半導体キャリア４との間の隙
間と、半導体素子３の端部はエポキシ系の封止樹脂７に
より充填被覆されている。
構成について説明する。図１，図２および図３に示すよ
うに、表面の電極パッド１に二段形状のＡｕバンプ２の
形成された半導体素子３が、表面側を下にしてセラミッ
クを絶縁基体とした多層回路基板である半導体キャリア
４に接合されている。半導体キャリア４の上面には半導
体素子３との導通のための複数の電極５が形成されてお
り、電極５と半導体素子３上に形成されたＡｕバンプ２
とが導電性接着剤６で接合されている。導電性接着剤６
はＡｕバンプ２にあらかじめ供給されている。そして、
接合された半導体素子３と半導体キャリア４との間の隙
間と、半導体素子３の端部はエポキシ系の封止樹脂７に
より充填被覆されている。
【００２０】ここで本例においては、表面に露出してい
る半導体素子３の裏面には、マーキング部材としてアル
ミニウム板１２が接着剤としての放熱グリス１３を介し
て接合され、そのアルミニウム板１２に対して品種等の
文字、記号などのマーク９が付設されている。このマー
キング部材であるアルミニウム板１２の介在により、レ
ーザーによりアルミニウム板１２を切削してマーキング
しても、アルミニウム板１２の表面が削れるのみで、半
導体素子３に対しては、レーザーマーキングの際の衝撃
を防止し、半導体素子表面に形成された回路等が破壊さ
れ、特性上の悪影響を及ぼしたり、半導体素子３にクラ
ック等の破壊が発生したりするということがなくなる。
このアルミニウム板１２の厚みとしては、２００μｍ程
度としている。またアルミニウム板１２と半導体素子３
の裏面との接合は、放熱グリス１３により接合し、かつ
アルミニウム板との組み合せにより、半導体素子３より
発生する熱を効率よくアルミニウム板１２に伝導させ、
放熱させることができ、半導体装置として放熱性を向上
させることもできる。
る半導体素子３の裏面には、マーキング部材としてアル
ミニウム板１２が接着剤としての放熱グリス１３を介し
て接合され、そのアルミニウム板１２に対して品種等の
文字、記号などのマーク９が付設されている。このマー
キング部材であるアルミニウム板１２の介在により、レ
ーザーによりアルミニウム板１２を切削してマーキング
しても、アルミニウム板１２の表面が削れるのみで、半
導体素子３に対しては、レーザーマーキングの際の衝撃
を防止し、半導体素子表面に形成された回路等が破壊さ
れ、特性上の悪影響を及ぼしたり、半導体素子３にクラ
ック等の破壊が発生したりするということがなくなる。
このアルミニウム板１２の厚みとしては、２００μｍ程
度としている。またアルミニウム板１２と半導体素子３
の裏面との接合は、放熱グリス１３により接合し、かつ
アルミニウム板との組み合せにより、半導体素子３より
発生する熱を効率よくアルミニウム板１２に伝導させ、
放熱させることができ、半導体装置として放熱性を向上
させることもできる。
【００２１】本例では、半導体素子３の裏面に対して、
マーキング部材としてアルミニウム板１２を設けた構成
としたが、アルミニウム板以外のレーザーマーキング可
能であって放熱性（熱伝導率の高い）のよい材料の板で
もよい。さらには、マーキング部材は板状でなくとも、
半導体素子３の裏面にレーザーマーキング可能であって
放熱性（熱伝導率の高い）のよい材料の膜を形成したも
のでもよい。
マーキング部材としてアルミニウム板１２を設けた構成
としたが、アルミニウム板以外のレーザーマーキング可
能であって放熱性（熱伝導率の高い）のよい材料の板で
もよい。さらには、マーキング部材は板状でなくとも、
半導体素子３の裏面にレーザーマーキング可能であって
放熱性（熱伝導率の高い）のよい材料の膜を形成したも
のでもよい。
【００２２】なお、封止樹脂７は、エポキシ系樹脂にフ
ィラーとして高熱伝導セラミックである窒化アルミニウ
ム（ＡｌＮ）、もしくは炭化珪素（ＳｉＣ）を添加した
樹脂を用いる。多層回路基板である半導体キャリア４の
底面には、図２に示すように、メタライズ金属層として
Ａｇ−Ｐｄよりなる円形の外部電極端子８が一定の間隔
で格子状に形成されている。外部電極端子８は、半導体
キャリア４上の電極５の配列が、まずその表面でパター
ンにより引き回され、ビアにより半導体キャリア４内部
で引き回され、底面で格子状に配列されているものであ
る。Ａｇ−Ｐｄ以外にもＣｕ、Ａｕをメタライズ金属層
として用いてもよい。またさらに電極材料の表面酸化防
止を目的としてＡｕめっき、半導体素子３のＡｕバンプ
２と半導体キャリア４との接合に用いる導電性接着剤６
にはんだを用いる場合には、メタライズのはんだ食われ
を防止する目的でＮｉめっきを行なう。
ィラーとして高熱伝導セラミックである窒化アルミニウ
ム（ＡｌＮ）、もしくは炭化珪素（ＳｉＣ）を添加した
樹脂を用いる。多層回路基板である半導体キャリア４の
底面には、図２に示すように、メタライズ金属層として
Ａｇ−Ｐｄよりなる円形の外部電極端子８が一定の間隔
で格子状に形成されている。外部電極端子８は、半導体
キャリア４上の電極５の配列が、まずその表面でパター
ンにより引き回され、ビアにより半導体キャリア４内部
で引き回され、底面で格子状に配列されているものであ
る。Ａｇ−Ｐｄ以外にもＣｕ、Ａｕをメタライズ金属層
として用いてもよい。またさらに電極材料の表面酸化防
止を目的としてＡｕめっき、半導体素子３のＡｕバンプ
２と半導体キャリア４との接合に用いる導電性接着剤６
にはんだを用いる場合には、メタライズのはんだ食われ
を防止する目的でＮｉめっきを行なう。
【００２３】封止樹脂７にエポキシ系樹脂を使用してい
る目的の第１は、半導体素子３と半導体キャリア４との
熱応力差に起因する熱応力が、Ａｕバンプ２および導電
性接着剤６に集中させないようにするためである。硬化
後弾性係数の大きいエポキシ系の樹脂にて半導体素子３
と半導体キャリア４とを強固に固定することにより、温
度変化による半導体キャリア４および半導体素子３の変
形量の違いに基づく応力をバイメタルの原理による曲げ
変形に変換することにより、バンプに印加されるせん断
応力を解消するためである。第２には、エポキシ系の樹
脂はノボラック系などの他の樹脂よりも水分の透過が少
ないためである。第３には、エポキシ系の樹脂に対して
フィラーとして一般的に用いられているシリカ（ＳｉＯ
2 ）ではなく、窒化アルミニウム（ＡｌＮ）を、高熱伝
導性セラミックとして炭化珪素（ＳｉＣ）を添加するこ
とにより、熱膨張率、熱伝導率のコントロールが可能と
なり、半導体装置の動作にともなう熱発生による温度上
昇の防止と半導体装置に発生する応力を緩和することが
できるためである。
る目的の第１は、半導体素子３と半導体キャリア４との
熱応力差に起因する熱応力が、Ａｕバンプ２および導電
性接着剤６に集中させないようにするためである。硬化
後弾性係数の大きいエポキシ系の樹脂にて半導体素子３
と半導体キャリア４とを強固に固定することにより、温
度変化による半導体キャリア４および半導体素子３の変
形量の違いに基づく応力をバイメタルの原理による曲げ
変形に変換することにより、バンプに印加されるせん断
応力を解消するためである。第２には、エポキシ系の樹
脂はノボラック系などの他の樹脂よりも水分の透過が少
ないためである。第３には、エポキシ系の樹脂に対して
フィラーとして一般的に用いられているシリカ（ＳｉＯ
2 ）ではなく、窒化アルミニウム（ＡｌＮ）を、高熱伝
導性セラミックとして炭化珪素（ＳｉＣ）を添加するこ
とにより、熱膨張率、熱伝導率のコントロールが可能と
なり、半導体装置の動作にともなう熱発生による温度上
昇の防止と半導体装置に発生する応力を緩和することが
できるためである。
【００２４】またバンプ電極をＡｕバンプ２としている
が、Ａｕ（金）以外にＰｔ（白金）、Ａｇ（銀）、Ａｌ
（アルミニウム）、またはＣｕ（銅）などでもよい。
が、Ａｕ（金）以外にＰｔ（白金）、Ａｇ（銀）、Ａｌ
（アルミニウム）、またはＣｕ（銅）などでもよい。
【００２５】次に本発明の半導体装置の製造方法におけ
る実施の形態の一例について、図４〜図１１を参照しな
がら説明する。
る実施の形態の一例について、図４〜図１１を参照しな
がら説明する。
【００２６】まず図４に示すように、半導体素子３上の
電極パッド１に対して、ワイヤーボンディング法（ボー
ルボンディング法）を用いて、Ａｕバンプ２（Ａｕ二段
突起）を形成する。この方法は、図５の拡大図に示すよ
うに、Ａｕワイヤー１０先端に形成したボールをアルミ
ニウム電極である電極パッド１に熱圧接することによ
り、二段突起の下段部２ａを形成し（第１ボンド）、さ
らにキャピラリ１１を移動させることにより形成したＡ
ｕワイヤーループをもって二段突起の上段部２ｂを形成
する（第２ボンド）。なお、Ａｕバンプ２形成後には、
Ａｕ二段突起の高さは均一でなくかつ頭頂部の平坦性に
も欠けているために、Ａｕ二段突起を加圧することによ
り高さの均一化並びに頭頂部の平坦化、いわゆるレベリ
ングを行なう。
電極パッド１に対して、ワイヤーボンディング法（ボー
ルボンディング法）を用いて、Ａｕバンプ２（Ａｕ二段
突起）を形成する。この方法は、図５の拡大図に示すよ
うに、Ａｕワイヤー１０先端に形成したボールをアルミ
ニウム電極である電極パッド１に熱圧接することによ
り、二段突起の下段部２ａを形成し（第１ボンド）、さ
らにキャピラリ１１を移動させることにより形成したＡ
ｕワイヤーループをもって二段突起の上段部２ｂを形成
する（第２ボンド）。なお、Ａｕバンプ２形成後には、
Ａｕ二段突起の高さは均一でなくかつ頭頂部の平坦性に
も欠けているために、Ａｕ二段突起を加圧することによ
り高さの均一化並びに頭頂部の平坦化、いわゆるレベリ
ングを行なう。
【００２７】次に回転する円盤上にドクターブレード法
を用いて適当な厚みにＡｇ−Ｐｄを導電物質として含有
する導電性接着剤６を塗布する。この際、導電性接着剤
６は常に新鮮な表面を維持する目的にてスキージにて円
盤上で攪拌される。導電性接着剤６にＡｕバンプ２を設
けた半導体素子３を押し当てた後に引き上げる方法、い
わゆる転写法によって、図６に示すように、Ａｕバンプ
２の上段部２ｂ領域に導電性接着剤６を供給する。導電
性接着剤６としては、信頼性、熱応力などを考慮してた
とえばバインダーとしてエポキシレジン、導体フィラー
としてＡｇ−Ｐｄ合金によりなる接着剤を用いている。
を用いて適当な厚みにＡｇ−Ｐｄを導電物質として含有
する導電性接着剤６を塗布する。この際、導電性接着剤
６は常に新鮮な表面を維持する目的にてスキージにて円
盤上で攪拌される。導電性接着剤６にＡｕバンプ２を設
けた半導体素子３を押し当てた後に引き上げる方法、い
わゆる転写法によって、図６に示すように、Ａｕバンプ
２の上段部２ｂ領域に導電性接着剤６を供給する。導電
性接着剤６としては、信頼性、熱応力などを考慮してた
とえばバインダーとしてエポキシレジン、導体フィラー
としてＡｇ−Ｐｄ合金によりなる接着剤を用いている。
【００２８】次に図７に示すように、半導体素子３の表
面を下にして実装する方法であるフリップチップ方式に
よって、半導体素子３上の導電性接着剤６が供給された
Ａｕバンプ２と、底面に外部電極端子８が一定の間隔で
格子状に形成されている半導体キャリア４上の電極５と
を位置精度よく合わせて接合した後、一定の温度にて熱
硬化させる。導電性接着剤６として、たとえばバインダ
ーとしてエポキシレジン、導体フィラーとしてＡｇ−Ｐ
ｄ合金によりなる導電性接着剤を用いた場合の硬化条件
は、１００℃の温度で１時間、１２０℃の温度で２時間
加熱することにより接合を完了する。
面を下にして実装する方法であるフリップチップ方式に
よって、半導体素子３上の導電性接着剤６が供給された
Ａｕバンプ２と、底面に外部電極端子８が一定の間隔で
格子状に形成されている半導体キャリア４上の電極５と
を位置精度よく合わせて接合した後、一定の温度にて熱
硬化させる。導電性接着剤６として、たとえばバインダ
ーとしてエポキシレジン、導体フィラーとしてＡｇ−Ｐ
ｄ合金によりなる導電性接着剤を用いた場合の硬化条件
は、１００℃の温度で１時間、１２０℃の温度で２時間
加熱することにより接合を完了する。
【００２９】そして図８に示すように、エポキシ系の封
止樹脂７を半導体素子３の周辺端部と、半導体素子３と
半導体キャリア４との間に形成された隙間に注入し、一
定の温度にて硬化させ樹脂モールドする。この樹脂モー
ルドの方法としては、封止樹脂７を注入ノズルを用いて
一方向から半導体素子３と半導体キャリア４の間に形成
された隙間に注入し、隙間を埋めてから半導体素子３の
周辺端部を封止するものである。封止樹脂７としてエポ
キシ系樹脂に高熱伝導セラミックである窒化アルミニウ
ム（ＡｌＮ）もしくは炭化珪素（ＳｉＣ）等をフィラー
として添加したものを用いる。封止樹脂７の供給後オー
ブン中で加熱をすることにより封止樹脂７を硬化させ、
半導体装置構成体１４を完成させる。
止樹脂７を半導体素子３の周辺端部と、半導体素子３と
半導体キャリア４との間に形成された隙間に注入し、一
定の温度にて硬化させ樹脂モールドする。この樹脂モー
ルドの方法としては、封止樹脂７を注入ノズルを用いて
一方向から半導体素子３と半導体キャリア４の間に形成
された隙間に注入し、隙間を埋めてから半導体素子３の
周辺端部を封止するものである。封止樹脂７としてエポ
キシ系樹脂に高熱伝導セラミックである窒化アルミニウ
ム（ＡｌＮ）もしくは炭化珪素（ＳｉＣ）等をフィラー
として添加したものを用いる。封止樹脂７の供給後オー
ブン中で加熱をすることにより封止樹脂７を硬化させ、
半導体装置構成体１４を完成させる。
【００３０】次に図９に示すように、マーキング部材と
して、厚さ２００μｍ程度のアルミニウム広板１５を半
導体素子３と同等の寸法になるようにカッティングし、
分割したアルミニウム板１２を形成し、その表面に対し
て放熱グリス１３を基台１６上で均一に塗布する。
して、厚さ２００μｍ程度のアルミニウム広板１５を半
導体素子３と同等の寸法になるようにカッティングし、
分割したアルミニウム板１２を形成し、その表面に対し
て放熱グリス１３を基台１６上で均一に塗布する。
【００３１】そして図１０に示すように、基台１６上の
アルミニウム板１２に対して、図９で示した半導体装置
構成体１４をアルミニウム板１２上に形成された放熱グ
リス１３により接合する。この接合方法は、半導体装置
構成体１４のフェースダウン方式、すなわち半導体素子
３の裏面を下にして接合することにより接合するもので
ある。
アルミニウム板１２に対して、図９で示した半導体装置
構成体１４をアルミニウム板１２上に形成された放熱グ
リス１３により接合する。この接合方法は、半導体装置
構成体１４のフェースダウン方式、すなわち半導体素子
３の裏面を下にして接合することにより接合するもので
ある。
【００３２】最後に図１１に示すように、半導体装置構
成体１４のアルミニウム板１２に対して、レーザーマー
キングを行ない、アルミニウム板１２を切削して品種等
の固有の文字、記号などのマーク９を形成し、半導体装
置を完成させる。
成体１４のアルミニウム板１２に対して、レーザーマー
キングを行ない、アルミニウム板１２を切削して品種等
の固有の文字、記号などのマーク９を形成し、半導体装
置を完成させる。
【００３３】本実施形態に示した半導体装置の製造方法
においては、アルミニウム広板１５をカッティングして
得たアルミニウム板１２を放熱グリスを介して半導体素
子３の裏面に接合する方法であるが、アルミニウム板以
外にも、レーザーマーキング可能であって放熱性（熱伝
導率の高い）のよい材料の板を接合させてもよい。さら
には、マーキング部材は板状でなくとも、半導体素子３
の裏面にレーザーマーキング可能であって放熱性（熱伝
導率の高い）のよい材料の膜を形成する方法でもよい。
においては、アルミニウム広板１５をカッティングして
得たアルミニウム板１２を放熱グリスを介して半導体素
子３の裏面に接合する方法であるが、アルミニウム板以
外にも、レーザーマーキング可能であって放熱性（熱伝
導率の高い）のよい材料の板を接合させてもよい。さら
には、マーキング部材は板状でなくとも、半導体素子３
の裏面にレーザーマーキング可能であって放熱性（熱伝
導率の高い）のよい材料の膜を形成する方法でもよい。
【００３４】なお、参考として、半導体キャリア４の作
製の一例を説明する。まずセラミック粉末をガラス粉末
と溶剤と共に混合ミルに投入し回転混合粉砕を行なう。
さらに有機バインダーを添加しさらに混合する。このセ
ラミック粉末は通常アルミナを主体とするが特に熱伝導
性を向上させるために窒化アルミニウム（ＡｌＮ）、炭
化珪素（ＳｉＣ）等の粉末も添加する。十分混合を行な
った後、得られる泥しょう、いわゆるスラリーはグリー
ンシート成型のために搬送シート上に任意の厚みで塗布
される。厚みの調整にはドクターブレード法等を用い
る。搬送シート上のスラリーは赤外線および熱風を用い
て溶剤を乾燥することにより弾力性に富み導電ペースト
印刷時のペースト溶剤の浸透性にすぐれたグリーンシー
トを得る。このグリーンシートに対して位置合わせ手法
として配線ルール２００μｍ以上の場合は、グリーンシ
ートに直接ガイド穴を設け、２００μｍ未満の場合はガ
イド穴を有した保持枠に張り付ける。次にグリーンシー
トの表裏の電気的導通が必要な部分に機械的加工法にて
穴を設ける。この穴に印刷法にてＣｕ粉末を主成分とし
た導電性ペーストを充填する。次にグリーンシート表面
に必要な回路を印刷した後乾燥を行い適当な荷重にて印
刷された回路をグリーンシート中に埋没させる。この目
的は回路が印刷されたグリーンシート表面を平坦にする
ことにより、次の工程である積層工程における積層不
良、いわゆるデラミネーションを防止するためである。
積層工程においては、グリーンシートに設けられたガイ
ド穴もしくは保持枠のガイド穴により精度よく積層され
たグリーンシートを加圧することにより強固に接着す
る。
製の一例を説明する。まずセラミック粉末をガラス粉末
と溶剤と共に混合ミルに投入し回転混合粉砕を行なう。
さらに有機バインダーを添加しさらに混合する。このセ
ラミック粉末は通常アルミナを主体とするが特に熱伝導
性を向上させるために窒化アルミニウム（ＡｌＮ）、炭
化珪素（ＳｉＣ）等の粉末も添加する。十分混合を行な
った後、得られる泥しょう、いわゆるスラリーはグリー
ンシート成型のために搬送シート上に任意の厚みで塗布
される。厚みの調整にはドクターブレード法等を用い
る。搬送シート上のスラリーは赤外線および熱風を用い
て溶剤を乾燥することにより弾力性に富み導電ペースト
印刷時のペースト溶剤の浸透性にすぐれたグリーンシー
トを得る。このグリーンシートに対して位置合わせ手法
として配線ルール２００μｍ以上の場合は、グリーンシ
ートに直接ガイド穴を設け、２００μｍ未満の場合はガ
イド穴を有した保持枠に張り付ける。次にグリーンシー
トの表裏の電気的導通が必要な部分に機械的加工法にて
穴を設ける。この穴に印刷法にてＣｕ粉末を主成分とし
た導電性ペーストを充填する。次にグリーンシート表面
に必要な回路を印刷した後乾燥を行い適当な荷重にて印
刷された回路をグリーンシート中に埋没させる。この目
的は回路が印刷されたグリーンシート表面を平坦にする
ことにより、次の工程である積層工程における積層不
良、いわゆるデラミネーションを防止するためである。
積層工程においては、グリーンシートに設けられたガイ
ド穴もしくは保持枠のガイド穴により精度よく積層され
たグリーンシートを加圧することにより強固に接着す
る。
【００３５】こうして完成したセラミックキャリアの背
面に形成された格子状電極にＳｎ−Ｐｂの共晶はんだク
リームを塗布する。そして整列治具を用いて高融点はん
だボールが、塗布されたはんだクリームに供給した後、
リフロー炉等を用いて加熱溶融することによりはんだ突
起バンプを形成し、半導体キャリア４を形成する。
面に形成された格子状電極にＳｎ−Ｐｂの共晶はんだク
リームを塗布する。そして整列治具を用いて高融点はん
だボールが、塗布されたはんだクリームに供給した後、
リフロー炉等を用いて加熱溶融することによりはんだ突
起バンプを形成し、半導体キャリア４を形成する。
【００３６】以上、本例に示したように、本発明の半導
体装置は、上面に複数の電極５と底面に格子状に配列さ
れた外部電極端子８とを有した絶縁性基体からなる半導
体キャリア４と、半導体キャリア４上面に接合された半
導体素子３と、半導体素子３と半導体キャリア４上の複
数の電極５とを接続した導電性接着剤６と、半導体素子
３と半導体キャリア４との間隔と半導体素子３の周辺端
部を充填被覆している封止樹脂７とよりなる半導体装置
であり、半導体素子３の裏面に対して、マーキング部材
としてアルミニウム板１２を形成し、そのマーキング部
材に対してマークを形成した半導体装置である。したが
って、直接に半導体素子３の裏面にレーザーによりマー
キングしたものではなく、半導体素子３裏面上のマーキ
ング部材にマーキングしたものであり、半導体素子３に
対しては、レーザーマーキングの際の衝撃を防止し、半
導体素子表面に形成された回路等が破壊され、特性上の
悪影響を及ぼしたり、半導体素子３にクラック等の破壊
が発生するということはなくなる。またアルミニウム板
１２と半導体素子３の裏面との接合は、放熱グリス１３
により接合し、かつアルミニウム板との組み合せによ
り、半導体素子３より発生する熱を効率よくアルミニウ
ム板１２に伝導させ、放熱させることができ、半導体装
置として放熱性を向上させることもできる。
体装置は、上面に複数の電極５と底面に格子状に配列さ
れた外部電極端子８とを有した絶縁性基体からなる半導
体キャリア４と、半導体キャリア４上面に接合された半
導体素子３と、半導体素子３と半導体キャリア４上の複
数の電極５とを接続した導電性接着剤６と、半導体素子
３と半導体キャリア４との間隔と半導体素子３の周辺端
部を充填被覆している封止樹脂７とよりなる半導体装置
であり、半導体素子３の裏面に対して、マーキング部材
としてアルミニウム板１２を形成し、そのマーキング部
材に対してマークを形成した半導体装置である。したが
って、直接に半導体素子３の裏面にレーザーによりマー
キングしたものではなく、半導体素子３裏面上のマーキ
ング部材にマーキングしたものであり、半導体素子３に
対しては、レーザーマーキングの際の衝撃を防止し、半
導体素子表面に形成された回路等が破壊され、特性上の
悪影響を及ぼしたり、半導体素子３にクラック等の破壊
が発生するということはなくなる。またアルミニウム板
１２と半導体素子３の裏面との接合は、放熱グリス１３
により接合し、かつアルミニウム板との組み合せによ
り、半導体素子３より発生する熱を効率よくアルミニウ
ム板１２に伝導させ、放熱させることができ、半導体装
置として放熱性を向上させることもできる。
【００３７】また本発明の半導体装置の製造方法は、半
導体素子３上の電極パッド１上に二段突起電極であるＡ
ｕバンプ２を形成する工程と、Ａｕバンプ２に導電性接
着剤６を供給する工程と、第１面にバンプ接続用の電極
５と、第２面に外部電極端子８とを有した半導体キャリ
ア４に対して、半導体キャリア４上のバンプ接続用の電
極５と半導体素子３上のＡｕバンプ２とを導電性接着剤
６を介して接合する工程と、半導体素子３と半導体キャ
リア４との隙間に封止樹脂７を注入し、硬化させ樹脂封
止を行なう工程とにより半導体装置構成体を形成した
後、その半導体装置構成体をアルミニウム板上に放熱グ
リスを形成したものに対して、フェースダウン方式で接
合し、半導体素子３の裏面にマーキング部材を形成し、
そのマーキング部材に対してマーキングする半導体装置
の製造方法であり、半導体素子３に対しては、レーザー
マーキングの際の衝撃が加わるのを防止し、半導体素子
表面に形成された回路等が破壊され、特性上の悪影響を
及ぼしたり、半導体素子３にクラック等の破壊が発生す
るということはなくなる。
導体素子３上の電極パッド１上に二段突起電極であるＡ
ｕバンプ２を形成する工程と、Ａｕバンプ２に導電性接
着剤６を供給する工程と、第１面にバンプ接続用の電極
５と、第２面に外部電極端子８とを有した半導体キャリ
ア４に対して、半導体キャリア４上のバンプ接続用の電
極５と半導体素子３上のＡｕバンプ２とを導電性接着剤
６を介して接合する工程と、半導体素子３と半導体キャ
リア４との隙間に封止樹脂７を注入し、硬化させ樹脂封
止を行なう工程とにより半導体装置構成体を形成した
後、その半導体装置構成体をアルミニウム板上に放熱グ
リスを形成したものに対して、フェースダウン方式で接
合し、半導体素子３の裏面にマーキング部材を形成し、
そのマーキング部材に対してマーキングする半導体装置
の製造方法であり、半導体素子３に対しては、レーザー
マーキングの際の衝撃が加わるのを防止し、半導体素子
表面に形成された回路等が破壊され、特性上の悪影響を
及ぼしたり、半導体素子３にクラック等の破壊が発生す
るということはなくなる。
【００３８】
【発明の効果】本発明にかかる半導体装置は、半導体素
子の裏面に対してアルミニウム板などによるマーキング
部材を形成し、そのマーキング部材にマークを形成した
ことにより、レーザーマーキングの際の衝撃が加わり、
半導体素子表面に形成された回路等が破壊され、特性上
の悪影響を及ぼしたり、半導体素子にクラック等の破壊
が発生するということがなくなる。またマーキング部材
と半導体素子の裏面との接合は、放熱グリスにより接合
し、かつアルミニウム板よりなるマーキング部材との組
み合せにより、半導体素子より発生する熱を効率よくマ
ーキング部材に伝導させ、放熱させることができ、半導
体装置として放熱性を向上させることもできる。
子の裏面に対してアルミニウム板などによるマーキング
部材を形成し、そのマーキング部材にマークを形成した
ことにより、レーザーマーキングの際の衝撃が加わり、
半導体素子表面に形成された回路等が破壊され、特性上
の悪影響を及ぼしたり、半導体素子にクラック等の破壊
が発生するということがなくなる。またマーキング部材
と半導体素子の裏面との接合は、放熱グリスにより接合
し、かつアルミニウム板よりなるマーキング部材との組
み合せにより、半導体素子より発生する熱を効率よくマ
ーキング部材に伝導させ、放熱させることができ、半導
体装置として放熱性を向上させることもできる。
【００３９】また本発明の半導体装置の製造方法は、半
導体装置構成体を形成した後、その半導体装置構成体を
アルミニウム板上に放熱グリスを形成したものに対し
て、フェースダウン方式で接合し、半導体素子の裏面に
マーキング部材を形成し、そのマーキング部材に対して
マーキングするので、簡易に精度よくマーキング部材を
半導体素子裏面に形成することができる。そして半導体
素子に対しては、レーザーマーキングの際の衝撃を防止
し、半導体素子表面に形成された回路等が破壊され、特
性上の悪影響を及ぼしたり、半導体素子にクラック等の
破壊が発生したりするということがなくなる。
導体装置構成体を形成した後、その半導体装置構成体を
アルミニウム板上に放熱グリスを形成したものに対し
て、フェースダウン方式で接合し、半導体素子の裏面に
マーキング部材を形成し、そのマーキング部材に対して
マーキングするので、簡易に精度よくマーキング部材を
半導体素子裏面に形成することができる。そして半導体
素子に対しては、レーザーマーキングの際の衝撃を防止
し、半導体素子表面に形成された回路等が破壊され、特
性上の悪影響を及ぼしたり、半導体素子にクラック等の
破壊が発生したりするということがなくなる。
【図１】本発明の半導体装置における実施の形態の一例
の平面図
の平面図
【図２】本発明の半導体装置における実施の形態の一例
の底面図
の底面図
【図３】本発明の半導体装置における実施の形態の一例
の断面図
の断面図
【図４】本発明の半導体装置の製造方法における実施の
形態の一例の工程断面図
形態の一例の工程断面図
【図５】本発明の半導体装置の製造方法における実施の
形態の一例の工程断面図
形態の一例の工程断面図
【図６】本発明の半導体装置の製造方法における実施の
形態の一例の工程断面図
形態の一例の工程断面図
【図７】本発明の半導体装置の製造方法における実施の
形態の一例の工程断面図
形態の一例の工程断面図
【図８】本発明の半導体装置の製造方法における実施の
形態の一例の工程断面図
形態の一例の工程断面図
【図９】本発明の半導体装置の製造方法における実施の
形態の一例の工程断面図
形態の一例の工程断面図
【図１０】本発明の半導体装置の製造方法における実施
の形態の一例の工程断面図
の形態の一例の工程断面図
【図１１】本発明の半導体装置の製造方法における実施
の形態の一例の工程断面図
の形態の一例の工程断面図
【図１２】従来の半導体装置の平面図
【図１３】従来の半導体装置の底面図
【図１４】従来の半導体装置の断面図
【図１５】従来の半導体装置の製造方法の工程断面図
【図１６】従来の半導体装置の製造方法の工程断面図
【図１７】従来の半導体装置の製造方法の工程断面図
【図１８】従来の半導体装置の製造方法の工程断面図
【図１９】従来の半導体装置の製造方法の工程断面図
【図２０】従来の半導体装置の製造方法の工程断面図
１ 電極パッド ２ Ａｕバンプ ３ 半導体素子 ４ 半導体キャリア ５ 電極 ６ 導電性接着剤 ７ 封止樹脂 ８ 外部電極端子 ９ マーク １０ Ａｕワイヤー １１ キャピラリ １２ アルミニウム板 １３ 放熱グリス １４ 半導体装置構成体 １５ アルミニウム広板 １６ 基台
Claims (7)
- 【請求項１】 上面に複数の電極と底面に配列された外
部電極端子とを有した絶縁性基体からなる半導体キャリ
アと、前記半導体キャリア上面に接合された半導体素子
と、前記半導体素子上の電極パッド上に設けられ、前記
半導体素子と前記半導体キャリア上の複数の電極とを接
続した複数のバンプ電極と、前記半導体キャリア上面の
複数の電極とバンプ電極とを接続し、前記電極パッド領
域内で前記バンプ電極の周りにのみ設けられた導電性接
着剤と、前記半導体素子と前記半導体キャリアとの間隔
と前記半導体素子周辺端部とを充填被覆している樹脂
と、前記半導体素子の裏面上に接着剤を介して設けられ
たマーキング部材と、前記マーキング部材上に形成され
たマークとよりなることを特徴とする半導体装置。 - 【請求項２】 上面に複数の電極と底面に配列された外
部電極端子とを有した絶縁性基体からなる半導体キャリ
アと、前記半導体キャリア上面に接合された半導体素子
と、前記半導体素子上の電極パッド上に設けられ、前記
半導体素子と前記半導体キャリア上の複数の電極とを接
続した複数の二段バンプ電極と、前記半導体キャリア上
面の複数の電極と二段バンプ電極とを接続した導電性接
着剤と、前記半導体素子と前記半導体キャリアとの間隔
と前記半導体素子周辺端部とを充填被覆している樹脂
と、前記半導体素子の裏面上に接着剤を介して設けられ
たマーキング部材とよりなる半導体装置であって、前記
マーキング部材表面にレーザーマーカーによるマークが
形成されていることを特徴とする半導体装置。 - 【請求項３】 マーキング部材は、レーザーマーカーに
よりマーキング可能であって熱伝導率の高い材料より構
成されていることを特徴とする請求項１〜請求項２のい
ずれかに記載の半導体装置。 - 【請求項４】 マーキング部材は、アルミニウム板であ
ることを特徴とする請求項１〜請求項２のいずれかに記
載の半導体装置。 - 【請求項５】 半導体素子上の電極パッド上にバンプ電
極を形成する工程と、前記半導体素子上に形成したバン
プ電極にのみ転写法により導電性接着剤を形成する工程
と、第１面にバンプ接続用電極と、第２面に外部電極端
子とを有した半導体キャリアに対して、前記半導体キャ
リア上のバンプ接続用電極と前記半導体素子上のバンプ
電極とを前記導電性接着剤を介して接合し、前記導電性
接着剤を熱硬化する工程と、半導体素子と半導体キャリ
アとの隙間に封止樹脂を注入し、硬化させ樹脂封止を行
ない、半導体装置構成体を形成する工程と、前記半導体
装置構成体の半導体素子裏面に対してマーキング部材を
設ける工程と、前記マーキング部材表面にマークを形成
する工程とを有することを特徴とする半導体装置の製造
方法。 - 【請求項６】 半導体素子上の電極パッド上にバンプ電
極を形成する工程と、前記半導体素子上に形成したバン
プ電極にのみ転写法により導電性接着剤を形成する工程
と、第１面にバンプ接続用電極と、第２面に外部電極端
子とを有した半導体キャリアに対して、前記半導体キャ
リア上のバンプ接続用電極と前記半導体素子上のバンプ
電極とを前記導電性接着剤を介して接合し、前記導電性
接着剤を熱硬化する工程と、半導体素子と半導体キャリ
アとの隙間に封止樹脂を注入し、硬化させ樹脂封止を行
ない、半導体装置構成体を形成する工程と、前記半導体
装置構成体の半導体素子裏面に対してアルミニウム板を
放熱グリスにより接合する工程と、前記アルミニウム板
表面にレーザーマーカーによりマークを形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 【請求項７】 半導体装置構成体の半導体素子裏面に対
してアルミニウム板を放熱グリスにより接合する工程
は、アルミニウム板上に放熱グリスを均一に塗布したも
のに対して、前記半導体装置構成体の半導体素子裏面を
フェースダウンにより接合する工程であることを特徴と
する請求項６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33646895A JP3307207B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33646895A JP3307207B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09180973A JPH09180973A (ja) | 1997-07-11 |
| JP3307207B2 true JP3307207B2 (ja) | 2002-07-24 |
Family
ID=18299460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33646895A Expired - Fee Related JP3307207B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3307207B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140267A (ja) * | 2002-10-18 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7871899B2 (en) | 2006-01-11 | 2011-01-18 | Amkor Technology, Inc. | Methods of forming back side layers for thinned wafers |
| JP5419226B2 (ja) * | 2010-07-29 | 2014-02-19 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム及びその用途 |
| WO2014129351A1 (ja) * | 2013-02-21 | 2014-08-28 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置とその製造方法 |
| JP5636471B2 (ja) * | 2013-05-23 | 2014-12-03 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム及びその用途 |
| JP2016139642A (ja) * | 2015-01-26 | 2016-08-04 | 株式会社東芝 | 半導体装置 |
-
1995
- 1995-12-25 JP JP33646895A patent/JP3307207B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09180973A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5550408A (en) | Semiconductor device | |
| US5436503A (en) | Semiconductor device and method of manufacturing the same | |
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| JP3414342B2 (ja) | 集積回路チップの実装構造および実装方法 | |
| JP3813797B2 (ja) | 半導体装置の製造方法 | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2826049B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002083903A (ja) | 半導体装置およびその製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP3307207B2 (ja) | 半導体装置およびその製造方法 | |
| JPH022151A (ja) | パッケージ構造体 | |
| JP2001102409A (ja) | 半導体装置およびその製造方法 | |
| JP3130287B2 (ja) | 半導体装置 | |
| JP3184491B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09181120A (ja) | 半導体装置およびその製造方法 | |
| JP3153755B2 (ja) | 半導体装置の製造方法 | |
| JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2001176908A (ja) | 半導体装置の製造方法 | |
| JP3397201B2 (ja) | 半導体装置 | |
| JP2751501B2 (ja) | 半導体装置及びその製造方法 | |
| JP3080049B2 (ja) | 集積回路チップの実装構造および方法 | |
| JP2002158315A (ja) | 半導体装置およびその製造方法 | |
| JPH07273244A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |