JP2013149737A - フリップチップ型半導体装置の製造方法 - Google Patents
フリップチップ型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013149737A JP2013149737A JP2012008148A JP2012008148A JP2013149737A JP 2013149737 A JP2013149737 A JP 2013149737A JP 2012008148 A JP2012008148 A JP 2012008148A JP 2012008148 A JP2012008148 A JP 2012008148A JP 2013149737 A JP2013149737 A JP 2013149737A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- back surface
- semiconductor back
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
- H01L2221/68386—Separation by peeling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Wire Bonding (AREA)
Abstract
【課題】各種情報が視認可能な状態で付与されたフリップチップ型半導体装置の製造方法であって、工程が簡略化された製造方法を提供する。
【解決手段】被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルム2を、半導体ウエハ4にラミネートする工程A、前記半導体ウエハ4をダイシングする工程B、及び前記フリップチップ型半導体裏面用フィルム2をレーザーマーキングする工程Cを含み、前記工程Cのフリップチップ型半導体裏面用フィルム2が未硬化である。
【選択図】図2
【解決手段】被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルム2を、半導体ウエハ4にラミネートする工程A、前記半導体ウエハ4をダイシングする工程B、及び前記フリップチップ型半導体裏面用フィルム2をレーザーマーキングする工程Cを含み、前記工程Cのフリップチップ型半導体裏面用フィルム2が未硬化である。
【選択図】図2
Description
本発明は、フリップチップ型半導体装置の製造方法及び当該方法により得られたフリップチップ型半導体装置に関する。
近年、半導体装置及びそのパッケージの薄型化、小型化がより一層求められている。そのため、半導体装置及びそのパッケージとして、半導体チップ等の半導体素子が基板上にフリップチップボンディングにより実装された(フリップチップ接続された)フリップチップ型の半導体装置が広く利用されている。
当該フリップチップ接続は半導体チップの回路面が基板の電極形成面と対向する形態で固定されるものである。このような半導体装置等では、半導体チップの裏面を保護フィルムにより保護し、半導体チップの損傷等を防止している場合がある。
しかしながら、前記保護フィルムにより半導体チップの裏面を保護するためには、ダイシング工程で得られた半導体チップに対し、その裏面に保護フィルムを貼り付けるための新たな工程を追加する必要がある。その結果、工程数が増え、製造コスト等が増加することになる。また、近年の薄型化により、半導体チップのピックアップ工程において、半導体チップに損傷が生じる場合がある。その為、ピックアップ工程までは、半導体ウエハ又は半導体チップの機械的強度を増すため、これらを補強することが求められている。
また、従来、製造された半導体チップや、当該半導体チップを用いて製造された半導体装置においては、製品の管理等の目的のため、各種情報(例えば、製品番号等の文字情報や、2次元コード等の図形情報)が製品に視認可能な状態で付与されていることが求められている。
ところで、半導体チップの製造方法として、保護膜形成層と剥離シートを剥離する工程、加熱又はエネルギー線照射により保護膜形成層を硬化する工程、半導体ウエハおよび保護膜形成層を回路毎にダイシングする工程を含む方法が知られている(例えば、特許文献1及び2参照)。しかしながら、特許文献1、2に記載された方法においては、当該半導体チップに各種情報を付与しようとした場合、保護膜形成層を硬化した後に行う必要があった。
本発明の目的は、各種情報が視認可能な状態で付与されたフリップチップ型半導体装置の製造方法であって、工程が簡略化された製造方法を提供することにある。
本願発明者等は、被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルムを、半導体ウエハにラミネートする工程A、前記半導体ウエハをダイシングする工程B、及び未硬化のフリップチップ型半導体裏面用フィルムをレーザーマーキングする工程Cを含む製造方法とすることで、前記目的を達成できることが見出し、本発明を完成させるに至った。
このように、本発明の製造方法においては、工程Cより前にフリップチップ型半導体裏面用フィルムを硬化させる工程を含まないため、製造工程の簡略化が可能となるものである。また、本発明の製造方法により得られたフリップチップ型半導体装置は、半導体素子が保護されており、かつ、当該半導体素子を用いて製造されたフリップチップ実装の半導体装置に各種情報を視認可能な状態で付与されているものである。
前記半導体裏面用フィルムが、エポキシ樹脂及びフェノール樹脂を含む樹脂組成物から形成され、かつ、エポキシ樹脂、フェノール樹脂の合計量が前記樹脂組成物(樹脂、フィラー、着色剤を含む、溶媒以外の全成分)100重量部に対して25重量部以下であることが好ましい。
前記フリップチップ型半導体裏面用フィルムの未硬化状態での弾性率は、10MPa〜10GPaであることが好ましく、100MPa〜5GPaであることがより好ましい。弾性率を10GPa以下とすることで、半導体ウエハとの密着性を十分確保できる。
前記フリップチップ型半導体裏面用フィルムは、樹脂組成物(樹脂、フィラー、着色剤を含む、溶媒以外の全成分)100重量部に対して0.01〜10重量部の着色剤を含有することが好ましい。着色剤の含有量を0.01重量部以上とすることにより、光線透過率を低くすることができるとともに、レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストを高くすることができる。一方、着色剤の含有量を10重量部以下とすることにより、良好なコントラストを有効に発揮(発現)できる。
また、本発明は、前記製造方法により得られたフリップチップ型半導体装置に関する。
本発明のフリップチップ型半導体装置の製造方法によれば、各種情報が視認可能な状態で付与されたフリップチップ型半導体装置を提供することができる。また、従来の製造方法より工程が簡略化された製造方法を提供することができる。
本実施の形態に係る半導体装置の製造方法について、図を参照しながら説明するが、本実施の形態に係る製造方法はこれらの例に限定されるものではない。図1は、本発明の実施の形態に係るフリップチップ型半導体裏面用フィルム2(以下、半導体裏面用フィルム2ともいう)が、ダイシングテープ3上に積層されたダイシングテープ一体型半導体裏面用フィルム1の一例を示す断面模式図である。図2は、前記ダイシングテープ一体型半導体裏面用フィルム1を用いた場合の半導体装置の製造方法を示す断面模式図である。なお、本明細書において、図には、説明に不要な部分は省略し、また、説明を容易にするために拡大又は縮小等して図示した部分がある。
本発明の半導体装置の製造方法は、被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルムを、半導体ウエハにラミネートする工程A、前記半導体ウエハをダイシングする工程B、及び、前記フリップチップ型半導体裏面用フィルムにレーザーマーキングする工程Cを含むものである。前記工程A〜Cの順番としては、工程Aが最初であればよく、工程A、工程B、工程Cの順番であっても、工程A、工程C、工程Bの順番であってもよい。また、工程A〜C以外の工程を含んでもよく、その他の工程については後述する。以下に、各工程について詳細に説明をする。
(1)工程A
工程Aでは、半導体裏面用フィルム2を半導体ウエハ4にラミネートする。本発明において用いる半導体裏面用フィルム2については、後述するように、半導体裏面用フィルム2単独で半導体ウエハに貼付してもよいが、ダイシングテープ3上に積層されたダイシングテープ一体型半導体裏面用フィルム1(図1)として半導体ウエハ4に貼付することが好ましい。以下、好ましい態様であるダイシングテープ一体型半導体裏面用フィルム1を用いた場合のラミネート方法について説明する。
工程Aでは、半導体裏面用フィルム2を半導体ウエハ4にラミネートする。本発明において用いる半導体裏面用フィルム2については、後述するように、半導体裏面用フィルム2単独で半導体ウエハに貼付してもよいが、ダイシングテープ3上に積層されたダイシングテープ一体型半導体裏面用フィルム1(図1)として半導体ウエハ4に貼付することが好ましい。以下、好ましい態様であるダイシングテープ一体型半導体裏面用フィルム1を用いた場合のラミネート方法について説明する。
先ず、図2(a)で示されるように、ダイシングテープ一体型半導体裏面用フィルム1の半導体裏面用フィルム2上に任意に設けられたセパレータを適宜に剥離し、当該半導体裏面用フィルム2上に半導体ウエハ4を貼着して、これを接着保持させ固定する(マウント工程)。このとき前記半導体裏面用フィルム2は未硬化状態にある。ここで、未硬化状態とは、本明細書中で定義されている状態と同じである。また、ダイシングテープ一体型半導体裏面用フィルム1は、半導体ウエハ4の裏面に貼着される。半導体ウエハ4の裏面とは、回路形成面とは反対側の面(非回路面、非電極形成面などとも称される)を意味する。貼着方法は特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロール等の押圧手段により押圧しながら行われる。以下、工程Aで用いる半導体裏面用フィルム2等について詳細に説明する。
(1−1)フリップチップ型半導体裏面用フィルム
本発明で用いる半導体裏面用フィルム2はフィルム状の形態を有している。従来から知られている半導体裏面用フィルムは、ウエハ貼り合わせ後に半導体裏面用フィルムを硬化させる必要があったが、本発明において用いる半導体裏面用フィルム2は、事前に硬化させることなくレーザーマーキングや、ダイシングテープからの剥離、リフロー工程を行うことができる。
本発明で用いる半導体裏面用フィルム2はフィルム状の形態を有している。従来から知られている半導体裏面用フィルムは、ウエハ貼り合わせ後に半導体裏面用フィルムを硬化させる必要があったが、本発明において用いる半導体裏面用フィルム2は、事前に硬化させることなくレーザーマーキングや、ダイシングテープからの剥離、リフロー工程を行うことができる。
前記半導体裏面用フィルム2は、樹脂組成物により形成することができ、熱可塑性樹脂と熱硬化性樹脂とを含む樹脂組成物、熱硬化性樹脂が用いられていない熱可塑性樹脂組成物、熱可塑性樹脂が用いられていない熱硬化性樹脂組成物により構成することができる。
前記熱可塑性樹脂としては、例えば、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、6−ナイロンや6,6−ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ポリエチレンテレフタレート(PET)やポリブチレンテレフタレート(PBT)等の飽和ポリエステル樹脂、ポリアミドイミド樹脂、又は、フッ素樹脂等が挙げられる。熱可塑性樹脂は単独で又は2種以上を併用して用いることができる。これらの中でも、イオン性不純物が少なく耐熱性が高く、半導体素子の信頼性を確保できる点から、アクリル樹脂が特に好ましい。
前記アクリル樹脂としては、特に限定されるものではなく、炭素数30以下(好ましくは炭素数1〜18、さらに好ましくは炭素数1〜10、特に好ましくは炭素数1〜5)の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの1種又は2種以上を成分とする重合体等が挙げられる。すなわち、本発明では、アクリル樹脂とは、メタクリル樹脂も含む広義の意味である。前記アルキル基としては、例えば、メチル基、エチル基、プロピル基、イソプロピル基、n−ブチル基、t−ブチル基、イソブチル基、ペンチル基、イソペンチル基、へキシル基、ヘプチル基、2−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ドデシル基(ラウリル基)、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基等が挙げられる。
また、前記アクリル樹脂を形成するための他のモノマーとしては、前記炭素数30以下の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステル以外のモノマーであれば特に限定されるものではない。具体的には、例えば、アクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸若しくはクロトン酸等のカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の酸無水物モノマー、(メタ)アクリル酸2−ヒドロキシエチル、(メタ)アクリル酸2−ヒドロキシプロピル、(メタ)アクリル酸4−ヒドロキシブチル、(メタ)アクリル酸6−ヒドロキシヘキシル、(メタ)アクリル酸8−ヒドロキシオクチル、(メタ)アクリル酸10−ヒドロキシデシル、(メタ)アクリル酸12−ヒドロキシラウリル若しくは(4−ヒドロキシメチルシクロヘキシル)−メチルアクリレート等のヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレート若しくは(メタ)アクリロイルオキシナフタレンスルホン酸等のスルホン酸基含有モノマー、又は、2−ヒドロキシエチルアクリロイルホスフェート等の燐酸基含有モノマーなどが挙げられる。なお、(メタ)アクリル酸とはアクリル酸及び/又はメタクリル酸をいい、本明細書中の(メタ)は全て同様の意味である。
また、前記熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂の他、アミノ樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、シリコーン樹脂、熱硬化性ポリイミド樹脂等が挙げられる。熱硬化性樹脂は、単独で又は2種以上併用して用いることができる。熱硬化性樹脂としては、特に、半導体素子を腐食させるイオン性不純物等含有が少ないエポキシ樹脂が好適である。また、エポキシ樹脂の硬化剤としてはフェノール樹脂を好適に用いることができる。
エポキシ樹脂としては、特に限定は無く、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、臭素化ビスフェノールA型エポキシ樹脂、水添ビスフェノールA型エポキシ樹脂、ビスフェノールAF型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型エポキシ樹脂、トリスグリシジルイソシアヌレート型エポキシ樹脂若しくはグリシジルアミン型エポキシ樹脂等のエポキシ樹脂を用いることができる。これらの中でも、ノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。
更に、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、tert−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。フェノール樹脂は単独で又は2種以上を併用して用いることができる。これらの中でも、半導体装置の接続信頼性を向上させることができる点から、フェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。
エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基1当量当たりフェノール樹脂中の水酸基が0.5〜2.0当量になるように配合することが好ましく、0.8〜1.2当量がより好ましい。
本発明では、エポキシ樹脂とフェノール樹脂の熱硬化促進触媒を用いることもできる。熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独で又は2種以上を組み合わせて用いることができる。熱硬化促進触媒としては、例えば、アミン系硬化促進剤、リン系硬化促進剤、イミダゾール系硬化促進剤、ホウ素系硬化促進剤、リン−ホウ素系硬化促進剤などを用いることができる。
前記半導体裏面用フィルム2は、エポキシ樹脂及びフェノール樹脂を含む樹脂組成物から形成されることが好ましく、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を含む樹脂組成物から形成されることがより好ましい。前記樹脂組成物は、イオン性不純物が少なく耐熱性が高いので、半導体素子の信頼性を確保できる。エポキシ樹脂、フェノール樹脂及びアクリル樹脂を含む樹脂組成物の配合比は、例えば、アクリル樹脂100重量部に対して、エポキシ樹脂とフェノール樹脂との合計量が10〜100重量部であることが好ましく、10〜70重量部であることがより好ましい。エポキシ樹脂とフェノール樹脂との合計量が前記範囲内にあることで、熱硬化前後の物性変化が少ないため、工程Cにおいて半導体裏面用フィルム2を未硬化状態でレーザーマーキングすることができるものである。
また、前記エポキシ樹脂、フェノール樹脂の合計量は、樹脂組成物(樹脂、フィラー、着色剤を含む、溶媒以外の全成分)100重量部に対して25重量部以下であることが好ましく、10〜25重量部であることがより好ましい。エポキシ樹脂とフェノール樹脂との合計量が樹脂組成物中で前記範囲内にあることで、高温における弾性率が高くなり、熱をともなうプロセス(例えばレーザーマーク処理)を硬化せずに行うことができる。また、レーザーマーク性(視認性)も優れるものである。一方、エポキシ樹脂の配合割合が高くなると、高温での弾性率が低くなるため、前記熱をともなうプロセスを硬化前に行うことが困難になる傾向がある。また、エポキシ樹脂及びフェノール樹脂の合計量が25重量部を超えると、前記レーザーマーク処理(熱をともなうプロセス)後の樹脂の反応により、レーザー加工された形状が保たれず、レーザーマーク性(視認性)が劣る傾向がある。さらに、エポキシ樹脂及びフェノール樹脂の合計量が25重量部を超えると、ダイシングバリが発生する傾向もあるため好ましくない。
半導体裏面用フィルム2は、半導体ウエハ4の裏面(回路非形成面)に対して接着性(密着性)を有していることが重要である。
半導体裏面用フィルム2の半導体ウエハ4に対する接着力(23℃、剥離角度180°、剥離速度300mm/分)は、1N/10mm幅以上が好ましく、2N/10mm幅以上がより好ましく、4N/10mm幅以上であることがさらに好ましい。また、上限値としては特に限定されないが、10N/10mm幅以下であることが好ましく、8N/10mm幅以下であることがより好ましい。1N/10mm幅以上にすることにより、優れた密着性で半導体ウエハや半導体素子に貼着されており、浮き等の発生を防止することができる。また、半導体ウエハのダイシングの際にチップ飛びが発生するのを防止することもできる。なお、半導体裏面用フィルム2の半導体ウエハに対する前記接着力は、例えば、次の通りにして測定した値である。
<接着力>
半導体裏面用フィルム2の一方の面に、粘着テープ(商品名「BT315」日東電工(株)製)を貼着して裏面補強する。その後、裏面補強した長さ150mm、幅10mmの半導体裏面用フィルム2の表面に、厚さ0.6mmの半導体ウエハ4を、50℃で2kgのローラーを一往復して熱ラミネート法により貼り合わせる。その後、熱板上(50℃)に2分間静置した後、常温(23℃程度)で20分静置する。静置後、剥離試験機(商品名「オートグラフAGS−J」、(株)島津製作所製)を用いて、温度23℃の下で、剥離角度:180°、引張速度:300mm/minの条件下で、裏面補強された半導体裏面用フィルム2を引き剥がす。前記接着力は、このときの半導体裏面用フィルムと半導体ウエハとの界面で剥離させて測定された値(N/10mm幅)である。
半導体裏面用フィルム2の一方の面に、粘着テープ(商品名「BT315」日東電工(株)製)を貼着して裏面補強する。その後、裏面補強した長さ150mm、幅10mmの半導体裏面用フィルム2の表面に、厚さ0.6mmの半導体ウエハ4を、50℃で2kgのローラーを一往復して熱ラミネート法により貼り合わせる。その後、熱板上(50℃)に2分間静置した後、常温(23℃程度)で20分静置する。静置後、剥離試験機(商品名「オートグラフAGS−J」、(株)島津製作所製)を用いて、温度23℃の下で、剥離角度:180°、引張速度:300mm/minの条件下で、裏面補強された半導体裏面用フィルム2を引き剥がす。前記接着力は、このときの半導体裏面用フィルムと半導体ウエハとの界面で剥離させて測定された値(N/10mm幅)である。
また、前記樹脂組成物には、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておくことが好ましい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図ることができる。前記架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、例えば、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられる。架橋剤としては、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。また、前記架橋剤は単独で又は2種以上組み合わせて使用することができる。
前記イソシアネート系架橋剤としては、例えば、1,2−エチレンジイソシアネート、1,4−ブチレンジイソシアネート、1,6−ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類;シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ−ト、水素添加キシレンジイソシアネ−トなどの脂環族ポリイソシアネート類;2,4−トリレンジイソシアネート、2,6−トリレンジイソシアネート、4,4’−ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン/トリレンジイソシアネート3量体付加物(日本ポリウレタン工業(株)製、商品名「コロネートL」)、トリメチロールプロパン/ヘキサメチレンジイソシアネート3量体付加物(日本ポリウレタン工業(株)製、商品名「コロネートHL」)なども用いられる。
また、前記エポキシ系架橋剤としては、例えば、N,N,N’,N’−テトラグリシジル−m−キシレンジアミン、ジグリシジルアニリン、1,3−ビス(N,N−グリシジルアミノメチル)シクロヘキサン、1,6−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、o−フタル酸ジグリシジルエステル、トリグリシジル−トリス(2−ヒドロキシエチル)イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール−S−ジグリシジルエーテルの他、分子内にエポキシ基を2つ以上有するエポキシ系樹脂などが挙げられる。
なお、架橋剤の使用量は、特に制限されず、架橋させる程度に応じて適宜選択することができる。具体的には、架橋剤の使用量としては、例えば、ポリマー成分(特に、分子鎖末端の官能基を有する重合体)100重量部に対し、7重量部以下であることが好ましく、0.05〜7重量部がより好ましい。架橋剤の使用量がポリマー成分100重量部に対して7重量部より多いと、接着力が低下する傾向がある。なお、凝集力向上の観点からは、架橋剤の使用量はポリマー成分100重量部に対して0.05重量部以上であることが好ましい。
なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。
前記半導体裏面用フィルム2は着色されていることが好ましい。これにより、優れたマーキング性及び外観性を発揮させることができ、付加価値のある外観の半導体装置とすることが可能になる。このように、着色された半導体裏面用フィルム2は、優れたマーキング性を有しているので、半導体素子又は該半導体素子が用いられた半導体装置の非回路面側の面に、半導体裏面用フィルム2を介して、印刷方法やレーザーマーキング方法などの各種マーキング方法を利用することにより、マーキングを施し、文字情報や図形情報などの各種情報を付与させることができる。特に、着色の色をコントロールすることにより、マーキングにより付与された情報(文字情報、図形情報など)を、優れた視認性で視認することが可能になる。このように半導体裏面用フィルム2が着色されている場合、ダイシングテープと、半導体裏面用フィルム2とを、容易に区別することができ、作業性等を向上させることができるため、好ましい。更に、例えば半導体装置として、製品別に色分けすることも可能である。半導体裏面用フィルム2を有色にする場合(無色・透明ではない場合)、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色などの濃色であることが好ましく、特に黒色であることが好適である。
本実施の形態において、濃色とは、基本的には、L*a*b*表色系で規定されるL*が、60以下(0〜60)となる濃い色のことを意味している。前記L*は、50以下(0〜50)が好ましく、40以下(0〜40)がより好ましい。
また、黒色とは、基本的には、L*a*b*表色系で規定されるL*が、35以下(0〜35)となる黒色系色のことを意味している。前記L*は、30以下(0〜30)が好ましく、25以下(0〜25)がより好ましい。なお、黒色において、L*a*b*表色系で規定されるa*やb*は、それぞれ、L*の値に応じて適宜選択することができる。a*やb*としては、例えば、両方とも、−10〜10であることが好ましく、より好ましくは−5〜5であり、特に−3〜3の範囲(なかでも0又はほぼ0)であることが好適である。
なお、本実施の形態において、L*a*b*表色系で規定されるL*、a*、b*は、色彩色差計(商品名「CR−200」ミノルタ社製;色彩色差計)を用いて測定することにより求められる。なお、L*a*b*表色系は、国際照明委員会(CIE)が1976年に推奨した色空間であり、CIE1976(L*a*b*)表色系と称される色空間のことを意味している。また、L*a*b*表色系は、日本工業規格では、JIS Z 8729に規定されている。
半導体裏面用フィルム2を着色する際には、目的とする色に応じて、色材(着色剤)を用いることができる。このような色材としては、黒系色材、青系色材、赤系色材などの各種濃色系色材を好適に用いることができ、特に黒系色材が好適である。色材としては、顔料、染料などいずれであってもよい。色材は単独で又は2種以上を組み合わせて用いることができる。なお、染料としては、酸性染料、反応染料、直接染料、分散染料、カチオン染料等のいずれの形態の染料であっても用いることが可能である。また、顔料も、その形態は特に制限されず、公知の顔料から適宜選択して用いることができる。
特に、色材として染料を用いると、半導体裏面用フィルム中には、染料が溶解により均一又はほぼ均一に分散した状態となるため、着色濃度が均一又はほぼ均一な半導体裏面用フィルム2(ひいてはダイシングテープ一体型半導体裏面用フィルム)を容易に製造することができる。そのため、色材として染料を用いると、ダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルム2は、着色濃度を均一又はほぼ均一とすることができ、マーキング性や外観性を向上させることができる。
黒系色材としては、特に制限されないが、例えば、無機の黒系顔料、黒系染料から適宜選択することができる。また、黒系色材としては、シアン系色材(青緑系色材)、マゼンダ系色材(赤紫系色材)およびイエロー系色材(黄系色材)が混合された色材混合物であってもよい。黒系色材は単独で又は2種以上を組み合わせて用いることができる。もちろん、黒系色材は、黒以外の色の色材と併用することもできる。
具体的には、黒系色材としては、例えば、カーボンブラック(ファーネスブラック、チャンネルブラック、アセチレンブラック、サーマルブラック、ランプブラックなど)、グラファイト(黒鉛)、酸化銅、二酸化マンガン、アゾ系顔料(アゾメチンアゾブラックなど)、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト(非磁性フェライト、磁性フェライトなど)、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素などが挙げられる。
本発明では、黒系色材としては、C.I.ソルベントブラック3、同7、同22、同27、同29、同34、同43、同70、C.I.ダイレクトブラック17、同19、同22、同32、同38、同51、同71、C.I.アシッドブラック1、同2、同24、同26、同31、同48、同52、同107、同109、同110、同119、同154C.I.ディスパーズブラック1、同3、同10、同24等のブラック系染料;C.I.ピグメントブラック1、同7等のブラック系顔料なども利用することができる。
このような黒系色材としては、例えば、商品名「Oil Black BY」、商品名「Oil Black BS」、商品名「Oil Black HBB」、商品名「Oil Black 803」、商品名「Oil Black 860」、商品名「Oil Black 5970」、商品名「Oil Black 5906」、商品名「Oil Black 5905」(オリエント化学工業(株)製)などが市販されている。
黒系色材以外の色材としては、例えば、シアン系色材、マゼンダ系色材、イエロー系色材などが挙げられる。シアン系色材としては、例えば、C.I.ソルベントブルー25、同36、同60、同70、同93、同95;C.I.アシッドブルー6、同45等のシアン系染料;C.I.ピグメントブルー1、同2、同3、同15、同15:1、同15:2、同15:3、同15:4、同15:5、同15:6、同16、同17、同17:1、同18、同22、同25、同56、同60、同63、同65、同66;C.I.バットブルー4;同60、C.I.ピグメントグリーン7等のシアン系顔料などが挙げられる。
また、マゼンダ系色材において、マゼンダ系染料としては、例えば、C.I.ソルベントレッド1、同3、同8、同23、同24、同25、同27、同30、同49、同52、同58、同63、同81、同82、同83、同84、同100、同109、同111、同121、同122;C.I.ディスパースレッド9;C.I.ソルベントバイオレット8、同13、同14、同21、同27;C.I.ディスパースバイオレット1;C.I.ベーシックレッド1、同2、同9、同12、同13、同14、同15、同17、同18、同22、同23、同24、同27、同29、同32、同34、同35、同36、同37、同38、同39、同40;C.I.ベーシックバイオレット1、同3、同7、同10、同14、同15、同21、同25、同26、同27、同28などが挙げられる。
マゼンダ系色材において、マゼンダ系顔料としては、例えば、C.I.ピグメントレッド1、同2、同3、同4、同5、同6、同7、同8、同9、同10、同11、同12、同13、同14、同15、同16、同17、同18、同19、同21、同22、同23、同30、同31、同32、同37、同38、同39、同40、同41、同42、同48:1、同48:2、同48:3、同48:4、同49、同49:1、同50、同51、同52、同52:2、同53:1、同54、同55、同56、同57:1、同58、同60、同60:1、同63、同63:1、同63:2、同64、同64:1、同67、同68、同81、同83、同87、同88、同89、同90、同92、同101、同104、同105、同106、同108、同112、同114、同122、同123、同139、同144、同146、同147、同149、同150、同151、同163、同166、同168、同170、同171、同172、同175、同176、同177、同178、同179、同184、同185、同187、同190、同193、同202、同206、同207、同209、同219、同222、同224、同238、同245;C.I.ピグメントバイオレット3、同9、同19、同23、同31、同32、同33、同36、同38、同43、同50;C.I.バットレッド1、同2、同10、同13、同15、同23、同29、同35などが挙げられる。
また、イエロー系色材としては、例えば、C.I.ソルベントイエロー19、同44、同77、同79、同81、同82、同93、同98、同103、同104、同112、同162等のイエロー系染料;C.I.ピグメントオレンジ31、同43;C.I.ピグメントイエロー1、同2、同3、同4、同5、同6、同7、同10、同11、同12、同13、同14、同15、同16、同17、同23、同24、同34、同35、同37、同42、同53、同55、同65、同73、同74、同75、同81、同83、同93、同94、同95、同97、同98、同100、同101、同104、同108、同109、同110、同113、同114、同116、同117、同120、同128、同129、同133、同138、同139、同147、同150、同151、同153、同154、同155、同156、同167、同172、同173、同180、同185、同195;C.I.バットイエロー1、同3、同20等のイエロー系顔料などが挙げられる。
シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材は、それぞれ、単独で又は2種以上を組み合わせて用いることができる。なお、シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材を2種以上用いる場合、これらの色材の混合割合(または配合割合)としては、特に制限されず、各色材の種類や目的とする色などに応じて適宜選択することができる。
前記着色剤の含有量は、樹脂組成物(樹脂、フィラー、着色剤を含む、溶媒以外の全成分)100重量部に対して0.01〜10重量部であることが好ましく、0.5〜8重量部であることがより好ましく、1〜5重量部であることがさらに好ましい。前記含有量を0.01重量部以上とすることにより、光線透過率を低くすることができるとともに、レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストを高くすることができる。なお、半導体裏面用フィルム2は単層でもよく複数の層が積層された積層フィルムであってもよいが、積層フィルムの場合、前記着色剤の含有量は、積層フィルム全体として0.01〜10重量部の範囲内であればよい。
半導体裏面用フィルム2を着色させる場合、その着色形態は特に制限されない。例えば、半導体裏面用フィルム2は、着色剤が添加された単層のフィルム状物であってもよく、少なくとも熱硬化性樹脂により形成された樹脂層と、着色剤層とが少なくとも積層された積層フィルムであってもよい。なお、半導体裏面用フィルム2が樹脂層と着色剤層との積層フィルムである場合、積層形態の半導体裏面用フィルム2としては、樹脂層/着色剤層/樹脂層の積層形態を有していることが好ましい。この場合、着色剤層の両側の2つの樹脂層は、同一の組成の樹脂層であってもよく、異なる組成の樹脂層であってもよい。
本発明で用いる半導体裏面用フィルム2の未硬化状態における23℃での引張貯蔵弾性率は、10M〜10GPaであることが好ましく、100MPa〜5GPaであることがより好ましく、100MPa〜3GPaであることがさらに好ましく、100MPa〜1GPaであることがさらに好ましく、100MPa〜0.7GPaであることが特に好ましい。弾性率を10GPa以下とすることで、半導体ウエハとの密着性を十分確保できる。
ここで、半導体裏面用フィルム2は単層でもよく複数の層が積層された積層フィルムであってもよいが、積層フィルムの場合、前記未硬化状態における23℃での貯蔵弾性率は積層フィルム全体として前記範囲内であればよい。また、半導体裏面用フィルムの未硬化状態における前記引張貯蔵弾性率(23℃)は、樹脂成分(熱可塑性樹脂、熱硬化性樹脂)の種類やその含有量、シリカフィラー等の充填材の種類やその含有量などによりコントロールすることができる。
なお、前記引張貯蔵弾性率は、ダイシングテープ3に積層させずに、未硬化状態の半導体裏面用フィルム2を作製し、レオメトリック社製の動的粘弾性測定装置「Solid Analyzer RS A2」を用いて、引張モードにて、サンプル幅:10mm、サンプル長さ:22.5mm、サンプル厚さ:0.2mmで、周波数:1Hz、昇温速度:10℃/分、窒素雰囲気下、所定の温度(23℃)にて測定して、得られた引張貯蔵弾性率の値とした。
また、本発明で用いる半導体裏面用フィルム2の硬化後の弾性率は、10M〜10GPaであることが好ましく、100MPa〜5GPaであることがより好ましく、100MPa〜3GPaであることがさらに好ましく、100MPa〜1GPaであることが特に好ましい。なお、弾性率の測定方法については、前記測定方法において、半導体裏面用フィルム2を硬化(175℃、1時間)した以外は、同様の方法により測定したものである。
本発明で用いる半導体裏面用フィルム2は、波長532nm又は1064nmにおける光線透過率が20%以下であることが好ましく、15%以下であることがより好ましく、10%以下であることがさらに好ましい。光線透過率の下限値としては特に限定されるものではなく、0%以上であればよい。波長532nm又は1064nmにおける光線透過率が20%以下であることで、レーザー光の照射による加工性に優れる。また、波長532nm又は1064nmにおける光線透過率が20%以下であると、レーザー光が透過し難いため、半導体素子(特に、半導体素子の裏面)がレーザー光に晒されることが少ない。その結果、半導体素子に悪影響が及ぶことを効果的に防止することができ、製造歩留まりを向上させることができる。なお、半導体裏面用フィルム2は単層でもよく複数の層が積層された積層フィルムであってもよいが、積層フィルムの場合、前記光線透過率は、積層フィルム全体として0〜20%の範囲内であればよい。半導体裏面用フィルム2の光線透過率(%)は、以下の方法により求めることができる。
<光線透過率>
(1)ダイシングテープに積層させずに、厚さ(平均厚さ:20μm)の半導体裏面用フィルムを作製する。
(2)該半導体裏面用フィルムに、波長:300〜1100nmの光線[装置:(株)島津製作所製の可視光発生装置(商品名「ABSORPTION SPECTRO PHOTOMETR」)]を、所定の強度で照射する。
(3)分光光度計((株)島津製作所製の分光光度計「ABSORPTION SPECTRO PHOTOMETR UV−2550」)を用いて、透過した波長532nm及び1064nmの光線の強度を測定する。
(4)波長532nm及び1064nmの光線の半導体裏面用フィルムの透過前後の強度の変化により、波長532nm及び1064nmの光線透過率(%)を求める。
(1)ダイシングテープに積層させずに、厚さ(平均厚さ:20μm)の半導体裏面用フィルムを作製する。
(2)該半導体裏面用フィルムに、波長:300〜1100nmの光線[装置:(株)島津製作所製の可視光発生装置(商品名「ABSORPTION SPECTRO PHOTOMETR」)]を、所定の強度で照射する。
(3)分光光度計((株)島津製作所製の分光光度計「ABSORPTION SPECTRO PHOTOMETR UV−2550」)を用いて、透過した波長532nm及び1064nmの光線の強度を測定する。
(4)波長532nm及び1064nmの光線の半導体裏面用フィルムの透過前後の強度の変化により、波長532nm及び1064nmの光線透過率(%)を求める。
なお、光線透過率(%)の前記算出方法は、厚さが20μmでない半導体裏面用フィルムの光線透過率(%)の算出にも適用することができる。具体的には、ランベルトベールの法則により、厚さ20μmでの吸光度A20を下記の通り算出することができる。
A20=α×L20×C (1)
(式中、L20は光路長、αは吸光係数、Cは試料濃度を表す)
(式中、L20は光路長、αは吸光係数、Cは試料濃度を表す)
また、厚さX(μm)での吸光度AXは下記式(2)により表すことができる。
AX=α×LX×C (2)
AX=α×LX×C (2)
更に、厚さ20μmでの吸光度A20は下記式(3)により表すことができる。
A20=−log10T20 (3)
(式中、T20は厚さ20μmでの光線透過率を表す)
A20=−log10T20 (3)
(式中、T20は厚さ20μmでの光線透過率を表す)
前記式(1)〜(3)より、吸光度AXは、
AX=A20×(LX/L20)
=−[log10(T20)]×(LX/L20)
と表すことができる。これにより、厚さX(μm)での光線透過率TX(%)は、下記式により算出することができる。
AX=A20×(LX/L20)
=−[log10(T20)]×(LX/L20)
と表すことができる。これにより、厚さX(μm)での光線透過率TX(%)は、下記式により算出することができる。
TX=10−AX
但し、AX=−[log10(T20)]×(LX/L20)
但し、AX=−[log10(T20)]×(LX/L20)
また、前記光線透過率(%)の算出方法における半導体裏面用フィルムの厚さを20μmとすることについては、特に本発明で使用する半導体裏面用フィルム2の厚さを限定するものではない。測定の際に、便宜上採用した厚さである。
半導体裏面用フィルム2の光線透過率(%)は、樹脂成分の種類やその含有量、着色剤(顔料や染料など)の種類やその含有量、無機充填材の含有量などによりコントロールすることができる。
半導体裏面用フィルム2は、レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストが20%以上であることが好ましい。前記コントラストの下限値は、25%であることがより好ましく、30%であることがさらに好ましい。また、前記コントラストは、大きければ大きいほど好ましいが、上限値としては、例えば、250%、200%、150%、100%、60%等を挙げることができる。半導体裏面用フィルム2は、レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストが20%以上であり、優れたコントラストを有するため、レーザーマーキングにより付与された各種情報(例えば、文字情報や図形情報)の視認性が良好である。
コントラストは、キーエンス(株)製CV-5000によって半導体裏面用フィルムのマーキング部とマーキング部以外の箇所(非マーキング部)との明度を測定した後、以下の計算式によって求められる。
なお、半導体裏面用フィルム2は単層でもよく複数の層が積層された積層フィルムであってもよいが、積層フィルムの場合、前記コントラストは、積層フィルム全体として20%以上の範囲内であることが好ましい。
半導体裏面用フィルム2には、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば、充填材(フィラー)、難燃剤、シランカップリング剤、イオントラップ剤の他、増量剤、老化防止剤、酸化防止剤、界面活性剤などが挙げられる。
前記充填材としては、無機充填材、有機充填材のいずれであってもよいが、無機充填材が好適である。無機充填材等の充填材の配合により、半導体裏面用フィルム2に導電性の付与や熱伝導性の向上、弾性率の調節等を図ることができる。なお、半導体裏面用フィルム2としては導電性であっても、非導電性であってもよい。前記無機充填材としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田などの金属、又は合金類、その他カーボンなどからなる種々の無機粉末などが挙げられる。充填材は単独で又は2種以上を併用して用いることができる。充填材としては、なかでも、シリカ、特に溶融シリカが好適である。なお、無機充填材の平均粒径は0.1〜80μmの範囲内であることが好ましい。無機充填剤の平均粒径は、例えば、レーザー回折型粒度分布測定装置によって測定することができる。
前記充填材の配合量は、有機樹脂成分100重量部に対して80重量部以下であることが好ましく、特に0〜75重量部であることが好適である。
また、前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。難燃剤は、単独で、又は2種以上を併用して用いることができる。前記シランカップリング剤としては、例えば、β−(3、4−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。シランカップリング剤は、単独で又は2種以上を併用して用いることができる。前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。イオントラップ剤は、単独で又は2種以上を併用して用いることができる。
半導体裏面用フィルム2は、例えば、エポキシ樹脂等の熱硬化性樹脂と、必要に応じてアクリル樹脂等の熱可塑性樹脂と、必要に応じて溶媒やその他の添加剤などとを混合して樹脂組成物を調製し、フィルム状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、前記樹脂組成物を、ダイシングテープの粘着剤層32上に塗布する方法、適当なセパレータ(剥離紙など)上に前記樹脂組成物を塗布して樹脂層(又は接着剤層)を形成し、これを粘着剤層32上に転写(移着)する方法などにより、半導体裏面用フィルム2としてのフィルム状の層(接着剤層)を形成することができる。なお、前記樹脂組成物は、溶液であっても分散液であってもよい。
なお、半導体裏面用フィルム2は、半導体ウエハに適用する前の段階では、熱硬化性樹脂が未硬化状態である。なお、ここでいう未硬化状態とは、本明細書中で定義されている状態と同じである。
半導体裏面用フィルム2のゲル分率としては、特に制限されないが、例えば、50重量%以下の範囲より適宜選択することができ、好ましくは0〜30重量%であり、特に0〜10重量%であることが好適である。半導体裏面用フィルム2のゲル分率の測定方法は、以下の測定方法により測定することができる。
<ゲル分率の測定方法>
半導体裏面用フィルム2から約0.1gをサンプリングして精秤し(試料の重量)、該サンプルをメッシュ状シートで包んだ後、約50mLのトルエン中に室温で1週間浸漬させる。その後、溶剤不溶分(メッシュ状シートの内容物)をトルエンから取り出し、130℃で約2時間乾燥させ、乾燥後の溶剤不溶分を秤量し(浸漬・乾燥後の重量)、下記式よりゲル分率(重量%)を算出する。
半導体裏面用フィルム2から約0.1gをサンプリングして精秤し(試料の重量)、該サンプルをメッシュ状シートで包んだ後、約50mLのトルエン中に室温で1週間浸漬させる。その後、溶剤不溶分(メッシュ状シートの内容物)をトルエンから取り出し、130℃で約2時間乾燥させ、乾燥後の溶剤不溶分を秤量し(浸漬・乾燥後の重量)、下記式よりゲル分率(重量%)を算出する。
なお、半導体裏面用フィルム2のゲル分率は、樹脂成分の種類やその含有量、架橋剤の種類やその含有量の他、加熱温度や加熱時間などによりコントロールすることができる。
本発明において、半導体裏面用フィルム2は、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物により形成されたフィルム状物である場合、半導体ウエハに対する密着性を有効に発揮することができる。
なお、半導体ウエハのダイシング工程では切削水を使用することから、半導体裏面用フィルム2が吸湿して、常態以上の含水率になる場合がある。この様な高含水率のまま、フリップチップボンディングを行うと、半導体裏面用フィルム2と半導体ウエハ又はその加工体(半導体)との接着界面に水蒸気が溜まり、浮きが発生する場合がある。従って、半導体裏面用フィルム2としては、透湿性の高いコア材料を両面に設けた構成とすることにより、水蒸気が拡散して、かかる問題を回避することが可能となる。かかる観点から、コア材料の片面又は両面に半導体裏面用フィルムを形成した多層構造を半導体裏面用フィルムとして用いてもよい。前記コア材料としては、フィルム(例えばポリイミドフィルム、ポリエステルフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム等)、ガラス繊維やプラスチック製不織繊維で強化された樹脂基板、シリコン基板又はガラス基板等が挙げられる。
半導体裏面用フィルム2の厚さ(積層フィルムの場合は総厚)は特に限定されないが、例えば、2〜200μm程度の範囲から適宜選択することができる。更に、前記厚さは4〜160μm程度が好ましく、6〜100μm程度がより好ましく、10〜80μm程度が特に好ましい。
前記半導体裏面用フィルム2は、少なくとも一方の面がセパレータ(剥離ライナー)により保護されていることが好ましい(図示せず)。例えば、ダイシングテープ一体型半導体裏面用フィルム1の場合、半導体裏面用フィルムの一方の面のみにセパレータが設けられていてもよく、一方、ダイシングテープと一体化されていない半導体裏面用フィルムの場合、半導体裏面用フィルムの片面又は両面にセパレータが設けられていてもよい。セパレータは、実用に供するまで半導体裏面用フィルムを保護する保護材としての機能を有している。また、ダイシングテープ一体型半導体裏面用フィルム1の場合、セパレータは、更に、ダイシングテープの基材上の粘着剤層32に半導体裏面用フィルム2を転写する際の支持基材として用いることができる。セパレータは、半導体裏面用フィルム上に半導体ウエハを貼着する際に剥がされる。セパレータとしては、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤等の剥離剤により表面コートされたプラスチックフィルム(ポリエチレンテレフタレートなど)や紙等も使用可能である。なお、セパレータは従来公知の方法により形成することができる。また、セパレータの厚さ等も特に制限されない。
半導体裏面用フィルム2がダイシングテープ3に積層されていない場合、半導体裏面用フィルム2は、両面に剥離層を有するセパレータを1枚用いてロール状に巻回された形態で、両面に剥離層を有するセパレータにより保護されていてもよく、少なくとも一方の面に剥離層を有するセパレータにより保護されていてもよい。
また、半導体裏面用フィルム2としては、その吸湿率が低い方が好ましい。具体的には、前記吸湿率は1重量%以下が好ましく、より好ましくは0.8重量%以下である。前記吸湿率を1重量%以下にすることにより、レーザーマーキング性を向上させることができる。また、例えば、リフロー工程に於いて、半導体裏面用フィルム2と半導体素子との間でボイドの発生などを抑制又は防止することもできる。なお、前記吸湿率は、半導体裏面用フィルム2を、温度85℃、相対湿度85%RHの雰囲気下で168時間放置する前後の重量変化により算出した値である。半導体裏面用フィルム2が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前記吸湿率は、熱硬化後の半導体裏面用フィルムに対し、温度85℃、相対湿度85%RHの雰囲気下で168時間放置したときの値を意味する。また、前記吸湿率は、例えば、無機フィラーの添加量を変化させることにより調整することができる。
また、半導体裏面用フィルム2としては、揮発分の割合が少ない方が好ましい。具体的には、加熱処理後の半導体裏面用フィルム2の重量減少率(重量減少量の割合)が、1重量%以下であることが好ましく、0.8重量%以下であることがより好ましい。加熱処理の条件は、例えば、加熱温度250℃、加熱時間1時間である。前記重量減少率を1重量%以下にすることにより、レーザーマーキング性を向上させることができる。また、例えば、リフロー工程に於いて、フリップチップ型の半導体装置にクラックが発生するのを抑制又は防止することができる。前記重量減少率は、例えば、鉛フリーハンダリフロー時のクラック発生を減少させ得る無機物を添加することにより、調整することができる。なお、半導体裏面用フィルム2が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前記重量減少率は、熱硬化後の半導体裏面用フィルムに対し、加熱温度250℃、加熱時間1時間の条件下で加熱したときの値を意味する。
本発明においては、前述の通りダイシングテープ一体型半導体裏面用フィルム1を用いることが好ましいが、半導体裏面用フィルム2をダイシングテープと一体化せずに用いる場合は、ダイシングテープ一体型半導体裏面用フィルム1を用いた場合の半導体装置の製造方法に準じた方法により、半導体装置を製造することができる。半導体裏面用フィルム2を用いた半導体装置の製造方法は、前記ダイシングテープ一体型半導体裏面用フィルムの製造方法における工程に、さらに、半導体裏面用フィルムとダイシングテープとを、半導体裏面用フィルムとダイシングテープの粘着剤層が接触する形態で貼り合わせる工程を具備した製造方法になる。
また、半導体裏面用フィルム2は、半導体ウエハを個片化した半導体チップに貼着させて用いることもできる。この場合、半導体裏面用フィルム2を用いた半導体装置の製造方法は、例えば、ダイシングテープを半導体ウエハに貼着する工程と、前記半導体ウエハをダイシングする工程と、ダイシングにより得られた半導体素子をピックアップする工程と、前記半導体素子を被着体上にフリップチップ接続する工程と、半導体素子に、半導体裏面用フィルムを貼着する工程とを少なくとも具備した製造方法であってもよい。
(1−2)ダイシングテープ
前記ダイシングテープ3は、基材31上に粘着剤層32が形成されて構成されている。
前記ダイシングテープ3は、基材31上に粘着剤層32が形成されて構成されている。
基材(支持基材)は粘着剤層等の支持母体として用いることができる。前記基材31は放射線透過性を有していることが好ましい。前記基材31としては、例えば、紙などの紙系基材;布、不織布、フェルト、ネットなどの繊維系基材;金属箔、金属板などの金属系基材;プラスチックのフィルムやシートなどのプラスチック系基材;ゴムシートなどのゴム系基材;発泡シートなどの発泡体や、これらの積層体[特に、プラスチック系基材と他の基材との積層体や、プラスチックフィルム(又はシート)同士の積層体など]等の適宜な薄葉体を用いることができる。これらの中でも、プラスチックのフィルムやシートなどのプラスチック系基材を好適に用いることができる。
このようなプラスチック材における素材としては、例えば、ポリエチレン(PE)、ポリプロピレン(PP)、エチレン−プロピレン共重合体等のオレフィン系樹脂;エチレン−酢酸ビニル共重合体(EVA)、アイオノマー樹脂、エチレン−(メタ)アクリル酸共重合体、エチレン−(メタ)アクリル酸エステル(ランダム、交互)共重合体等のエチレンをモノマー成分とする共重合体;ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリブチレンテレフタレート(PBT)等のポリエステル;アクリル系樹脂;ポリ塩化ビニル(PVC);ポリウレタン;ポリカーボネート;ポリフェニレンスルフィド(PPS);ポリアミド(ナイロン)、全芳香族ポリアミド(アラミド)等のアミド系樹脂;ポリエーテルエーテルケトン(PEEK);ポリイミド;ポリエーテルイミド;ポリ塩化ビニリデン;ABS(アクリロニトリル−ブタジエン−スチレン共重合体);セルロース系樹脂;シリコーン樹脂;フッ素樹脂などが挙げられる。
また基材31の材料としては、前記樹脂の架橋体等も挙げられる。前記プラスチックフィルムは、無延伸で用いてもよく、必要に応じて一軸又は二軸の延伸処理を施したものを用いてもよい。延伸処理等により熱収縮性を付与した樹脂シートによれば、ダイシング後にその基材31を熱収縮させることにより粘着剤層32と半導体裏面用フィルム2との接着面積を低下させて、半導体チップの回収の容易化を図ることができる。
基材31の表面は、隣接する層との密着性、保持性等を高める為、慣用の表面処理、例えば、クロム酸処理、オゾン暴露、火炎暴露、高圧電撃暴露、イオン化放射線処理等の化学的又は物理的処理、下塗剤(例えば、後述する粘着物質)によるコーティング処理を施すことができる。
前記基材31は、同種又は異種のものを適宜に選択して使用することができ、必要に応じて数種をブレンドしたものを用いることができる。また、基材31には、帯電防止能を付与する為、前記の基材31上に金属、合金、これらの酸化物等からなる厚さが30〜500Å程度の導電性物質の蒸着層を設けることができる。基材31は単層あるいは2種以上の複層でもよい。
基材31の厚さ(積層体の場合は総厚)は、特に制限されるものではなく、強度や柔軟性、使用目的などに応じて適宜に選択でき、例えば、一般的には1000μm以下であり、1〜1000μmが好ましく、10〜500μmがより好ましく、20〜300μmがさらに好ましく、30〜200μm程度が特に好ましい。
なお、基材31には、本発明の効果等を損なわない範囲で、各種添加剤(着色剤、充填材、可塑剤、老化防止剤、酸化防止剤、界面活性剤、難燃剤など)が含まれていてもよい。
前記粘着剤層32は粘着剤により形成されており、粘着性を有している。このような粘着剤としては、特に制限されず、公知の粘着剤の中から適宜選択することができる。具体的には、粘着剤としては、例えば、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、フッ素系粘着剤、スチレン−ジエンブロック共重合体系粘着剤、これらの粘着剤に融点が約200℃以下の熱溶融性樹脂を配合したクリ−プ特性改良型粘着剤などの公知の粘着剤(例えば、特開昭56−61468号公報、特開昭61−174857号公報、特開昭63−17981号公報、特開昭56−13040号公報等参照)の中から、前記特性を有する粘着剤を適宜選択して用いることができる。また、粘着剤としては、放射線硬化型粘着剤(又はエネルギー線硬化型粘着剤)や、熱膨張性粘着剤を用いることもできる。粘着剤は単独で又は2種以上組み合わせて使用することができる。
前記粘着剤としては、アクリル系粘着剤、ゴム系粘着剤を好適に用いることができ、特にアクリル系粘着剤が好適である。アクリル系粘着剤としては、(メタ)アクリル酸アルキルエステルの1種又は2種以上を単量体成分として用いたアクリル系重合体(単独重合体又は共重合体)をベースポリマーとするアクリル系粘着剤が挙げられる。
前記アクリル系粘着剤における(メタ)アクリル酸アルキルエステルとしては、例えば、(メタ)アクリル酸メチル、(メタ)アクリル酸エチル、(メタ)アクリル酸プロピル、(メタ)アクリル酸イソプロピル、(メタ)アクリル酸ブチル、(メタ)アクリル酸イソブチル、(メタ)アクリル酸s−ブチル、(メタ)アクリル酸t−ブチル、(メタ)アクリル酸ペンチル、(メタ)アクリル酸ヘキシル、(メタ)アクリル酸ヘプチル、(メタ)アクリル酸オクチル、(メタ)アクリル酸2−エチルヘキシル、(メタ)アクリル酸イソオクチル、(メタ)アクリル酸ノニル、(メタ)アクリル酸イソノニル、(メタ)アクリル酸デシル、(メタ)アクリル酸イソデシル、(メタ)アクリル酸ウンデシル、(メタ)アクリル酸ドデシル、(メタ)アクリル酸トリデシル、(メタ)アクリル酸テトラデシル、(メタ)アクリル酸ペンタデシル、(メタ)アクリル酸ヘキサデシル、(メタ)アクリル酸ヘプタデシル、(メタ)アクリル酸オクタデシル、(メタ)アクリル酸ノナデシル、(メタ)アクリル酸エイコシルなどの(メタ)アクリル酸アルキルエステルなどが挙げられる。(メタ)アクリル酸アルキルエステルとしては、アルキル基の炭素数が4〜18の(メタ)アクリル酸アルキルエステルが好適である。なお、(メタ)アクリル酸アルキルエステルのアルキル基は、直鎖状又は分岐鎖状の何れであっても良い。
なお、前記アクリル系重合体は、凝集力、耐熱性、架橋性などの改質を目的として、必要に応じて、前記(メタ)アクリル酸アルキルエステルと共重合可能な他の単量体成分(共重合性単量体成分)に対応する単位を含んでいてもよい。このような共重合性単量体成分としては、例えば、(メタ)アクリル酸(アクリル酸、メタクリル酸)、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸、クロトン酸などのカルボキシル基含有モノマー;無水マレイン酸、無水イタコン酸などの酸無水物基含有モノマー;(メタ)アクリル酸ヒドロキシエチル、(メタ)アクリル酸ヒドロキシプロピル、(メタ)アクリル酸ヒドロキシブチル、(メタ)アクリル酸ヒドロキシヘキシル、(メタ)アクリル酸ヒドロキシオクチル、(メタ)アクリル酸ヒドロキシデシル、(メタ)アクリル酸ヒドロキシラウリル、(4−ヒドロキシメチルシクロヘキシル)メチルメタクリレートなどのヒドロキシル基含有モノマー;スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレート、(メタ)アクリロイルオキシナフタレンスルホン酸などのスルホン酸基含有モノマー;2−ヒドロキシエチルアクリロイルホスフェートなどのリン酸基含有モノマー;(メタ)アクリルアミド、N,N−ジメチル(メタ)アクリルアミド、N−ブチル(メタ)アクリルアミド、N−メチロール(メタ)アクリルアミド、N−メチロールプロパン(メタ)アクリルアミドなどの(N−置換)アミド系モノマー;(メタ)アクリル酸アミノエチル、(メタ)アクリル酸N,N−ジメチルアミノエチル、(メタ)アクリル酸t−ブチルアミノエチルなどの(メタ)アクリル酸アミノアルキル系モノマー;(メタ)アクリル酸メトキシエチル、(メタ)アクリル酸エトキシエチルなどの(メタ)アクリル酸アルコキシアルキル系モノマー;アクリロニトリル、メタクリロニトリルなどのシアノアクリレートモノマー;(メタ)アクリル酸グリシジルなどのエポキシ基含有アクリル系モノマー;スチレン、α−メチルスチレンなどのスチレン系モノマー;酢酸ビニル、プロピオン酸ビニルなどのビニルエステル系モノマー;イソプレン、ブタジエン、イソブチレンなどのオレフィン系モノマー;ビニルエーテルなどのビニルエーテル系モノマー;N−ビニルピロリドン、メチルビニルピロリドン、ビニルピリジン、ビニルピペリドン、ビニルピリミジン、ビニルピペラジン、ビニルピラジン、ビニルピロール、ビニルイミダゾール、ビニルオキサゾール、ビニルモルホリン、N−ビニルカルボン酸アミド類、N−ビニルカプロラクタムなどの窒素含有モノマー;N−シクロヘキシルマレイミド、N−イソプロピルマレイミド、N−ラウリルマレイミド、N−フェニルマレイミドなどのマレイミド系モノマー;N−メチルイタコンイミド、N−エチルイタコンイミド、N−ブチルイタコンイミド、N−オクチルイタコンイミド、N−2−エチルヘキシルイタコンイミド、N−シクロヘキシルイタコンイミド、N−ラウリルイタコンイミドなどのイタコンイミド系モノマー;N−(メタ)アクリロイルオキシメチレンスクシンイミド、N−(メタ)アクルロイル−6−オキシヘキサメチレンスクシンイミド、N−(メタ)アクリロイル−8−オキシオクタメチレンスクシンイミドなどのスクシンイミド系モノマー;(メタ)アクリル酸ポリエチレングリコール、(メタ)アクリル酸ポリプロピレングリコール、(メタ)アクリル酸メトキシエチレングリコール、(メタ)アクリル酸メトキシポリプロピレングリコールなどのグリコール系アクリルエステルモノマー;(メタ)アクリル酸テトラヒドロフルフリル、フッ素(メタ)アクリレート、シリコーン(メタ)アクリレートなどの複素環、ハロゲン原子、ケイ素原子などを有するアクリル酸エステル系モノマー;ヘキサンジオールジ(メタ)アクリレート、(ポリ)エチレングリコールジ(メタ)アクリレート、(ポリ)プロピレングリコールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ペンタエリスリトールジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、エポキシアクリレート、ポリエステルアクリレート、ウレタンアクリレート、ジビニルベンゼン、ブチルジ(メタ)アクリレート、ヘキシルジ(メタ)アクリレートなどの多官能モノマー等が挙げられる。これらの共重合性単量体成分は1種又は2種以上使用できる。
粘着剤として放射線硬化型粘着剤(又はエネルギー線硬化型粘着剤)を用いる場合、放射線硬化型粘着剤(組成物)としては、例えば、ラジカル反応性炭素−炭素二重結合をポリマー側鎖又は主鎖中もしくは主鎖末端に有するポリマーをベースポリマーとして用いた内在型の放射線硬化型粘着剤や、粘着剤中に紫外線硬化性のモノマー成分やオリゴマー成分が配合された放射線硬化型粘着剤などが挙げられる。また、粘着剤として熱膨張性粘着剤を用いる場合、熱膨張性粘着剤としては、例えば、粘着剤と発泡剤(特に熱膨張性微小球)とを含む熱膨張性粘着剤などが挙げられる。
本発明では、粘着剤層32には、本発明の効果を損なわない範囲で、各種添加剤(例えば、粘着付与樹脂、着色剤、増粘剤、増量剤、充填材、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など)が含まれていても良い。
前記架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、架橋剤としては、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられ、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。架橋剤は単独で又は2種以上組み合わせて使用することができる。なお、架橋剤の使用量は、特に制限されない。
前記イソシアネート系架橋剤としては、前記半導体裏面用フィルム2用の樹脂組成物に添加することができるイソシアネート系架橋剤として本明細書中に挙げられたものと同様のものを挙げることができる。
なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。
粘着剤層32は、例えば、粘着剤(感圧接着剤)と、必要に応じて溶媒やその他の添加剤などとを混合して、シート状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、粘着剤および必要に応じて溶媒やその他の添加剤を含む混合物を、基材31上に塗布する方法、適当なセパレータ(剥離紙など)上に前記混合物を塗布して粘着剤層32を形成し、これを基材31上に転写(移着)する方法などにより、粘着剤層32を形成することができる。
粘着剤層32の厚さは特に制限されず、例えば、5〜300μmが好ましく、5〜200μmがより好ましく、5〜100μmがさらに好ましく、7〜50μm程度が特に好ましい。粘着剤層32の厚さが前記範囲内であると、適度な粘着力を発揮することができる。なお、粘着剤層32は単層、複層の何れであってもよい。
前記ダイシングテープ3の粘着剤層32のフリップチップ型半導体裏面用フィルム2に対する接着力(23℃、剥離角度180度、剥離速度300mm/分)は、0.02〜10N/20mmが好ましく、0.05〜5N/20mmがより好ましい。前記接着力を0.02N/20mm以上にすることにより、半導体ウエハのダイシングの際に半導体素子がチップ飛びするのを防止することができる。その一方、前記接着力を10N/20mm以下にすることにより、半導体素子をピックアップする際に、当該半導体素子の剥離が困難になったり、糊残りが発生するのを防止することができる。
(1−3)ダイシングテープ一体型半導体裏面用フィルム1
図1で示されるように、ダイシングテープ一体型半導体裏面用フィルム1は、基材31上に粘着剤層32が設けられたダイシングテープ3と、前記粘着剤層32上に設けられた半導体裏面用フィルム2とを備える構成である。また、本発明で使用することができるダイシングテープ一体型半導体裏面用フィルムは、図1で示されているように、ダイシングテープ3の粘着剤層32上において、半導体ウエハの貼着部分に対応する部分33のみに半導体裏面用フィルム2が形成された構成であってもよいが、粘着剤層32の全面に半導体裏面用フィルムが形成された構成でもよく、また、半導体ウエハの貼着部分に対応する部分33より大きく且つ粘着剤層32の全面よりも小さい部分に半導体裏面用フィルムが形成された構成でもよい。なお、半導体裏面用フィルム2の表面(ウエハの裏面に貼着される側の表面)は、ウエハ裏面に貼着されるまでの間、セパレータ等により保護されていてもよい。
図1で示されるように、ダイシングテープ一体型半導体裏面用フィルム1は、基材31上に粘着剤層32が設けられたダイシングテープ3と、前記粘着剤層32上に設けられた半導体裏面用フィルム2とを備える構成である。また、本発明で使用することができるダイシングテープ一体型半導体裏面用フィルムは、図1で示されているように、ダイシングテープ3の粘着剤層32上において、半導体ウエハの貼着部分に対応する部分33のみに半導体裏面用フィルム2が形成された構成であってもよいが、粘着剤層32の全面に半導体裏面用フィルムが形成された構成でもよく、また、半導体ウエハの貼着部分に対応する部分33より大きく且つ粘着剤層32の全面よりも小さい部分に半導体裏面用フィルムが形成された構成でもよい。なお、半導体裏面用フィルム2の表面(ウエハの裏面に貼着される側の表面)は、ウエハ裏面に貼着されるまでの間、セパレータ等により保護されていてもよい。
なお、本発明では、フリップチップ型半導体裏面用フィルム2や、ダイシングテープ一体型半導体裏面用フィルム1には、帯電防止能を持たせることができる。これにより、その接着時及び剥離時等に於ける静電気の発生やそれによる半導体ウエハ等の帯電で回路が破壊されること等を防止することができる。帯電防止能の付与は、基材31、粘着剤層32乃至半導体裏面用フィルム2へ帯電防止剤や導電性物質を添加する方法、基材31への電荷移動錯体や金属膜等からなる導電層を付設する方法等、適宜な方式で行うことができる。これらの方式としては、半導体ウエハを変質させるおそれのある不純物イオンが発生しにくい方式が好ましい。導電性の付与、熱伝導性の向上等を目的として配合される導電性物質(導電フィラー)としては、銀、アルミニウム、金、銅、ニッケル、導電性合金等の球状、針状、フレーク状の金属粉、アルミナ等の金属酸化物、アモルファスカーボンブラック、グラファイト等が挙げられる。ただし、前記半導体裏面用フィルム2は、非導電性であることが、電気的にリークしないようにできる点から好ましい。
また、フリップチップ型半導体裏面用フィルム2や、ダイシングテープ一体型半導体裏面用フィルム1は、ロール状に巻回された形態で形成されていてもよく、シート(フィルム)が積層された形態で形成されていてもよい。例えば、ロール状に巻回された形態を有している場合、半導体裏面用フィルム2又は、半導体裏面用フィルム2とダイシングテープ3との積層体を、必要に応じてセパレータにより保護した状態でロール状に巻回して、ロール状に巻回された状態又は形態のダイシングテープ一体型半導体裏面用フィルム1として作製することができる。なお、ロール状に巻回された状態又は形態の半導体裏面用フィルム2やダイシングテープ一体型半導体裏面用フィルム1としては、基材31と、前記基材31の一方の面に形成された粘着剤層32と、前記粘着剤層32上に形成された半導体裏面用フィルムと、前記基材31の他方の面に形成された剥離処理層(背面処理層)とで構成されていてもよい。
なお、ダイシングテープ一体型半導体裏面用フィルム1の厚さ(半導体裏面用フィルムの厚さと、基材31及び粘着剤層32からなるダイシングテープの厚さの総厚)としては、例えば、8〜1500μmの範囲から選択することができ、好ましくは20〜850μm、さらに好ましくは31〜500μm、特に好ましくは47〜330μmである。
なお、ダイシングテープ一体型半導体裏面用フィルム1において、半導体裏面用フィルム2の厚さと、ダイシングテープ3の粘着剤層32の厚さとの比や、半導体裏面用フィルム2の厚さと、ダイシングテープ3の厚さ(基材31及び粘着剤層32の総厚)との比をコントロールすることにより、ダイシング工程時のダイシング性、ピックアップ工程時のピックアップ性などを向上させることができ、ダイシングテープ一体型半導体裏面用フィルム1を半導体ウエハのダイシング工程〜半導体チップのフリップチップボンディング工程にかけて有効に利用することができる。
また、ダイシングテープ一体型半導体裏面用フィルムの製造方法について、図1に示すダイシングテープ一体型半導体裏面用フィルム1を例にして説明する。先ず、基材31は、従来公知の製膜方法により製膜することができる。当該製膜方法としては、例えばカレンダー製膜法、有機溶媒中でのキャスティング法、密閉系でのインフレーション押出法、Tダイ押出法、共押出し法、ドライラミネート法等が例示できる。
次に、基材31上に粘着剤組成物を塗布し、乾燥させて(必要に応じて加熱架橋させて)粘着剤層32を形成する。塗布方式としては、ロール塗工、スクリーン塗工、グラビア塗工等が挙げられる。なお、粘着剤層組成物を直接基材31に塗布して、基材31上に粘着剤層32を形成してもよく、また、粘着剤組成物を表面に剥離処理を行った剥離紙等に塗布して粘着剤層32を形成させた後、該粘着剤層32を基材31に転写させてもよい。これにより、基材31上に粘着剤層32を形成されたダイシングテープ3が作製される。
一方、半導体裏面用フィルム2を形成する為の形成材料を剥離紙上に乾燥後の厚みが所定厚みとなる様に塗布し、更に所定条件下で乾燥して、塗布層を形成する。この塗布層を前記粘着剤層32上に転写することにより、半導体裏面用フィルム2を粘着剤層32上に形成する。なお、前記粘着剤層32上に、半導体裏面用フィルム2を形成する為の形成材料を直接塗布した後、所定条件下で乾燥することによっても、半導体裏面用フィルム2を粘着剤層32上に形成することができる。以上により、本発明に係るダイシングテープ一体型半導体裏面用フィルム1を得ることができる。
本発明で用いるダイシングテープ一体型半導体裏面用フィルム1は、本発明のフリップチップ型半導体装置の製造方法において好適に用いることができる。すなわち、ダイシングテープ一体型半導体裏面用フィルム1は、半導体チップの裏面に、ダイシングテープ一体型半導体裏面用フィルム1の半導体裏面用フィルム2が貼着している状態又は形態で、フリップチップ実装の半導体装置が製造される。従って、ダイシングテープ一体型半導体裏面用フィルム1は、フリップチップ実装の半導体装置(半導体チップが基板等の被着体に、フリップチップボンディング方式で固定された状態又は形態の半導体装置)に対して用いることができる。なお、半導体裏面用フィルム2も、ダイシングテープ一体型半導体裏面用フィルム1と同様に、フリップチップ実装の半導体装置に対して用いることができる。
(1−4)半導体ウエハ
半導体ウエハとしては、公知乃至慣用の半導体ウエハであれば特に制限されず、各種素材の半導体ウエハから適宜選択して用いることができる。本発明では、半導体ウエハとしては、シリコンウエハを好適に用いることができる。
半導体ウエハとしては、公知乃至慣用の半導体ウエハであれば特に制限されず、各種素材の半導体ウエハから適宜選択して用いることができる。本発明では、半導体ウエハとしては、シリコンウエハを好適に用いることができる。
(2)工程B
次に、図2(b)で示されるように、半導体ウエハ4のダイシングを行う。これにより、半導体ウエハ4を所定のサイズに切断して個片化(小片化)し、半導体チップ5を製造する。ダイシングは、例えば、半導体ウエハ4の回路面側から常法に従い行われる。また、本工程では、例えば、ダイシングテープ一体型半導体裏面用フィルム1まで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウエハ4は、半導体裏面用フィルムを有するダイシングテープ一体型半導体裏面用フィルム1により優れた密着性で接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウエハ4の破損も抑制できる。なお、半導体裏面用フィルム2がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面において半導体裏面用フィルムの接着剤層の糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着(ブロッキング)することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。
次に、図2(b)で示されるように、半導体ウエハ4のダイシングを行う。これにより、半導体ウエハ4を所定のサイズに切断して個片化(小片化)し、半導体チップ5を製造する。ダイシングは、例えば、半導体ウエハ4の回路面側から常法に従い行われる。また、本工程では、例えば、ダイシングテープ一体型半導体裏面用フィルム1まで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウエハ4は、半導体裏面用フィルムを有するダイシングテープ一体型半導体裏面用フィルム1により優れた密着性で接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウエハ4の破損も抑制できる。なお、半導体裏面用フィルム2がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面において半導体裏面用フィルムの接着剤層の糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着(ブロッキング)することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。
なお、ダイシングテープ一体型半導体裏面用フィルム1のエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。エキスパンド装置は、ダイシングリングを介してダイシングテープ一体型半導体裏面用フィルム1を下方へ押し下げることが可能なドーナッツ状の外リングと、外リングよりも径が小さくダイシングテープ一体型半導体裏面用フィルムを支持する内リングとを有している。このエキスパンド工程により、後述のピックアップ工程において、隣り合う半導体チップ同士が接触して破損するのを防ぐことが出来る。
(3)工程C
工程Cでは、前記半導体裏面用フィルム2をレーザーマーキングするものであり、当該工程Cでの半導体裏面用フィルム2は未硬化状態である。ここで、未硬化状態とは、完全硬化前の状態をさし、硬化しない程度に架橋反応が進んだ半硬化の状態をも含むものである。つまり、工程Cの前に、半導体裏面用フィルム2を硬化する工程を含まないことを意味するものである。
工程Cでは、前記半導体裏面用フィルム2をレーザーマーキングするものであり、当該工程Cでの半導体裏面用フィルム2は未硬化状態である。ここで、未硬化状態とは、完全硬化前の状態をさし、硬化しない程度に架橋反応が進んだ半硬化の状態をも含むものである。つまり、工程Cの前に、半導体裏面用フィルム2を硬化する工程を含まないことを意味するものである。
本発明においては、半導体裏面用フィルム2が未硬化状態においてもレーザーマーキングすることが可能であり、半導体裏面用フィルム2は、該封止工程の際に、封止材と共に熱硬化させることができるので、半導体裏面用フィルム2を熱硬化させるための工程を新たに追加する必要がない。
レーザーマーキング時の加工深さは、好ましくは0〜10%であり、より好ましくは0〜5%である。なお、加工深さとは、半導体裏面用フィルム2の厚さに対する加工深さをいう。
レーザーマーキングを行う際には、公知のレーザーマーキング装置を利用することができる。また、レーザーとしては、気体レーザー、固体レーザー、液体レーザーなどの各種レーザーを利用することができる。具体的には、気体レーザーとしては、特に制限されず、公知の気体レーザーを利用することができるが、炭酸ガスレーザー(CO2レーザー)、エキシマレーザー(ArFレーザー、KrFレーザー、XeClレーザー、XeFレーザーなど)が好適である。また、固体レーザーとしては、特に制限されず、公知の固体レーザーを利用することができるが、YAGレーザー(Nd:YAGレーザーなど)、YVO4レーザーが好適である。
レーザーマーキングを行う際のレーザーの照射条件としては、マーキング部とマーキング部以外とのコントラストや加工深さ等を考慮して適宜設定することができ、例えば、レーザーマーキング装置:商品名「MD−S9900」、キーエンス社製を用いた場合は、以下の範囲内とすることができる。
(レーザー照射条件)
波長:532nm
強度:1.0W
スキャンスピード:700mm/sec
Qスイッチ周波数:64kHz
波長:532nm
強度:1.0W
スキャンスピード:700mm/sec
Qスイッチ周波数:64kHz
(4)その他の工程
(4−1)ピックアップ工程
ダイシングテープ一体型半導体裏面用フィルム1に接着固定された半導体チップ5を回収する為に、図2(c)で示されるように、半導体チップ5のピックアップを行って、半導体チップ5を半導体裏面用フィルム2とともにダイシングテープ3より剥離させる。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップ5をダイシングテープ一体型半導体裏面用フィルム1の基材31側からニードルによって突き上げ、突き上げられた半導体チップ5をピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ5は、その裏面が半導体裏面用フィルム2により保護されている。
(4−1)ピックアップ工程
ダイシングテープ一体型半導体裏面用フィルム1に接着固定された半導体チップ5を回収する為に、図2(c)で示されるように、半導体チップ5のピックアップを行って、半導体チップ5を半導体裏面用フィルム2とともにダイシングテープ3より剥離させる。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップ5をダイシングテープ一体型半導体裏面用フィルム1の基材31側からニードルによって突き上げ、突き上げられた半導体チップ5をピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ5は、その裏面が半導体裏面用フィルム2により保護されている。
(4−2)フリップチップ接続工程
ピックアップした半導体チップ5は、図2(d)で示されるように、基板等の被着体に、フリップチップボンディング方式(フリップチップ実装方式)により固定させる。具体的には、半導体チップ5を、半導体チップ5の回路面(表面、回路パターン形成面、電極形成面などとも称される)が被着体6と対向する形態で、被着体6に常法に従い固定させる。例えば、半導体チップ5の回路面側に形成されているバンプ51を、被着体6の接続パッドに被着された接合用の導電材(半田など)61に接触させて押圧しながら導電材を溶融させることにより、半導体チップ5と被着体6との電気的導通を確保し、半導体チップ5を被着体6に固定させることができる(フリップチップボンディング工程)。このとき、半導体チップ5と被着体6との間には空隙が形成されており、その空隙間距離は、一般的に30〜300μm程度である。なお、半導体チップ5を被着体6上にフリップチップボンディング(フリップチップ接続)した後は、半導体チップ5と被着体6との対向面や間隙を洗浄し、該間隙に封止材(封止樹脂など)を充填させて封止することが重要である。
ピックアップした半導体チップ5は、図2(d)で示されるように、基板等の被着体に、フリップチップボンディング方式(フリップチップ実装方式)により固定させる。具体的には、半導体チップ5を、半導体チップ5の回路面(表面、回路パターン形成面、電極形成面などとも称される)が被着体6と対向する形態で、被着体6に常法に従い固定させる。例えば、半導体チップ5の回路面側に形成されているバンプ51を、被着体6の接続パッドに被着された接合用の導電材(半田など)61に接触させて押圧しながら導電材を溶融させることにより、半導体チップ5と被着体6との電気的導通を確保し、半導体チップ5を被着体6に固定させることができる(フリップチップボンディング工程)。このとき、半導体チップ5と被着体6との間には空隙が形成されており、その空隙間距離は、一般的に30〜300μm程度である。なお、半導体チップ5を被着体6上にフリップチップボンディング(フリップチップ接続)した後は、半導体チップ5と被着体6との対向面や間隙を洗浄し、該間隙に封止材(封止樹脂など)を充填させて封止することが重要である。
被着体6としては、リードフレームや回路基板(配線回路基板など)等の各種基板を用いることができる。このような基板の材質としては、特に限定されるものではないが、セラミック基板や、プラスチック基板が挙げられる。プラスチック基板としては、例えば、エポキシ基板、ビスマレイミドトリアジン基板、ポリイミド基板等が挙げられる。
フリップチップボンディング工程において、バンプや導電材の材質としては、特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類(合金)や、金系金属材、銅系金属材などが挙げられる。
なお、フリップチップボンディング工程では、導電材を溶融させて、半導体チップ5の回路面側のバンプと、被着体6の表面の導電材とを接続させているが、この導電材の溶融時の温度としては、通常、260℃程度(例えば、250〜300℃)となっている。本発明のダイシングテープ一体型半導体裏面用フィルムは、半導体裏面用フィルムをエポキシ樹脂等により形成することにより、このフリップチップボンディング工程における高温にも耐えられる耐熱性を有するものとすることができる。
本工程では、半導体チップ5と被着体6との対向面(電極形成面)や間隙の洗浄を行うのが好ましい。当該洗浄に用いられる洗浄液としては、特に制限されず、例えば、有機系の洗浄液や、水系の洗浄液が挙げられる。本発明のダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルムは、洗浄液に対する耐溶剤性を有しており、これらの洗浄液に対して実質的に溶解性を有していない。そのため、前述のように、洗浄液としては、各種洗浄液を用いることができ、特別な洗浄液を必要とせず、従来の方法により洗浄させることができる。
次に、フリップチップボンディングされた半導体チップ5と被着体6との間の間隙を封止するための封止工程を行う。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、175℃で60〜90秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、例えば165〜185℃で、数分間キュアすることができる。当該工程における熱処理においては、封止樹脂だけでなく半導体裏面用フィルム2の熱硬化も同時に行われる。また、当該工程により、半導体裏面用フィルム2を完全に又はほぼ完全に熱硬化させることができ、優れた密着性で半導体素子の裏面に貼着させることができる。更に、本発明で用いる半導体裏面用フィルム2は、レーザーマーキングする工程までは未硬化状態であり、当該封止工程の際に、封止材と共に熱硬化させることができるので、半導体裏面用フィルム2を熱硬化させるための工程を新たに追加する必要がない。
前記封止樹脂としては、絶縁性を有する樹脂(絶縁樹脂)であれば特に制限されず、公知の封止樹脂等の封止材から適宜選択して用いることができるが、弾性を有する絶縁樹脂がより好ましい。封止樹脂としては、例えば、エポキシ樹脂を含む樹脂組成物等が挙げられる。エポキシ樹脂としては、前記に例示のエポキシ樹脂等が挙げられる。また、エポキシ樹脂を含む樹脂組成物による封止樹脂としては、樹脂成分として、エポキシ樹脂以外に、エポキシ樹脂以外の熱硬化性樹脂(フェノール樹脂など)や、熱可塑性樹脂などが含まれていてもよい。なお、フェノール樹脂としては、エポキシ樹脂の硬化剤としても利用することができ、このようなフェノール樹脂としては、前記に例示のフェノール樹脂などが挙げられる。
次に、通常、半導体パッケージを基板(マザーボードなど)に実装する際に、熱処理(レーザーマーキングした後に行われるリフロー工程)が行われる。この熱処理の条件(温度や時間など)としては、半導体技術協会(JEDEC)による規格に準じて行われる。例えば、温度(上限)が210〜270℃の範囲で、その時間が5〜50秒で行うことができる。当該工程により、半導体パッケージを基板(マザーボードなど)に実装することができる。このとき、上記のレーザーマーキングした後に行われるリフロー工程後のコントラストの低下率が20%以下であると、レーザーマーキングされた各種情報の視認性が前記リフロー工程後においても良好なものとなる。
前記ダイシングテープ一体型半導体裏面用フィルム1や半導体裏面用フィルム2を用いて製造された半導体装置(フリップチップ実装の半導体装置)は、半導体チップの裏面に半導体裏面用フィルムが貼着されているため、各種マーキングを優れた視認性で施すことができる。特に、マーキング方法がレーザーマーキング方法であっても、優れたコントラスト比でマーキングを施すことができ、レーザーマーキングにより施された各種情報(文字情報、図研情報など)を良好に視認することが可能である。
本発明の製造方法により得られたフリップチップ型半導体装置は、各種の電子機器・電子部品又はそれらの材料・部材として好適に用いることができる。具体的には、本発明のフリップチップ実装の半導体装置が利用される電子機器としては、いわゆる「携帯電話」や「PHS」、小型のコンピュータ(例えば、いわゆる「PDA」(携帯情報端末)、いわゆる「ノートパソコン」、いわゆる「ネットブック(商標)」、いわゆる「ウェアラブルコンピュータ」など)、「携帯電話」及びコンピュータが一体化された小型の電子機器、いわゆる「デジタルカメラ(商標)」、いわゆる「デジタルビデオカメラ」、小型のテレビ、小型のゲーム機器、小型のデジタルオーディオプレイヤー、いわゆる「電子手帳」、いわゆる「電子辞書」、いわゆる「電子書籍」用電子機器端末、小型のデジタルタイプの時計などのモバイル型の電子機器(持ち運び可能な電子機器)などが挙げられるが、もちろん、モバイル型以外(設置型など)の電子機器(例えば、いわゆる「ディスクトップパソコン」、薄型テレビ、録画・再生用電子機器(ハードディスクレコーダー、DVDプレイヤー等)、プロジェクター、マイクロマシンなど)などであってもよい。また、電子部品又は、電子機器・電子部品の材料・部材としては、例えば、いわゆる「CPU」の部材、各種記憶装置(いわゆる「メモリー」、ハードディスクなど)の部材などが挙げられる。
以下に、この発明の好適な実施例を例示的に詳しく説明する。但し、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の要旨をそれらのみに限定する趣旨のものではない。なお、以下において、部とあるのは重量部を意味する。
実施例1 <着色半導体裏面用フィルムAの作製>
エチルアクリレート−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」、根上工業(株)製)100部に対して、エポキシ樹脂(商品名「エピコート1004」、JER(株)製)12部、フェノール樹脂(商品名「ミレックスXLC−4L」、三井化学(株)製)13部、球状シリカ(商品名「SO−25R」、(株)アドマテックス製)92部、染料1(商品名「OIL GREEN 502」、オリエント化学工業(株)製)2部、染料2(商品名「OIL BLACK BS」、オリエント化学工業(株)製)2部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
エチルアクリレート−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」、根上工業(株)製)100部に対して、エポキシ樹脂(商品名「エピコート1004」、JER(株)製)12部、フェノール樹脂(商品名「ミレックスXLC−4L」、三井化学(株)製)13部、球状シリカ(商品名「SO−25R」、(株)アドマテックス製)92部、染料1(商品名「OIL GREEN 502」、オリエント化学工業(株)製)2部、染料2(商品名「OIL BLACK BS」、オリエント化学工業(株)製)2部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
この接着剤組成物の溶液を、剥離ライナ(セパレータ)としてシリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、130℃で2分間乾燥させた。これにより、厚さ20μmの着色半導体裏面用フィルムAを作製した。
実施例2 <着色半導体裏面用フィルムBの作製>
エチルアクリレート−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」、根上工業(株)製)100部に対して、エポキシ樹脂(商品名「エピコート1004」、JER(株)製)20部、フェノール樹脂(商品名「ミレックスXLC−4L」、三井化学(株)製)22部、球状シリカ(商品名「SO−25R」、(株)アドマテックス製)104部、染料1(商品名「OIL GREEN 502」、オリエント化学工業(株)製)2部、染料2(商品名「OIL BLACK BS」、オリエント化学工業(株)製)2部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
エチルアクリレート−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」、根上工業(株)製)100部に対して、エポキシ樹脂(商品名「エピコート1004」、JER(株)製)20部、フェノール樹脂(商品名「ミレックスXLC−4L」、三井化学(株)製)22部、球状シリカ(商品名「SO−25R」、(株)アドマテックス製)104部、染料1(商品名「OIL GREEN 502」、オリエント化学工業(株)製)2部、染料2(商品名「OIL BLACK BS」、オリエント化学工業(株)製)2部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
この接着剤組成物の溶液を、剥離ライナ(セパレータ)としてシリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、130℃で2分間乾燥させた。これにより、厚さ20μmの着色半導体裏面用フィルムBを作製した。
実施例3 <着色半導体裏面用フィルムCの作製>
エチルアクリレート−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」、根上工業(株)製)100部に対して、エポキシ樹脂(商品名「エピコート1004」、JER(株)製)32部、フェノール樹脂(商品名「ミレックスXLC−4L」、三井化学(株)製)35部、球状シリカ(商品名「SO−25R」、(株)アドマテックス製)123部、染料1(商品名「OIL GREEN 502」、オリエント化学工業(株)製)2.5部、染料2(商品名「OIL BLACK BS」、オリエント化学工業(株)製)2.5部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
エチルアクリレート−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」、根上工業(株)製)100部に対して、エポキシ樹脂(商品名「エピコート1004」、JER(株)製)32部、フェノール樹脂(商品名「ミレックスXLC−4L」、三井化学(株)製)35部、球状シリカ(商品名「SO−25R」、(株)アドマテックス製)123部、染料1(商品名「OIL GREEN 502」、オリエント化学工業(株)製)2.5部、染料2(商品名「OIL BLACK BS」、オリエント化学工業(株)製)2.5部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
この接着剤組成物の溶液を、剥離ライナ(セパレータ)としてシリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、130℃で2分間乾燥させた。これにより、厚さ20μmの着着色半導体裏面用フィルムCを作製した。
比較例1 <着色半導体裏面用フィルムDの作製>
エチルアクリレート−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」、根上工業(株)製)100部に対して、エポキシ樹脂1(商品名「エピコート1004」、JER(株)製)56部、エポキシ樹脂2(商品名「エピコート828」、JER(株)製)56部、フェノール樹脂(商品名「ミレックスXLC−4L」、三井化学(株)製)121部、球状シリカ(商品名「SO−25R」、(株)アドマテックス製)246部、染料1(商品名「OIL GREEN 502」、オリエント化学工業(株)製)5部、染料2(商品名「OIL BLACK BS」、オリエント化学工業(株)製)5部、触媒(商品名「TPP」北興科学(株)製)1.7部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
エチルアクリレート−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」、根上工業(株)製)100部に対して、エポキシ樹脂1(商品名「エピコート1004」、JER(株)製)56部、エポキシ樹脂2(商品名「エピコート828」、JER(株)製)56部、フェノール樹脂(商品名「ミレックスXLC−4L」、三井化学(株)製)121部、球状シリカ(商品名「SO−25R」、(株)アドマテックス製)246部、染料1(商品名「OIL GREEN 502」、オリエント化学工業(株)製)5部、染料2(商品名「OIL BLACK BS」、オリエント化学工業(株)製)5部、触媒(商品名「TPP」北興科学(株)製)1.7部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
この接着剤組成物の溶液を、剥離ライナ(セパレータ)としてシリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、130℃で2分間乾燥させた。これにより、厚さ20μmの着色半導体裏面用フィルムDを作製した。
(評価)
実施例1〜3及び比較例1で作製した半導体裏面用フィルムについて、ダイシングバリの発生、ピックアップ性(%)、リフロー後のレーザーマーク視認性、弾性率、Siウエハ接着力を、下記の評価又は測定方法により評価又は測定した。評価又は測定結果は表1に示した。
実施例1〜3及び比較例1で作製した半導体裏面用フィルムについて、ダイシングバリの発生、ピックアップ性(%)、リフロー後のレーザーマーク視認性、弾性率、Siウエハ接着力を、下記の評価又は測定方法により評価又は測定した。評価又は測定結果は表1に示した。
(ダイシングテープへの貼り合わせ)
上記、着色半導体裏面用フィルムA〜Dを、ダイシングテープ(商品名「V−8−T」、日東電工(株)製)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングシート一体型ウエハ裏面保護シートA〜Dを作製した。
上記、着色半導体裏面用フィルムA〜Dを、ダイシングテープ(商品名「V−8−T」、日東電工(株)製)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングシート一体型ウエハ裏面保護シートA〜Dを作製した。
(半導体ウエハの研削件、貼り合わせ、ダイシング)
半導体ウエハ(直径8インチ、厚さ0.6mm;シリコンミラーウエハ)を厚さ0.2mmとなるまで、裏面研削した。ダイシングテープ一体型半導体裏面用フィルムA〜Dからセパレータを剥離した後、上記半導体ウエハを半導体裏面用フィルム上に70℃でロール圧着して貼り合わせた。更に、半導体ウエハのダイシングを行った。ダイシングは10mm角のチップサイズとなる様にフルカットした。なお、半導体ウエハの研削条件、貼り合わせ条件、ダイシング条件は、下記のとおりである。
半導体ウエハ(直径8インチ、厚さ0.6mm;シリコンミラーウエハ)を厚さ0.2mmとなるまで、裏面研削した。ダイシングテープ一体型半導体裏面用フィルムA〜Dからセパレータを剥離した後、上記半導体ウエハを半導体裏面用フィルム上に70℃でロール圧着して貼り合わせた。更に、半導体ウエハのダイシングを行った。ダイシングは10mm角のチップサイズとなる様にフルカットした。なお、半導体ウエハの研削条件、貼り合わせ条件、ダイシング条件は、下記のとおりである。
[半導体ウエハ研削条件]
研削装置:商品名「DFG−8560」ディスコ社製
半導体ウエハ:8インチ径(厚さ0.6mmから0.2mmに裏面研削)
研削装置:商品名「DFG−8560」ディスコ社製
半導体ウエハ:8インチ径(厚さ0.6mmから0.2mmに裏面研削)
[貼り合わせ条件]
貼り付け装置:商品名「MA−3000III」日東精機(株)製
貼り付け速度計:10mm/min
貼り付け圧力:0.15MPa
貼り付け時のステージ温度:70℃
貼り付け装置:商品名「MA−3000III」日東精機(株)製
貼り付け速度計:10mm/min
貼り付け圧力:0.15MPa
貼り付け時のステージ温度:70℃
[ダイシング条件]
ダイシング装置:商品名「DFD−6361」ディスコ社製
ダイシングリング:「2−8−1」(ディスコ社製)
ダイシング速度:30mm/sec
ダイシングブレード:
Z1;ディスコ社製「203O−SE 27HCDD」
Z2;ディスコ社製「203O−SE 27HCBB」
ダイシングブレード回転数:
Z1;40,000rpm
Z2;45,000rpm
カット方式:ステップカット
ウエハチップサイズ:10.0mm角
ダイシング装置:商品名「DFD−6361」ディスコ社製
ダイシングリング:「2−8−1」(ディスコ社製)
ダイシング速度:30mm/sec
ダイシングブレード:
Z1;ディスコ社製「203O−SE 27HCDD」
Z2;ディスコ社製「203O−SE 27HCBB」
ダイシングブレード回転数:
Z1;40,000rpm
Z2;45,000rpm
カット方式:ステップカット
ウエハチップサイズ:10.0mm角
<ダイシングバリの評価方法>
前記ダイシングで、30個の半導体チップを形成した。顕微鏡により、得られた半導体チップを観察し、バリの発生状況を確認し、以下の評価基準により評価した。
○:バリの発生がなかった。
×:100μm長さ以上のバリが1個以上発生した。
前記ダイシングで、30個の半導体チップを形成した。顕微鏡により、得られた半導体チップを観察し、バリの発生状況を確認し、以下の評価基準により評価した。
○:バリの発生がなかった。
×:100μm長さ以上のバリが1個以上発生した。
<ピックアップ性の評価方法>
次に、ダイシングテープ一体型半導体裏面用フィルムのダイシングテープ側からニードルで突き上げて、ダイシングにより得られたチップ状ワークを半導体裏面用フィルムとともにダイシングテープの粘着剤層より剥離させて、裏面が半導体裏面用フィルムのより保護された状態のチップ状ワークをピックアップさせた。この時のチップ(全個数:400個)のピックアップ率(%)を求め、ピックアップ性を評価した。従って、ピックアップ性は、ピックアップ率が100%に近いほど良好である。
なお、ピックアップ条件は、下記のとおりである。
次に、ダイシングテープ一体型半導体裏面用フィルムのダイシングテープ側からニードルで突き上げて、ダイシングにより得られたチップ状ワークを半導体裏面用フィルムとともにダイシングテープの粘着剤層より剥離させて、裏面が半導体裏面用フィルムのより保護された状態のチップ状ワークをピックアップさせた。この時のチップ(全個数:400個)のピックアップ率(%)を求め、ピックアップ性を評価した。従って、ピックアップ性は、ピックアップ率が100%に近いほど良好である。
なお、ピックアップ条件は、下記のとおりである。
[半導体ウエハピックアップ条件]
ピックアップ装置:商品名「SPA−300」、(株)新川製
ピックアップニードル本数:9本
ニードル突き上げ速度:20mm/s
ニードル突き上げ量:500μm
ピックアップ時間:1秒
ダイシングテープ エキスパンド量:3mm
ピックアップ装置:商品名「SPA−300」、(株)新川製
ピックアップニードル本数:9本
ニードル突き上げ速度:20mm/s
ニードル突き上げ量:500μm
ピックアップ時間:1秒
ダイシングテープ エキスパンド量:3mm
<リフロー後のレーザーマーク視認性>
次に、前記得られたチップ状ワークについて、チップ状ワークの表面(回路面)が、該回路面に対応した配線を備えた回路基板の表面に対向する形態で、チップ状ワークの回路面に形成されているバンプが、回路基板の接続パッドに被着された接合用の導電材(半田)と接触させて押圧しながら、温度を260℃まで上げて導電材を溶融させ、その後、室温まで冷却させることにより、チップ状ワークを回路基板に固定させて、半導体装置を作製した。得られた半導体装置の半導体裏面保護フィルム(厚さ:20μm)面に、以下の条件により、文字及び二次元コードの加工を行い、以下の評価基準により評価した。
次に、前記得られたチップ状ワークについて、チップ状ワークの表面(回路面)が、該回路面に対応した配線を備えた回路基板の表面に対向する形態で、チップ状ワークの回路面に形成されているバンプが、回路基板の接続パッドに被着された接合用の導電材(半田)と接触させて押圧しながら、温度を260℃まで上げて導電材を溶融させ、その後、室温まで冷却させることにより、チップ状ワークを回路基板に固定させて、半導体装置を作製した。得られた半導体装置の半導体裏面保護フィルム(厚さ:20μm)面に、以下の条件により、文字及び二次元コードの加工を行い、以下の評価基準により評価した。
○:レーザーマーキングにより形成された文字が目視(目視距離:約40cm)にて視認でき、且つ、二次元コードリーダ(キーエンス社製、製品名「SR−600」、読み取り時の二次元コードと二次元コードリーダとの距離:10cm以下)にて読み取り可能であった。
×:レーザーマーキングにより形成された文字が目視にて視認できない、又は、二次元コードリーダにて読み取り不可能であった。
×:レーザーマーキングにより形成された文字が目視にて視認できない、又は、二次元コードリーダにて読み取り不可能であった。
[レーザーマーキング条件]
レーザーマーキング装置:商品名「MD−S9900」、キーエンス社製
波長:532nm
強度:1.0W
スキャンスピード:700mm/sec
Qスイッチ周波数:64kHz
全体のサイズとして約4mm×約4mmで、各セルのサイズが0.08mm×0.24
mmの二次元コードを加工した。なお、文字としては、特に制限されない。
レーザーマーキング装置:商品名「MD−S9900」、キーエンス社製
波長:532nm
強度:1.0W
スキャンスピード:700mm/sec
Qスイッチ周波数:64kHz
全体のサイズとして約4mm×約4mmで、各セルのサイズが0.08mm×0.24
mmの二次元コードを加工した。なお、文字としては、特に制限されない。
<未硬化状態の弾性率>
得られた未硬化状態の着色半導体裏面用フィルムA〜Dを、レオメトリック社製の動的粘弾性測定装置「Solid Analyzer RS A2」を用いて、引張モードにて、サンプル幅:10mm、サンプル長さ:22.5mm、サンプル厚さ:0.2mmで、周波数:1Hz、昇温速度:10℃/分、窒素雰囲気下、所定の温度(23℃)にて測定して、得られた引張貯蔵弾性率の値とした。
得られた未硬化状態の着色半導体裏面用フィルムA〜Dを、レオメトリック社製の動的粘弾性測定装置「Solid Analyzer RS A2」を用いて、引張モードにて、サンプル幅:10mm、サンプル長さ:22.5mm、サンプル厚さ:0.2mmで、周波数:1Hz、昇温速度:10℃/分、窒素雰囲気下、所定の温度(23℃)にて測定して、得られた引張貯蔵弾性率の値とした。
<硬化後の弾性率>
前記<未硬化状態の弾性率>の測定方法において、半導体裏面用フィルム2を硬化(175℃、1時間)した以外は、同様の方法により測定した。
前記<未硬化状態の弾性率>の測定方法において、半導体裏面用フィルム2を硬化(175℃、1時間)した以外は、同様の方法により測定した。
<Siウエハ接着力>
得られた未硬化状態の着色半導体裏面用フィルムA〜Dの一方の面に、粘着テープ(商品名「BT315」日東電工(株)製)を貼着して裏面補強した。その後、裏面補強した長さ150mm、幅10mmの着色半導体裏面用フィルムA〜Dの表面に、厚さ0.6mmの半導体ウエハ4を、50℃で2kgのローラーを一往復して熱ラミネート法により貼り合わせた。その後、熱板上(50℃)に2分間静置した後、常温(23℃程度)で20分静置した。静置後、剥離試験機(商品名「オートグラフAGS−J」、(株)島津製作所製)を用いて、温度23℃の下で、剥離角度:180°、引張速度:300mm/minの条件下で、裏面補強された着色半導体裏面用フィルムA〜Dを引き剥がした。前記接着力は、このときの着色半導体裏面用フィルムA〜Dと半導体ウエハとの界面で剥離させて測定された値(N/10mm幅)である。
得られた未硬化状態の着色半導体裏面用フィルムA〜Dの一方の面に、粘着テープ(商品名「BT315」日東電工(株)製)を貼着して裏面補強した。その後、裏面補強した長さ150mm、幅10mmの着色半導体裏面用フィルムA〜Dの表面に、厚さ0.6mmの半導体ウエハ4を、50℃で2kgのローラーを一往復して熱ラミネート法により貼り合わせた。その後、熱板上(50℃)に2分間静置した後、常温(23℃程度)で20分静置した。静置後、剥離試験機(商品名「オートグラフAGS−J」、(株)島津製作所製)を用いて、温度23℃の下で、剥離角度:180°、引張速度:300mm/minの条件下で、裏面補強された着色半導体裏面用フィルムA〜Dを引き剥がした。前記接着力は、このときの着色半導体裏面用フィルムA〜Dと半導体ウエハとの界面で剥離させて測定された値(N/10mm幅)である。
実施例1〜3では、バリの発生がなく、良好なピックアップ性、レーザーマーク視認性を有していた。一方、比較例1では、バリが発生し、ピックアップ性、レーザーマーク視認性に劣るものであった。比較例1の着色半導体裏面用フィルムDにレーザーマーキングする場合には、当該フィルムを硬化した後に行う必要があった。
1 ダイシングテープ一体型半導体裏面用フィルム
2 半導体裏面用フィルム
3 ダイシングテープ
31 基材
32 粘着剤層
33 半導体ウエハの貼着部分に対応する部分
4 半導体ウエハ
5 半導体チップ
51 半導体チップ5の回路面側に形成されているバンプ
6 被着体
61 被着体6の接続パッドに被着された接合用の導電材
2 半導体裏面用フィルム
3 ダイシングテープ
31 基材
32 粘着剤層
33 半導体ウエハの貼着部分に対応する部分
4 半導体ウエハ
5 半導体チップ
51 半導体チップ5の回路面側に形成されているバンプ
6 被着体
61 被着体6の接続パッドに被着された接合用の導電材
Claims (4)
- 被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルムを、半導体ウエハにラミネートする工程A、
前記半導体ウエハをダイシングする工程B、及び
前記フリップチップ型半導体裏面用フィルムをレーザーマーキングする工程C
を含み、
前記工程Cのフリップチップ型半導体裏面用フィルムが未硬化であることを特徴とする、フリップチップ型半導体装置の製造方法。 - 前記半導体裏面用フィルムが、エポキシ樹脂及びフェノール樹脂を含む樹脂組成物から形成され、かつ、エポキシ樹脂、フェノール樹脂の合計量が前記樹脂組成物100重量部に対して25重量部以下である請求項1に記載のフリップチップ型半導体装置の製造方法。
- 前記フリップチップ型半導体裏面用フィルムが、樹脂組成物100重量部に対して0.01〜10重量部の着色剤を含有する請求項1又は2に記載のフリップチップ型半導体装置の製造方法。
- 請求項1〜3のいずれかに記載の製造方法により得られたフリップチップ型半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012008148A JP2013149737A (ja) | 2012-01-18 | 2012-01-18 | フリップチップ型半導体装置の製造方法 |
CN201380005859.5A CN104054161A (zh) | 2012-01-18 | 2013-01-15 | 倒装芯片型半导体装置的制造方法 |
KR1020147022731A KR20140116204A (ko) | 2012-01-18 | 2013-01-15 | 플립 칩형 반도체 장치의 제조 방법 |
US14/373,030 US9324616B2 (en) | 2012-01-18 | 2013-01-15 | Method of manufacturing flip-chip type semiconductor device |
PCT/JP2013/050580 WO2013108755A1 (ja) | 2012-01-18 | 2013-01-15 | フリップチップ型半導体装置の製造方法 |
TW102102100A TWI605504B (zh) | 2012-01-18 | 2013-01-18 | Flip-chip type semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012008148A JP2013149737A (ja) | 2012-01-18 | 2012-01-18 | フリップチップ型半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013149737A true JP2013149737A (ja) | 2013-08-01 |
Family
ID=48799180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012008148A Pending JP2013149737A (ja) | 2012-01-18 | 2012-01-18 | フリップチップ型半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9324616B2 (ja) |
JP (1) | JP2013149737A (ja) |
KR (1) | KR20140116204A (ja) |
CN (1) | CN104054161A (ja) |
TW (1) | TWI605504B (ja) |
WO (1) | WO2013108755A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015046529A1 (ja) * | 2013-09-30 | 2015-04-02 | リンテック株式会社 | 樹脂膜形成用複合シート |
JP2016096239A (ja) * | 2014-11-14 | 2016-05-26 | 住友ベークライト株式会社 | 半導体用ウエハ加工用粘着テープ |
JP2017092334A (ja) * | 2015-11-13 | 2017-05-25 | 日東電工株式会社 | 積層体および半導体装置の製造方法 |
JP2020141107A (ja) * | 2019-03-01 | 2020-09-03 | 日東電工株式会社 | 半導体背面密着フィルムおよびダイシングテープ一体型半導体背面密着フィルム |
KR20230036965A (ko) * | 2021-09-07 | 2023-03-15 | 스태츠 칩팩 피티이. 엘티디. | Lab 동안 뒤틀림 제어를 위한 방법 및 반도체 장치 |
KR20230141527A (ko) | 2022-03-30 | 2023-10-10 | 린텍 가부시키가이샤 | 보호막 형성 필름, 보호막 형성용 복합 시트, 반도체 장치의 제조 방법, 및 보호막 형성 필름의 사용 |
JP7451150B2 (ja) | 2019-11-20 | 2024-03-18 | 日東電工株式会社 | ダイシングテープ一体型半導体背面密着フィルム |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101602782B1 (ko) | 2014-07-03 | 2016-03-11 | 주식회사 이오테크닉스 | 웨이퍼 마킹 방법 |
JP2016210837A (ja) * | 2015-04-30 | 2016-12-15 | 日東電工株式会社 | 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法 |
JP2016213236A (ja) * | 2015-04-30 | 2016-12-15 | 日東電工株式会社 | 半導体装置用フィルム、及び、半導体装置の製造方法 |
US9916989B2 (en) | 2016-04-15 | 2018-03-13 | Amkor Technology, Inc. | System and method for laser assisted bonding of semiconductor die |
JP7500169B2 (ja) | 2019-08-30 | 2024-06-17 | リンテック株式会社 | 保護膜形成用複合シート |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62136861A (ja) * | 1985-12-10 | 1987-06-19 | Nitto Electric Ind Co Ltd | 樹脂封止半導体装置 |
JPH051204A (ja) * | 1991-06-25 | 1993-01-08 | Sumitomo Durez Co Ltd | 炭酸ガスレーザー印字に適したエポキシ樹脂組成物 |
JP2011249739A (ja) * | 2009-06-15 | 2011-12-08 | Nitto Denko Corp | ダイシングテープ一体型半導体裏面用フィルム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6023094A (en) * | 1998-01-14 | 2000-02-08 | National Semiconductor Corporation | Semiconductor wafer having a bottom surface protective coating |
JP3544362B2 (ja) | 2001-03-21 | 2004-07-21 | リンテック株式会社 | 半導体チップの製造方法 |
JP4505293B2 (ja) * | 2004-01-16 | 2010-07-21 | テクノポリマー株式会社 | 多色発色レーザーマーキング用有彩色着色剤、多色発色レーザーマーキング用組成物及びそれを含む成形品並びにレーザーマーキング方法 |
JP4271597B2 (ja) | 2004-02-27 | 2009-06-03 | リンテック株式会社 | チップ用保護膜形成用シート |
JP2011060848A (ja) * | 2009-09-07 | 2011-03-24 | Nitto Denko Corp | 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置 |
JP2011151362A (ja) * | 2009-12-24 | 2011-08-04 | Nitto Denko Corp | ダイシングテープ一体型半導体裏面用フィルム |
JP5681377B2 (ja) | 2010-04-20 | 2015-03-04 | 日東電工株式会社 | 半導体装置の製造方法、及び、フリップチップ型半導体装置 |
WO2011132648A1 (ja) | 2010-04-20 | 2011-10-27 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 |
-
2012
- 2012-01-18 JP JP2012008148A patent/JP2013149737A/ja active Pending
-
2013
- 2013-01-15 CN CN201380005859.5A patent/CN104054161A/zh active Pending
- 2013-01-15 WO PCT/JP2013/050580 patent/WO2013108755A1/ja active Application Filing
- 2013-01-15 US US14/373,030 patent/US9324616B2/en not_active Expired - Fee Related
- 2013-01-15 KR KR1020147022731A patent/KR20140116204A/ko not_active Application Discontinuation
- 2013-01-18 TW TW102102100A patent/TWI605504B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62136861A (ja) * | 1985-12-10 | 1987-06-19 | Nitto Electric Ind Co Ltd | 樹脂封止半導体装置 |
JPH051204A (ja) * | 1991-06-25 | 1993-01-08 | Sumitomo Durez Co Ltd | 炭酸ガスレーザー印字に適したエポキシ樹脂組成物 |
JP2011249739A (ja) * | 2009-06-15 | 2011-12-08 | Nitto Denko Corp | ダイシングテープ一体型半導体裏面用フィルム |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015046529A1 (ja) * | 2013-09-30 | 2015-04-02 | リンテック株式会社 | 樹脂膜形成用複合シート |
JP5828990B2 (ja) * | 2013-09-30 | 2015-12-09 | リンテック株式会社 | 樹脂膜形成用複合シート |
JPWO2015046529A1 (ja) * | 2013-09-30 | 2017-03-09 | リンテック株式会社 | 樹脂膜形成用複合シート |
JP2016096239A (ja) * | 2014-11-14 | 2016-05-26 | 住友ベークライト株式会社 | 半導体用ウエハ加工用粘着テープ |
JP2017092334A (ja) * | 2015-11-13 | 2017-05-25 | 日東電工株式会社 | 積層体および半導体装置の製造方法 |
JP2020141107A (ja) * | 2019-03-01 | 2020-09-03 | 日東電工株式会社 | 半導体背面密着フィルムおよびダイシングテープ一体型半導体背面密着フィルム |
JP7217175B2 (ja) | 2019-03-01 | 2023-02-02 | 日東電工株式会社 | 半導体背面密着フィルムおよびダイシングテープ一体型半導体背面密着フィルム |
JP7451150B2 (ja) | 2019-11-20 | 2024-03-18 | 日東電工株式会社 | ダイシングテープ一体型半導体背面密着フィルム |
KR20230036965A (ko) * | 2021-09-07 | 2023-03-15 | 스태츠 칩팩 피티이. 엘티디. | Lab 동안 뒤틀림 제어를 위한 방법 및 반도체 장치 |
KR102633283B1 (ko) | 2021-09-07 | 2024-02-05 | 스태츠 칩팩 피티이. 엘티디. | Lab 동안 뒤틀림 제어를 위한 방법 및 반도체 장치 |
KR20230141527A (ko) | 2022-03-30 | 2023-10-10 | 린텍 가부시키가이샤 | 보호막 형성 필름, 보호막 형성용 복합 시트, 반도체 장치의 제조 방법, 및 보호막 형성 필름의 사용 |
Also Published As
Publication number | Publication date |
---|---|
US20140361443A1 (en) | 2014-12-11 |
CN104054161A (zh) | 2014-09-17 |
KR20140116204A (ko) | 2014-10-01 |
WO2013108755A1 (ja) | 2013-07-25 |
TWI605504B (zh) | 2017-11-11 |
TW201340195A (zh) | 2013-10-01 |
US9324616B2 (en) | 2016-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5419226B2 (ja) | フリップチップ型半導体裏面用フィルム及びその用途 | |
JP5501938B2 (ja) | フリップチップ型半導体裏面用フィルム | |
JP5456440B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP5249290B2 (ja) | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
JP5805367B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP5456441B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP5546985B2 (ja) | 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。 | |
JP5885325B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
JP5456642B2 (ja) | フリップチップ型半導体裏面用フィルム | |
JP5641641B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法 | |
JP2011151362A (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
JP2013149737A (ja) | フリップチップ型半導体装置の製造方法 | |
JP2016225496A (ja) | 半導体裏面用フィルム及びその用途 | |
JP5705354B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP2011151363A (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
JP6000668B2 (ja) | 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置 | |
JP5917577B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法 | |
JP5636471B2 (ja) | フリップチップ型半導体裏面用フィルム及びその用途 | |
JP5978333B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP5927249B2 (ja) | 半導体装置製造用フィルムを用いた半導体装置の製造方法 | |
JP5612747B2 (ja) | 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。 | |
JP5976857B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP2016197726A (ja) | ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160714 |