JP5249290B2 - フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 - Google Patents

フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 Download PDF

Info

Publication number
JP5249290B2
JP5249290B2 JP2010163047A JP2010163047A JP5249290B2 JP 5249290 B2 JP5249290 B2 JP 5249290B2 JP 2010163047 A JP2010163047 A JP 2010163047A JP 2010163047 A JP2010163047 A JP 2010163047A JP 5249290 B2 JP5249290 B2 JP 5249290B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
back surface
semiconductor back
dicing tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010163047A
Other languages
English (en)
Other versions
JP2012028396A (ja
Inventor
尚英 高本
豪士 志賀
文輝 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2010163047A priority Critical patent/JP5249290B2/ja
Priority to US13/186,000 priority patent/US8492907B2/en
Priority to TW100125511A priority patent/TWI445798B/zh
Priority to CN201110204481.4A priority patent/CN102376616B/zh
Priority to KR1020110071983A priority patent/KR101606224B1/ko
Publication of JP2012028396A publication Critical patent/JP2012028396A/ja
Application granted granted Critical
Publication of JP5249290B2 publication Critical patent/JP5249290B2/ja
Priority to KR1020150137060A priority patent/KR101647260B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16258—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16268—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)

Description

本発明は、フリップチップ型半導体裏面用フィルム及びダイシングテープ一体型半導体裏面用フィルムに関する。フリップチップ型半導体裏面用フィルムは、半導体チップ等の半導体素子の裏面の保護と、強度向上等のために用いられる。また本発明は、ダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法及びフリップチップ型半導体装置に関する。
近年、半導体装置及びそのパッケージの薄型化、小型化がより一層求められている。そのため、半導体装置及びそのパッケージとして、半導体チップ等の半導体素子が基板上にフリップチップボンディングにより実装された（フリップチップ接続された）フリップチップ型の半導体装置が広く利用されている。当該フリップチップ接続は半導体チップの回路面が基板の電極形成面と対向する形態で固定されるものである。このような半導体装置等では、半導体チップの裏面を保護フィルムにより保護し、半導体チップの損傷等を防止している場合がある。
特開２００８−１６６４５１号公報 特開２００８−００６３８６号公報 特開２００７−２６１０３５号公報 特開２００７−２５０９７０号公報 特開２００７−１５８０２６号公報 特開２００４−２２１１６９号公報 特開２００４−２１４２８８号公報 特開２００４−１４２４３０号公報 特開２００４−０７２１０８号公報 特開２００４−０６３５５１号公報
しかしながら、前記保護フィルムにより半導体チップの裏面を保護するためには、ダイシング工程で得られた半導体チップに対し、その裏面に保護フィルムを貼り付けるための新たな工程を追加する必要がある。その結果、工程数が増え、製造コスト等が増加することになる。また、近年の薄型化により、半導体チップのピックアップ工程において、半導体チップに損傷が生じる場合がある。その為、ピックアップ工程までは、半導体ウエハ又は半導体チップの機械的強度を増すため、これらを補強することが求められている。
また、従来、製造された半導体チップや、当該半導体チップを用いて製造された半導体装置においては、製品の管理等の目的のため、各種情報（例えば、製品番号等の文字情報や、２次元コード等の図形情報）が製品に視認可能な状態で付与されていることが求められている。
本発明は前記問題点に鑑みなされたものであり、その目的は、半導体素子を保護することができ、且つ、当該半導体素子や当該半導体素子を用いて製造されたフリップチップ実装の半導体装置に各種情報を視認可能な状態で付与することを可能とするフリップチップ型半導体裏面用フィルム、及びダイシングテープ一体型半導体裏面用フィルムを提供することにある。
また、本発明の他の目的は、半導体素子を保護することができ、且つ、当該半導体素子や当該半導体素子を用いて製造されたフリップチップ実装の半導体装置に各種情報を視認可能な状態で付与することを可能とする半導体装置の製造方法を提供することにある。
本願発明者等は、上記従来の問題点を解決すべく検討した結果、フリップチップ型半導体裏面用フィルムの光線透過率、及び、レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストを制御することにより、フリップチップ型半導体装置に各種情報を視認可能な状態で付与することができることを見出し、本発明を完成させるに至った。
即ち、本発明に係るフリップチップ型半導体裏面用フィルムは、被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルムであって、波長５３２ｎｍ又は１０６４ｎｍにおける光線透過率が２０％以下であり、レーザーマーキングした後のマーキング部とマーキング部以外の部位（「非マーキング部」という場合がある）とのコントラストが２０％以上である。
本発明のフリップチップ型半導体裏面用フィルムは、被着体上にフリップチップ接続された半導体素子の裏面に形成されることで、当該半導体素子を保護する機能を果たすものである。また、本発明のフリップチップ型半導体裏面用フィルムは、波長５３２ｎｍ又は１０６４ｎｍにおける光線透過率が２０％以下であるため、レーザー光の照射による加工性に優れる。また、波長５３２ｎｍ又は１０６４ｎｍにおける光線透過率が２０％以下であり、レーザー光が透過し難いため、半導体素子（特に、半導体素子の裏面）がレーザー光に晒されることが少ない。その結果、半導体素子に悪影響が及ぶことを効果的に防止することができ、製造歩留まりを向上させることができる。また、本発明のフリップチップ型半導体裏面用フィルムは、レーザーマーキングした後のマーキング部と非マーキング部とのコントラストが２０％以上であり、優れたコントラストを有するため、レーザーマーキングにより付与された各種情報（例えば、文字情報や図形情報）の視認性が良好である。このように、本発明のフリップチップ型半導体裏面用フィルムによれば、半導体素子に悪影響が及ぶことを効果的に防止しながら、視認性に優れた各種情報をレーザーマーキングにより付与することができる。尚、前記半導体か素子の裏面とは、回路が形成された面とは反対側の面を意味する。
前記フリップチップ型半導体裏面用フィルムは、樹脂組成物（樹脂、フィラー、着色剤を含む）１００重量部に対して０．０１〜１０重量部の着色剤を含有することが好ましい。着色剤の前記含有量を０．０１重量部以上とすることにより、光線透過率を低くすることができるとともに、レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストを高くすることができる。一方、着色剤の前記含有量を１０重量部以下とすることにより、良好なコントラストを有効に発揮（発現）できる。
前記フリップチップ型半導体裏面用フィルムは、レーザーマーキングした後に行われるリフロー工程後のマーキング部と非マーキング部とのコントラストの低下率（すなわち、レーザーマーキングした後に行われるリフロー工程前におけるマーキング部と非マーキング部とのコントラストをＡとし、レーザーマーキングした後に行われるリフロー工程後におけるマーキング部と非マーキング部とのコントラストをＢとした際に、（Ａ−Ｂ）／Ａ×１００より求められる値）が２０％以下であることが好ましい。前記リフロー工程後のコントラストの低下率が２０％以下であると、レーザーマーキングされた各種情報の視認性が前記リフロー工程後においても良好なものとなる。
また、本発明に係るダイシングテープ一体型半導体裏面用フィルムは、前記に記載のフリップチップ型半導体裏面用フィルムが、ダイシングテープ上に積層されたダイシングテープ一体型半導体裏面用フィルムであって、前記ダイシングテープは基材上に粘着剤層が積層された構造であり、前記フリップチップ型半導体裏面用フィルムは前記ダイシングテープの粘着剤層上に積層されている。
前記構成のダイシングテープ一体型半導体裏面用フィルムは、ダイシングテープとフリップチップ型半導体裏面用フィルムが一体的に形成されているので、半導体ウエハをダイシングして半導体素子を作製するダイシング工程やその後のピックアップ工程にも供することができる。即ち、ダイシング工程の前にダイシングテープを半導体ウエハ裏面に貼着させる際に、前記半導体裏面用フィルムも貼着させることができるので、半導体裏面用フィルムのみを貼着させる工程（半導体裏面用フィルム貼着工程）を必要としない。その結果、工程数の低減が図れる。しかも、半導体ウエハや、ダイシングにより形成された半導体素子の裏面を半導体裏面用フィルムが保護するので、ダイシング工程やそれ以降の工程（ピックアップ工程など）において、当該半導体素子の損傷を低減又は防止することができる。その結果、フリップチップ型半導体装置の製造歩留まりの向上が図れる。
また、波長５３２ｎｍ又は１０６４ｎｍにおける光線透過率が２０％以下であり、レーザーマーキングした後のマーキング部と非マーキング部とのコントラストが２０％以上であるフリップチップ型半導体裏面用フィルムが一体的に形成されているので、フリップチップ型半導体裏面用フィルムにレーザーマーキングする際、半導体素子に悪影響が及ぶことを効果的に防止しながら、視認性に優れた各種情報を付与することができる。
また、本発明に係る半導体装置の製造方法は、前記に記載のダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法であって、前記ダイシングテープ一体型半導体裏面用フィルムにおけるフリップチップ型半導体裏面用フィルム上に半導体ウエハを貼着する工程と、前記半導体ウエハをダイシングして半導体素子を形成する工程と、前記半導体素子を前記フリップチップ型半導体裏面用フィルムとともに、ダイシングテープの粘着剤層から剥離する工程と、前記半導体素子を前記被着体上にフリップチップ接続する工程とを具備する。
前記方法に於いては、ダイシングテープ一体型半導体裏面用フィルムを半導体ウエハの裏面に貼着させるので、半導体裏面用フィルムのみを貼着させる工程（半導体裏面用フィルム貼着工程）を必要としない。また、半導体ウエハのダイシングや、当該ダイシングにより形成された半導体素子のピックアップでは、半導体ウエハ及び半導体素子の裏面が半導体裏面用フィルムにより保護されているので、損傷等を防止することができる。その結果、製造歩留まりを向上させて、フリップチップ型の半導体装置を製造することができる。
前記方法に於いては、フリップチップ接続する工程の後、前記フリップチップ型半導体裏面用フィルムに、レーザーマーキングを行う工程を具備することが好ましい。レーザーマーキングを行うことにより、各種情報が付与された半導体装置を得ることができる。
また、本発明に係る半導体装置は、前記に記載の半導体装置の製造方法により製造されたものである。
本発明のフリップチップ型半導体裏面用フィルムによれば、被着体上にフリップチップ接続された半導体素子の裏面に形成されるので、当該半導体素子を保護する機能を果たす。また、本発明のフリップチップ型半導体裏面用フィルムは、波長５３２ｎｍ又は１０６４ｎｍにおける光線透過率が２０％以下であり、レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストが２０％以上であるため、半導体素子に悪影響が及ぶことを効果的に防止しながら、視認性に優れた各種情報をレーザーマーキングにより付与することができる。
また、本発明のダイシングテープ一体型半導体裏面用フィルムによれば、ダイシングテープとフリップチップ型半導体裏面用フィルムが一体的に形成されているので、半導体ウエハをダイシングして半導体素子を作製するダイシング工程やその後のピックアップ工程にも供することができる。その結果、半導体裏面用フィルムのみを貼着させる工程（半導体裏面用フィルム貼着工程）を必要としない。更に、その後のダイシング工程やピックアップ工程では、半導体ウエハの裏面又はダイシングにより形成された半導体素子の裏面に半導体裏面用フィルムが貼着されているので、半導体ウエハや半導体素子を有効に保護することができ、半導体素子の損傷を抑制又は防止することができる。また、フリップチップ型半導体裏面用フィルムにレーザーマーキングする際、半導体素子に悪影響が及ぶことを効果的に防止しながら、視認性に優れた各種情報を付与することができる。
更に、本発明の半導体装置の製造方法によれば、ダイシングテープ一体型半導体裏面用フィルムを半導体ウエハの裏面に貼着させるので、半導体裏面用フィルムのみを貼着させる工程を必要としない。また、半導体ウエハのダイシングや、当該ダイシングにより形成された半導体素子のピックアップでは、半導体ウエハ及び半導体素子の裏面が半導体裏面用フィルムにより保護されているので、損傷等を防止することができる。また、半導体素子を被着体上にフリップチップ接続させる際に、半導体素子の反りが発生するのを防止することができる。その結果、製造歩留まりを向上させて、フリップチップ型の半導体装置を製造することができる。
また、本発明のフリップチップ型半導体装置によれば、視認性に優れた各種情報がレーザーマーキングにより付与されたフリップチップ型半導体装置を提供することができる。
本発明のダイシングテープ一体型半導体裏面用フィルムの一例を示す断面模式図である。 本発明のダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法の一例を示す断面模式図である。
本発明の実施の一形態について、図１を参照しながら説明するが、本発明はこれらの例に限定されない。図１は、本実施の形態に係るダイシングテープ一体型半導体裏面用フィルムの一例を示す断面模式図である。なお、本明細書において、図には、説明に不要な部分は省略し、また、説明を容易にするために拡大又は縮小等して図示した部分がある。
（ダイシングテープ一体型半導体裏面用フィルム）
図１で示されるように、ダイシングテープ一体型半導体裏面用フィルム１は、基材３１上に粘着剤層３２が設けられたダイシングテープ３と、前記粘着剤層上に設けられたフリップチップ型半導体裏面用フィルム（「半導体裏面用フィルム」という場合がある）２とを備える構成である。また、本発明のダイシングテープ一体型半導体裏面用フィルムは、図１で示されているように、ダイシングテープ３の粘着剤層３２上において、半導体ウエハの貼着部分に対応する部分３３のみに半導体裏面用フィルム２が形成された構成であってもよいが、粘着剤層３２の全面に半導体裏面用フィルムが形成された構成でもよく、また、半導体ウエハの貼着部分に対応する部分３３より大きく且つ粘着剤層３２の全面よりも小さい部分に半導体裏面用フィルムが形成された構成でもよい。なお、半導体裏面用フィルム２の表面（ウエハの裏面に貼着される側の表面）は、ウエハ裏面に貼着されるまでの間、セパレータ等により保護されていてもよい。
（フリップチップ型半導体裏面用フィルム）
半導体裏面用フィルム２はフィルム状の形態を有している。半導体裏面用フィルム２は、通常、製品としてのダイシングテープ一体型半導体裏面用フィルムの形態では、未硬化状態（半硬化状態を含む）であり、ダイシングテープ一体型半導体裏面用フィルムを半導体ウエハに貼着させた後に熱硬化される（詳細については後述する）。また、半導体裏面用フィルム２は、レーザーマーキングにより、文字情報や図形情報等の各種情報を付与させることができる。
前記半導体裏面用フィルムは、樹脂組成物により形成することができ、熱可塑性樹脂と熱硬化性樹脂とを含む樹脂組成物により構成することができる。なお、半導体裏面用フィルムは、熱硬化性樹脂が用いられていない熱可塑性樹脂組成物で構成されていてもよく、熱可塑性樹脂が用いられていない熱硬化性樹脂組成物で構成されていてもよい。
前記熱可塑性樹脂としては、例えば、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）等の飽和ポリエステル樹脂、ポリアミドイミド樹脂、又はフッ素樹脂等が挙げられる。熱可塑性樹脂は単独で又は２種以上を併用して用いることができる。これらの熱可塑性樹脂のうち、イオン性不純物が少なく耐熱性が高く、半導体素子の信頼性を確保できるアクリル樹脂が特に好ましい。
前記アクリル樹脂としては、特に限定されるものではなく、炭素数３０以下（好ましくは炭素数４〜１８、更に好ましくは炭素数６〜１０、特に好ましくは炭素数８又は９）の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの１種又は２種以上を成分とする重合体等が挙げられる。すなわち、本発明では、アクリル樹脂とは、メタクリル樹脂も含む広義の意味である。前記アルキル基としては、例えば、メチル基、エチル基、プロピル基、イソプロピル基、ｎ−ブチル基、ｔ−ブチル基、イソブチル基、ペンチル基、イソペンチル基、へキシル基、ヘプチル基、２−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ドデシル基（ラウリル基）、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基等が挙げられる。
また、前記アクリル樹脂を形成するための他のモノマー（アルキル基の炭素数が３０以下のアクリル酸又はメタクリル酸のアルキルエステル以外のモノマー）としては、特に限定されるものではなく、例えば、アクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、（メタ）アクリル酸２−ヒドロキシエチル、（メタ）アクリル酸２−ヒドロキシプロピル、（メタ）アクリル酸４−ヒドロキシブチル、（メタ）アクリル酸６−ヒドロキシヘキシル、（メタ）アクリル酸８−ヒドロキシオクチル、（メタ）アクリル酸１０−ヒドロキシデシル、（メタ）アクリル酸１２−ヒドロキシラウリル若しくは（４−ヒドロキシメチルシクロヘキシル）−メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、２−（メタ）アクリルアミド−２−メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート若しくは（メタ）アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は２−ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマーなどが挙げられる。尚、（メタ）アクリル酸とはアクリル酸及び／又はメタクリル酸をいい、本発明の（メタ）とは全て同様の意味である。
また、前記熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂の他、アミノ樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、シリコーン樹脂、熱硬化性ポリイミド樹脂等が挙げられる。熱硬化性樹脂は、単独で又は２種以上併用して用いることができる。熱硬化性樹脂としては、特に、半導体素子を腐食させるイオン性不純物等含有が少ないエポキシ樹脂が好適である。また、エポキシ樹脂の硬化剤としてはフェノール樹脂を好適に用いることができる。
エポキシ樹脂としては、特に限定は無く、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、臭素化ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡＦ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオンレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型エポキシ樹脂、トリスグリシジルイソシアヌレート型エポキシ樹脂若しくはグリシジルアミン型エポキシ樹脂等のエポキシ樹脂を用いることができる。
エポキシ樹脂としては、前記例示のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。
更に、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。フェノール樹脂は単独で又は２種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基１当量当たりフェノール樹脂中の水酸基が０．５当量〜２．０当量になるように配合することが好適である。より好適なのは、０．８当量〜１．２当量である。即ち、両者の配合割合が前記範囲を外れると、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなるからである。
本発明では、エポキシ樹脂とフェノール樹脂の熱硬化促進触媒が用いられていても良い。熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独で又は２種以上を組み合わせて用いることができる。熱硬化促進触媒としては、例えば、アミン系硬化促進剤、リン系硬化促進剤、イミダゾール系硬化促進剤、ホウ素系硬化促進剤、リン−ホウ素系硬化促進剤などを用いることができる。
前記半導体裏面用フィルムとしては、エポキシ樹脂及びフェノール樹脂を含む樹脂組成物や、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を含む樹脂組成物により形成されていることが好適である。これらの樹脂は、イオン性不純物が少なく耐熱性が高いので、半導体素子の信頼性を確保できる。この場合の配合比は、特に制限されないが、例えば、アクリル樹脂１００重量部に対して、エポキシ樹脂とフェノール樹脂との合計量が１０重量部〜２００重量部の範囲から適宜選択することができる。
半導体裏面用フィルム２は、半導体ウエハの裏面（回路非形成面）に対して接着性（密着性）を有していることが重要である。半導体裏面用フィルム２は、例えば、熱硬化性樹脂としてのエポキシ樹脂を含む樹脂組成物により形成することができる。半導体裏面用フィルム２を予めある程度架橋させておく為、作製に際し、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておくことが好ましい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図ることができる。
半導体裏面用フィルムの半導体ウエハに対する接着力（２３℃、剥離角度１８０°、剥離速度３００ｍｍ／分）は、１Ｎ／１０ｍｍ幅以上（例えば、１Ｎ／１０ｍｍ幅〜１０Ｎ／１０ｍｍ幅）であることが好ましく、さらに好ましくは２Ｎ／１０ｍｍ幅以上（例えば、２Ｎ／１０ｍｍ幅〜１０Ｎ／１０ｍｍ幅）であり、特に好ましくは４Ｎ／１０ｍｍ幅以上（例えば、４Ｎ／１０ｍｍ幅〜１０Ｎ／１０ｍｍ幅）である。１Ｎ／１０ｍｍ幅以上にすることにより、優れた密着性で半導体ウエハや半導体素子に貼着されており、浮き等の発生を防止することができる。また、半導体ウエハのダイシングの際にチップ飛びが発生するのを防止することもできる。なお、半導体裏面用フィルムの半導体ウエハに対する前記接着力は、例えば、次の通りにして測定した値である。即ち、半導体裏面用フィルムの一方の面に、粘着テープ（商品名「ＢＴ３１５」日東電工株式会社製）を貼着して裏面補強する。その後、裏面補強した長さ１５０ｍｍ、幅１０ｍｍの半導体裏面用フィルムの表面に、厚さ０．６ｍｍの半導体ウエハを、５０℃で２ｋｇのローラーを一往復して熱ラミネート法により貼り合わせる。その後、熱板上（５０℃）に２分間静置した後、常温（２３℃程度）で２０分静置する。静置後、剥離試験機（商品名「オートグラフＡＧＳ−Ｊ」島津製作所社製）を用いて、温度２３℃の下で、剥離角度：１８０°、引張速度：３００ｍｍ／ｍｉｎの条件下で、裏面補強された半導体裏面用フィルムを引き剥がす。前記接着力は、このときの半導体裏面用フィルムと半導体ウエハとの界面で剥離させて測定された値（Ｎ／１０ｍｍ幅）である。
前記架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、例えば、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられる。架橋剤としては、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。また、前記架橋剤は単独で又は２種以上組み合わせて使用することができる。
前記イソシアネート系架橋剤としては、例えば、１，２−エチレンジイソシアネート、１，４−ブチレンジイソシアネート、１，６−ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類；シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ−ト、水素添加キシレンジイソシアネ−トなどの脂環族ポリイソシアネート類；２，４−トリレンジイソシアネート、２，６−トリレンジイソシアネート、４，４’−ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン／トリレンジイソシアネート３量体付加物［日本ポリウレタン工業（株）製、商品名「コロネートＬ」］、トリメチロールプロパン／ヘキサメチレンジイソシアネート３量体付加物［日本ポリウレタン工業（株）製、商品名「コロネートＨＬ」］なども用いられる。また、前記エポキシ系架橋剤としては、例えば、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラグリシジル−ｍ−キシレンジアミン、ジグリシジルアニリン、１，３−ビス（Ｎ，Ｎ−グリシジルアミノメチル）シクロヘキサン、１，６−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、ｏ−フタル酸ジグリシジルエステル、トリグリシジル−トリス（２−ヒドロキシエチル）イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール−Ｓ−ジグリシジルエーテルの他、分子内にエポキシ基を２つ以上有するエポキシ系樹脂などが挙げられる。
なお、架橋剤の使用量は、特に制限されず、架橋させる程度に応じて適宜選択することができる。具体的には、架橋剤の使用量としては、例えば、ポリマー成分（特に、分子鎖末端の官能基を有する重合体）１００重量部に対し、通常７重量部以下（例えば、０．０５重量部〜７重量部）とするのが好ましい。架橋剤の使用量がポリマー成分１００重量部に対して７重量部より多いと、接着力が低下するので好ましくない。なお、凝集力向上の観点からは、架橋剤の使用量はポリマー成分１００重量部に対して０．０５重量部以上であることが好ましい。
なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。
前記半導体裏面用フィルムは着色されていることが好ましい。これにより、優れたマーキング性及び外観性を発揮させることができ、付加価値のある外観の半導体装置とすることが可能になる。このように、着色された半導体裏面用フィルムは、優れたマーキング性を有しているので、半導体素子又は該半導体素子が用いられた半導体装置の非回路面側の面に、半導体裏面用フィルムを介して、印刷方法やレーザーマーキング方法などの各種マーキング方法を利用することにより、マーキングを施し、文字情報や図形情報などの各種情報を付与させることができる。特に、着色の色をコントロールすることにより、マーキングにより付与された情報（文字情報、図形情報など）を、優れた視認性で視認することが可能になる。また、半導体裏面用フィルムは着色されているので、ダイシングテープと、半導体裏面用フィルムとを、容易に区別することができ、作業性等を向上させることができる。更に、例えば半導体装置として、製品別に色分けすることも可能である。半導体裏面用フィルムを有色にする場合（無色・透明ではない場合）、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色などの濃色であることが好ましく、特に黒色であることが好適である。
本実施の形態において、濃色とは、基本的には、Ｌ*ａ*ｂ*表色系で規定されるＬ*が、６０以下（０〜６０）［好ましくは５０以下（０〜５０）、さらに好ましくは４０以下（０〜４０）］となる濃い色のことを意味している。
また、黒色とは、基本的には、Ｌ*ａ*ｂ*表色系で規定されるＬ*が、３５以下（０〜３５）［好ましくは３０以下（０〜３０）、さらに好ましくは２５以下（０〜２５）］となる黒色系色のことを意味している。なお、黒色において、Ｌ*ａ*ｂ*表色系で規定されるａ*やｂ*は、それぞれ、Ｌ*の値に応じて適宜選択することができる。ａ*やｂ*としては、例えば、両方とも、−１０〜１０であることが好ましく、より好ましくは−５〜５であり、特に−３〜３の範囲（中でも０又はほぼ０）であることが好適である。
なお、本実施の形態において、Ｌ*ａ*ｂ*表色系で規定されるＬ*、ａ*、ｂ*は、色彩色差計（商品名「ＣＲ−２００」ミノルタ社製；色彩色差計）を用いて測定することにより求められる。なお、Ｌ*ａ*ｂ*表色系は、国際照明委員会（ＣＩＥ）が１９７６年に推奨した色空間であり、ＣＩＥ１９７６（Ｌ*ａ*ｂ*）表色系と称される色空間のことを意味している。また、Ｌ*ａ*ｂ*表色系は、日本工業規格では、ＪＩＳ Ｚ ８７２９に規定されている。
半導体裏面用フィルムを着色する際には、目的とする色に応じて、色材（着色剤）を用いることができる。このような色材としては、黒系色材、青系色材、赤系色材などの各種濃色系色材を好適に用いることができ、特に黒系色材が好適である。色材としては、顔料、染料などいずれであってもよい。色材は単独で又は２種以上を組み合わせて用いることができる。なお、染料としては、酸性染料、反応染料、直接染料、分散染料、カチオン染料等のいずれの形態の染料であっても用いることが可能である。また、顔料も、その形態は特に制限されず、公知の顔料から適宜選択して用いることができる。
特に、色材として染料を用いると、半導体裏面用フィルム中には、染料が溶解により均一又はほぼ均一に分散した状態となるため、着色濃度が均一又はほぼ均一な半導体裏面用フィルム（ひいてはダイシングテープ一体型半導体裏面用フィルム）を容易に製造することができる。そのため、色材として染料を用いると、ダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルムは、着色濃度を均一又はほぼ均一とすることができ、マーキング性や外観性を向上させることができる。
黒系色材としては、特に制限されないが、例えば、無機の黒系顔料、黒系染料から適宜選択することができる。また、黒系色材としては、シアン系色材（青緑系色材）、マゼンダ系色材（赤紫系色材）およびイエロー系色材（黄系色材）が混合された色材混合物であってもよい。黒系色材は単独で又は２種以上を組み合わせて用いることができる。もちろん、黒系色材は、黒以外の色の色材と併用することもできる。
具体的には、黒系色材としては、例えば、カーボンブラック（ファーネスブラック、チャンネルブラック、アセチレンブラック、サーマルブラック、ランプブラックなど）、グラファイト（黒鉛）、酸化銅、二酸化マンガン、アゾ系顔料（アゾメチンアゾブラックなど）、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト（非磁性フェライト、磁性フェライトなど）、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素などが挙げられる。
本発明では、黒系色材としては、Ｃ．Ｉ．ソルベントブラック３、同７、同２２、同２７、同２９、同３４、同４３、同７０、Ｃ．Ｉ．ダイレクトブラック１７、同１９、同２２、同３２、同３８、同５１、同７１、Ｃ．Ｉ．アシッドブラック１、同２、同２４、同２６、同３１、同４８、同５２、同１０７、同１０９、同１１０、同１１９、同１５４Ｃ．Ｉ．ディスパーズブラック１、同３、同１０、同２４等のブラック系染料；Ｃ．Ｉ．ピグメントブラック１、同７等のブラック系顔料なども利用することができる。
このような黒系色材としては、例えば、商品名「Ｏｉｌ Ｂｌａｃｋ ＢＹ」、商品名「ＯｉｌＢｌａｃｋ ＢＳ」、商品名「ＯｉｌＢｌａｃｋ ＨＢＢ」、商品名「Ｏｉｌ Ｂｌａｃｋ ８０３」、商品名「Ｏｉｌ Ｂｌａｃｋ ８６０」、商品名「Ｏｉｌ Ｂｌａｃｋ ５９７０」、商品名「Ｏｉｌ Ｂｌａｃｋ ５９０６」、商品名「Ｏｉｌ Ｂｌａｃｋ ５９０５」（オリエント化学工業株式会社製）などが市販されている。
黒系色材以外の色材としては、例えば、シアン系色材、マゼンダ系色材、イエロー系色材などが挙げられる。シアン系色材としては、例えば、Ｃ．Ｉ．ソルベントブルー２５、同３６、同６０、同７０、同９３、同９５；Ｃ．Ｉ．アシッドブルー６、同４５等のシアン系染料；Ｃ．Ｉ．ピグメントブルー１、同２、同３、同１５、同１５：１、同１５：２、同１５：３、同１５：４、同１５：５、同１５：６、同１６、同１７、同１７：１、同１８、同２２、同２５、同５６、同６０、同６３、同６５、同６６；Ｃ．Ｉ．バットブルー４；同６０、Ｃ．Ｉ．ピグメントグリーン７等のシアン系顔料などが挙げられる。
また、マゼンダ系色材において、マゼンダ系染料としては、例えば、Ｃ．Ｉ．ソルベントレッド１、同３、同８、同２３、同２４、同２５、同２７、同３０、同４９、同５２、同５８、同６３、同８１、同８２、同８３、同８４、同１００、同１０９、同１１１、同１２１、同１２２；Ｃ．Ｉ．ディスパースレッド９；Ｃ．Ｉ．ソルベントバイオレット８、同１３、同１４、同２１、同２７；Ｃ．Ｉ．ディスパースバイオレット１；Ｃ．Ｉ．ベーシックレッド１、同２、同９、同１２、同１３、同１４、同１５、同１７、同１８、同２２、同２３、同２４、同２７、同２９、同３２、同３４、同３５、同３６、同３７、同３８、同３９、同４０；Ｃ．Ｉ．ベーシックバイオレット１、同３、同７、同１０、同１４、同１５、同２１、同２５、同２６、同２７、２８などが挙げられる。
マゼンダ系色材において、マゼンダ系顔料としては、例えば、Ｃ．Ｉ．ピグメントレッド１、同２、同３、同４、同５、同６、同７、同８、同９、同１０、同１１、同１２、同１３、同１４、同１５、同１６、同１７、同１８、同１９、同２１、同２２、同２３、同３０、同３１、同３２、同３７、同３８、同３９、同４０、同４１、同４２、同４８：１、同４８：２、同４８：３、同４８：４、同４９、同４９：１、同５０、同５１、同５２、同５２：２、同５３：１、同５４、同５５、同５６、同５７：１、同５８、同６０、同６０：１、同６３、同６３：１、同６３：２、同６４、同６４：１、同６７、同６８、同８１、同８３、同８７、同８８、同８９、同９０、同９２、同１０１、同１０４、同１０５、同１０６、同１０８、同１１２、同１１４、同１２２、同１２３、同１３９、同１４４、同１４６、同１４７、同１４９、同１５０、同１５１、同１６３、同１６６、同１６８、同１７０、同１７１、同１７２、同１７５、同１７６、同１７７、同１７８、同１７９、同１８４、同１８５、同１８７、同１９０、同１９３、同２０２、同２０６、同２０７、同２０９、同２１９、同２２２、同２２４、同２３８、同２４５；Ｃ．Ｉ．ピグメントバイオレット３、同９、同１９、同２３、同３１、同３２、同３３、同３６、同３８、同４３、同５０；Ｃ．Ｉ．バットレッド１、同２、同１０、同１３、同１５、同２３、同２９、同３５などが挙げられる。
また、イエロー系色材としては、例えば、Ｃ．Ｉ．ソルベントイエロー１９、同４４、同７７、同７９、同８１、同８２、同９３、同９８、同１０３、同１０４、同１１２、同１６２等のイエロー系染料；Ｃ．Ｉ．ピグメントオレンジ３１、同４３；Ｃ．Ｉ．ピグメントイエロー１、同２、同３、同４、同５、同６、同７、同１０、同１１、同１２、同１３、同１４、同１５、同１６、同１７、同２３、同２４、同３４、同３５、同３７、同４２、同５３、同５５、同６５、同７３、同７４、同７５、同８１、同８３、同９３、同９４、同９５、同９７、同９８、同１００、同１０１、同１０４、同１０８、同１０９、同１１０、同１１３、同１１４、同１１６、同１１７、同１２０、同１２８、同１２９、同１３３、同１３８、同１３９、同１４７、同１５０、同１５１、同１５３、同１５４、同１５５、同１５６、同１６７、同１７２、同１７３、同１８０、同１８５、同１９５；Ｃ．Ｉ．バットイエロー１、同３、同２０等のイエロー系顔料などが挙げられる。
シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材は、それぞれ、単独で又は２種以上を組み合わせて用いることができる。なお、シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材を２種以上用いる場合、これらの色材の混合割合（または配合割合）としては、特に制限されず、各色材の種類や目的とする色などに応じて適宜選択することができる。
前記着色剤の含有量は、樹脂組成物（樹脂、フィラー、着色剤を含む）１００重量部に対して０．０１〜１０重量部であることが好ましく、０．５〜８重量部であることがより好ましく、１〜５重量部であることがさらに好ましい。前記含有量を０．０１重量部以上とすることにより、光線透過率を低くすることができるとともに、レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストを高くすることができる。なお、半導体裏面用フィルム２は単層でもよく複数の層が積層された積層フィルムであってもよいが、積層フィルムの場合、前記着色剤の含有量は、積層フィルム全体として０．０１〜１０重量部の範囲内であればよい。
半導体裏面用フィルム２を着色させる場合、その着色形態は特に制限されない。例えば、半導体裏面用フィルムは、着色剤が添加された単層のフィルム状物であってもよい。また、少なくとも熱硬化性樹脂により形成された樹脂層と、着色剤層とが少なくとも積層された積層フィルムであってもよい。なお、半導体裏面用フィルム２が樹脂層と着色剤層との積層フィルムである場合、積層形態の半導体裏面用フィルム２としては、樹脂層／着色剤層／樹脂層の積層形態を有していることが好ましい。この場合、着色剤層の両側の２つの樹脂層は、同一の組成の樹脂層であってもよく、異なる組成の樹脂層であってもよい。
本実施の形態に係る半導体裏面用フィルム２は、波長５３２ｎｍ又は１０６４ｎｍにおける光線透過率が２０％以下（０〜２０％）であり、１５％以下（０〜１５％）であることが好ましく、１０％以下（０〜１０％）であることがより好ましい。波長５３２ｎｍ又は１０６４ｎｍにおける光線透過率が２０％以下であるため、レーザー光の照射による加工性に優れる。また、波長５３２ｎｍ又は１０６４ｎｍにおける光線透過率が２０％以下であり、レーザー光が透過し難いため、半導体素子（特に、半導体素子の裏面）がレーザー光に晒されることが少ない。その結果、半導体素子に悪影響が及ぶことを効果的に防止することができ、製造歩留まりを向上させることができる。なお、半導体裏面用フィルム２は単層でもよく複数の層が積層された積層フィルムであってもよいが、積層フィルムの場合、前記光線透過率は、積層フィルム全体として０〜２０％の範囲内であればよい。
半導体裏面用フィルムの光線透過率（％）は、以下の（１）〜（４）の手順により求めることができる。
（１）ダイシングテープに積層させずに、厚さ（平均厚さ）：２０μｍの半導体裏面用フィルムを作製する。
（２）該半導体裏面用フィルム（厚さ：２０μｍ）に、波長：３００ｎｍ〜１１００ｎｍの光線［装置：島津製作所製の可視光発生装置（商品名「ＡＢＳＯＲＰＴＩＯＮ ＳＰＥＣＴＲＯ ＰＨＯＴＯＭＥＴＲ」）］を、所定の強度で照射する。
（３）分光光度計（島津製作所製社製の分光光度計「ＡＢＳＯＲＰＴＩＯＮ ＳＰＥＣＴＲＯ ＰＨＯＴＯＭＥＴＲ ＵＶ−２５５０」）を用いて、透過した波長５３２ｎｍ及び１０６４ｎｍの光線の強度を測定する。
（４）波長５３２ｎｍ及び１０６４ｎｍの光線の半導体裏面用フィルムの透過前後の強度の変化により、波長５３２ｎｍ及び１０６４ｎｍの光線透過率（％）を求める。
なお、光線透過率（％）の前記算出方法は、厚さが２０μｍでない半導体裏面用フィルムの光線透過率（％）の算出にも適用することができる。具体的には、ランベルトベールの法則により、２０μｍでの吸光度Ａ２０を下記の通り算出することができる。
Ａ２０＝α×Ｌ２０×Ｃ （１）
（式中、Ｌ２０は光路長、αは吸光係数、Ｃは試料濃度を表す）
また、厚さＸ（μｍ）での吸光度ＡＸは下記式（２）により表すことができる。
ＡＸ＝α×ＬＸ×Ｃ （２）
更に、厚さ２０μｍでの吸光度Ａ２０は下記式（３）により表すことができる。
Ａ２０＝−ｌｏｇ１０Ｔ２０ （３）
（式中、Ｔ２０は厚さ２０μｍでの光線透過率を表す）
前記式（１）〜（３）より、吸光度ＡＸは、
ＡＸ＝Ａ２０×（ＬＸ／Ｌ２０）
＝−［ｌｏｇ１０（Ｔ２０）］×（ＬＸ／Ｌ２０）
と表すことができる。これにより、厚さＸ（μｍ）での光線透過率ＴＸ（％）は、下記式により算出することができる。
ＴＸ＝１０−ＡＸ
但し、ＡＸ＝−［ｌｏｇ１０（Ｔ２０）］×（ＬＸ／Ｌ２０）
また、前記光線透過率（％）の算出方法における半導体裏面用フィルムの厚さを２０μｍとすることについては、特に本発明の半導体裏面用フィルム２の厚さを限定するものではない。測定の際に、便宜上採用した厚さである。
半導体裏面用フィルム２の光線透過率（％）は、樹脂成分の種類やその含有量、着色剤（顔料や染料など）の種類やその含有量、無機充填材の含有量などによりコントロールすることができる。
半導体裏面用フィルム２は、レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストが２０％以上である。前記コントラストの下限値は、２５％であることが好ましく、３０％以上であることが好ましい。また、前記コントラストは、大きければ大きいほど好ましいが、上限値としては、例えば、６０％、１００％、１５０％、２００％、２５０％等を挙げることができる。半導体裏面用フィルム２は、レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストが２０％以上であり、優れたコントラストを有するため、レーザーマーキングにより付与された各種情報（例えば、文字情報や図形情報）の視認性が良好である。
コントラストは、キーエンス(株)製ＣＶ-５０００によって半導体裏面用フィルムのマーキング部とマーキング部以外の箇所（非マーキング部）との明度を測定した後、以下の計算式によって求められる。
［（マーキング部の明度−非マーキング部の明度）／マーキング部の明度］×１００（％）
なお、半導体裏面用フィルム２は単層でもよく複数の層が積層された積層フィルムであってもよいが、積層フィルムの場合、前記コントラストは、積層フィルム全体として２０％以上の範囲内であればよい。
レーザーマーキング時の加工深さは、好ましくは、０％〜１０％であり、より好ましくは、０％〜５％である。なお、加工深さとは、半導体裏面用フィルムの厚さに対する加工深さをいう。
レーザーマーキングを行う際には、公知のレーザーマーキング装置を利用することができる。また、レーザーとしては、気体レーザー、個体レーザー、液体レーザーなどの各種レーザーを利用することができる。具体的には、気体レーザーとしては、特に制限されず、公知の気体レーザーを利用することができるが、炭酸ガスレーザー（ＣＯ２レーザー）、エキシマレーザー（ＡｒＦレーザー、ＫｒＦレーザー、ＸｅＣｌレーザー、ＸｅＦレーザーなど）が好適である。また、固体レーザーとしては、特に制限されず、公知の固体レーザーを利用することができるが、ＹＡＧレーザー（Ｎｄ：ＹＡＧレーザーなど）、ＹＶＯ４レーザーが好適である。
レーザーマーキングを行う際のレーザーの照射条件としては、マーキング部とマーキング部以外とのコントラストや加工深さ等を考慮として適宜設定することができ、例えば、レーザーマーキング装置：商品名「ＭＤ−Ｓ９９００」、キーエンス社製を用いた場合は、以下の範囲内とすることができる。
（レーザー照射条件）
波長：５３２ｎｍ
強度：１．０Ｗ
スキャンスピード：７００ｍｍ／ｓｅｃ
Ｑスイッチ周波数：６４ｋＨｚ
本実施形態に係る半導体装置の製造プロセスでは、導体裏面用フィルム２にレーザーマーキングした後、熱処理（レーザーマーキングした後に行われるリフロー工程）行われる場合がある。ここで、半導体裏面用フィルム２は、前記リフロー工程後のコントラストの低下が２０％以下であることが好ましい。前記コントラストの低下は、１５％以下（０％〜１５％）であることがより好ましく、１０％以下（０％〜１０％）であることがより好ましい。前記リフロー工程後のコントラストの低下が２０％以下であると、レーザーマーキングされた各種情報の視認性が前記リフロー工程後においても良好に保たれる。なお、半導体裏面用フィルム２は単層でもよく複数の層が積層された積層フィルムであってもよいが、積層フィルムの場合、前記コントラストの低下は、積層フィルム全体として２０％以下の範囲内であればよい。
半導体裏面用フィルム２には、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば、充填材（フィラー）、難燃剤、シランカップリング剤、イオントラップ剤の他、増量剤、老化防止剤、酸化防止剤、界面活性剤などが挙げられる。
前記充填材としては、無機充填材、有機充填材のいずれであってもよいが、無機充填材が好適である。無機充填材等の充填材の配合により、半導体裏面用フィルムに導電性の付与や熱伝導性の向上、弾性率の調節等を図ることができる。なお、半導体裏面用フィルム２としては導電性であっても、非導電性であってもよい。前記無機充填材としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田などの金属、又は合金類、その他カーボンなどからなる種々の無機粉末などが挙げられる。充填材は単独で又は２種以上を併用して用いることができる。充填材としては、なかでも、シリカ、特に溶融シリカが好適である。なお、無機充填材の平均粒径は０．１μｍ〜８０μｍの範囲内であることが好ましい。無機充填剤の平均粒径は、例えば、レーザー回折型粒度分布測定装置によって測定することができる。
前記充填材（特に無機充填材）の配合量は、有機樹脂成分１００重量部に対して８０重量部以下（０重量部〜８０重量部）であることが好ましく、特に０重量部〜７０重量部であることが好適である。
また、前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。難燃剤は、単独で、又は２種以上を併用して用いることができる。前記シランカップリング剤としては、例えば、β−（３、４−エポキシシクロヘキシル）エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。シランカップリング剤は、単独で又は２種以上を併用して用いることができる。前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。イオントラップ剤は、単独で又は２種以上を併用して用いることができる。
半導体裏面用フィルム２は、例えば、エポキシ樹脂等の熱硬化性樹脂と、必要に応じてアクリル樹脂等の熱可塑性樹脂と、必要に応じて溶媒やその他の添加剤などとを混合して樹脂組成物を調製し、フィルム状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、前記樹脂組成物を、ダイシングテープの粘着剤層３２上に塗布する方法、適当なセパレータ（剥離紙など）上に前記樹脂組成物を塗布して樹脂層（又は接着剤層）を形成し、これを粘着剤層３２上に転写（移着）する方法などにより、半導体裏面用フィルムとしてのフィルム状の層（接着剤層）を形成することができる。なお、前記樹脂組成物は、溶液であっても分散液であってもよい。
なお、半導体裏面用フィルム２が、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物により形成されている場合、半導体裏面用フィルムは、半導体ウエハに適用する前の段階では、熱硬化性樹脂が未硬化又は部分硬化の状態である。この場合、半導体ウエハに適用後に（具体的には、通常、フリップチップボンディング工程で封止材をキュアする際に）、半導体裏面用フィルム中の熱硬化性樹脂を完全に又はほぼ完全に硬化させる。
このように、半導体裏面用フィルムは、熱硬化性樹脂を含んでいても、該熱硬化性樹脂は未硬化又は部分硬化の状態であるため、半導体裏面用フィルムのゲル分率としては、特に制限されないが、例えば、５０重量％以下（０重量％〜５０重量％）の範囲より適宜選択することができ、好ましくは３０重量％以下（０重量％〜３０重量％）であり、特に１０重量％以下（０重量％〜１０重量％）であることが好適である。半導体裏面用フィルムのゲル分率の測定方法は、以下の測定方法により測定することができる。
＜ゲル分率の測定方法＞
半導体裏面用フィルムから約０．１ｇをサンプリングして精秤し（試料の重量）、該サンプルをメッシュ状シートで包んだ後、約５０ｍｌのトルエン中に室温で１週間浸漬させる。その後、溶剤不溶分（メッシュ状シートの内容物）をトルエンから取り出し、１３０℃で約２時間乾燥させ、乾燥後の溶剤不溶分を秤量し（浸漬・乾燥後の重量）、下記式（ａ）よりゲル分率（重量％）を算出する。
ゲル分率（重量％）＝［（浸漬・乾燥後の重量）／（試料の重量）］×１００ （ａ）
なお、半導体裏面用フィルムのゲル分率は、樹脂成分の種類やその含有量、架橋剤の種類やその含有量の他、加熱温度や加熱時間などによりコントロールすることができる。
本発明において、半導体裏面用フィルムは、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物により形成されたフィルム状物である場合、半導体ウエハに対する密着性を有効に発揮することができる。
尚、半導体ウエハのダイシング工程では切削水を使用することから、半導体裏面用フィルムが吸湿して、常態以上の含水率になる場合がある。この様な高含水率のまま、フリップチップボンディングを行うと、半導体裏面用フィルム２と半導体ウエハ又はその加工体（半導体）との接着界面に水蒸気が溜まり、浮きが発生する場合がある。従って、半導体裏面用フィルムとしては、透湿性の高いコア材料を両面に設けた構成とすることにより、水蒸気が拡散して、かかる問題を回避することが可能となる。かかる観点から、コア材料の片面又は両面に半導体裏面用フィルム２、１２を形成した多層構造を半導体裏面用フィルムとして用いてもよい。前記コア材料としては、フィルム（例えばポリイミドフィルム、ポリエステルフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム等）、ガラス繊維やプラスチック製不織繊維で強化された樹脂基板、シリコン基板又はガラス基板等が挙げられる。
半導体裏面用フィルム２の厚さ（積層フィルムの場合は総厚）は特に限定されないが、例えば、２μｍ〜２００μｍ程度の範囲から適宜選択することができる。更に、前記厚さは４μｍ〜１６０μｍ程度が好ましく、６μｍ〜１００μｍ程度がより好ましく、１０μｍ〜８０μｍ程度が特に好ましい。
前記半導体裏面用フィルム２の未硬化状態における２３℃での引張貯蔵弾性率は１ＧＰａ以上（例えば、１ＧＰａ〜５０ＧＰａ）であることが好ましく、より好ましくは２ＧＰａ以上であり、特に３ＧＰａ以上であることが好適である。前記引張貯蔵弾性率が１ＧＰａ以上であると、半導体チップを半導体裏面用フィルム２と共に、ダイシングテープの粘着剤層３２から剥離させた後、半導体裏面用フィルム２を支持体上に載置して、輸送等を行った際に、半導体裏面用フィルムが支持体に貼着するのを有効に抑制又は防止することができる。尚、前記支持体は、例えば、キャリアテープにおけるトップテープやボトムテープなどをいう。なお、半導体裏面用フィルム２が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前述のように、熱硬化性樹脂は、通常、未硬化又は部分硬化の状態であるので、半導体裏面用フィルムの２３℃における弾性率は、通常、熱硬化性樹脂が未硬化状態又は部分硬化状態での２３℃における弾性率となる。
ここで、半導体裏面用フィルム２は単層でもよく複数の層が積層された積層フィルムであってもよいが、積層フィルムの場合、前記未硬化状態における２３℃での引張貯蔵弾性率は積層フィルム全体として１ＧＰａ以上（例えば、１ＧＰａ〜５０ＧＰａ）の範囲であればよい。また、半導体裏面用フィルムの未硬化状態における前記引張貯蔵弾性率（２３℃）は、樹脂成分（熱可塑性樹脂、熱硬化性樹脂）の種類やその含有量、シリカフィラー等の充填材の種類やその含有量などによりコントロールすることができる。なお、半導体裏面用フィルム２が複数の層が積層された積層フィルムである場合（半導体裏面用フィルムが積層の形態を有している場合）、その積層形態としては、例えば、ウエハ接着層とレーザーマーク層とからなる積層形態などを例示することができる。また、このようなウエハ接着層とレーザーマーク層との間には、他の層（中間層、光線遮断層、補強層、着色層、基材層、電磁波遮断層、熱伝導層、粘着層など）が設けられていてもよい。なお、ウエハ接着層はウエハに対して優れた密着性（接着性）を発揮する層であり、ウエハの裏面と接触する層である。一方、レーザーマーク層は優れたレーザーマーキング性を発揮する層であり、半導体チップの裏面にレーザーマーキングを行う際に利用される層である。
尚、前記引張貯蔵弾性率は、ダイシングテープ３に積層させずに、未硬化状態の半導体裏面用フィルム２を作製し、レオメトリック社製の動的粘弾性測定装置「Ｓｏｌｉｄ Ａｎａｌｙｚｅｒ ＲＳ Ａ２」を用いて、引張モードにて、サンプル幅：１０ｍｍ、サンプル長さ：２２．５ｍｍ、サンプル厚さ：０．２ｍｍで、周波数：１Ｈｚ、昇温速度：１０℃／分、窒素雰囲気下、所定の温度（２３℃）にて測定して、得られた引張貯蔵弾性率の値とした。
前記半導体裏面用フィルム２は、少なくとも一方の面がセパレータ（剥離ライナー）により保護されていることが好ましい（図示せず）。例えば、ダイシングテープ一体型半導体裏面用フィルム１の場合、半導体裏面用フィルムの一方の面のみにセパレータが設けられていてもよく、一方、ダイシングテープと一体化されていない半導体裏面用フィルムの場合、半導体裏面用フィルムの片面又は両面にセパレータが設けられていてもよい。セパレータは、実用に供するまで半導体裏面用フィルムを保護する保護材としての機能を有している。また、ダイシングテープ一体型半導体裏面用フィルム１の場合、セパレータは、更に、ダイシングテープの基材上の粘着剤層３２に半導体裏面用フィルム２を転写する際の支持基材として用いることができる。セパレータは、半導体裏面用フィルム上に半導体ウエハを貼着する際に剥がされる。セパレータとしては、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤等の剥離剤により表面コートされたプラスチックフィルム（ポリエチレンテレフタレートなど）や紙等も使用可能である。なお、セパレータは従来公知の方法により形成することができる。また、セパレータの厚さ等も特に制限されない。
半導体裏面用フィルム２がダイシングテープ３に積層されていない場合、半導体裏面用フィルム２は、両面に剥離層を有するセパレータを１枚用いてロール状に巻回された形態で、両面に剥離層を有するセパレータにより保護されていてもよく、少なくとも一方の面に剥離層を有するセパレータにより保護されていてもよい。
また、半導体裏面用フィルム２としては、その吸湿率が低い方が好ましい。具体的には、前記吸湿率は１重量％以下が好ましく、より好ましくは０．８重量％以下である。前記吸湿率を１重量％以下にすることにより、レーザーマーキング性を向上させることができる。また、例えば、リフロー工程に於いて、半導体裏面用フィルム２と半導体素子との間でボイドの発生などを抑制又は防止することもできる。尚、前記吸湿率は、半導体裏面用フィルム２を、温度８５℃、相対湿度８５％ＲＨの雰囲気下で１６８時間放置する前後の重量変化により算出した値である。半導体裏面用フィルム２が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前記吸湿率は、熱硬化後の半導体裏面用フィルムに対し、温度８５℃、相対湿度８５％ＲＨの雰囲気下で１６８時間放置したときの値を意味する。また、前記吸湿率は、例えば、無機フィラーの添加量を変化させることにより調整することができる。
また、半導体裏面用フィルム２としては、揮発分の割合が少ない方が好ましい。具体的には、加熱処理後の半導体裏面用フィルム２の重量減少率（重量減少量の割合）が１重量％以下が好ましく、０．８重量％以下がより好ましい。加熱処理の条件は、例えば、加熱温度２５０℃、加熱時間１時間である。前記重量減少率を１重量％以下にすることにより、レーザーマーキング性を向上させることができる。また、例えば、リフロー工程に於いて、フリップチップ型の半導体装置にクラックが発生するのを抑制又は防止することができる。前記重量減少率は、例えば、鉛フリーハンダリフロー時のクラック発生を減少させ得る無機物を添加することにより、調整することができる。なお、半導体裏面用フィルム２が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前記重量減少率は、熱硬化後の半導体裏面用フィルムに対し、加熱温度２５０℃、加熱時間１時間の条件下で加熱したときの値を意味する。
（ダイシングテープ）
前記ダイシングテープ３は、基材３１上に粘着剤層３２が形成されて構成されている。このように、ダイシングテープ３は、基材３１と、粘着剤層３２とが積層された構成を有していればよい。基材（支持基材）は粘着剤層等の支持母体として用いることができる。前記基材３１は放射線透過性を有していることが好ましい。前記基材３１としては、例えば、紙などの紙系基材；布、不織布、フェルト、ネットなどの繊維系基材；金属箔、金属板などの金属系基材；プラスチックのフィルムやシートなどのプラスチック系基材；ゴムシートなどのゴム系基材；発泡シートなどの発泡体や、これらの積層体［特に、プラスチック系基材と他の基材との積層体や、プラスチックフィルム（又はシート）同士の積層体など］等の適宜な薄葉体を用いることができる。本発明では、基材としては、プラスチックのフィルムやシートなどのプラスチック系基材を好適に用いることができる。このようなプラスチック材における素材としては、例えば、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、エチレン−プロピレン共重合体等のオレフィン系樹脂；エチレン−酢酸ビニル共重合体（ＥＶＡ）、アイオノマー樹脂、エチレン−（メタ）アクリル酸共重合体、エチレン−（メタ）アクリル酸エステル（ランダム、交互）共重合体等のエチレンをモノマー成分とする共重合体；ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリブチレンテレフタレート（ＰＢＴ）等のポリエステル；アクリル系樹脂；ポリ塩化ビニル（ＰＶＣ）；ポリウレタン；ポリカーボネート；ポリフェニレンスルフィド（ＰＰＳ）；ポリアミド（ナイロン）、全芳香族ポリアミド（アラミド）等のアミド系樹脂；ポリエーテルエーテルケトン（ＰＥＥＫ）；ポリイミド；ポリエーテルイミド；ポリ塩化ビニリデン；ＡＢＳ（アクリロニトリル−ブタジエン−スチレン共重合体）；セルロース系樹脂；シリコーン樹脂；フッ素樹脂などが挙げられる。
また基材３１の材料としては、前記樹脂の架橋体等のポリマーが挙げられる。前記プラスチックフィルムは、無延伸で用いてもよく、必要に応じて一軸又は二軸の延伸処理を施したものを用いてもよい。延伸処理等により熱収縮性を付与した樹脂シートによれば、ダイシング後にその基材３１を熱収縮させることにより粘着剤層３２と半導体裏面用フィルム２との接着面積を低下させて、半導体チップの回収の容易化を図ることができる。
基材３１の表面は、隣接する層との密着性、保持性等を高める為、慣用の表面処理、例えば、クロム酸処理、オゾン暴露、火炎暴露、高圧電撃暴露、イオン化放射線処理等の化学的又は物理的処理、下塗剤（例えば、後述する粘着物質）によるコーティング処理を施すことができる。
前記基材３１は、同種又は異種のものを適宜に選択して使用することができ、必要に応じて数種をブレンドしたものを用いることができる。また、基材３１には、帯電防止能を付与する為、前記の基材３１上に金属、合金、これらの酸化物等からなる厚さが３０〜５００Å程度の導電性物質の蒸着層を設けることができる。基材３１は単層あるいは２種以上の複層でもよい。
基材３１の厚さ（積層体の場合は総厚）は、特に制限されず強度や柔軟性、使用目的などに応じて適宜に選択でき、例えば、一般的には１０００μｍ以下（例えば、１μｍ〜１０００μｍ）、好ましくは１０μｍ〜５００μｍ、さらに好ましくは２０μｍ〜３００μｍ、特に３０μｍ〜２００μｍ程度であるが、これらに限定されない。
なお、基材３１には、本発明の効果等を損なわない範囲で、各種添加剤（着色剤、充填材、可塑剤、老化防止剤、酸化防止剤、界面活性剤、難燃剤など）が含まれていてもよい。
前記粘着剤層３２は粘着剤により形成されており、粘着性を有している。このような粘着剤としては、特に制限されず、公知の粘着剤の中から適宜選択することができる。具体的には、粘着剤としては、例えば、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、フッ素系粘着剤、スチレン−ジエンブロック共重合体系粘着剤、これらの粘着剤に融点が約２００℃以下の熱溶融性樹脂を配合したクリ−プ特性改良型粘着剤などの公知の粘着剤（例えば、特開昭５６−６１４６８号公報、特開昭６１−１７４８５７号公報、特開昭６３−１７９８１号公報、特開昭５６−１３０４０号公報等参照）の中から、前記特性を有する粘着剤を適宜選択して用いることができる。また、粘着剤としては、放射線硬化型粘着剤（又はエネルギー線硬化型粘着剤）や、熱膨張性粘着剤を用いることもできる。粘着剤は単独で又は２種以上組み合わせて使用することができる。
前記粘着剤としては、アクリル系粘着剤、ゴム系粘着剤を好適に用いることができ、特にアクリル系粘着剤が好適である。アクリル系粘着剤としては、（メタ）アクリル酸アルキルエステルの１種又は２種以上を単量体成分として用いたアクリル系重合体（単独重合体又は共重合体）をベースポリマーとするアクリル系粘着剤が挙げられる。
前記アクリル系粘着剤における（メタ）アクリル酸アルキルエステルとしては、例えば、（メタ）アクリル酸メチル、（メタ）アクリル酸エチル、（メタ）アクリル酸プロピル、（メタ）アクリル酸イソプロピル、（メタ）アクリル酸ブチル、（メタ）アクリル酸イソブチル、（メタ）アクリル酸ｓ−ブチル、（メタ）アクリル酸ｔ−ブチル、（メタ）アクリル酸ペンチル、（メタ）アクリル酸ヘキシル、（メタ）アクリル酸ヘプチル、（メタ）アクリル酸オクチル、（メタ）アクリル酸２−エチルヘキシル、（メタ）アクリル酸イソオクチル、（メタ）アクリル酸ノニル、（メタ）アクリル酸イソノニル、（メタ）アクリル酸デシル、（メタ）アクリル酸イソデシル、（メタ）アクリル酸ウンデシル、（メタ）アクリル酸ドデシル、（メタ）アクリル酸トリデシル、（メタ）アクリル酸テトラデシル、（メタ）アクリル酸ペンタデシル、（メタ）アクリル酸ヘキサデシル、（メタ）アクリル酸ヘプタデシル、（メタ）アクリル酸オクタデシル、（メタ）アクリル酸ノナデシル、（メタ）アクリル酸エイコシルなどの（メタ）アクリル酸アルキルエステルなどが挙げられる。（メタ）アクリル酸アルキルエステルとしては、アルキル基の炭素数が４〜１８の（メタ）アクリル酸アルキルエステルが好適である。なお、（メタ）アクリル酸アルキルエステルのアルキル基は、直鎖状又は分岐鎖状の何れであっても良い。
なお、前記アクリル系重合体は、凝集力、耐熱性、架橋性などの改質を目的として、必要に応じて、前記（メタ）アクリル酸アルキルエステルと共重合可能な他の単量体成分（共重合性単量体成分）に対応する単位を含んでいてもよい。このような共重合性単量体成分としては、例えば、（メタ）アクリル酸（アクリル酸、メタクリル酸）、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸、クロトン酸などのカルボキシル基含有モノマー；無水マレイン酸、無水イタコン酸などの酸無水物基含有モノマー；（メタ）アクリル酸ヒドロキシエチル、（メタ）アクリル酸ヒドロキシプロピル、（メタ）アクリル酸ヒドロキシブチル、（メタ）アクリル酸ヒドロキシヘキシル、（メタ）アクリル酸ヒドロキシオクチル、（メタ）アクリル酸ヒドロキシデシル、（メタ）アクリル酸ヒドロキシラウリル、（４−ヒドロキシメチルシクロヘキシル）メチルメタクリレートなどのヒドロキシル基含有モノマー；スチレンスルホン酸、アリルスルホン酸、２−（メタ）アクリルアミド−２−メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート、（メタ）アクリロイルオキシナフタレンスルホン酸などのスルホン酸基含有モノマー；２−ヒドロキシエチルアクリロイルホスフェートなどのリン酸基含有モノマー；（メタ）アクリルアミド、Ｎ，Ｎ−ジメチル（メタ）アクリルアミド、Ｎ−ブチル（メタ）アクリルアミド、Ｎ−メチロール（メタ）アクリルアミド、Ｎ−メチロールプロパン（メタ）アクリルアミドなどの（Ｎ−置換）アミド系モノマー；（メタ）アクリル酸アミノエチル、（メタ）アクリル酸Ｎ，Ｎ−ジメチルアミノエチル、（メタ）アクリル酸ｔ−ブチルアミノエチルなどの（メタ）アクリル酸アミノアルキル系モノマー；（メタ）アクリル酸メトキシエチル、（メタ）アクリル酸エトキシエチルなどの（メタ）アクリル酸アルコキシアルキル系モノマー；アクリロニトリル、メタクリロニトリルなどのシアノアクリレートモノマー；（メタ）アクリル酸グリシジルなどのエポキシ基含有アクリル系モノマー；スチレン、α−メチルスチレンなどのスチレン系モノマー；酢酸ビニル、プロピオン酸ビニルなどのビニルエステル系モノマー；イソプレン、ブタジエン、イソブチレンなどのオレフィン系モノマー；ビニルエーテルなどのビニルエーテル系モノマー；Ｎ−ビニルピロリドン、メチルビニルピロリドン、ビニルピリジン、ビニルピペリドン、ビニルピリミジン、ビニルピペラジン、ビニルピラジン、ビニルピロール、ビニルイミダゾール、ビニルオキサゾール、ビニルモルホリン、Ｎ−ビニルカルボン酸アミド類、Ｎ−ビニルカプロラクタムなどの窒素含有モノマー；Ｎ−シクロヘキシルマレイミド、Ｎ−イソプロピルマレイミド、Ｎ−ラウリルマレイミド、Ｎ−フェニルマレイミドなどのマレイミド系モノマー；Ｎ−メチルイタコンイミド、Ｎ−エチルイタコンイミド、Ｎ−ブチルイタコンイミド、Ｎ−オクチルイタコンイミド、Ｎ−２−エチルヘキシルイタコンイミド、Ｎ−シクロヘキシルイタコンイミド、Ｎ−ラウリルイタコンイミドなどのイタコンイミド系モノマー；Ｎ−（メタ）アクリロイルオキシメチレンスクシンイミド、Ｎ−（メタ）アクルロイル−６−オキシヘキサメチレンスクシンイミド、Ｎ−（メタ）アクリロイル−８−オキシオクタメチレンスクシンイミドなどのスクシンイミド系モノマー；（メタ）アクリル酸ポリエチレングリコール、（メタ）アクリル酸ポリプロピレングリコール、（メタ）アクリル酸メトキシエチレングリコール、（メタ）アクリル酸メトキシポリプロピレングリコールなどのグリコール系アクリルエステルモノマー；（メタ）アクリル酸テトラヒドロフルフリル、フッ素（メタ）アクリレート、シリコーン（メタ）アクリレートなどの複素環、ハロゲン原子、ケイ素原子などを有するアクリル酸エステル系モノマー；ヘキサンジオールジ（メタ）アクリレート、（ポリ）エチレングリコールジ（メタ）アクリレート、（ポリ）プロピレングリコールジ（メタ）アクリレート、ネオペンチルグリコールジ（メタ）アクリレート、ペンタエリスリトールジ（メタ）アクリレート、トリメチロールプロパントリ（メタ）アクリレート、ペンタエリスリトールトリ（メタ）アクリレート、ジペンタエリスリトールヘキサ（メタ）アクリレート、エポキシアクリレート、ポリエステルアクリレート、ウレタンアクリレート、ジビニルベンゼン、ブチルジ（メタ）アクリレート、ヘキシルジ（メタ）アクリレートなどの多官能モノマー等が挙げられる。これらの共重合性単量体成分は１種又は２種以上使用できる。
粘着剤として放射線硬化型粘着剤（又はエネルギー線硬化型粘着剤）を用いる場合、放射線硬化型粘着剤（組成物）としては、例えば、ラジカル反応性炭素−炭素二重結合をポリマー側鎖又は主鎖中もしくは主鎖末端に有するポリマーをベースポリマーとして用いた内在型の放射線硬化型粘着剤や、粘着剤中に紫外線硬化性のモノマー成分やオリゴマー成分が配合された放射線硬化型粘着剤などが挙げられる。また、粘着剤として熱膨張性粘着剤を用いる場合、熱膨張性粘着剤としては、例えば、粘着剤と発泡剤（特に熱膨張性微小球）とを含む熱膨張性粘着剤などが挙げられる。
本発明では、粘着剤層３２には、本発明の効果を損なわない範囲で、各種添加剤（例えば、粘着付与樹脂、着色剤、増粘剤、増量剤、充填材、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など）が含まれていても良い。
前記架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、架橋剤としては、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられ、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。架橋剤は単独で又は２種以上組み合わせて使用することができる。なお、架橋剤の使用量は、特に制限されない。
前記イソシアネート系架橋剤としては、例えば、１，２−エチレンジイソシアネート、１，４−ブチレンジイソシアネート、１，６−ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類；シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ−ト、水素添加キシレンジイソシアネ−トなどの脂環族ポリイソシアネート類；２，４−トリレンジイソシアネート、２，６−トリレンジイソシアネート、４，４’−ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン／トリレンジイソシアネート３量体付加物［日本ポリウレタン工業（株）製、商品名「コロネートＬ」］、トリメチロールプロパン／ヘキサメチレンジイソシアネート３量体付加物［日本ポリウレタン工業（株）製、商品名「コロネートＨＬ」］なども用いられる。また、前記エポキシ系架橋剤としては、例えば、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラグリシジル−ｍ−キシレンジアミン、ジグリシジルアニリン、１，３−ビス（Ｎ，Ｎ−グリシジルアミノメチル）シクロヘキサン、１，６−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、ｏ−フタル酸ジグリシジルエステル、トリグリシジル−トリス（２−ヒドロキシエチル）イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール−Ｓ−ジグリシジルエーテルの他、分子内にエポキシ基を２つ以上有するエポキシ系樹脂などが挙げられる。
なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。
粘着剤層３２は、例えば、粘着剤（感圧接着剤）と、必要に応じて溶媒やその他の添加剤などとを混合して、シート状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、粘着剤および必要に応じて溶媒やその他の添加剤を含む混合物を、基材３１上に塗布する方法、適当なセパレータ（剥離紙など）上に前記混合物を塗布して粘着剤層３２を形成し、これを基材３１上に転写（移着）する方法などにより、粘着剤層３２を形成することができる。
粘着剤層３２の厚さは特に制限されず、例えば、５μｍ〜３００μｍ（好ましくは５μｍ〜２００μｍ、さらに好ましくは５μｍ〜１００μｍ、特に好ましくは７μｍ〜５０μｍ）程度である。粘着剤層３２の厚さが前記範囲内であると、適度な粘着力を発揮することができる。なお、粘着剤層３２は単層、複層の何れであってもよい。
前記ダイシングテープ３の粘着剤層３２のフリップチップ型半導体裏面用フィルム２に対する接着力（２３℃、剥離角度１８０度、剥離速度３００ｍｍ／分）は、０．０２Ｎ／２０ｍｍ〜１０Ｎ／２０ｍｍの範囲が好ましく、０．０５Ｎ／２０ｍｍ〜５Ｎ／２０ｍｍの範囲がより好ましい。前記接着力を０．０２Ｎ／２０ｍｍ以上にすることにより、半導体ウエハのダイシングの際に半導体素子がチップ飛びするのを防止することができる。その一方、前記接着力を１０Ｎ／２０ｍｍ以下にすることにより、半導体素子をピックアップする際に、当該半導体素子の剥離が困難になったり、糊残りが発生するのを防止することができる。
なお、本発明では、フリップチップ型半導体裏面用フィルム２や、ダイシングテープ一体型半導体裏面用フィルム１には、帯電防止能を持たせることができる。これにより、その接着時及び剥離時等に於ける静電気の発生やそれによる半導体ウエハ等の帯電で回路が破壊されること等を防止することができる。帯電防止能の付与は、基材３１、粘着剤層３２乃至半導体裏面用フィルム２へ帯電防止剤や導電性物質を添加する方法、基材３１への電荷移動錯体や金属膜等からなる導電層を付設する方法等、適宜な方式で行うことができる。これらの方式としては、半導体ウエハを変質させるおそれのある不純物イオンが発生しにくい方式が好ましい。導電性の付与、熱伝導性の向上等を目的として配合される導電性物質（導電フィラー）としては、銀、アルミニウム、金、銅、ニッケル、導電性合金等の球状、針状、フレーク状の金属粉、アルミナ等の金属酸化物、アモルファスカーボンブラック、グラファイト等が挙げられる。ただし、前記半導体裏面用フィルム２は、非導電性であることが、電気的にリークしないようにできる点から好ましい。
また、フリップチップ型半導体裏面用フィルム２や、ダイシングテープ一体型半導体裏面用フィルム１は、ロール状に巻回された形態で形成されていてもよく、シート（フィルム）が積層された形態で形成されていてもよい。例えば、ロール状に巻回された形態を有している場合、半導体裏面用フィルム２又は、半導体裏面用フィルム２とダイシングテープ３との積層体を、必要に応じてセパレータにより保護した状態でロール状に巻回して、ロール状に巻回された状態又は形態のダイシングテープ一体型半導体裏面用フィルム１として作製することができる。なお、ロール状に巻回された状態又は形態の半導体裏面用フィルム２やダイシングテープ一体型半導体裏面用フィルム１としては、基材３１と、前記基材３１の一方の面に形成された粘着剤層３２と、前記粘着剤層３２上に形成された半導体裏面用フィルムと、前記基材３１の他方の面に形成された剥離処理層（背面処理層）とで構成されていてもよい。
なお、ダイシングテープ一体型半導体裏面用フィルム１の厚さ（半導体裏面用フィルムの厚さと、基材３１及び粘着剤層３２からなるダイシングテープの厚さの総厚）としては、例えば、８μｍ〜１５００μｍの範囲から選択することができ、好ましくは２０μｍ〜８５０μｍ（さらに好ましくは３１μｍ〜５００μｍ、特に好ましくは４７μｍ〜３３０μｍ）である。
なお、ダイシングテープ一体型半導体裏面用フィルム１において、半導体裏面用フィルム２の厚さと、ダイシングテープ３の粘着剤層３２の厚さとの比や、半導体裏面用フィルム２の厚さと、ダイシングテープ３の厚さ（基材３１及び粘着剤層３２の総厚）との比をコントロールすることにより、ダイシング工程時のダイシング性、ピックアップ工程時のピックアップ性などを向上させることができ、ダイシングテープ一体型半導体裏面用フィルム１を半導体ウエハのダイシング工程〜半導体チップのフリップチップボンディング工程にかけて有効に利用することができる。
（ダイシングテープ一体型半導体裏面用フィルムの製造方法）
本実施の形態に係るダイシングテープ一体型半導体裏面用フィルムの製造方法について、図１に示すダイシングテープ一体型半導体裏面用フィルム１を例にして説明する。先ず、基材３１は、従来公知の製膜方法により製膜することができる。当該製膜方法としては、例えばカレンダー製膜法、有機溶媒中でのキャスティング法、密閉系でのインフレーション押出法、Ｔダイ押出法、共押出し法、ドライラミネート法等が例示できる。
次に、基材３１上に粘着剤組成物を塗布し、乾燥させて（必要に応じて加熱架橋させて）粘着剤層３２を形成する。塗布方式としては、ロール塗工、スクリーン塗工、グラビア塗工等が挙げられる。なお、粘着剤層組成物を直接基材３１に塗布して、基材３１上に粘着剤層３２を形成してもよく、また、粘着剤組成物を表面に剥離処理を行った剥離紙等に塗布して粘着剤層３２を形成させた後、該粘着剤層３２を基材３１に転写させてもよい。これにより、基材３１上に粘着剤層３２を形成されたダイシングテープ３が作製される。
一方、半導体裏面用フィルム２を形成する為の形成材料を剥離紙上に乾燥後の厚みが所定厚みとなる様に塗布し、更に所定条件下で乾燥して（熱硬化が必要な場合などでは、必要に応じて加熱処理を施し乾燥して）、塗布層を形成する。この塗布層を前記粘着剤層３２上に転写することにより、半導体裏面用フィルム２を粘着剤層３２上に形成する。なお、前記粘着剤層３２上に、半導体裏面用フィルム２を形成する為の形成材料を直接塗布した後、所定条件下で乾燥する（熱硬化が必要な場合などでは、必要に応じて加熱処理を施して乾燥する）ことによっても、半導体裏面用フィルム２を粘着剤層３２上に形成することができる。以上により、本発明に係るダイシングテープ一体型半導体裏面用フィルム１を得ることができる。なお、半導体裏面用フィルム２を形成する際に熱硬化を行う場合、部分硬化の状態となる程度で熱硬化を行うことが重要であるが、好ましくは熱硬化を行わない。
本発明のダイシングテープ一体型半導体裏面用フィルム１は、フリップチップボンディング工程を具備する半導体装置の製造の際に好適に用いることができる。すなわち、本発明のダイシングテープ一体型半導体裏面用フィルム１は、フリップチップ実装の半導体装置を製造する際に用いられ、半導体チップの裏面に、ダイシングテープ一体型半導体裏面用フィルム１の半導体裏面用フィルム２が貼着している状態又は形態で、フリップチップ実装の半導体装置が製造される。従って、本発明のダイシングテープ一体型半導体裏面用フィルム１は、フリップチップ実装の半導体装置（半導体チップが基板等の被着体に、フリップチップボンディング方式で固定された状態又は形態の半導体装置）に対して用いることができる。
なお、半導体裏面用フィルム２は、ダイシングテープ一体型半導体裏面用フィルム１と同様に、フリップチップ実装の半導体装置（半導体チップが基板等の被着体に、フリップチップボンディング方式で固定された状態又は形態の半導体装置）に対して用いることができる。
（半導体ウエハ）
半導体ウエハとしては、公知乃至慣用の半導体ウエハであれば特に制限されず、各種素材の半導体ウエハから適宜選択して用いることができる。本発明では、半導体ウエハとしては、シリコンウエハを好適に用いることができる。
（半導体装置の製造方法）
本実施の形態に係る半導体装置の製造方法について、図２を参照しながら以下に説明する。図２は、前記ダイシングテープ一体型半導体裏面用フィルム１を用いた場合の半導体装置の製造方法を示す断面模式図である。
前記半導体装置の製造方法は、前記ダイシングテープ一体型半導体裏面用フィルム１を用いて半導体装置を製造することができる。具体的には、前記ダイシングテープ一体型半導体裏面用フィルム上に半導体ウエハを貼着する工程と、前記半導体ウエハをダイシングする工程と、ダイシングにより得られた半導体素子をピックアップする工程と、前記半導体素子を被着体上にフリップチップ接続する工程とを少なくとも具備する。
なお、半導体裏面用フィルム２の場合、ダイシングテープ一体型半導体裏面用フィルム１を用いた場合の半導体装置の製造方法に準じた方法により、半導体装置を製造することができる。例えば、半導体裏面用フィルム２はダイシングテープと貼り合わせて、ダイシングテープと一体化させたダイシングテープ一体型半導体裏面用フィルムとして用いて、半導体装置を製造することができる。この場合、半導体裏面用フィルム２を用いた半導体装置の製造方法は、前記ダイシングテープ一体型半導体裏面用フィルムの製造方法における工程に、さらに、半導体裏面用フィルムとダイシングテープとを、半導体裏面用フィルムとダイシングテープの粘着剤層が接触する形態で貼り合わせる工程を具備した製造方法になる。
また、半導体裏面用フィルム２は、ダイシングテープと一体化せずに、半導体ウエハに貼着させて用いることもできる。この場合、半導体裏面用フィルム２を用いた半導体装置の製造方法は、前記ダイシングテープ一体型半導体裏面用フィルムの製造方法におけるダイシングテープ一体型半導体裏面用フィルム上に半導体ウエハを貼着する工程を、半導体裏面用フィルムを半導体ウエハに貼着する工程、半導体ウエハに貼着されている半導体裏面用フィルムに、ダイシングテープを、半導体裏面用フィルムとダイシングテープの粘着剤層が接触する形態で貼り合わせる工程とした製造方法になる。
また、半導体裏面用フィルム２は、半導体ウエハを個片化した半導体チップに貼着させて用いることもできる。この場合、半導体裏面用フィルム２を用いた半導体装置の製造方法は、例えば、ダイシングテープを半導体ウエハに貼着する工程と、前記半導体ウエハをダイシングする工程と、ダイシングにより得られた半導体素子をピックアップする工程と、前記半導体素子を被着体上にフリップチップ接続する工程と、半導体素子に、半導体裏面用フィルムを貼着する工程とを少なくとも具備した製造方法であってもよい。
［マウント工程］
先ず、図２（ａ）で示されるように、ダイシングテープ一体型半導体裏面用フィルム１の半導体裏面用フィルム２上に任意に設けられたセパレータを適宜に剥離し、当該半導体裏面用フィルム２上に半導体ウエハ４を貼着して、これを接着保持させ固定する（マウント工程）。このとき前記半導体裏面用フィルム２は未硬化状態（半硬化状態を含む）にある。また、ダイシングテープ一体型半導体裏面用フィルム１は、半導体ウエハ４の裏面に貼着される。半導体ウエハ４の裏面とは、回路面とは反対側の面（非回路面、非電極形成面などとも称される）を意味する。貼着方法は特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロール等の押圧手段により押圧しながら行われる。
［ダイシング工程］
次に、図２（ｂ）で示されるように、半導体ウエハ４のダイシングを行う。これにより、半導体ウエハ４を所定のサイズに切断して個片化（小片化）し、半導体チップ５を製造する。ダイシングは、例えば、半導体ウエハ４の回路面側から常法に従い行われる。また、本工程では、例えば、ダイシングテープ一体型半導体裏面用フィルム１まで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウエハ４は、半導体裏面用フィルムを有するダイシングテープ一体型半導体裏面用フィルム１により優れた密着性で接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウエハ４の破損も抑制できる。なお、半導体裏面用フィルム２がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面において半導体裏面用フィルムの接着剤層の糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着（ブロッキング）することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。
なお、ダイシングテープ一体型半導体裏面用フィルム１のエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。エキスパンド装置は、ダイシングリングを介してダイシングテープ一体型半導体裏面用フィルム１を下方へ押し下げることが可能なドーナッツ状の外リングと、外リングよりも径が小さくダイシングテープ一体型半導体裏面用フィルムを支持する内リングとを有している。このエキスパンド工程により、後述のピックアップ工程において、隣り合う半導体チップ同士が接触して破損するのを防ぐことが出来る。
［ピックアップ工程］
ダイシングテープ一体型半導体裏面用フィルム１に接着固定された半導体チップ５を回収する為に、図２（ｃ）で示されるように、半導体チップ５のピックアップを行って、半導体チップ５を半導体裏面用フィルム２とともにダイシングテープ３より剥離させる。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップ５をダイシングテープ一体型半導体裏面用フィルム１の基材３１側からニードルによって突き上げ、突き上げられた半導体チップ５をピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ５は、その裏面が半導体裏面用フィルム２により保護されている。
［フリップチップ接続工程］
ピックアップした半導体チップ５は、図２（ｄ）で示されるように、基板等の被着体に、フリップチップボンディング方式（フリップチップ実装方式）により固定させる。具体的には、半導体チップ５を、半導体チップ５の回路面（表面、回路パターン形成面、電極形成面などとも称される）が被着体６と対向する形態で、被着体６に常法に従い固定させる。例えば、半導体チップ５の回路面側に形成されているバンプ５１を、被着体６の接続パッドに被着された接合用の導電材（半田など）６１に接触させて押圧しながら導電材を溶融させることにより、半導体チップ５と被着体６との電気的導通を確保し、半導体チップ５を被着体６に固定させることができる（フリップチップボンディング工程）。このとき、半導体チップ５と被着体６との間には空隙が形成されており、その空隙間距離は、一般的に３０μｍ〜３００μｍ程度である。尚、半導体チップ５を被着体６上にフリップチップボンディング（フリップチップ接続）した後は、半導体チップ５と被着体６との対向面や間隙を洗浄し、該間隙に封止材（封止樹脂など）を充填させて封止することが重要である。
被着体６としては、リードフレームや回路基板（配線回路基板など）等の各種基板を用いることができる。このような基板の材質としては、特に限定されるものではないが、セラミック基板や、プラスチック基板が挙げられる。プラスチック基板としては、例えば、エポキシ基板、ビスマレイミドトリアジン基板、ポリイミド基板等が挙げられる。
フリップチップボンディング工程において、バンプや導電材の材質としては、特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類（合金）や、金系金属材、銅系金属材などが挙げられる。
なお、フリップチップボンディング工程では、導電材を溶融させて、半導体チップ５の回路面側のバンプと、被着体６の表面の導電材とを接続させているが、この導電材の溶融時の温度としては、通常、２６０℃程度（例えば、２５０℃〜３００℃）となっている。本発明のダイシングテープ一体型半導体裏面用フィルムは、半導体裏面用フィルムをエポキシ樹脂等により形成することにより、このフリップチップボンディング工程における高温にも耐えられる耐熱性を有するものとすることができる。
本工程では、半導体チップ５と被着体６との対向面（電極形成面）や間隙の洗浄を行うのが好ましい。当該洗浄に用いられる洗浄液としては、特に制限されず、例えば、有機系の洗浄液や、水系の洗浄液が挙げられる。本発明のダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルムは、洗浄液に対する耐溶剤性を有しており、これらの洗浄液に対して実質的に溶解性を有していない。そのため、前述のように、洗浄液としては、各種洗浄液を用いることができ、特別な洗浄液を必要とせず、従来の方法により洗浄させることができる。
次に、フリップチップボンディングされた半導体チップ５と被着体６との間の間隙を封止するための封止工程を行う。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、１７５℃で６０秒間〜９０秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、例えば１６５℃〜１８５℃で、数分間キュアすることができる。当該工程における熱処理においては、封止樹脂だけでなく半導体裏面用フィルム２の熱硬化も同時に行われる。また、当該工程により、半導体裏面用フィルム２を完全に又はほぼ完全に熱硬化させることができ、優れた密着性で半導体素子の裏面に貼着させることができる。更に、本発明に係る半導体裏面用フィルム２は、未硬化状態であっても当該封止工程の際に、封止材と共に熱硬化させることができるので、半導体裏面用フィルム２を熱硬化させるための工程を新たに追加する必要がない。
前記封止樹脂としては、絶縁性を有する樹脂（絶縁樹脂）であれば特に制限されず、公知の封止樹脂等の封止材から適宜選択して用いることができるが、弾性を有する絶縁樹脂がより好ましい。封止樹脂としては、例えば、エポキシ樹脂を含む樹脂組成物等が挙げられる。エポキシ樹脂としては、前記に例示のエポキシ樹脂等が挙げられる。また、エポキシ樹脂を含む樹脂組成物による封止樹脂としては、樹脂成分として、エポキシ樹脂以外に、エポキシ樹脂以外の熱硬化性樹脂（フェノール樹脂など）や、熱可塑性樹脂などが含まれていてもよい。なお、フェノール樹脂としては、エポキシ樹脂の硬化剤としても利用することができ、このようなフェノール樹脂としては、前記に例示のフェノール樹脂などが挙げられる。
次に、半導体チップ５の裏面に形成されている半導体裏面用フィルム２にレーザーマーキングを行う。これにより、各種情報が半導体裏面用フィルム２に付与されることになる。
次に、通常、半導体パッケージを基板（マザーボードなど）に実装する際に、熱処理（レーザーマーキングした後に行われるリフロー工程）が行われる。この熱処理の条件（温度や時間など）としては、半導体技術協会（ＪＥＤＥＣ）による規格に準じて行われる。例えば、温度（上限）が２１０〜２７０℃の範囲で、その時間が５〜５０秒で行うことができる。当該工程により、半導体パッケージを基板（マザーボードなど）に実装することができる。このとき、上記のレーザーマーキングした後に行われるリフロー工程後のコントラストの低下率が２０％以下であると、レーザーマーキングされた各種情報の視認性が前記リフロー工程後においても良好なものとなる。
前記ダイシングテープ一体型半導体裏面用フィルム１や半導体裏面用フィルム２を用いて製造された半導体装置（フリップチップ実装の半導体装置）は、半導体チップの裏面に半導体裏面用フィルムが貼着されているため、各種マーキングを優れた視認性で施すことができる。特に、マーキング方法がレーザーマーキング方法であっても、優れたコントラスト比でマーキングを施すことができ、レーザーマーキングにより施された各種情報（文字情報、図研情報など）を良好に視認することが可能である。
本発明のダイシングテープ一体型半導体裏面用フィルムや半導体裏面用フィルムを用いて製造された半導体装置は、フリップチップ実装方式で実装された半導体装置であるので、ダイボンディング実装方式で実装された半導体装置よりも、薄型化、小型化された形状となっている。このため、各種の電子機器・電子部品又はそれらの材料・部材として好適に用いることができる。具体的には、本発明のフリップチップ実装の半導体装置が利用される電子機器としては、いわゆる「携帯電話」や「ＰＨＳ」、小型のコンピュータ（例えば、いわゆる「ＰＤＡ」（携帯情報端末）、いわゆる「ノートパソコン」、いわゆる「ネットブック（商標）」、いわゆる「ウェアラブルコンピュータ」など）、「携帯電話」及びコンピュータが一体化された小型の電子機器、いわゆる「デジタルカメラ（商標）」、いわゆる「デジタルビデオカメラ」、小型のテレビ、小型のゲーム機器、小型のデジタルオーディオプレイヤー、いわゆる「電子手帳」、いわゆる「電子辞書」、いわゆる「電子書籍」用電子機器端末、小型のデジタルタイプの時計などのモバイル型の電子機器（持ち運び可能な電子機器）などが挙げられるが、もちろん、モバイル型以外（設置型など）の電子機器（例えば、いわゆる「ディスクトップパソコン」、薄型テレビ、録画・再生用電子機器（ハードディスクレコーダー、ＤＶＤプレイヤー等）、プロジェクター、マイクロマシンなど）などであってもよい。また、電子部品又は、電子機器・電子部品の材料・部材としては、例えば、いわゆる「ＣＰＵ」の部材、各種記憶装置（いわゆる「メモリー」、ハードディスクなど）の部材などが挙げられる。
以下、本発明に関し実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。また、各例中、部は特記がない限りいずれも重量基準である。
（実施例１）
＜フリップチップ型半導体裏面用フィルムの作製＞
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（商品名「パラクロンＷ−１９７ＣＭ」根上工業株式会社製）：１００部に対して、エポキシ樹脂（商品名「エピコート１００４」ＪＥＲ株式会社製）：１１３部、フェノール樹脂（商品名「ミレックスＸＬＣ−４Ｌ」三井化学株式会社製）：１２１部、球状シリカ（商品名「ＳＯ−２５Ｒ」株式会社アドマテックス製）：２４６部、着色剤（商品名「Ｏｉｌ Ｂｌａｃｋ ８６０」オリエント化学工業株式会社製）：１８部（樹脂組成物１００重量部に対する含有量３部）をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる接着剤組成物の溶液を調製した。
この接着剤組成物の溶液を、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ（平均厚さ）２０μｍのフリップチップ型半導体裏面用フィルムＡを作製した。
＜ダイシングテープの作製＞
冷却管、窒素導入管、温度計、及び、撹拌装置を備えた反応容器に、アクリル酸２−エチルヘキシル（以下、「２ＥＨＡ」という。）８８．８部、アクリル酸−２−ヒドロキシエチル（以下、「ＨＥＡ」という。）１１．２部、過酸化ベンゾイル０．２部及びトルエン６５部を入れ、窒素気流中で６１℃にて６時間重合処理をし、重量平均分子量８５万のアクリル系ポリマーＡを得た。なお、重量平均分子量は、ＧＰＣ（ゲルパーミェーションクロマトグラフィー）により求めた。
このアクリル系ポリマーＡに２−メタクリロイルオキシエチルイソシアネート（「ＭＯＩ」という場合がある。）１２部（ＨＥＡに対し８０ｍｏｌ％）を加え、空気気流中で５０℃にて４８時間、付加反応処理をし、アクリル系ポリマーＡ’を得た。
次に、アクリル系ポリマーＡ’１００部に対し、ポリイソシアネート化合物（商品名「コロネートＬ」、日本ポリウレタン（株）製）８部、及び、光重合開始剤（商品名「イルガキュア６５１」、チバ・スペシャルティー・ケミカルズ社製）５部を加えて、粘着剤溶液Ａを作製した。
粘着剤溶液Ａを、ＰＥＴ剥離ライナーのシリコーン処理を施した面上に塗布し、１２０℃で２分間加熱架橋して、厚さ１０μｍの粘着剤層前駆体を形成した。次いで、当該粘着剤層前駆体表面に、厚さ１００μｍのポリオレフィンフィルムを貼り合せた。その後、５０℃にて２４時間保存をした。その後、粘着剤層前駆体のフリップチップ型半導体裏面用フィルム貼付け部分に相当する部分にのみ紫外線を照射して粘着剤層を形成した。これにより、本実施例に係るダイシングテープを作製した。尚、紫外線の照射条件は下記の通りとした。
［紫外線の照射条件］
紫外線（ＵＶ）照射装置：高圧水銀灯
紫外線照射積算光量：５００ｍＪ／ｃｍ２
出力：７５Ｗ
照射強度１５０ｍＷ／ｃｍ２
尚、紫外線照射は粘着剤層前駆体に対し直接行った。
＜ダイシングテープ一体型半導体裏面用フィルムの作製＞
上記フリップチップ型半導体裏面用フィルムＡを、上記ダイシングテープの粘着剤層上に、ラミネーターを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。なお、ラミネーターの条件は下記の通りである。
［ラミネーター条件］
ラミネーター装置：ＬＰＡ３３０／４５０
ラミネーター温度：４０℃
ラミネート速度：１６００ｍｍ／ｍｉｎ
（実施例２）
本実施例２においては、上記着色剤を黒色顔料（三菱化学製、＃４７、添加量：３部（樹脂組成物１００重量部に対する含有量０.５部））としたこと以外は、前記実施例１と同様にして、本実施例２に係るダイシングテープ一体型半導体裏面用フィルムを得た。
（比較例１）
本比較例１においては、上記着色剤を添加しなかったこと以外は、前記実施例１と同様にして、本比較例１に係るダイシングテープ一体型半導体裏面用フィルムを得た。
（比較例２）
本比較例２においては、上記着色剤の含有量を１．８部（樹脂組成物１００重量部に対する含有量０.３部）としたこと以外は、前記実施例１と同様にして、本比較例２に係るダイシングテープ一体型半導体裏面用フィルムを得た。
（比較例３）
本比較例３においては、上記着色剤の含有量を１８部（樹脂組成物１００重量部に対する含有量３部）としたこと以外は、前記実施例２と同様にして、本比較例３に係るダイシングテープ一体型半導体裏面用フィルムを得た。
（ダイシング性、ピックアップ性）
半導体ウエハ（直径８インチ、厚さ０．６ｍｍ；シリコンミラーウエハ）を厚さ０．２ｍｍとなるまで、裏面研削した。ダイシングテープ一体型半導体裏面用フィルムからセパレータを剥離した後、上記半導体ウエハを半導体裏面用フィルム上に７０℃でロール圧着して貼り合わせた。更に、半導体ウエハのダイシングを行った。ダイシングは１０ｍｍ角のチップサイズとなる様にフルカットした。なお、半導体ウエハの研削条件、貼り合わせ条件、ダイシング条件は、下記のとおりである。
［半導体ウェハ研削条件］
研削装置：商品名「ＤＦＧ−８５６０」ディスコ社製
半導体ウェハ：８インチ径（厚さ０．６ｍｍから０．２ｍｍに裏面研削）
［貼り合わせ条件］
貼り付け装置：商品名「ＭＡ−３０００III」日東精機株式会社製
貼り付け速度計：１０ｍｍ／ｍｉｎ
貼り付け圧力：０．１５ＭＰａ
貼り付け時のステージ温度：７０℃
［ダイシング条件］
ダイシング装置：商品名「ＤＦＤ−６３６１」ディスコ社製
ダイシングリング：「２−８−１」（ディスコ社製）
ダイシング速度：３０ｍｍ／ｓｅｃ
ダイシングブレード：
Ｚ１；ディスコ社製「２０３Ｏ−ＳＥ ２７ＨＣＤＤ」
Ｚ２；ディスコ社製「２０３Ｏ−ＳＥ ２７ＨＣＢＢ」
ダイシングブレード回転数：
Ｚ１；４０，０００ｒｐｍ
Ｚ２；４５，０００ｒｐｍ
カット方式：ステップカット
ウェハチップサイズ：１０．０ｍｍ角
次に、ダイシングテープ一体型半導体裏面用フィルムのダイシングテープ側からニードルで突き上げて、ダイシングにより得られた半導体チップをフリップチップ型半導体裏面用フィルムとともに粘着剤層からピックアップした。なお、ピックアップ条件は、下記のとおりである。
［ピックアップ条件］
ピックアップ装置：商品名「ＳＰＡ−３００」株式会社新川社製
ピックアップニードル本数：９本
ニードル突き上げ速度：２０ｍｍ／ｓ
ニードル突き上げ量 ： ５００μｍ
ピックアップ時間：１秒
ダイシングテープ エキスパンド量 : ３ｍｍ
実施例、及び、比較例のダイシングテープ一体型半導体裏面用フィルムを用いて、上記ダイシングを行い、３０個の半導体チップを形成した。割れや欠けの発生がなかったものを○、１個でもあった場合を×として評価した。また、実施例、及び、比較例のダイシングテープ一体型半導体裏面用フィルムについて、上記ピックアップを行い、破損なくすべての半導体チップのピックアップが成功した場合を○、破損があった場合を×として評価した。結果を表１に示す。
（光線透過率の測定）
実施例、及び、比較例で作製したフリップチップ型半導体裏面用フィルム（厚さ：２０μｍ）を分光光度計（島津製作所社製の分光光度計「ＡＢＳＯＲＰＴＩＯＮ ＳＰＥＣＴＲＯ ＰＨＯＴＯＭＥＴＲ」）を用いて測定し、波長５３２ｎｍ及び１０６４ｎｍでのフリップチップ型半導体裏面用フィルムの光線透過率（％）を求めた。
結果を表１に示す。
（レーザーマーキング）
実施例、及び、比較例で作製したフリップチップ型半導体裏面用フィルム（厚さ：２０μｍ）に、以下の条件により、文字及び二次元コードの加工を行った。
［レーザーマーキング条件］
レーザーマーキング装置：商品名「ＭＤ−Ｓ９９００」、キーエンス社製
波長：５３２ｎｍ
強度：１．０Ｗ
スキャンスピード：７００ｍｍ／ｓｅｃ
Ｑスイッチ周波数：６４ｋＨｚ
全体のサイズとして約４ｍｍ×約４ｍｍで、各セルのサイズが０．０８ｍｍ×０．２４ｍｍの二次元コードを加工した。なお、文字としては、特に制限されない。
（コントラスト）
以下の条件により、レーザーマーキング後のマーキング部の明度及び非マーキング部の明度を測定した。
［明度測定条件］
画像処理装置：商品名「ＣＶ−５０００」、キーエンス社製
光量：３０％
そして、測定した明度を基に、以下の式によってコントラス値を算出した。
［（マーキング部の明度−非マーキング部の明度）／マーキング部の明度］×１００（％）
結果を表１に示す。
（視認性）
レーザーマーキングにより形成された文字が目視（目視距離：約４０ｃｍ）にて視認でき、且つ、二次元コードリーダ（キーエンス社製、製品名「ＳＲ−６００」、読み取り時の二次元コードと二次元コードリーダとの距離：１０ｃｍ以下）にて読み取り可能なものを○とし、レーザーマーキングにより形成された文字が目視にて視認できない、又は、二次元コードリーダにて読み取り不可能なものを×とした。
結果を表１に示す。
（リフロー工程後のコントラストの低下率測定）
コントラストを測定し、リフロー工程後のコントラストの低下率（％）を、下記の式により求めた。
（Ａ−Ｂ）／Ａ×１００
ここで、Ａは、レーザーマーキングした後に行われるリフロー工程前におけるマーキング部と非マーキング部とのコントラストを示す。Ｂは、レーザーマーキングした後に行われるリフロー工程後におけるマーキング部と非マーキング部とのコントラストを示す。
より求められる値
結果を表１に示す。
Figure 0005249290
（実施例３）
＜ウエハ接着層の作製＞
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（商品名「パラクロンＷ−１９７ＣＭ」根上工業株式会社製）：１００部に対して、エポキシ樹脂（商品名「エピコート１００４」ＪＥＲ株式会社製）：２１部、フェノール樹脂（商品名「ミレックスＸＬＣ−４Ｌ」三井化学株式会社製）：２２部、球状シリカ（商品名「ＳＯ−２５Ｒ」株式会社アドマテックス製）：７７部をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる接着剤組成物の溶液を調製した。
この接着剤組成物の溶液を、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ１０μｍのウエハ接着層からなるフィルムＡを作製した。
＜レーザーマーク層の作製＞
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（商品名「パラクロンＷ−１９７ＣＭ」根上工業株式会社製）：１００部に対して、エポキシ樹脂（商品名「エピコート１００４」ＪＥＲ株式会社製）：１１３部、フェノール樹脂（商品名「ミレックスＸＬＣ−４Ｌ」三井化学株式会社製）：１２１部、球状シリカ（商品名「ＳＯ−２５Ｒ」株式会社アドマテックス製）：２４６部、着色剤としての染料１（商品名「ＯＩＬ ＧＲＥＥＮ ５０２」オリエント化学工業株式会社製）：１０部、着色剤としての染料２（商品名「ＯＩＬ ＢＬＡＣＫ ＢＳ」オリエント化学工業株式会社製）：１０部（樹脂組成物１００重量部に対する染料１と染料２との合計含有量３．３部）をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる接着剤組成物の溶液を調製した。
この接着剤組成物の溶液を、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ１０μｍのレーザーマーク層からなるフィルムＢを作製した。
（ウエハ接着層、及び、レーザーマーク層の光線透過率の測定）
前記のウエハ接着層からなるフィルムＡ（厚さ：１０μｍ）、及び、前記のレーザーマーク層フィルムＢ（厚さ：１０μｍ）を分光光度計（島津製作所社製の分光光度計「ＵＶ−２５５０」）を用いて測定し、波長５３２ｎｍ及び１０６４ｎｍでのフィルムＡ、及び、フィルムＢの光線透過率（％）を求めたところ、以下のようになった。
フィルムＡ：波長５３２ｎｍでの光線透過率４０％
波長１０６４ｎｍでの光線透過率８０％
フィルムＢ：波長５３２ｎｍでの光線透過率１％以下
波長１０６４ｎｍでの光線透過率１％以下
＜フリップチップ型半導体裏面用フィルムの作製＞
ダイシングテープ（商品名「Ｖ−８−Ｔ」日東電工株式会社製；基材の平均厚さ：６５μｍ、粘着剤層の平均厚さ：１０μｍ）の粘着剤層上に、前記フィルムＡ及び前記フィルムＢを、フィルムＢ（レーザーマーク層からなるフィルムＢ）がダイシングテープの粘着剤層に接触するように、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
実施例３のダイシングテープ一体型半導体裏面用フィルムについて、実施例１〜２、及び、比較例１〜３と同様に、ダイシング性、ピックアップ性、光線透過率、コントラスト、視認性、及び、リフロー工程後のコントラストの低下率の評価を行った。
結果を表２に示す。
Figure 0005249290
（結果）
表１及び表２から分かる通り、実施例１〜３の様に、波長５３２ｎｍ及び１０６４ｎｍにおける光線透過率が０〜２０％であり、コントラストが２０％以上の半導体裏面用フィルムであると、レーザーマーキングされた文字及び二次元コードの視認性が良好であった。
１ ダイシングテープ一体型半導体裏面用フィルム
２ 半導体裏面用フィルム
３ ダイシングテープ
３１ 基材
３２ 粘着剤層
３３ 半導体ウエハの貼着部分に対応する部分
４ 半導体ウエハ
５ 半導体チップ
５１ 半導体チップ５の回路面側に形成されているバンプ
６ 被着体
６１ 被着体６の接続パッドに被着された接合用の導電材

Claims (5)

  1. 被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルムであって、
    樹脂組成物１００重量部に対して０．０１〜１０重量部の着色剤を含有し、前記着色剤が、顔料又は染料であり、
    波長５３２ｎｍ又は１０６４ｎｍにおける光線透過率が２０％以下であり、
    レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストが２０％以上であり、
    レーザーマーキングした後に行われるリフロー工程後のコントラストの低下率が２０％以下であることを特徴とするフリップチップ型半導体裏面用フィルム。
  2. 請求項１に記載のフリップチップ型半導体裏面用フィルムが、ダイシングテープ上に積層されたダイシングテープ一体型半導体裏面用フィルムであって、
    前記ダイシングテープは基材上に粘着剤層が積層された構造であり、
    前記フリップチップ型半導体裏面用フィルムは前記ダイシングテープの粘着剤層上に積層されていることを特徴とするダイシングテープ一体型半導体裏面用フィルム。
  3. 請求項２に記載のダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法であって、
    前記ダイシングテープ一体型半導体裏面用フィルムにおけるフリップチップ型半導体裏面用フィルム上に半導体ウエハを貼着する工程と、
    前記半導体ウエハをダイシングして半導体素子を形成する工程と、
    前記半導体素子を前記フリップチップ型半導体裏面用フィルムとともに、ダイシングテープの粘着剤層から剥離する工程と、
    前記半導体素子を前記被着体上にフリップチップ接続する工程とを具備することを特徴とする半導体装置の製造方法。
  4. フリップチップ接続する工程の後、前記フリップチップ型半導体裏面用フィルムに、レーザーマーキングを行う工程を具備する請求項３に記載の半導体装置の製造方法。
  5. 請求項３又は４のいずれか１に記載の半導体装置の製造方法により製造されたものであることを特徴とするフリップチップ型半導体装置。
JP2010163047A 2010-07-20 2010-07-20 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 Active JP5249290B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010163047A JP5249290B2 (ja) 2010-07-20 2010-07-20 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
US13/186,000 US8492907B2 (en) 2010-07-20 2011-07-19 Film for flip chip type semiconductor back surface, dicing tape-integrated film for semiconductor back surface, process for producing semiconductor device, and flip chip type semiconductor device
TW100125511A TWI445798B (zh) 2010-07-20 2011-07-19 覆晶型半導體背面用膜、半導體背面用切割帶一體膜、半導體元件之製造方法、及覆晶型半導體元件
CN201110204481.4A CN102376616B (zh) 2010-07-20 2011-07-20 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
KR1020110071983A KR101606224B1 (ko) 2010-07-20 2011-07-20 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
KR1020150137060A KR101647260B1 (ko) 2010-07-20 2015-09-25 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010163047A JP5249290B2 (ja) 2010-07-20 2010-07-20 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置

Publications (2)

Publication Number Publication Date
JP2012028396A JP2012028396A (ja) 2012-02-09
JP5249290B2 true JP5249290B2 (ja) 2013-07-31

Family

ID=45492940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010163047A Active JP5249290B2 (ja) 2010-07-20 2010-07-20 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置

Country Status (5)

Country Link
US (1) US8492907B2 (ja)
JP (1) JP5249290B2 (ja)
KR (2) KR101606224B1 (ja)
CN (1) CN102376616B (ja)
TW (1) TWI445798B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6000668B2 (ja) * 2012-06-07 2016-10-05 日東電工株式会社 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置
JP6075978B2 (ja) 2012-06-25 2017-02-08 日東電工株式会社 粘着フィルム
JP6405556B2 (ja) 2013-07-31 2018-10-17 リンテック株式会社 保護膜形成フィルム、保護膜形成用シートおよび検査方法
CN111785673A (zh) * 2014-01-22 2020-10-16 琳得科株式会社 保护膜形成膜、保护膜形成用片、保护膜形成用复合片及加工物的制造方法
JP6453773B2 (ja) 2014-01-22 2019-01-16 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび検査方法
SG11201607716PA (en) 2014-03-24 2016-11-29 Lintec Corp Protection membrane forming film, protection membrane forming utilization sheet, production method and inspection method for workpiece or processed product, workpiece determined as adequate product, and processed product determined as adequate product
CN110092937B (zh) 2014-03-24 2022-06-07 琳得科株式会社 保护膜形成膜、保护膜形成用片及加工物的制造方法
JP5978246B2 (ja) * 2014-05-13 2016-08-24 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
KR101602782B1 (ko) * 2014-07-03 2016-03-11 주식회사 이오테크닉스 웨이퍼 마킹 방법
EP3012288A1 (en) 2014-10-21 2016-04-27 Nitto Denko Corporation Pressure-sensitive adhesive film for laser beam cutting applications
CN107112219A (zh) 2014-10-29 2017-08-29 琳得科株式会社 保护膜形成膜及保护膜形成用复合片
JP6415383B2 (ja) * 2015-04-30 2018-10-31 日東電工株式会社 半導体素子の裏面を保護するための裏面保護フィルム、一体型フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
JP6530242B2 (ja) * 2015-06-01 2019-06-12 日東電工株式会社 半導体裏面用フィルム及びその用途
JP6890050B2 (ja) * 2017-06-23 2021-06-18 日東電工株式会社 ダイシングテープ一体型接着性シート
KR102487552B1 (ko) 2018-02-05 2023-01-11 삼성전자주식회사 보호막 조성물 및 이를 이용한 반도체 패키지 제조 방법
JP7160739B2 (ja) * 2019-03-25 2022-10-25 日東電工株式会社 ダイシングテープ一体型半導体背面密着フィルム
KR102222023B1 (ko) * 2019-12-19 2021-03-03 손기명 전자파 차폐용 파우치
JP7457513B2 (ja) 2020-02-03 2024-03-28 リンテック株式会社 保護膜形成フィルム、保護膜形成用複合シートおよび装置の製造方法
JP2022149804A (ja) 2021-03-25 2022-10-07 リンテック株式会社 保護膜形成用フィルム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2740162B2 (ja) * 1986-03-10 1998-04-15 日本電気株式会社 半導体装置
JPS63152136A (ja) 1986-12-17 1988-06-24 Fuji Electric Co Ltd 半導体チツプの実装方法
JPH03259543A (ja) 1990-03-09 1991-11-19 Fujitsu Ltd 半導体チップの実装構造
JP2000286303A (ja) 1999-03-31 2000-10-13 Fujitsu Ten Ltd 半導体素子の実装構造
JP2004063551A (ja) * 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP4364508B2 (ja) 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP2007250970A (ja) * 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP4769975B2 (ja) * 2006-03-29 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
KR100834837B1 (ko) 2006-12-29 2008-06-03 삼성전자주식회사 반도체 다이 픽업 장치와 이를 이용한 반도체 다이 픽업방법
JP4994429B2 (ja) * 2008-08-04 2012-08-08 日東電工株式会社 ダイシング・ダイボンドフィルム
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5501938B2 (ja) * 2009-12-24 2014-05-28 日東電工株式会社 フリップチップ型半導体裏面用フィルム

Also Published As

Publication number Publication date
KR20120011802A (ko) 2012-02-08
CN102376616A (zh) 2012-03-14
US8492907B2 (en) 2013-07-23
KR101606224B1 (ko) 2016-03-24
KR20150118063A (ko) 2015-10-21
US20120018903A1 (en) 2012-01-26
JP2012028396A (ja) 2012-02-09
CN102376616B (zh) 2016-10-05
TW201204805A (en) 2012-02-01
TWI445798B (zh) 2014-07-21
KR101647260B1 (ko) 2016-08-09

Similar Documents

Publication Publication Date Title
JP5249290B2 (ja) フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5432853B2 (ja) ダイシングテープ一体型半導体裏面用フィルム及びその製造方法並びに半導体装置の製造方法
JP5419226B2 (ja) フリップチップ型半導体裏面用フィルム及びその用途
JP5501938B2 (ja) フリップチップ型半導体裏面用フィルム
JP5805367B2 (ja) ダイシングテープ一体型ウエハ裏面保護フィルム
JP5885325B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
JP5546985B2 (ja) 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。
JP5456642B2 (ja) フリップチップ型半導体裏面用フィルム
JP5641641B2 (ja) ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP2011151362A (ja) ダイシングテープ一体型半導体裏面用フィルム
JP2010199541A (ja) ダイシングテープ一体型ウエハ裏面保護フィルム
JP5580719B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
JP5576188B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
JP2016225496A (ja) 半導体裏面用フィルム及びその用途
WO2013108755A1 (ja) フリップチップ型半導体装置の製造方法
JP5681377B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5384443B2 (ja) フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2011249738A (ja) ダイシングテープ一体型半導体裏面用フィルム
JP5917577B2 (ja) ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP5636471B2 (ja) フリップチップ型半導体裏面用フィルム及びその用途
JP5978333B2 (ja) ダイシングテープ一体型ウエハ裏面保護フィルム
JP5927249B2 (ja) 半導体装置製造用フィルムを用いた半導体装置の製造方法
JP6387047B2 (ja) ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP5976857B2 (ja) ダイシングテープ一体型ウエハ裏面保護フィルム
JP5612747B2 (ja) 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120411

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120411

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130411

R150 Certificate of patent or registration of utility model

Ref document number: 5249290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250