JP2011517115A - 選択エピタキシャル成長を用いた横型接合型電界効果トランジスタの製造方法 - Google Patents
選択エピタキシャル成長を用いた横型接合型電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2011517115A JP2011517115A JP2011504062A JP2011504062A JP2011517115A JP 2011517115 A JP2011517115 A JP 2011517115A JP 2011504062 A JP2011504062 A JP 2011504062A JP 2011504062 A JP2011504062 A JP 2011504062A JP 2011517115 A JP2011517115 A JP 2011517115A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor material
- mask
- regrowth
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 57
- 230000005669 field effect Effects 0.000 title abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 148
- 239000004065 semiconductor Substances 0.000 claims abstract description 109
- 238000000034 method Methods 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 206010073306 Exposure to radiation Diseases 0.000 abstract 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 25
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 17
- 238000010586 diagram Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000005527 interface trap Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
- H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
接合型電界効果トランジスタ（ＪＦＥＴ）などの半導体素子を製造する方法が記載される。方法は、自己整合であり、素子のゲート又はソース／ドレイン領域を形成するために、再成長マスク物質を用いた、選択的エピタキシャル成長に関する。方法は、イオン注入の必要性を除去する。素子は、ＳｉＣなどのワイドギャップ半導体物質から形成される。再成長マスク物質は、ＴａＣである。素子は、放射線及び／または高温にさらされることを含む過酷な環境において使用される。
【選択図】 図１
【選択図】 図１
Description
本明細書で用いられる表題は、構成的な目的にのみ用いられ、本明細書に記載される主題を制限するものとして決して見なされるものではない。
（連邦支援の研究に関する陳述）
本発明は、米国空軍により与えられた、契約番号第ＦＡ８６５０−０４−Ｃ−５４３５号に基づく米国政府の支援で行なわれた。米国政府は、本発明の特定の権利を有する。
（連邦支援の研究に関する陳述）
本発明は、米国空軍により与えられた、契約番号第ＦＡ８６５０−０４−Ｃ−５４３５号に基づく米国政府の支援で行なわれた。米国政府は、本発明の特定の権利を有する。
（分野）
本出願は、一般的に半導体素子の製造方法に関する。
本出願は、一般的に半導体素子の製造方法に関する。
ＭＯＳＦＥＴｓ（金属酸化膜半導体電界効果トランジスタ）及びＪＦＥＴｓ（接合型電界効果トランジスタ）などの半導体素子は、一般的に、イオン注入技術を用いて行なわれている。しかしながら、ＭＯＳＦＥＴｓは、酸化物半導体層に関する信頼性と性能の問題を有する。ＭＯＳＦＥＴｓとは異なり、イオン注入されたＪＦＥＴ素子は自己整合プロセスを用いて製造され、設計されるため、酸化物界面の問題に苦しまない。しかしながら、イオン注入は、素子の性能に影響を及ぼす残留損傷が残る。加えて、Ｐ型注入層は、ＳｉＣにおけるエピタキシャル成長のＰ型層よりも、抵抗を有する。注入により、重大な素子パラメータの正確な決定を確かめるのを難しくする急峻でないp‐n接合（non-abrupt p-n junctions）となる。
従って、イオン注入を伴わないＪＦＥＴｓなどの半導体素子を製造する改善された方法に対する必要性が存在する。
以下の工程を備える方法が提供される。
方法は、第１マスクによりカバーされる上部表面を有するセミコンダクターの第１及び第２の別個の***領域を形成するために、第１マスクにおける１もしくはそれより多い開口部を通して、半導体物質の第一層を選択的にエッチングする工程を備え、半導体物質の第１層は、半導体物質の第２層の上にあり、該半導体物質の第２層は、半導体物質の第３層の上にあり、該半導体物質の第３層は、半導体基板の上にあり、半導体物質の第１層及び第２層は、第１導電型であり、半導体物質の第３層は、第１導電型とは異なる第２導電型であり、エッチングが第１と第２の別個の***領域の間、及び該領域の隣接する領域において、半導体物質の第２層を露出し、第１マスクは第１半導体層上の再成長マスク物質の層と、再成長マスク物質の層上のエッチマスク物質の層を備える。
方法はさらに、第１及び第２の別個の***領域の間における半導体物質の第２層上の第２マスクを被覆する工程を備える。
方法はさらに、第１及び第２マスクに隣接する領域における基板を露出するために、半導体物質の第２層及び半導体の第３層を通してエッチングする工程を備える。
方法はさらに、別個の***領域の間の領域が露出されるように、第２マスクを除去する工程を備える。
方法はさらに、別個の***領域の上部表面が再成長マスク物質によりカバーされるように、エッチマスク物質の層を除去する工程を備える。
方法はさらに、第１及び第２の別個の***領域の間の部分上で、そして第１及び第２の別個の***領域に隣接する基板上で、第２導電型の半導体物質の１又はそれより多い層をエピタキシャルに成長させる工程を備える。
方法はさらに、再成長マスク物質を除去する工程を備える。
方法はさらに、第１及び第２の別個の***領域上で、第１と第２の別個の***領域の間の部分上で、及び第１及び第２の別個の***領域に隣接する第２導電型の半導体物質の１又はそれより多い層上のゲート領域上で第３マスクを被覆する工程を備える。
方法はさらに、第３マスクに隣接する部分における第２導電型の半導体物質の１又はそれより多い層を通してエッチングする工程を備える。
方法はさらに、第３マスクを除去する工程を備える。
また、本明細書で提供されるのは、上記で説明した方法により製造された半導体素子である。
以下の工程を備える方法が提供される。
上部表面及び側壁を有する半導体物質の別個の***領域を形成するために、第１マスクにおける１もしくはそれより多い開口部を通して、再成長マスク物質の層を選択的にエッチングする工程を備え、再成長マスク物質の層は、半導体物質の第１層の上にあり、該半導体物質の第１層は、半導体物質の第２層の上にあり、該半導体物質の第２層は半導体物質の第３層の上にあり、該半導体物質の第３層は基板の上にあり、半導体物質の第２層は第１導電型であり、半導体物質の第１及び第３層は、第１導電型とは異なる第２導電型であり、エッチングする工程は、第１マスクに隣接する領域における半導体物質の第２下層を露出するために、再成長マスク物質の層及び半導体物質の第１層を通してエッチングする工程を備える。
方法はさらに、別個の***領域の上部表面が再成長マスク物質によりカバーされるように第１マスクを除去する工程を備える。
方法はさらに、別個の***領域の側壁上で、及び別個の***領域に隣接する半導体物質の第２層上で、第１導電型の半導体物質の１又はそれより多い層をエピタキシャル成長させる工程を備える。
方法はさらに、別個の***領域の上部表面から再成長マスク物質を除去する工程を備える。
また本明細書で提供されるのは、上記で説明された方法により製造された半導体素子である。
本発明で教示するこれら及び他の特徴は、本明細書において説明される。
当業者は、以下に記載する図面が、説明の目的としてのみ説明されるのを理解する。図面は、決して本発明の教示範囲を制限することを意図していない。本明細書を理解する目的において、本明細書中の「or（又は）」の使用は、別段の定めをした場合を除き、又は「and/or（及び／又は）」が明らかに不明瞭の場合を除き、「and/or（及び／又は）」を意味する。別段の定めをした場合を除き、又は「one or more（１又はそれより多い）」が明らかに不明瞭の場合を除き、本明細書中「a」の使用は、「one or more（１又はそれより多い）」ことを意味する。「comprise（備える）」、「comprises（備える）」、「comprising（備える）」、「include（含む）」、「includes（含む）」及び「including（含む）」の使用は、代替可能であり、制限を意図するものではない。さらに、１又はそれより多い実施形態の記載が「comprising（備える）」の用語を用いる場合、当業者は、いくつかの例において、実施形態が「consisting essentially of(から基本的に成る)」及び／又は「consist of（から成る）」という表現を用いて代替的に示されることを理解する。本発明の教示内容が動作可能である限り、いくつかの実施形態において、特定の動作を実行するための順序又は工程の順序は、重要でないことがまた理解されるべきである。さらに、いくつかの実施形態において、２又はそれより多い工程又は動作は、同時に行うことが可能である。
横型接合型電界効果トランジスタ（ＪＦＥＴ）などの半導体素子の製造方法が記述される。方法は、ゲート又は素子のソース／ドレイン領域を形成するために、再成長マスク物質における開口部を通して、選択的エピタキシャルを含む。素子は、ＳｉＣなどのワイドバンドギャップ半導体物質から製造される。再成長マスク物質はＴａＣである。
本明細書に記載される方法は、イオン注入の必要性を除去することが可能であり、該イオン注入は、素子の性能に影響を与える残存損傷になる。さらに、イオン注入を用いて製造された素子は、段階的な又は急峻でないp‐n接合を有する。イオン注入を用いて製造された素子とは異なり、全エピタキシャル層を有する集積回路は、急峻なｐ−ｎ接合を有する。本明細書に記載される方法において、同一のマスクは、ゲート及び素子のソース／ドレイン領域を定義するために用いられる。この自己整合工程は、従って重要な再整合する工程の必要がなく、素子の寸法の正確な制御を行うことが可能である。
ＳｉＣなどのワイドバンドギャップ半導体物質から、集積回路を製造する目的で、横型接合型電界効果トランジスタ（ＪＦＥＴ）を加工する方法について、以下に記載される。本明細書に記載される方法は、エピタキシャル成長を特定の領域から隔離するために、再成長マスク（例えば、ＴａＣマスク）を用いて、半導体物質の選択エピタキシャル再成長を利用する。選択エピタキシャル再成長は、ゲート又は素子のソース／ドレイン層のいずれかを形成するために用いられる。本明細書に記載される方法により、イオン注入の必要性を除去することが可能である。
いくつかの実施形態によると、選択再成長技術は、トランジスタのｐ＋ゲート領域を形成するために用いられる。この素子において、ｎ＋ソース／ドレイン層は、チャネル層の上面で成長し、ソース／ドレイン領域を形成するためにチャネル層にまで戻って選択的にエッチングされ、そしてその後、ｐ−型ゲート層が成長する。この全エピタキシャルのアプローチは、ソース／ドレイン領域上のｐ型物質の再成長を防止するために、マスク（例えば、TaC）を用いた自己整合された選択再成長技術を利用する。
選択成長ゲートを有する横型ＪＦＥＴの断面概略図は、図１に示される。図１に示されるように、素子は、ｎ−層（１４）上に形成された***したｎ＋領域（１２）を備え、ｎ−層（１４）は、ｐ−層（１６）に形成され、該ｐ−層（１６）は、基板（１８）上に形成される。図１に示すように、素子は、また、ｐ型ゲート領域を備え、該ｐ型ゲート領域は***したｎ＋領域の間において、ｐ−層（２８）及びｐ＋層（３０）を備える。２つのｐ型層が図１に示されるが、素子は、また単一のｐ型層を用いて製造されている。また図１に示されるように、抵抗接点（３４）はｎ＋領域上に形成され、最終金属層（３８）は抵抗接点（３４）上に形成され、ソース及びドレイン接点を形成する。
ＴａＣマスクを用いた選択再成長は、Li et al.の「Selective Growth of 4H-SiC on 4H-SiC Substrates Using a High Temperature Mask」（Materials Science Forum Vols. 457-460 (2004) pp.185-188）によって示されている。公開された技術の変更は、タンタル層を炭素層上に被覆し、その後、２つの層を反応させるために真空でアニールすることで形成されたＴａＣマスクを用いて開発された。選択再成長は、バッファ層又はチャネル層を有さないｎ＋基板上にこの技術を用いることで首尾よく達成される。ｎ＋基板上の選択成長ｐ型ＳｉＣの走査型電子顕微鏡（ＳＥＭ）による断面図は、図２Ａ及び図２Ｂに示され、大部分の平坦部に対して垂直であるゲート幅（図２Ａ）（即ち、（１１００）の方向）及び、大部分の平坦部に対して平行であるゲート幅（図２Ｂ）（即ち、（１１２０）の方向）が示される。
上述の技術は、再成長ｐ型ゲートを有する加工素子に対して用いられる。このような素子の概略図が図３Ａに示され、図３Ａは、素子断面の走査型電子顕微鏡（ＳＥＭ）の画像を含む、ＬＪＦＥＴ（横型接合型電界効果トランジスタ）の配置の概略図である。図３Ｂは、再成長ｐ型ゲートを有する素子の走査型電子顕微鏡（ＳＥＭ）による断面画像であり、該画像は、ｎ＋ソース及びドレイン接触領域の間の再成長ｐ型ゲートを示し、ゲート（ＬＧ）の長さは０．９μｍである。
図４は、横型ＪＦＥＴ素子における８つの異なるゲート−ソース間の電圧（Ｖｇｓ）の値での、ドレイン−ソース間の電圧に応じたドレイン電流（Ｉｄ）のグラフであり、前記横型ＪＦＥＴ素子は、全エピタキシャル製造工程を用いて製造されるとともに、０．８μｍのゲート長（ＬＧ）、２００μｍのゲート幅（ＷＧ）を有する。
いくつかの実施形態によると、選択再成長技術は、素子のソース／ドレイン領域を形成するために用いられる。図５は、選択再成長ソース／ドレイン領域を有する素子のエピタキシャル層の概略断面図である。選択再成長ドレイン／ソース領域を用いることで、素子における界面トラップの影響を減少又は除去することが可能である。
再成長ソース／ドレイン領域を有する素子は、チャネル層の上面で、ｐ型ゲート層を成長させ、再成長マスク物質（例えば、ＴａＣ）の層を被覆し、乾式エッチマスク物質を再成長マスク物質の層の上でパターニングし、再成長マスク層及びチャネル層にいたるまでの下部ｐ型ＳｉＣゲート層を通して乾式エッチングし、エッチマスクを除去し、その後、露出したチャネル層の上、及びｐ＋ゲートエピタキシャル層の側壁の上でｎ＋ソース／ドレイン層を再成長させることで製造される。素子の性能を向上させるために、ｎ−層及びｎ＋層は、露出されたチャネル層の上、及びｐ＋ゲートエピタキシャル層の側壁の上で再成長されることが可能である。ｎ−層は、ｎ＋物質及びｐ＋物質の間のドリフト領域を提供することで、十分な阻止電圧が達成される。この方法において、チャネルは、阻止電圧を犠牲にすることなく、界面トラップからシールドされる。
図６Ａ−図６Ｑは、選択再成長ゲート領域を有する素子の製造方法を示し、製造プロセスのさまざまな工程中の素子の上面図及び断面図の両方を示している。
図６Ａに示すように、ｐ−バッファ層（１６）及びｎ−バッファ層（１４）及びｎ＋キャップ層（１２）が基板（１８）上で成長する。基板（１８）は、半絶縁性（ＳＩ）基板（例えば、半絶縁性ＳｉＣ）である。
素子のソース及びゲート領域は、図６Ｂの上面図及び図６Ｃの断面図に示すように、その後、再成長マスク物質（２０）及びエッチマスク物質（２２）でパターン化される。例となる再成長マスク物質は、限定することではないが、ＴａＣおよびＣである。
素子の非マスク部分は、その後、図６Ｄの上部面及び図６Ｅの断面図に示すように、チャネル層にまでエッチングダウンされる。いくつかの素子のチャネルは、より深くエッチングされることで、閾電圧をより高くする。空乏モードの素子は、さらなるエッチングの前に、空乏モードの素子上面上でフォトレジスト（ＰＲ）マスクをパターン化することで、さらなるエッチングからシールドされる。
フォトレジスト（ＰＲ）エッチマスク（２４）は、図６Ｆの上面図及び図６Ｇの断面図に示すように、その後、素子のアクティブチャネル領域上でパターン化される。
素子の非マスク部分は、その後、ＳＩ基板及びＰＲマスクに乾式エッチダウン加工を行い、エッチマスクは、図６Ｈの上面図及び図６Ｉの断面図に示すように、剥離される。しかしながら、エピタキシャル再成長マスク（２０）は、定位置に残しておく。
ｐ−エピタキシャル層（２８）及びｐ＋エピタキシャル層（３０）は、その後、図６Ｊの上面図及び図６Ｋの断面図に示すように、再成長される。上記で説明したように、素子は、またｐ−層及びｐ＋層よりもむしろｐ＋層のみ成長させることで製造される。ｐ−層が加えられることで、ゲート（Ｇ）ブレークダウン（breakdown）への最大ソース／ドレイン（Ｓ／Ｄ）を向上させる。理想的には、エピタキシャル物質は、この工程中に、再成長マスク上に成長しない。しかしながら、ＳｉＣ素子で、多結晶ＳｉＣは、再成長マスク上に生じる。ポリＳｉＣは酸化（例えば、管炉中で）され、その後、湿式エッチングされることにより除去される。
再成長マスク（２０）はその後剥離され、フォトレジストマスク（３２）は、素子のゲート、ゲートパッド、ソース及びドレイン領域をカバーするようにパターン化され、再成長ｐ＋層（３０）及び再成長ｐ−層（存在する場合）は、その後、図６Ｌの上面図及び図６Ｍの断面図に示すように、通して乾式エッチングされ、これにより、素子を隔離させる。
フォトレジストマスク（３２）はその後、剥離され、抵抗金属（３４）は、図６Ｎの上面図及び図６Ｏの断面図に示すように、素子のゲート、ソース及びドレイン領域上でパターン化されるとともにアニールされる。
フィールド酸化膜（３６）はその後、被覆され、パッドウィンドウは、図６Ｐの上面図及び図６Ｑの断面図に示すように、被覆されたフィールド酸化膜（３６）及び相互接続金属（３８）を貫通してエッチングされる。
図７Ａ乃至図７Ｅは、選択再成長ソース／ドレイン領域を有する素子を製造する方法を示す。
図７Ａに示すように、ｐ＋層（４０）は、ｎ−層（１４）上に形成され、該ｎ−層（１４）はｐ＋層（４１）の上に形成され、該ｐ＋層（４１）は基板（１８）上に形成される。図７Ｂに示すように、再成長マスク層（４２）は、ｐ＋層（４０）上に形成され、乾式エッチマスク（４４）は、再成長マスク層（４２）の上にパターン化される。再成長マスク層（４２）及び下部のｐ＋層（４０）は、その後、貫通してエッチングされることにより、図７Ｃに示すように下部のｎ−層（１４）を露出する。ｎ−層（１４）は素子のチャネルを形成する。ｐ＋層（４０）を通してエッチングすることにより形成される別個の***したｐ＋領域は、素子のゲートを定義する。乾式エッチマスク（４４）はその後、図７Ｄに示すように除去される。ｎ−層（４６）及びｎ＋層（４８）は、図７Ｅに示すように、その後、ｐ＋領域（４０）に隣接する露出されたｎ−層の上で、及びｐ＋領域（４０）の側壁上で再成長される。再成長マスク（４２）はその後、図７Ｆに示すように除去される。
上述の素子の様々な層の例示する厚み及びドーピング濃度が下記の表で説明される。以下に提供される厚み及びドーピング濃度は、単なる例示であり、限定を意図するものではない。
ＳｉＣ半導体素子は上記で示されたが、他の半導体物質が素子を加工するのに用いられる。例えば、素子の半導体物質は、限定することではないが、ＳｉＣ，ＧａＮもしくはＧａＡｓを含む任意のワイドバンドギャップ半導体物質である。
炭化ケイ素は、多くの(即ち２００より多い)異なる変更（ポリタイプ）で結晶化される。最も重要なのは、３Ｃ−ＳｉＣ（立方体単位格子、閃亜鉛鉱）、２Ｈ−ＳｉＣ，４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ（六方晶系単位格子、ウルツ鉱）、１５Ｒ−ＳｉＣ（斜方六面体単位格子）である。高電子移動度を有するため、４Ｈポリタイプは、パワー素子に対して引力を有する。４Ｈ−ＳｉＣが好ましいが、本発明は、ほんの一例として、ヒ化ガリウム及び窒化ガリウムなどの他のワイドバンドギャップ半導体物質、及び炭化ケイ素の他のポリタイプで製造される本明細書記載の素子及び集積回路に対して適用可能であると理解されるべきである。
ｐ型ゲートを有する素子は上記及び図において示すが、ｎ型ゲートを有する素子は上記に示される方法を用いてもまた製造可能である。
素子の層は、従来技術で用いられるドナー又はアクセプター物質を有する層をドープさせることで形成可能である。ＳｉＣの例としてのドナー物質は、窒素及びリンを含む。窒素は、ＳｉＣの好適なドナー物質である。ＳｉＣをドーピングする例としてのアクセプター物質は、ボロン及びアルミニウムを含む。アルミニウムは、ＳｉＣにとっての好ましいアクセプター物質である。しかしながら、上記の物質は単なる例示であり、半導体物質にドープされる任意のアクセプター及びドナー物質が使用可能である。
再成長マスクに用いられる物質は、ＴａＣ又はＣである。他の物質もまた用いられる例えば、低温のエピタキシャル工程が適用される場合、ＳｉＯ２が再成長マスク物質として用いられる。再成長マスク物質の上記の例は、単なる例示であり、制限することを意図していない。適切な再成長マスク物質は、再成長する物質の種類、及び再成長工程の間に適用されるコンディション（例えば温度）に基づいて、選択可能である。
本明細書に記載される、素子のドーピングの水準及び様々な層の厚さは、特定の使用において所望の特性を有する素子を製造するのに変更可能である。同様に、素子の様々な特徴の寸法は、特定の使用において所望の特徴を有する素子を製造するのに変更可能である。
素子の層は、適切な基板上にエピタキシャル成長させることで形成される。層は、エピタキシャル成長の間ドープされる。
前述の明細書は、本発明の原理を説明の目的で提供される例を用いて教示するが、当業者はこの開示を読むことで、形式及び詳細の様々な変更が本発明の実際の範囲から逸脱することなく製造可能である。
Claims (29)
- 第１マスクによりカバーされる上部表面を有する半導体物質の第１及び第２の別個の***領域を形成するために、第１マスクにおける１もしくはそれより多い開口部を通して、半導体物質の第一層を選択的にエッチングする工程を備え、
半導体物質の前記第１層は、半導体物質の第２層の上にあり、該半導体物質の前記第２層は、半導体物質の第３層の上にあり、該半導体物質の前記第３層は、半導体基板の上にあり、
半導体物質の前記第１層及び第２層は、第１導電型であり、
半導体物質の前記第３層は、前記第１導電型とは異なる第２導電型であり、
エッチングが前記第１と第２の別個の***領域の間、及び該領域の隣接する領域において、半導体物質の前記第２層を露出し、
前記第１マスクは第１半導体層上の再成長マスク物質の層と、前記再成長マスク物質の層上のエッチマスク物質の層を備え、
さらに、前記第１及び第２の別個の***領域の間における半導体物質の前記第２層上の第２マスクを被覆する工程と、
前記第１及び第２マスクに隣接する領域における前記基板を露出するために、半導体物質の前記第２層及び半導体の前記第３層を通してエッチングする工程と、
前記別個の***領域の間の領域が露出されるように、前記第２マスクを除去する工程と、
前記別個の***領域の前記上部表面が前記再成長マスク物質によりカバーされるように、エッチマスク物質の層を除去する工程と、
前記第１と第２の別個の***領域の間の部分上で、そして第１及び第２の別個の***領域に隣接する基板上で、前記第２導電型の半導体物質の１又はそれより多い層をエピタキシャル成長させる工程と、
再成長マスク物質を除去する工程と、
前記第１及び第２の別個の***領域上で、前記第１と第２の別個の***領域の間の部分上で、及び第１及び第２の別個の***領域に隣接する第２導電型の半導体物質の１又はそれより多い層のゲート領域上で第３マスクを被覆する工程と、
前記第３マスクに隣接する部分における前記第２導電型の半導体物質の１又はそれより多い層を通してエッチングする工程と、
前記第３マスクを除去する工程を備えることを特徴とする、方法。 - 半導体物質の前記第１層は、半導体物質の前記第２層よりも高いドーピング濃度を有することを特徴とする、請求項１記載の方法。
- 前記第１導電型の前記半導体物質は、ｎ型半導体物質であり、前記第２導電型の前記半導体物質は、ｐ型半導体物質であることを特徴とする、請求項１記載の方法。
- 前記半導体物質は、ワイドバンドギャップ半導体物質であることを特徴とする、請求項１記載の方法。
- 前記基板は半絶縁基板であることを特徴とする、請求項１記載の方法。
- 前記半導体物質は、ＳｉＣであることを特徴とする、請求項１記載の方法。
- 前記第２マスクがフォトレジストマスクであることを特徴とする、請求項１記載の方法。
- 前記第３マスクはフォトレジストマスクであることを特徴とする、請求項１記載の方法。
- さらに、ソース及びドレイン抵抗接点を形成するために、前記第１及び第２の別個部分上の抵抗金属を被覆させ、ゲート抵抗接点を形成するために、１又はそれより多いｐ型半導体の層のゲート領域上の抵抗金属を被覆させる工程と、
前記ソース、ドレイン及びゲート抵抗接点をアニールする工程を備えることを特徴とする、請求項１記載の方法。 - さらに、前記ソース、ゲート及びドレイン抵抗接点と接触するように、導電性金属層を被覆する工程をさらに備えることを特徴とする、請求項９記載の方法。
- 前記第２導電型の半導体物質の１またはそれより多い層をエピタキシャル成長させる工程は、前記第２導電型の半導体物質の２つの層をエピタキシャル成長させる工程を備え、前記第１層は、前記第２層よりも低いドーピング濃度を有することを特徴とする、請求項１記載の方法。
- 前記再成長マスク物質は、ＴａＣ又はＣを備えることを特徴とする、請求項１記載の方法。
- 前記再成長マスク物質はＴａＣを備え、
前記方法はさらに、
半導体物質の前記第１層上に炭素を備える層を被覆する工程と、
炭素を備える層上のタンタルを備える層を被覆する工程と、
再成長マスク物質の層を形成するようアニールする工程を備えることを特徴とする、請求項１２記載の方法。 - 前記第１マスクはＴｉ又はＮｉを備えることを特徴とする、請求項１記載の方法。
- 半導体物質の下部の第２層を露出するために、半導体物質の前記第１層を通してエッチングする工程は、さらに、半導体物質の前記第２層に部分的にエッチングする工程を更に備えることを特徴とする請求項１記載の方法。
- 前記抵抗金属は、Ｎｉであることを特徴とする、請求項９記載の方法。
- 請求項１記載の方法により製造される素子。
- 上部表面及び側壁を有する半導体物質の別個の***領域を形成するために、第１マスクにおける１もしくはそれより多い開口部を通して、再成長マスク物質の層を選択的にエッチングする工程を備え、
再成長マスク物質の層は、半導体物質の第１層の上にあり、該半導体物質の第１層は、半導体物質の第２層の上にあり、該半導体物質の第２層は半導体物質の第３層の上にあり、該半導体物質の第３層は基板の上にあり、
半導体物質の前記第２層は第１導電型であり、
半導体物質の前記第１及び第３層は、前記第１導電型とは異なる第２導電型であり、
エッチングする工程は、第１マスクに隣接する領域における半導体物質の第２下層を露出するために、再成長マスク物質の前記層及び半導体物質の前記第１層を通してエッチングする工程を備え、
さらに、前記別個の***領域の上部表面が前記再成長マスク物質によりカバーされるように前記第１マスクを除去する工程と、
前記別個の***領域の側壁上で、及び前記別個の***領域に隣接する半導体物質の前記第２層上で、前記第１導電型の半導体物質の１又はそれより多い層をエピタキシャル成長させる工程と、
前記別個の***領域の前記上部表面から前記再成長マスク物質を除去する工程を備えることを特徴とする、方法。 - 前記第１導電型の前記半導体物質は、ｎ型半導体物質であり、前記第２導電型の半導体物質は、ｐ型半導体物質であることを特徴とする、請求項１８記載の方法。
- 前記半導体物質は、ワイドバンドギャップ半導体物質であることを特徴とする、請求項１９記載の方法。
- 前記半導体物質はＳｉＣであることを特徴とする、請求項１８記載の方法。
- 前記第１導電型の半導体物質の１又はそれより多い層をエピタキシャル成長させる工程は、前記第１導電型の半導体物質の２つの層をエピタキシャル成長させる工程を備え、前記第１層は前記第２層よりも低いドーピング濃度を有することを特徴とする、請求項１８記載の方法。
- 前記再成長マスク物質はＴａＣ又はＣを備えることを特徴とする、請求項１８記載の方法。
- 前記再成長マスク物質はＴａＣを備え、
前記方法はさらに、
半導体物質の前記第１層上に炭素を備える層を被覆する工程と、
炭素を備える層上のタンタルを備える層を被覆する工程と、
再成長マスク物質の層を形成するようアニールする工程を備えることを特徴とする、請求項２３記載の方法。 - 前記第１マスクはＴｉ又はＮｉを備えることを特徴とする、請求項１８記載の方法。
- さらに、ゲート抵抗接点を形成するために、前記別個の***領域の前記上部表面上で抵抗金属を被覆する工程と、ソース及びドレイン抵抗接点を形成するために、前記別個の***領域に隣接した半導体物質の１又はそれより多い層上で抵抗金属を被覆する工程と、前記ソース、ドレイン及びゲート抵抗接点をアニールする工程を備えることを特徴とする、請求項１８記載の方法。
- 前記抵抗金属はＮｉであることを特徴とする、請求項２６記載の方法。
- 前記ソース、ゲート及びドレイン抵抗接点と接触するように、導電性金属層を被覆させる工程を更に備えることを特徴とする、請求項２６記載の方法。
- 請求項１８記載の方法により製造される半導体素子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/102,382 US7560325B1 (en) | 2008-04-14 | 2008-04-14 | Methods of making lateral junction field effect transistors using selective epitaxial growth |
| US12/102,382 | 2008-04-14 | ||
| PCT/US2009/039107 WO2009129049A2 (en) | 2008-04-14 | 2009-04-01 | Methods of making lateral junction field effect transistors using selective epitaxial growth |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011517115A true JP2011517115A (ja) | 2011-05-26 |
Family
ID=40846255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011504062A Ceased JP2011517115A (ja) | 2008-04-14 | 2009-04-01 | 選択エピタキシャル成長を用いた横型接合型電界効果トランジスタの製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7560325B1 (ja) |
| EP (1) | EP2277195A4 (ja) |
| JP (1) | JP2011517115A (ja) |
| KR (1) | KR20110007165A (ja) |
| CN (2) | CN102027583B (ja) |
| AU (1) | AU2009236500A1 (ja) |
| CA (1) | CA2721363A1 (ja) |
| TW (1) | TWI408754B (ja) |
| WO (1) | WO2009129049A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
| JP2011165763A (ja) * | 2010-02-05 | 2011-08-25 | Denso Corp | 半導体装置およびその製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7994548B2 (en) * | 2008-05-08 | 2011-08-09 | Semisouth Laboratories, Inc. | Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making |
| US8168486B2 (en) * | 2009-06-24 | 2012-05-01 | Intersil Americas Inc. | Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate |
| TWI380377B (en) * | 2009-12-23 | 2012-12-21 | Intersil Inc | Methods for manufacturing enhancement-mode hemts with self-aligned field plate |
| JP4985757B2 (ja) * | 2009-12-25 | 2012-07-25 | 株式会社デンソー | 炭化珪素半導体装置 |
| JP2011159714A (ja) * | 2010-01-29 | 2011-08-18 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| CN103094074B (zh) * | 2011-11-01 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法 |
| CN103094116A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹Nec电子有限公司 | 制作沟槽mos的工艺方法 |
| WO2013101004A1 (en) | 2011-12-28 | 2013-07-04 | Intel Corporation | Contact techniques and configurations for reducing parasitic resistance in nanowire transistors |
| US10312378B2 (en) * | 2017-01-30 | 2019-06-04 | QROMIS, Inc. | Lateral gallium nitride JFET with controlled doping profile |
| CN117976706A (zh) * | 2019-09-17 | 2024-05-03 | 联华电子股份有限公司 | 高电子迁移率晶体管 |
| CN110634747A (zh) * | 2019-10-21 | 2019-12-31 | 南京集芯光电技术研究院有限公司 | 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263664A (ja) * | 1994-03-17 | 1995-10-13 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2005520322A (ja) * | 2001-07-12 | 2005-07-07 | ミシシッピ・ステイト・ユニバーシティ | 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー |
| US20060211210A1 (en) * | 2004-08-27 | 2006-09-21 | Rensselaer Polytechnic Institute | Material for selective deposition and etching |
| WO2007018578A2 (en) * | 2005-08-08 | 2007-02-15 | Semisouth Laboratories, Inc. | Vertical-channel junction fets having buried gates |
| JP2007173841A (ja) * | 2005-12-22 | 2007-07-05 | Cree Inc | ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 |
| JP2008081362A (ja) * | 2006-09-27 | 2008-04-10 | Kwansei Gakuin | タンタルと炭素結合物の製造方法、タンタルと炭素の傾斜組成構造、タンタルチューブとｐｉｔ炭素芯の製造方法、タンタルチューブとｐｉｔ炭素芯、タンタル炭化物配線の製造方法、タンタル炭化物配線 |
| JP2009117527A (ja) * | 2007-11-05 | 2009-05-28 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3716906B2 (ja) * | 2000-03-06 | 2005-11-16 | 日本電気株式会社 | 電界効果トランジスタ |
| JP3812421B2 (ja) * | 2001-06-14 | 2006-08-23 | 住友電気工業株式会社 | 横型接合型電界効果トランジスタ |
| US7470967B2 (en) * | 2004-03-12 | 2008-12-30 | Semisouth Laboratories, Inc. | Self-aligned silicon carbide semiconductor devices and methods of making the same |
| AU2005333516B2 (en) * | 2004-07-08 | 2011-04-21 | Mississippi State University | Monolithic vertical junction field effect transistor and Schottky barrier diode fabricated from silicon carbide and method for fabricating the same |
| US7279368B2 (en) * | 2005-03-04 | 2007-10-09 | Cree, Inc. | Method of manufacturing a vertical junction field effect transistor having an epitaxial gate |
| US7977154B2 (en) * | 2006-04-14 | 2011-07-12 | Mississippi State University | Self-aligned methods based on low-temperature selective epitaxial growth for fabricating silicon carbide devices |
-
2008
- 2008-04-14 US US12/102,382 patent/US7560325B1/en not_active Expired - Fee Related
-
2009
- 2009-04-01 KR KR1020107024904A patent/KR20110007165A/ko not_active Application Discontinuation
- 2009-04-01 CA CA2721363A patent/CA2721363A1/en not_active Abandoned
- 2009-04-01 EP EP09733124.3A patent/EP2277195A4/en not_active Withdrawn
- 2009-04-01 CN CN2009801175388A patent/CN102027583B/zh not_active Expired - Fee Related
- 2009-04-01 CN CN201210359902.5A patent/CN102856387A/zh active Pending
- 2009-04-01 AU AU2009236500A patent/AU2009236500A1/en not_active Abandoned
- 2009-04-01 JP JP2011504062A patent/JP2011517115A/ja not_active Ceased
- 2009-04-01 WO PCT/US2009/039107 patent/WO2009129049A2/en active Application Filing
- 2009-04-10 TW TW098111991A patent/TWI408754B/zh not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263664A (ja) * | 1994-03-17 | 1995-10-13 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2005520322A (ja) * | 2001-07-12 | 2005-07-07 | ミシシッピ・ステイト・ユニバーシティ | 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー |
| US20060211210A1 (en) * | 2004-08-27 | 2006-09-21 | Rensselaer Polytechnic Institute | Material for selective deposition and etching |
| WO2007018578A2 (en) * | 2005-08-08 | 2007-02-15 | Semisouth Laboratories, Inc. | Vertical-channel junction fets having buried gates |
| JP2007173841A (ja) * | 2005-12-22 | 2007-07-05 | Cree Inc | ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 |
| JP2008081362A (ja) * | 2006-09-27 | 2008-04-10 | Kwansei Gakuin | タンタルと炭素結合物の製造方法、タンタルと炭素の傾斜組成構造、タンタルチューブとｐｉｔ炭素芯の製造方法、タンタルチューブとｐｉｔ炭素芯、タンタル炭化物配線の製造方法、タンタル炭化物配線 |
| JP2009117527A (ja) * | 2007-11-05 | 2009-05-28 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
| JP2011165763A (ja) * | 2010-02-05 | 2011-08-25 | Denso Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7560325B1 (en) | 2009-07-14 |
| CN102027583A (zh) | 2011-04-20 |
| TW201001563A (en) | 2010-01-01 |
| CA2721363A1 (en) | 2009-10-22 |
| CN102856387A (zh) | 2013-01-02 |
| EP2277195A2 (en) | 2011-01-26 |
| KR20110007165A (ko) | 2011-01-21 |
| AU2009236500A1 (en) | 2009-10-22 |
| WO2009129049A3 (en) | 2010-02-18 |
| WO2009129049A2 (en) | 2009-10-22 |
| TWI408754B (zh) | 2013-09-11 |
| EP2277195A4 (en) | 2013-11-06 |
| CN102027583B (zh) | 2012-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7560325B1 (en) | Methods of making lateral junction field effect transistors using selective epitaxial growth | |
| JP5199072B2 (ja) | チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法 | |
| CN101416319B (zh) | 具有埋栅的垂直沟道结型场效应晶体管及其制造方法 | |
| JP5428116B2 (ja) | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 | |
| JP3666280B2 (ja) | 炭化けい素縦形ｆｅｔおよびその製造方法 | |
| JP2000106371A (ja) | 炭化珪素半導体装置の製造方法 | |
| US8659057B2 (en) | Self-aligned semiconductor devices with reduced gate-source leakage under reverse bias and methods of making | |
| CN210575962U (zh) | 一种SiC MOSFET器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20111108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111108 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130930 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131002 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20131118 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131230 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20150908 |