JP2005520322A - 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー - Google Patents
選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー Download PDFInfo
- Publication number
- JP2005520322A JP2005520322A JP2003573679A JP2003573679A JP2005520322A JP 2005520322 A JP2005520322 A JP 2005520322A JP 2003573679 A JP2003573679 A JP 2003573679A JP 2003573679 A JP2003573679 A JP 2003573679A JP 2005520322 A JP2005520322 A JP 2005520322A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- conductivity type
- layer
- deposited
- drift layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 184
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 175
- 238000000407 epitaxy Methods 0.000 title description 7
- 238000002513 implantation Methods 0.000 title description 5
- 238000000034 method Methods 0.000 claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 230000006698 induction Effects 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 20
- 230000003068 static effect Effects 0.000 claims abstract description 17
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 51
- 239000004065 semiconductor Substances 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 16
- 239000000463 material Substances 0.000 description 19
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000137 annealing Methods 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910001069 Ti alloy Inorganic materials 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- PDEDQSAFHNADLV-UHFFFAOYSA-M potassium;disodium;dinitrate;nitrite Chemical compound [Na+].[Na+].[K+].[O-]N=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PDEDQSAFHNADLV-UHFFFAOYSA-M 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000001894 space-charge-limited current method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
この出願は、2001年7月12日に出願された米国仮出願連続番号第60/304,423号の優先権を主張する。その仮出願の全体をここに引用により援用する。
発明の分野
この発明は、航空機搭載および地上レーダシステムにおけるレーダ送信機内の小型で効率のよい電力増幅器といった高速、高パワー用途、および、高電圧DC−DCコンバータおよびインバータといった高パワー密度切換用途のための進化したSiC素子に当てはまる。
縦型SiCパワートランジスタの最も一般的なタイプのうちの2つは、静電誘導トランジスタ(SIT)およびバイポーラ接合トランジスタ(BJT)である。これらの素子を以下により詳細に説明する。
た反応性イオンエッチング(RIE)によって設定されるチャネル領域の幅に非常に敏感である。しかしながら、RIEの後では、素子の上部に高品質のパッシベーション層を形成するには熱酸化を行なうことが普通必要である。このステップ中、側壁の酸化は、SiC表面の平面状のSi面よりも最大で5倍速く起こる可能性があり、結果としてチャネル幅の変動をもたらし、それは精密に制御することが難しい場合がある。さらに、酸化物はゲートトレンチの底および側壁から選択的に除去されなければならず、それは普通、側壁酸化物除去を確実にするためにウェットケミカルエッチングを必要とする。側壁に沿った酸化物のこの選択的な除去は、整列およびプロセス双方の観点からみて非常に困難なステップである。
特定の接触抵抗はドーピングの強力な関数である。Alは約660℃で熔融するが、90:10のAl/Ti合金(重量比)は、SiCへのオーミック接触の形成に使用される典型的なアニール温度である950〜1150℃の温度での固相および液相の混合物である。前出のクロフトンを参照されたい。また、N.ランドバーグ(Lundberg)他「コバルトシリサイドを用いたP型6H−SiCへの熱的に安定した低オーミック接触(Thermally stable Low Ohmic Contacts to P-type 6H-SiC using Cobalt Silicides)」、固体電子工学(Solid St. Elect.)、39、II、1559−1565(1996)、およびクロフトン他「P型SiCへのチタンおよびアルミニウム−チタンのオーミック接触(Titanium and Aluminum-Titanium Ohmic Contacts to P-Type SiC)」、固体電子工学(1997)も参照されたい。
この発明の第1の局面によれば、炭化ケイ素バイポーラ接合トランジスタを作る方法が提供される。この発明のこの局面によれば、このバイポーラ接合トランジスタは、第1の導電型のSiC半導体基板層と、基板層の上に堆積された第1の導電型のSiCドリフト層と、ドリフト層の上に堆積された、第1の導電型とは異なる第2の導電型のSiCベース層と、ベース層の上に堆積された第1の導電型の1つ以上のSiCエミッタ領域とを含む。この発明のこの局面に従った方法は、ベース層の上にSiCエミッタ層を形成するステップを含み、ベース層はドリフト層の上に堆積され、ドリフト層は基板層の上に堆積されており、前記方法はさらに、エミッタ層の上にマスクを位置づけるステップと、マスクの開口部を通してエミッタ層を選択的にエッチングして、エッチングされた領域により隔てられた***したエミッタ領域を形成するステップと、マスクの開口部を通して、エッチングされた領域にSiCベース接触領域を選択的に形成するステップとを含む。
と第2のドリフト層との間に形成された、第1の導電型とは異なる第2の導電型の1つ以上のSiCゲート領域とを含む。この発明のこの局面に従った方法は、第1のドリフト層の上にマスクを位置づけるステップを含み、第1のドリフト層は基板層の上に堆積されており、前記方法はさらに、マスクの開口部を通して第1のドリフト層にイオンを選択的に注入し、ゲート領域を形成するステップと、マスクを除去するステップと、第1のドリフト層の注入された表面上に第2のドリフト層を堆積させて、埋設されたゲート領域を形成するステップとを含む。第1の導電型のSiCの1つ以上のソース領域が次に、第2のドリフト層の露出された表面上に形成可能である。
SiCにおける先行技術の素子構造は、セルフアライン構造を形成するために、たとえあるとしても最小限の手法しか利用していない。この発明の発明者たちは、SiC内縦型トランジスタまたはサイリスタの性能を最適化するためにセルフアライン構造が使用可能であることを発見した。この発明に従ったセルフアライン構造は、より低い製造コスト、より低いゲート抵抗、より低いゲート−ソース間およびゲート−ドレイン間キャパシタンス、および増加した速度と効率を可能にする。さらに、ここに開示された縦型トランジスタの設計概念は、その後の高温アニールを必要とする高価なプロセスステップであるイオン注入の使用を必要としない。
なる導電型を有する領域20が形成される。たとえば、ドリフト層がn型であれば、この発明に従ったマスク16の開口部18を通した選択的イオン注入を用いて、p型の領域がそこに選択的に形成可能である。
36を用いて、ソース機構47間のエッチングされた窪みにゲート領域48を選択的に成長させる。ゲート領域は、たとえばエピタキシャル成長プロセス(たとえばCVDエピタキシ)を用いて選択的に成長可能である。
たは、これに代えて、p+エピタキシャル層がpnp素子の薄いn-ベース層上に成長可能である。これにより、SiCをエッチバックする必要なく、エミッタの下の薄いベース領域に接触し、このためおそらく薄いベース領域内へまたは薄いベース領域を貫通してエッチングすることが可能となる。
領域136とガードリング138とは平面構造を形成している。つまり、ドリフト層132の露出された表面と、ガードリング138およびダイオード領域136の露出された表面とは、ほぼ同一平面にある。図9には、窪みをエッチングしてダイオード領域136およびガードリング138を選択的に再成長させるために用いるマスク140も示されている。
Claims (27)
- 第1の導電型のSiC半導体基板層と、基板層の上に堆積された第1の導電型のSiCドリフト層と、ドリフト層の上に堆積された、第1の導電型とは異なる第2の導電型のSiCベース層と、ベース層の上に堆積された第1の導電型の1つ以上のSiCエミッタ領域とを含む炭化ケイ素バイポーラ接合トランジスタを作る方法であって、
ベース層の上にSiCエミッタ層を形成するステップを含み、ベース層はドリフト層の上に堆積され、ドリフト層は基板層の上に堆積されており、前記方法はさらに、
エミッタ層の上にマスクを位置づけるステップと、
マスクの開口部を通してエミッタ層を選択的にエッチングして、エッチングされた領域により隔てられた***したエミッタ領域を形成するステップと、
マスクの開口部を通して、エッチングされた領域にSiCベース接触領域を選択的に形成するステップとを含む、方法。 - SiCベース接触領域は、第2の導電型のSiCの選択的エピタキシャル成長によって形成される、請求項1に記載の方法。
- SiCベース接触領域は、イオン注入によって形成される、請求項1に記載の方法。
- 請求項1の方法によって作られる、SiCバイポーラ接合トランジスタ。
- 第1の導電型のSiC半導体基板層と、基板層の上に堆積された第1の導電型のSiCドリフト層と、ドリフト層の上に堆積された、第1の導電型とは異なる第2の導電型のSiCベース層と、ベース層の上に堆積された第1の導電型の1つ以上のSiCエミッタ領域とを含む炭化ケイ素バイポーラ接合トランジスタを作る方法であって、
ベース層の上にマスクを位置づけるステップを含み、ベース層はドリフト層の上に堆積され、ドリフト層は基板層の上に堆積されており、前記方法はさらに、
マスクの開口部を通してベース層の上に第1の導電型のSiCを選択的に堆積させて、エミッタ領域を形成するステップを含む、方法。 - マスクを除去してベース層の部分を露出させるステップと、
ベース層の露出された部分上にSiCベース接触領域を選択的に形成するステップとをさらに含む、請求項5に記載の方法。 - 請求項5の方法によって作られる、SiCバイポーラ接合トランジスタ。
- 第1の導電型のSiC半導体基板層と、基板層の上に堆積された第1の導電型のSiCドリフト層と、ドリフト層の上に堆積された、第1の導電型とは異なる第2の導電型の複数のSiCゲート領域と、ドリフト層の上に堆積された第1の導電型の複数のSiCソース領域とを含む炭化ケイ素静電誘導トランジスタを作る方法であって、
ドリフト層の上に第1の導電型のSiCのソース層を形成するステップを含み、ドリフト層は基板層の上に堆積されており、前記方法はさらに、
ソース層の上にマスクを位置づけるステップと、
マスクの開口部を通してソース層を選択的にエッチングして、エッチングされた領域により隔てられた***したソース領域を形成するステップと、
マスクの開口部を通して、エッチングされた領域にSiCゲート領域を選択的に形成するステップとを含む、方法。 - SiCゲート領域を選択的に形成するステップは、エッチマスクの開口部を通して、エッチングされた領域に第2の導電型のSiCを選択的に堆積させるステップを含む、請求
項8に記載の方法。 - SiCゲート領域を選択的に形成するステップは、エッチマスクの開口部を通して、エッチングされた領域に第2の導電型のSiCをエピタキシャル成長させるステップを含む、請求項8に記載の方法。
- SiCゲート領域を選択的に形成するステップはイオン注入を含む、請求項8に記載の方法。
- 基板層のドリフト層とは反対側の上と、ソース領域およびゲート領域の上とに、オーミック接触を形成するステップをさらに含む、請求項8に記載の方法。
- 請求項8の方法によって作られる、SiC静電誘導トランジスタ。
- 第1の導電型のSiC半導体基板層と、基板層の上に堆積された第1の導電型のSiCドリフト層と、ドリフト層の上に堆積された、第1の導電型とは異なる第2の導電型のSiCの1つ以上の領域とを含む炭化ケイ素半導体素子を作る方法であって、
ドリフト層の上にマスクを位置づけるステップを含み、ドリフト層は基板層の上に堆積されており、前記方法はさらに、
マスクの開口部を通してドリフト層内へ選択的にエッチングし、エッチングされた領域を形成するステップと、
マスクの開口部を通して、エッチングされた領域に第2の導電型のSiCを堆積させて、第2の導電型のSiC領域を形成するステップとを含む、方法。 - 選択的にエッチングするステップは、中央の開口部と中央の開口部を取り囲む1つ以上のトレンチとをエッチングするステップを含み、SiCを堆積させるステップは、第2の導電型のSiCを中央の開口部と1つ以上のトレンチとに堆積させるステップを含む、請求項14に記載の方法。
- 中央の開口部に堆積された第2の導電型のSiはダイオードであり、トレンチに堆積された第2の導電型のSiCはダイオードのためにエッジ終端構造を形成する、請求項15に記載の方法。
- 第2の導電型の1つ以上のSiC領域の露出された表面は、ドリフト層の露出された表面とほぼ同一平面である、請求項14に記載の方法。
- 請求項14の方法によって作られる、SiC半導体素子。
- 素子はダイオードである、請求項18に記載のSiC半導体素子。
- 請求項15の方法によって作られる、SiC半導体素子。
- 第1の導電型の半導体基板層と、基板層の上に堆積された第1の導電型の第1および第2のSiCドリフト層と、第1のドリフト層と第2のドリフト層との間に形成された、第1の導電型とは異なる第2の導電型の1つ以上のSiCゲート領域とを含む炭化ケイ素半導体素子を作る方法であって、
第1のドリフト層の上にマスクを位置づけるステップを含み、第1のドリフト層は基板層の上に堆積されており、前記方法はさらに、
マスクの開口部を通してドリフト層にイオンを選択的に注入し、ゲート領域を形成するステップと、
マスクを除去するステップと、
第1のドリフト層の注入された表面上に第2のドリフト層を堆積させて、埋設されたゲート領域を形成するステップとを含む、方法。 - 第2のドリフト層の露出された表面上に、第1の導電型のSiCの1つ以上のソース領域を形成するステップをさらに含む、請求項21に記載の方法。
- 第2のドリフト層を貫通するバイアを形成して1つ以上のゲート領域を露出させるステップと、
バイアを通して1つ以上のゲート領域への電気的接触を提供するステップとをさらに含む、請求項22に記載の方法。 - 基板層のドリフト層とは反対側の上と、ソース領域の上とに、オーミック接触を形成するステップをさらに含む、請求項23に記載の方法。
- 請求項21の方法によって作られる、半導体素子。
- 請求項24の方法によって作られる、半導体素子。
- 素子は静電誘導トランジスタである、請求項26に記載の半導体素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US30442301P | 2001-07-12 | 2001-07-12 | |
PCT/US2002/022281 WO2003075319A2 (en) | 2001-07-12 | 2002-07-12 | Self-aligned transistor and diode topologies |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008269845A Division JP2009049426A (ja) | 2001-07-12 | 2008-10-20 | 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005520322A true JP2005520322A (ja) | 2005-07-07 |
JP4234016B2 JP4234016B2 (ja) | 2009-03-04 |
Family
ID=27788870
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003573679A Expired - Fee Related JP4234016B2 (ja) | 2001-07-12 | 2002-07-12 | 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ |
JP2008269845A Pending JP2009049426A (ja) | 2001-07-12 | 2008-10-20 | 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008269845A Pending JP2009049426A (ja) | 2001-07-12 | 2008-10-20 | 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー |
Country Status (6)
Country | Link |
---|---|
US (1) | US6767783B2 (ja) |
EP (1) | EP1428248B1 (ja) |
JP (2) | JP4234016B2 (ja) |
AT (1) | ATE535010T1 (ja) |
AU (1) | AU2002367561A1 (ja) |
WO (1) | WO2003075319A2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005340250A (ja) * | 2004-05-24 | 2005-12-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2007173841A (ja) * | 2005-12-22 | 2007-07-05 | Cree Inc | ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 |
JP2008506274A (ja) * | 2004-07-08 | 2008-02-28 | セミサウス ラボラトリーズ, インコーポレーテッド | シリコンカーバイドから製造されるモノリシックな縦型接合型電界効果トランジスタおよびショットキーバリアダイオード、および、その製造方法 |
JP2008130699A (ja) * | 2006-11-18 | 2008-06-05 | Sumitomo Electric Ind Ltd | ワイドバンドギャップ半導体装置およびその製造方法 |
JP2009509334A (ja) * | 2005-09-16 | 2009-03-05 | クリー インコーポレイテッド | バイポーラ接合トランジスタ及びその製造方法 |
JP2009518862A (ja) * | 2005-12-05 | 2009-05-07 | セミサウス ラボラトリーズ インコーポレイテッド | 再成長ゲートを有する自己整合トレンチ電界効果トランジスタおよび再成長ベースコンタクト領域を有するバイポーラトランジスタおよび製造法 |
JP2009542005A (ja) * | 2006-06-19 | 2009-11-26 | セミサウス ラボラトリーズ インコーポレイテッド | 半絶縁エピタキシー上の炭化ケイ素および関連ワイドバンドギャップトランジスタ |
JP2011517115A (ja) * | 2008-04-14 | 2011-05-26 | セミサウス ラボラトリーズ, インコーポレーテッド | 選択エピタキシャル成長を用いた横型接合型電界効果トランジスタの製造方法 |
JP4774196B2 (ja) * | 2002-02-22 | 2011-09-14 | セミサウス・ラボラトリーズ・インコーポレーテッド | 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ |
JP2016181534A (ja) * | 2015-03-23 | 2016-10-13 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6759308B2 (en) * | 2001-07-10 | 2004-07-06 | Advanced Micro Devices, Inc. | Silicon on insulator field effect transistor with heterojunction gate |
US6955978B1 (en) * | 2001-12-20 | 2005-10-18 | Fairchild Semiconductor Corporation | Uniform contact |
US6982440B2 (en) * | 2002-02-19 | 2006-01-03 | Powersicel, Inc. | Silicon carbide semiconductor devices with a regrown contact layer |
US6855970B2 (en) * | 2002-03-25 | 2005-02-15 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
JP2004134547A (ja) * | 2002-10-10 | 2004-04-30 | Hitachi Ltd | 半導体装置 |
US7009228B1 (en) * | 2003-03-04 | 2006-03-07 | Lovoltech, Incorporated | Guard ring structure and method for fabricating same |
DE102005011703A1 (de) * | 2004-03-11 | 2005-09-29 | Siced Electronics Development Gmbh & Co. Kg | pn-Diode auf der Basis von Silicumcarbid und Verfahren zu deren Herstellung |
US7470967B2 (en) * | 2004-03-12 | 2008-12-30 | Semisouth Laboratories, Inc. | Self-aligned silicon carbide semiconductor devices and methods of making the same |
US7820511B2 (en) * | 2004-07-08 | 2010-10-26 | Semisouth Laboratories, Inc. | Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making |
US20060211210A1 (en) * | 2004-08-27 | 2006-09-21 | Rensselaer Polytechnic Institute | Material for selective deposition and etching |
US7098093B2 (en) * | 2004-09-13 | 2006-08-29 | Northrop Grumman Corporation | HEMT device and method of making |
JP4430531B2 (ja) * | 2004-12-28 | 2010-03-10 | 株式会社日立製作所 | 双方向絶縁型dc−dcコンバータ |
JP4915056B2 (ja) * | 2005-05-06 | 2012-04-11 | 住友電気工業株式会社 | 終端構造を有する半導体装置の製造方法 |
US20060260956A1 (en) * | 2005-05-23 | 2006-11-23 | Bausch & Lomb Incorporated | Methods for preventing or reducing interaction between packaging materials and polymeric articles contained therein |
JP4961686B2 (ja) * | 2005-06-03 | 2012-06-27 | 株式会社デンソー | 半導体装置 |
US20070029573A1 (en) * | 2005-08-08 | 2007-02-08 | Lin Cheng | Vertical-channel junction field-effect transistors having buried gates and methods of making |
KR100638880B1 (ko) * | 2005-08-18 | 2006-10-27 | 삼성전기주식회사 | 반도체 적층 구조물과, 질화물 반도체 결정 기판 및 질화물반도체 소자의 제조 방법 |
US7404858B2 (en) * | 2005-09-16 | 2008-07-29 | Mississippi State University | Method for epitaxial growth of silicon carbide |
KR100660724B1 (ko) * | 2005-12-29 | 2006-12-21 | 동부일렉트로닉스 주식회사 | 대칭형 고전압 소자 및 그 제조 방법 |
DE102006011697B4 (de) | 2006-03-14 | 2012-01-26 | Infineon Technologies Austria Ag | Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung |
US20070228505A1 (en) * | 2006-04-04 | 2007-10-04 | Mazzola Michael S | Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making |
US7977154B2 (en) * | 2006-04-14 | 2011-07-12 | Mississippi State University | Self-aligned methods based on low-temperature selective epitaxial growth for fabricating silicon carbide devices |
US8193537B2 (en) | 2006-06-19 | 2012-06-05 | Ss Sc Ip, Llc | Optically controlled silicon carbide and related wide-bandgap transistors and thyristors |
CN101473442B (zh) * | 2006-06-19 | 2012-07-04 | Ssscip有限公司 | 半绝缘外延的碳化硅及相关的宽带隙晶体管 |
US7670908B2 (en) * | 2007-01-22 | 2010-03-02 | Alpha & Omega Semiconductor, Ltd. | Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling |
JP4412335B2 (ja) | 2007-02-23 | 2010-02-10 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US8254134B2 (en) * | 2007-05-03 | 2012-08-28 | Super Talent Electronics, Inc. | Molded memory card with write protection switch assembly |
US8120072B2 (en) | 2008-07-24 | 2012-02-21 | Micron Technology, Inc. | JFET devices with increased barrier height and methods of making same |
US8232585B2 (en) | 2008-07-24 | 2012-07-31 | Micron Technology, Inc. | JFET devices with PIN gate stacks |
US7800196B2 (en) * | 2008-09-30 | 2010-09-21 | Northrop Grumman Systems Corporation | Semiconductor structure with an electric field stop layer for improved edge termination capability |
US8278691B2 (en) | 2008-12-11 | 2012-10-02 | Micron Technology, Inc. | Low power memory device with JFET device structures |
US8481372B2 (en) | 2008-12-11 | 2013-07-09 | Micron Technology, Inc. | JFET device structures and methods for fabricating the same |
US8106487B2 (en) | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
KR20120091368A (ko) * | 2009-12-08 | 2012-08-17 | 에스에스 에스시 아이피, 엘엘시 | 주입된 측벽들을 가지는 반도체 장치들의 제조 방법 및 그에 의해 제조된 장치들 |
CN102544076A (zh) * | 2010-12-23 | 2012-07-04 | 中国科学院微电子研究所 | 一种双极晶体管选通的阻变存储器、阵列及其制造方法 |
US9184305B2 (en) * | 2011-08-04 | 2015-11-10 | Avogy, Inc. | Method and system for a GAN vertical JFET utilizing a regrown gate |
US8969912B2 (en) | 2011-08-04 | 2015-03-03 | Avogy, Inc. | Method and system for a GaN vertical JFET utilizing a regrown channel |
US8377754B1 (en) * | 2011-10-10 | 2013-02-19 | International Business Machines Corporation | Stress enhanced junction engineering for latchup SCR |
US8871600B2 (en) | 2011-11-11 | 2014-10-28 | International Business Machines Corporation | Schottky barrier diodes with a guard ring formed by selective epitaxy |
JP2013201190A (ja) | 2012-03-23 | 2013-10-03 | Toshiba Corp | 接合形電界効果トランジスタ及びその製造方法 |
US9209318B2 (en) | 2013-02-20 | 2015-12-08 | Infineon Technologies Austria Ag | Vertical JFET with body diode and device regions disposed in a single compound epitaxial layer |
US9159799B2 (en) * | 2013-04-19 | 2015-10-13 | Avogy, Inc. | Method of fabricating a merged P-N junction and schottky diode with regrown gallium nitride layer |
US9871510B1 (en) | 2016-08-24 | 2018-01-16 | Power Integrations, Inc. | Clamp for a hybrid switch |
US11545585B2 (en) | 2020-08-21 | 2023-01-03 | Monolithic Power Systems, Inc. | Single sided channel mesa power junction field effect transistor |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2592287B2 (ja) * | 1988-04-06 | 1997-03-19 | 富士通株式会社 | バイポーラ半導体装置の製造方法 |
JPH03192723A (ja) * | 1989-12-21 | 1991-08-22 | Nec Corp | 半導体素子の製造方法 |
JP3214868B2 (ja) * | 1991-07-19 | 2001-10-02 | ローム株式会社 | ヘテロ接合バイポーラトランジスタの製造方法 |
US5342795A (en) * | 1992-04-30 | 1994-08-30 | Texas Instruments Incorporated | Method of fabricating power VFET gate-refill |
JPH0730111A (ja) * | 1993-07-15 | 1995-01-31 | Hitachi Ltd | 絶縁ゲート形電界効果トランジスタ |
JPH08306700A (ja) * | 1995-04-27 | 1996-11-22 | Nec Corp | 半導体装置及びその製造方法 |
US5859447A (en) * | 1997-05-09 | 1999-01-12 | Yang; Edward S. | Heterojunction bipolar transistor having heterostructure ballasting emitter |
US5903020A (en) * | 1997-06-18 | 1999-05-11 | Northrop Grumman Corporation | Silicon carbide static induction transistor structure |
DE60040812D1 (de) * | 1999-03-15 | 2008-12-24 | Matsushita Electric Ind Co Ltd | Herstellungsverfahren für einen Bipolar-Transistor und ein MISFET Halbleiter Bauelement |
US6218254B1 (en) * | 1999-09-22 | 2001-04-17 | Cree Research, Inc. | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices |
EP2081219B1 (en) * | 1999-12-24 | 2011-01-05 | Sumitomo Electric Industries, Ltd. | Junction field effect transistor |
-
2002
- 2002-07-12 WO PCT/US2002/022281 patent/WO2003075319A2/en active Application Filing
- 2002-07-12 JP JP2003573679A patent/JP4234016B2/ja not_active Expired - Fee Related
- 2002-07-12 EP EP02806537A patent/EP1428248B1/en not_active Expired - Lifetime
- 2002-07-12 AU AU2002367561A patent/AU2002367561A1/en not_active Abandoned
- 2002-07-12 AT AT02806537T patent/ATE535010T1/de active
- 2002-07-12 US US10/193,108 patent/US6767783B2/en not_active Expired - Lifetime
-
2008
- 2008-10-20 JP JP2008269845A patent/JP2009049426A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4774196B2 (ja) * | 2002-02-22 | 2011-09-14 | セミサウス・ラボラトリーズ・インコーポレーテッド | 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ |
JP2005340250A (ja) * | 2004-05-24 | 2005-12-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2008506274A (ja) * | 2004-07-08 | 2008-02-28 | セミサウス ラボラトリーズ, インコーポレーテッド | シリコンカーバイドから製造されるモノリシックな縦型接合型電界効果トランジスタおよびショットキーバリアダイオード、および、その製造方法 |
JP2009509334A (ja) * | 2005-09-16 | 2009-03-05 | クリー インコーポレイテッド | バイポーラ接合トランジスタ及びその製造方法 |
JP2009518862A (ja) * | 2005-12-05 | 2009-05-07 | セミサウス ラボラトリーズ インコーポレイテッド | 再成長ゲートを有する自己整合トレンチ電界効果トランジスタおよび再成長ベースコンタクト領域を有するバイポーラトランジスタおよび製造法 |
JP2007173841A (ja) * | 2005-12-22 | 2007-07-05 | Cree Inc | ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 |
JP2009542005A (ja) * | 2006-06-19 | 2009-11-26 | セミサウス ラボラトリーズ インコーポレイテッド | 半絶縁エピタキシー上の炭化ケイ素および関連ワイドバンドギャップトランジスタ |
JP2008130699A (ja) * | 2006-11-18 | 2008-06-05 | Sumitomo Electric Ind Ltd | ワイドバンドギャップ半導体装置およびその製造方法 |
JP2011517115A (ja) * | 2008-04-14 | 2011-05-26 | セミサウス ラボラトリーズ, インコーポレーテッド | 選択エピタキシャル成長を用いた横型接合型電界効果トランジスタの製造方法 |
JP2016181534A (ja) * | 2015-03-23 | 2016-10-13 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
US9704952B2 (en) | 2015-03-23 | 2017-07-11 | Toyoda Gosei Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2009049426A (ja) | 2009-03-05 |
AU2002367561A8 (en) | 2003-09-16 |
US20030034495A1 (en) | 2003-02-20 |
JP4234016B2 (ja) | 2009-03-04 |
ATE535010T1 (de) | 2011-12-15 |
EP1428248A2 (en) | 2004-06-16 |
WO2003075319A3 (en) | 2004-02-12 |
EP1428248B1 (en) | 2011-11-23 |
WO2003075319A2 (en) | 2003-09-12 |
AU2002367561A1 (en) | 2003-09-16 |
EP1428248A4 (en) | 2007-03-28 |
US6767783B2 (en) | 2004-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4234016B2 (ja) | 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ | |
JP4921694B2 (ja) | デルタドープされた炭化シリコン金属半導体電界効果トランジスタ、およびデルタドープされた炭化シリコン金属半導体電界効果トランジスタの製造方法 | |
US6303947B1 (en) | Silicon carbide vertical FET and method for manufacturing the same | |
US10418475B2 (en) | Diamond based current aperture vertical transistor and methods of making and using the same | |
JP5758796B2 (ja) | ソース領域の下にp型埋込み層を備えたトランジスタ及びその作製方法 | |
US6329675B2 (en) | Self-aligned bipolar junction silicon carbide transistors | |
US6218254B1 (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
KR101318041B1 (ko) | 재성장된 게이트를 구비한 자기 정렬 트렌치 전계 효과트랜지스터 및 재성장된 베이스 콘택 영역을 구비한바이폴라 접합 트랜지스터 및 이들의 제조 방법 | |
JP4774196B2 (ja) | 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ | |
JP4159651B2 (ja) | 低減された電界を備えた絶縁ゲートバイポーラトランジスタ | |
US5877047A (en) | Lateral gate, vertical drift region transistor | |
JP5178988B2 (ja) | 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス | |
KR100629020B1 (ko) | SiC 측면 전계효과 트랜지스터, 그 제조 방법 및 상기 트랜지스터의 사용 방법 | |
JPH06209015A (ja) | ダイヤモンド接合型電界効果トランジスタ及びその製造方法 | |
JP4563938B2 (ja) | 電界効果トランジスタを製造する方法 | |
EP0890183A2 (en) | A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |