JP3666280B2 - 炭化けい素縦形ｆｅｔおよびその製造方法 - Google Patents
炭化けい素縦形ｆｅｔおよびその製造方法 Download PDFInfo
- Publication number
- JP3666280B2 JP3666280B2 JP01160199A JP1160199A JP3666280B2 JP 3666280 B2 JP3666280 B2 JP 3666280B2 JP 01160199 A JP01160199 A JP 01160199A JP 1160199 A JP1160199 A JP 1160199A JP 3666280 B2 JP3666280 B2 JP 3666280B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- contact
- layer
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 70
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims description 125
- 239000012535 impurity Substances 0.000 claims description 35
- 239000002344 surface layer Substances 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000003763 carbonization Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 230000001133 acceleration Effects 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- -1 Nitrogen ion Chemical class 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体材料として炭化けい素を用いた電力用電界効果トランジスタ（以下ＦＥＴと記す）、特に電力用素子として注目される接合型のＦＥＴ（以下ＪＦＥＴと記す）や金属ー半導体接合型のＦＥＴ（以下ＭＥＳＦＥＴと記す）、およびその製造方法に関する。
【０００２】
【従来の技術】
炭化けい素（以下ＳｉＣと記す）は、バンドギャップが広く、また最大絶縁電界がシリコン（以下Ｓｉと記す）と比較して約一桁大きいことから、次世代の電力用半導体素子への応用が期待されている材料である。これまでに、４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣの単結晶ウェハを用いて様々な電子デバイスへ応用されてきており、特に高温、電力用素子に適すると考えられている。上記の結晶は閃亜鉛鉱型とウルツ鉱型とを積層した形のアルファ相ＳｉＣである。他に３Ｃ−ＳｉＣと称されるベータ相ＳｉＣの結晶でも半導体装置が試作されている。最近では電子用半導体素子としてショットキーダイオード、縦形ＭＯＳＦＥＴ、サイリスタなどが、また、最も汎用的な半導体装置であるＣＭＯＳ−ＩＣが試作がされ、その特性から従来のＳｉ半導体装置と比較して非常に特性が良好なことが確認されている。
【０００３】
先ず従来のＳｉＣのＦＥＴについて説明する。
図９はこれまでに報告されている電力用のＪＦＥＴの一例の断面図である。ｎ+ ドレイン層１１ａ上に積層されたｎドリフト層１１ｂに高加速電圧のイオン注入によりｐ+ 埋め込み領域１２が形成され、そのｐ+ 埋め込み領域１２の上方のｎドリフト層１１ｂにｎ型不純物が導入されてｎチャネル領域２０とされ、そのｎチャネル領域２０の表面層にｐゲート領域１４およびｎ+ ソース領域１３が形成されている。ｎ+ ソース領域１３に接触してソース電極１７が、ｎ+ ドレイン層１１ａに接触してドレイン電極１８が、ｐゲート領域１４に接触してゲート電極１６がそれぞれ設けられている。二つのｎ+ ソース領域１３の間のｎチャネル領域２０の表面上には、ゲート絶縁膜１５があり、ゲート電極１６はこの部分ではＭＯＳゲートとなっている。ソース電極１７は、ｎ+ ソース領域１３だけてなく、ｐ+ コンタクト領域１２ａを介してｐ+ 埋め込み領域１２にも接触している。
【０００４】
ｎチャネル領域２０は、ｐ+ 埋め込み領域１２およびｐゲート領域１４によって挟まれており、ゲート電極１６に正の電圧を印加するとゲート絶縁膜１５の下方のｎチャネル領域２０にキャリアが蓄積された蓄積層が誘起され、ドレイン電極１８からソース電極１７へと電流が流れる。ゲート電極１６に負の電圧を印加するとｐゲート領域１４からｎチャネル領域２０に空乏層が広がり、ｎチャネル領域２０の導電領域が狭められる。このことによってソース電極１７とドレイン電極１８との間の電流が制御される。このようにソース・ドレイン間の電流はゲート電極１６への印加電圧によってスイッチング可能な素子となっている。
【０００５】
【発明が解決しようとする課題】
図９の構造のＪＦＥＴでは、概ね良好な特性が得られるが、二つの点について改善が必要である。
一つはゲート電圧に対する利得を上げることが常に要求されている。もう一つはオフ時にｐ+ 埋め込み領域１２よりもｐゲート領域１４の方が電位が低くなると、ｐ+ 埋め込み領域１２から正孔がｐゲート領域１４へと流れ込む。このため素子がターンオンしてしまうという問題が発生し易く、誤動作の原因となる。
【０００６】
また、スイッチング特性を制御する目的で、ｎチャネル領域２０には全面にわたるイオン注入等によって不純物濃度制御がなされているが、このような構造にすると、ｎチャネル領域１３がｐゲート領域１４とｎドリフト層１２との間の空乏層の広がりに影響を与えてしまい、耐圧のコントロールが制限されるという問題もある。
以上の問題に鑑み本発明の目的は、ゲート電圧に対する利得が大きく、動作の安定した高耐圧の炭化けい素縦型ＦＥＴおよびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題解決のため本発明は、第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第二導電型ゲート領域と第一導電型ソース領域と、その第二導電型ゲート領域および第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第二導電型ゲート領域の表面に接触して設けられたゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形ＦＥＴにおいて、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続し、第二導電型埋め込み領域が形成されていない部分の上方の第一導電型ドリフト層の表面層にゲート絶縁膜を介してゲート電極を設けたものとする。あるいは、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続し、第二導電型埋め込み領域が形成されていない部分の上方の第一導電型ドリフト層の表面上にショットキー接合を形成するものとする。あるいは、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する凹部を形成し、露出した第二導電型埋め込み領域の表面に接触する埋め込み電極をゲート電極と接続し、第二導電型埋め込み領域が形成されていない部分の上方の第一導電型ドリフト層の表面層にゲート絶縁膜を介してゲート電極を設けたものとする。あるいは、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する凹部を形成し、露出した第二導電型埋め込み領域の表面に接触する埋め込み電極をゲート電極と接続し、第二導電型埋め込み領域が形成されていない部分の上方の第一導電型ドリフト層の表面上にショットキー接合を形成するものとする。
【０００８】
【０００９】
これらの方法により、第二導電型埋め込み領域上の第一導電型ドリフト層に、第二導電型埋め込み領域と第二導電型ゲート領域との両側から空乏層が広がり、ゲート電圧に対する利得が大幅に向上する。第二導電型埋め込み領域と第二導電型ゲート領域とが同電位となるために、寄生トランジスタが作用せず、両者間での電流の流れが無くなる結果、誤動作が抑えられる。
【００１０】
【００１１】
第二導電型ゲート領域が設けられておらず、第一導電型ドリフト層の表面に接触して設けられたショットキー接合を形成するゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形ＦＥＴにおいて、第二導電型埋め込み領域をゲート電極と同電位としたものでもよい。
【００１２】
その場合は、第二導電型埋め込み領域上の第一導電型ドリフト層に、第二導電型埋め込み領域とショットキー接合を形成するゲート電極との両側から空乏層が広がり、ゲート電圧に対する利得が大幅に向上する。
【００１３】
第一導電型ドリフト層の表面層に第一導電型ドリフト層より高不純物濃度の第一導電型チャネル領域を有するものとする。
そのように第一導電型チャネル領域の不純物濃度を制御することによって、しきい電圧を制御することができ、また、ノーマリオフのＦＥＴとすることができる。
【００１４】
また、第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第二導電型ゲート領域と第一導電型ソース領域と、第一導電型ドリフト層の表面層に形成された第一導電型ドリフト層より高不純物濃度の第一導電型チャネル領域と、第二導電型ゲート領域および第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第二導電型ゲート領域の表面に接触して設けられたゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形ＦＥＴにおいて、第一導電型チャネル領域が第二導電型埋め込み領域の上部にのみ存するものとする。
【００１５】
従来半導体基板の全面にしきい値電圧などのチャネル特性の制御を目的とした不純物導入をおこなっていたが、そのため一部で他の不純物領域と重なった部分などで耐圧を低下させることがあった。不純物導入を選択的に行うことにより、チャネル特性の制御と耐圧設計が独立して行えるようになった。
【００１６】
第一導電型チャネル領域が第二導電型埋め込み領域の上部にのみ存するようにすることにより、第二導電型埋め込み領域の端部の影響を免れることができる。
【００１７】
上記のような、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続した炭化けい素縦形ＦＥＴの製造方法としては、第一のマスクが中央の第一の部分と外側の第二の部分及び更に外側の第三の部分からなり、第三の部分の外端により第二導電型コンタクト領域を規定し、第三の部分の内端と第二の部分の外端により第一導電型ソース領域を規定し、第一のマスクの第一の部分の外端により第二導電型埋め込み領域の内端を規定してそれぞれの領域を形成するものとする。
【００１８】
【００１９】
【００２０】
そのようにすれば、チャネルとなる部分の実質的な寸法が、第一のマスクによる第一導電型ソース領域と第二導電型埋め込み層とで決まるので、マスク合わせによる不均一が回避され、精密な制御が可能になる。これにより、オン抵抗の小さいＦＥＴを製造することができる。
【００２１】
更に、第一導電型ソース領域、第二導電型埋め込み領域形成のための不純物の導入がいずれもイオン注入によっておこなわれるものとすれば、ＳｉＣにおいても確実に不純物領域の形成ができる。
【００２２】
【発明の実施の形態】
以下本発明について、実施例を示しながら詳細に説明する。ただし、図９と共通の部分、あるいは本発明とかかわりのない部分については説明を省略する。本発明の重要な応用例としてｎチャネル型のＦＥＴを例に取っているが、導電型を逆にしたｐチャネル型のＦＥＴにも本発明が適応可能なことは勿論である。なお、ＳｉＣには良く知られているように、多くのポリタイプが存在するが、主に６Ｈおよび４Ｈと呼ばれるものを対象としている。
【００２３】
［実施例１］
図１は本発明第一の実施例（以下実施例１と記す。以下同様）にかかるＳｉＣＪＦＥＴの単位セルの断面図である。
【００２４】
ｎ+ ドレイン層２１ａ上にエピタキシャル成長によりｎドリフト層２１ｂが積層されたウェハにおいて、ｎドリフト層２１ｂの表面から少し深い位置に選択的にｐ+ 埋め込み領域２２が形成され、ｐ+ 埋め込み領域２２の上方にはｎドリフト層２１ｂよりドナー濃度の高いｎチャネル領域３０がある。そのｎチャネル領域３０の表面層にはｐゲート領域２４、ｎ+ ソース領域２３およびｐ+ 埋め込み領域２２に達するｐ+ コンタクト領域２２ａが互いに分離して形成されている。ｐゲート領域２４の表面上にはゲート電極２６が、ｎ+ ソース領域２３の表面上にはソース電極２７が、ｐ+ コンタクト領域２２ａの表面上にはコンタクト電極２６ａがそれぞれ設けられ、またｎ+ ドレイン層２１ａの裏面に接触してドレイン電極２８が設けられている。ゲート電極２６とコンタクト電極２６ａとは短絡されている。各オーミック電極用の金属としてはｐ型領域上にはチタン（Ｔｉ）やアルミニウム（Ａｌ）、またはその合金、ｎ型領域上にはニッケル（Ｎｉ）などが一般的ではあるが、ｐ型領域やｎ型領域の表面濃度が１×１０19cm-3以上になると、いずれの金属でもオーミック接触を取れるようになる。２９は絶縁膜である。
【００２５】
主なディメンジョンの一例は、次のような値である。ｎ+ ドレイン層２１ａの不純物濃度は１×１０18cm-3、厚さ３５０μm 、ｎドリフト層２１ｂのそれは、１×１０16cm-3、厚さ９μm 。ｐ+ 埋め込み領域２２の最高不純物濃度は１×１０19cm-3、厚さ０．３μm で、その上に０．８μm のｎチャネル領域３０がある。ｐ+ 埋め込み領域２２の間の間隔は、約５μm である。ｎ+ ソース領域２３の表面不純物濃度は１×１０19ｃｍ3 、接合深さ０．２μm で、幅は約３μm 、ｐゲート領域２４のそれらは、１×１０19cm-3、接合深さ０．２μm 、幅は約１０μm 、ｐ+ コンタクト領域２２ａのそれらは、１×１０19cm-3、接合深さ１．０μm 、幅は約３μm である。ｎ+ ソース領域２３とｐゲート領域２４との間の間隔は約１μm である。図の単位セルのピッチは約２５μm である。
【００２６】
図９の従来のＪＦＥＴと違っている点は、ｎ+ ソース領域２３とｐ+ コンタクト領域２２ａとが分離して形成されているため、ソース電極２７がｐ+ 埋め込み領域２２に接触していない点である。そして、ｐ+ 埋め込み領域２２は、ｐ+ コンタクト領域２２ａを介してｐゲート領域２４と同じ電位とされている。またｐゲート領域２４が広い範囲にわたって配置されているが、本質的な違いはなく、ＪＦＥＴの実施例の一形態である。
【００２７】
図２（ａ）ないし（ｆ）および図３（ａ）ないし（ｄ）は、図１の実施例１のＳｉＣＪＦＥＴの製造方法を説明するための製造工程順の表面近傍の部分断面図である。以下順に説明する。
【００２８】
先ず、ｎ+ ドレイン層２１ａ上に燐ドープのｎドリフト層２１ｂをエピタキシャル成長により積層した４Ｈ−ＳｉＣ基板を準備する。例えば、ｎドリフト層２１ｂの不純物濃度は１×１０16ｃｍ-3、厚さは１０μｍである。そのｎドリフト層２１ｂの表面上に、多結晶シリコン膜１を減圧ＣＶＤ法により堆積し、フォトリソグラフィでパターンを形成して、第一マスクＭ１とする［図２（ａ）］。第一マスクＭ１は、中央部のＭ１ａと両側のＭ１ｂ、Ｍ１ｃの各部分からなる。多結晶シリコン膜１の厚さは１μｍとした。第一マスクＭ１は必ずしも多結晶シリコン膜である必要はなく、選択的なエッチングのマスクとなるものであれば、シリコンプロセスなどによく用いられる酸化けい素膜（以下ＳｉＯ2 膜と記す）、窒化けい素膜あるいはフォトレジストであってもよい。但し高温でイオン注入をする場合には、多結晶シリコンなどの高温に絶える材料を用いる必要がある。
【００２９】
多結晶シリコン膜１の第一マスクＭ１の上に熱ＣＶＤ法によりＳｉＯ2 膜２を堆積し、フォトリソグラフィでパターンを形成して、第二マスクＭ２とした後、これら第一、第二マスクＭ１、Ｍ２により規定された領域に、ｐ型不純物となるイオン例えばほう素（以下Ｂと記す）イオン５ａを注入する［同図（ｂ）］。５ｂは注入されたＢ原子である。これはｐ+ コンタクト領域２２ａ形成のためであり、加速電圧は３０、１００、３００、９００ｋｅＶ、ドーズ量は約５×１０15ｃｍ-2である。イオン注入時の温度は、約８００℃である。高温でイオン注入することにより、活性化率を向上させることができる。第二マスクＭ２は、必ずしもＳｉＯ2 膜である必要はないが、後の工程で第一マスクＭ１を残したまま除去することが必要であるため、第一マスクＭ１とは異なる材料とし、選択的なエッチングができるようにする必要がある。例えば、第一マスクＭ１として多結晶シリコン膜を使用した場合、第二マスクＭ２として、上の例のようにＳｉＯ2 膜を用いれば、ふっ酸により第二マスクＭ２だけを除去可能である。その逆も可能であり、その場合には四塩化炭素と酸素の混合ガス等を用いた反応性イオンエッチング（以下ＲＩＥと記す）により、ＳｉＯ2 膜と多結晶シリコン膜のエッチング速度を制御して多結晶シリコン膜のみをエッチングすることが可能である。このように、第一マスクＭ１に対して選択的な除去のできるものであればよい。第二のマスクＭ２は、端が第一マスクＭ１上にあれば良いのでマスク合わせは容易である。ｐ型不純物としてはＢの他にアルミニウム（以下Ａｌと記す）などが用いられる。
【００３０】
ＳｉＯ2 膜の第二マスクＭ２を除去し、再度熱ＣＶＤ法によりＳｉＯ2 膜２を堆積し、フォトリソグラフィでパターンを形成して、第三マスクＭ３とした後、これら第一、第三マスクＭ１、Ｍ３で規定される領域に、ｎ型不純物となるイオン例えば窒素（以下Ｎと記す）イオン４ａを注入する［同図（ｃ）］。４ｂは注入されたＮ原子である。これはｎ+ ソース領域２３形成のためであり、加速電圧は１００ｋｅＶ、ドーズ量は約５×１０15ｃｍ-2である。この場合も第三マスクＭ３は必ずしもＳｉＯ2 膜である必要はなく、後の工程で第一マスクＭ１に対して選択的な除去のできるものであればよい。第三マスクＭ３は、端が第一のマスクＭ１上にあれば良いのでマスク合わせは容易である。ｎ型不純物となる不純物としてはＮの他に燐（以下Ｐと記す）などを用いることができる。
【００３１】
ＳｉＯ2 膜の第三マスクＭ３を除去し、フォトリソグラフィで第一マスクの一部Ｍ１ｂ、Ｍ１ｃも除去し、第一マスクの一部Ｍ１ａだけを残す。残した第一マスクの一部Ｍ１ａをマスクにして再びＢイオン５ａを注入する。［同図（ｄ）］。これはｐ+ 埋め込み領域２２形成のためであり、加速電圧は８００ｋｅＶ、ドーズ量は約１×１０15ｃｍ-2である。加速電圧を高めたのは、深い不純物領域を形成するためである。ｐ型不純物としてはＢの他にＡｌなどを用いてもよい。
【００３２】
残した第一マスクの一部Ｍ１ａを除去し、多結晶シリコンを堆積した後フォトリソグラフィでパターンを形成して、第四マスクＭ４とした後、第四マスクＭ４で規定される領域に、ｐ型不純物となるイオン例えばＢイオン５ａを注入する［同図（ｄ）］。５ｂは注入されたＢ原子である。これはｐゲート領域２４形成のためであり、加速電圧は１００ｋｅＶ、ドーズ量は約５×１０15ｃｍ-2である。この場合も第四マスクＭ４は必ずしも多結晶シリコン膜である必要はなく、ＣＶＤＳｉＯ2 膜でもよい。第四マスクＭ４は、ｎ+ ソース領域２３と厳密なマスクあわせは必要ない。ｐ型不純物となる不純物としてはＢの他にＡｌなどを用いることができる。
【００３３】
第四マスクＭ４を除去し、全面にＮイオン４ａを注入する。［同図（ｆ）］。４ｂは注入されたＮ原子である。これはｎチャネル領域３０の濃度制御のためであり、加速電圧は２００ｋｅＶ、ドーズ量は約１×１０12ｃｍ-2である。この前にｐ+ 埋め込み領域２２のための深いイオン注入をおこなっているため、ｐ+ 埋め込み領域２２上のｎドリフト層２１ｂのｎチャネル領域３０となる部分には幾分かのＢ原子が注入されているが、このＮイオンの注入により、表面層の比抵抗を安定させることができる。熱処理後の表面層の不純物濃度は、約５×１０15ｃｍ -3 になる。
【００３４】
１６００℃、２時間の熱処理をおこない、注入した不純物を活性化することによってｎ+ ソース領域２３、ｐゲート領域２４、ｐ+ 埋め込み領域２２、ｐ+ コンタクト領域２２ａの各領域が形成される［図３（ａ）］。先に述べたようにＳｉＣでは不純物の拡散が殆ど起きないが、加速電圧の調節により、不純物領域の形成される深さを制御することができる。例えば、ｐ+ 埋め込み領域２２は、加速電圧を８００ｋｅＶと高くしたことによって、深さ０．８μｍを中心にして、厚さ０．３μｍの層ができており、その上には約０．６μｍのｎドリフト領域２１ｂが残されている。ｐゲート領域２４、ｎ+ ソース領域２３の深さは、約０．２μｍである。
【００３５】
表面に、ＣＶＤ法により、ＳｉＯ2 膜２を堆積する［同図（ｂ）］。
フォトリソグラフィで第五マスクＭ５（図示せず）を形成し、ふっ酸による湿式エッチングで、ＳｉＯ2 膜２に窓開けし、絶縁膜２９として残す［同図（ｃ）］。
【００３６】
アルミニウム合金膜を蒸着し、パターン形成して、ソース電極２７、ゲート電極２６およびコンタクト電極２６ａとする。ｎ+ サブストレートの裏面にもドレイン電極（図示せず）を設けてプロセスを完了する［同図（ｄ）］。
上記のような製造方法をとることにより、図１の高耐圧ＳｉＣ縦型ＪＦＥＴとすることができた。
【００３７】
図９の従来のＪＦＥＴでは、ソース電極１７がｎ+ ソース領域１３とｐ+ コンタクト領域１２ａとに共通に接触しており、ｐ+ 埋め込み領域１２がソース電極１７と同電位とされていた。そのとき、ゲート電極１７に正の電圧を印加した場合、ｐゲート領域１４側だけから空乏層が広がるために、ｎチャネル領域３０のピンチオフが速やかにおこなわれなかった。
【００３８】
それに対し、図１のＪＦＥＴの特徴は、ｐ+ コンタクト領域２２ａ上のコンタクト電極２６ａがソース電極２７と短絡されておらず、ゲート電極２６と短絡されていることである。本実施例のようにすると、ｐ+ 埋め込み領域２２は、ゲート電極２６と同電位に保たれる。ゲート電極２６に負の電圧を印加することによって、ｐゲート領域２４とｐ+ コンタクト領域２２ａとの両者がゲートとして働き、ｎチャネル領域３０に上下両側から空乏層が広がって、効率良くピンチオフすることができる。このことは小さなゲート電圧でソース・ドレイン間の電流が大きく変化することを意味しており、したがってゲート電圧に対する利得が大きいと言える。
【００３９】
さらに従来構造では、ｐゲート領域１４とｐ+ 埋め込み領域１２とが、別電位となることがあり、その場合寄生トランジスタを生じて、ゲート電極１６に負のバイアスをかけたとき、ｐ+ 埋め込み領域１２からｐゲート領域１４へと電流が流れる現象が発生することがある。そのようになると、もはや電流制御が不可能となってしまう。
【００４０】
しかしながら、本発明のような構造にすれば、ｐゲート領域２４とｐ+ 埋め込み領域２２とは同電位なので、寄生トランジスタを生じて両者間に電流が流れることが無く、前記のような不具合は発生しない。
【００４１】
また、上記の製造方法とすれば、第一マスクの一部Ｍ１ｃの端によってｐ + コンタクト領域２２ａが規定され、第一マスクの一部Ｍ１ｃの別の端と、第一マスクの別の部分Ｍ１ｂとによってｎ + ソース領域２３が規定されている。さらに第一マスクの別の部分Ｍ１ａによって、ｐ+ 埋め込み領域２２の端が規定されている。このように、不純物領域が第一マスクＭ１だけで規定されているため、それぞれが整合しており、位置ずれ等のマスク合わせによる不均一の問題が起こり得ない。第一マスクＭ１のパターン形成後に、各不純物領域の寸法が確認できるという利点もある。
【００４２】
チャネル領域の長さはＭＯＳＦＥＴの特性を決定する主たるパラメータであることから、その制御は応用上極めて重要であるが、本実施例１のＳｉＣＪＦＥＴでは、実質的にチャネル長となるのは、ｐゲート領域２４の下部のｎチャネル領域３０であり、チャネル長が短く均一に、精度よく形成され、安定した特性と高い歩留まりが得られる。試作した１５００ＶクラスのＪＦＥＴのオン抵抗は、１５ｍΩ・ｃｍ-2と低い値を示した。
【００４３】
また、ｐ+ 埋め込み領域２２を加速電圧の高いイオン注入で形成して、接合深さを深くしたため、容易に１５００Ｖ以上の高耐圧が実現できた。
ｐ+ 埋め込み領域２２の上部のｎドリフト層にＮイオンを注入しｎチャネル領域３０としたことによって、ＪＦＥＴのしきい電圧を制御することができ、条件によってノーマリオフのＦＥＴとすることもできる。
【００４４】
製造方法としては、幾つかの変形も考えられる。例えば、ｎ+ ソース領域２３とｐゲート領域２４とを形成するためのイオン注入の順序は逆でもよい。また、ｎチャネル領域３０の不純物濃度制御のためのイオン注入は最初におこなってもよい。ｐ+ コンタクト領域２２ａは高度に繊細なマスク合わせをする必要がないので、そのイオン注入は、マスクＭ１とは別におこなっても良い。イオン注入を１０００℃というような高温でなく、もっと低温でおこなうことにすれば、マスク材料の選択幅が広げられる。
【００４５】
ｎドリフト層２１ｂをエピタキシャル成長した後、その表面層にｐ+ 埋め込み領域２２のための不純物を導入し、更にエピタキシャル法によりｎチャネル領域３０を成長させる等の方法を取ることもできる。
【００４６】
［実施例２］
図４は本発明第二の実施例にかかるＳｉＣＪＦＥＴの部分断面図である。これは図１の実施例１の変形例である。
【００４７】
この例では、ｐ+ 埋め込み領域３２に達するｐ+ コンタクト領域が形成されておらず、ＳｉＣ基板表面に凹部３２ａが形成されて、ｐ+ 埋め込み領域３２に接触するコンタクト電極３６ａが設けられている。そしてそのコンタクト電極３６ａは、ゲート電極３６と短絡されている。
【００４８】
凹部３２ａ形成の方法としては、図３（ｂ）の後フォトリソグラフィでレジストおよび酸化膜のパターンを形成し、それをマスクにして四ふっ化炭素（ＣＦ4 ）と酸素（Ｏ2 ）との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により形成することができる。
【００４９】
この例でも、ｐ+ 埋め込み領域３２は、ゲート電極３６と同電位に保たれ、ｐゲート領域３４とｐ+ コンタクト領域３２ａとの両者がゲートとして働き、ｎチャネル領域４０に上下両側から空乏層が広がって、小さなゲート電圧で速やかにピンチオフすることができる。また、ｐゲート領域３４とｐ+ 埋め込み領域３２とは同電位なので、寄生トランジスタを生じない。従って、両者間に電流が流れて制御が不可能となることが無い。
この実施例２のＪＦＥＴの構造にすれば、深いｐ+ コンタクト領域を形成するためのイオン注入が不要である。なお、この構造は後述の例にも適用できる。
【００５０】
［実施例３］
図５は本発明第三の実施例にかかるＳｉＣＪＦＥＴの部分断面図である。
この例では、ゲート電極４６が接触するｐゲート領域４４が分割され、ｐ+ 埋め込み領域４２の欠落部の上方には形成されていない。その間では、ｎチャネル領域５０の表面上に酸化膜４５を介してゲート電極４６が設けられている。コンタクト電極４６ａがソース電極４７とは分離されており、ゲート電極４６と短絡されている点はこれまでの例と同じであり、速やかなスイッチングが可能である。
【００５１】
ゲート電極４６に負の電圧を印加したとき、ゲート酸化膜４５直下のｎチャネル領域５０の表面層に、キャリアが誘起された蓄積層を生じ、オン抵抗を低減できる。
【００５２】
［実施例４］
図６は本発明第四の実施例にかかるＳｉＣＭＥＳＦＥＴの部分断面図である。
図１のＳｉＣＪＦＥＴと違っている点は、ゲート電極５６がｎチャネル領域６０の表面に接触している点である。ここで、ゲート電極５６は、ｎチャネル領域６０とショットキー接合を形成するような金属、例えばＴｉ，Ａｌ、Ｐｔなどを選択する。
【００５３】
コンタクト電極５６ａがソース電極５７とは分離されており、ゲート電極５６と短絡されている点はこれまでの例と同じである。ゲート電極５６に負の電圧を印加したとき、ゲート電極５６とｐ+ 埋め込み領域５２とからｎチャネル領域６０に空乏層が広がって、小さなゲート電圧で速やかにピンチオフすることができる。また、この例でも寄生トランジスタを生じず、制御が不可能となることが無い。
【００５４】
ゲート電極５６は、ＳｉＣ基板とショットキー接合を形成するような金属であり、ソース電極５７と同じ金属とは限らない。或いは、ゲート電極５６は、ショットキー接触をする金属とソース電極５７と同じ金属との二層にしてもよい。これを製造するプロセスについてはほとんどこれまでの例から容易に推測できるので、説明を省略する。
【００５５】
［実施例５］
図７は本発明第五の実施例にかかるＳｉＣＪＦＥＴの部分断面図である。
この例では、ゲート電極６６が接触するｐゲート領域６４が分割され、ｐ+ 埋め込み領域６２の欠落部の上方には形成されていない。その間では、ｎチャネル領域７０の表面上にショットキー接合を形成するような金属でゲート電極６６が設けられている。コンタクト電極６６ａがソース電極６７とは分離されており、ゲート電極６６と短絡されている点はこれまでの例と同じであり、速やかなスイッチングが可能である。
【００５６】
実施例３のＪＦＥＴでは図５からわかるように、ｐゲート領域４４はゲート電極４６が接触する部分でのみコンタクトが取られている。この接触抵抗を小さく抑えるためには、接触面積を大きくしなければならず、このコンタクト窓の大きさがチャネルの長さの最低値を制限していた。
【００５７】
本実施例のＪＦＥＴはこの点を改良したものであり、ゲート電極６６がｐゲート領域６４だけでなく、ｎチャネル領域７０の表面にも接触しているため、コンタクト部分が広く取れ、チャネル領域を狭く設計することが可能となる。
図６の実施例に対して、ショットキー接合の端の部分にｐゲート領域６４を設け高耐圧化を図る意味もある。
【００５８】
この実施例５のＪＦＥＴにおいても、ｎ+ ソース領域６３とｐ+ 埋め込み領域６２とを自己整合して形成することができ、実施例１のＪＦＥＴと同様にチャネル長が、均一で精度よく形成され、安定した特性が歩留まりよく得られることは同じである。
【００５９】
［実施例６］
図８は本発明第六の実施例にかかるＳｉＣＪＦＥＴの部分断面図である。
図１の実施例１と良く似ているが、実施例１のｎチャネル領域３０のドーピングが、ＳｉＣ基板の全面にわたってなされたのに対し、本実施例ではｎチャネル領域８０のドーピングが、選択的にｐ+ 埋め込み領域７２の上方部分だけになされている点が違っている。
【００６０】
図１のように全体にわたってチャネル用のドーピングをおこなうと、ｐ+ 埋め込み領域２２の端近傍で、ｐｎ接合から空乏層が十分広がらず、耐圧が劣化してしまう可能性がある。
【００６１】
それを防止するためにｐ+ 埋め込み領域７２の上方部分のみにドーピングをおこなう。このようにすると、ｐ+ 埋め込み領域７２とｎドリフト層７１ｂとの間に空乏層が正常に広がり耐圧劣化を招くことがない。
【００６２】
その製造方法については、図２の（ｅ）の後マスクＭ１ａを除去せず、そのままＮイオン注入をおこなえば良いので、特に工程数を増すこと無しに実現できる。
実施例２〜５のＪＦＥＴ、ＭＥＳＦＥＴについてもまったく同じように選択的にドーピングした構造を適用することができる。
【００６３】
【発明の効果】
以上説明したように本発明によれば、第一導電型ソース領域と第二導電型埋め込み領域とを有する炭化けい素縦型ＦＥＴにおいて、それぞれ独立に電極を設け、第二導電型埋め込み領域をゲート電極と同電位にすることによって、ゲート電圧の利得等のスイッチング特性を大幅に向上させることができる。
【００６４】
その製造方法としては、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続した炭化けい素縦形ＦＥＴの製造方法において、第一のマスクが中央の第一の部分と外側の第二の部分及び更に外側の第三の部分からなり、第三の部分の外端により第二導電型コンタクト領域を規定し、第三の部分の内端と第二の部分の外端により第一導電型ソース領域を規定し、第一のマスクの第一の部分の外端により第二導電型埋め込み領域の内端を規定してそれぞれの領域を形成する。例えばこの方法により、第一導電型ソース領域と第二導電型ベース層埋め込み領域とを形成すれば、第一導電型ソース領域と第二導電型ベース層埋め込み領域とが自己整合的に形成される。
【００６５】
第一導電型チャネル領域の不純物濃度を選択的に制御することによって、耐圧不良の発生を防止することができる。
このようにして、従来極めて困難であった非常に精密なチャネル領域をもつＪＦＥＴおよびＭＯＳＦＥＴが実現できるようになり、オン抵抗の低減に効果をもたらした。
【００６６】
本発明は、個別のＦＥＴに限らず、ＣＭＯＳ−ＩＣや他のＳｉＣ半導体装置にも極めて有効な方法であり、高耐圧の炭化けい素半導体装置の製造を容易にするものである。
【図面の簡単な説明】
【図１】 本発明第一の実施例のＭＯＳＦＥＴの部分断面図
【図２】 （ａ）〜（ｆ）は実施例１のＪＦＥＴの製造方法を説明するための工程順の部分断面図
【図３】 （ａ）〜（ｄ）は図２（ｆ）に続く実施例１のＪＦＥＴの工程順の部分断面図
【図４】 実施例２のＪＦＥＴの部分断面図
【図５】 実施例３のＪＦＥＴの部分断面図
【図６】 実施例４のＭＥＳＦＥＴの部分断面図
【図７】 実施例５のＭＥＳＦＥＴの部分断面図
【図８】 実施例６のＪＦＥＴの部分断面図
【図９】 従来のＪＦＥＴの部分断面図
【符号の説明】
Ｍ１、Ｍ１ａ、Ｍ１ｂ、Ｍ１ｃ 第一マスク
Ｍ２ 第二マスク
Ｍ３ 第三マスク
Ｍ４ 第四マスク
１ 多結晶シリコン膜
２ ＳｉＯ2 膜
３ 絶縁膜
４ａ 窒素イオン
４ｂ 窒素原子
５ａ ほう素イオン
５ｂ ほう素原子
１１ａ、２１ａ ｎ+ ドレイン層
１１ｂ、２１ｂ、７１ｂ ｎドリフト層
１２、２２、３２、４２、５２、６２、７２ ｐ+ 埋め込み領域
１２ａ、２２ａ ｐ+ コンタクト領域
１３、２３、６３ ｎ+ ソース領域
１４、２４、３４、４４、６４ ｐゲート領域
１５、４５ ゲート酸化膜
１６、２６、３６、４６、５６、６６ ゲート電極
１７、２７、４７、５７、６７ ソース電極
１８、２８ ドレイン電極
２０、３０、４０、５０、６０、７０、８０ チャネル領域
２６ａ、３６ａ、４６ａ、５６ａ、６６ａ ゲート電極
２９ 絶縁膜
３２ａ 凹部
【発明の属する技術分野】
本発明は、半導体材料として炭化けい素を用いた電力用電界効果トランジスタ（以下ＦＥＴと記す）、特に電力用素子として注目される接合型のＦＥＴ（以下ＪＦＥＴと記す）や金属ー半導体接合型のＦＥＴ（以下ＭＥＳＦＥＴと記す）、およびその製造方法に関する。
【０００２】
【従来の技術】
炭化けい素（以下ＳｉＣと記す）は、バンドギャップが広く、また最大絶縁電界がシリコン（以下Ｓｉと記す）と比較して約一桁大きいことから、次世代の電力用半導体素子への応用が期待されている材料である。これまでに、４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣの単結晶ウェハを用いて様々な電子デバイスへ応用されてきており、特に高温、電力用素子に適すると考えられている。上記の結晶は閃亜鉛鉱型とウルツ鉱型とを積層した形のアルファ相ＳｉＣである。他に３Ｃ−ＳｉＣと称されるベータ相ＳｉＣの結晶でも半導体装置が試作されている。最近では電子用半導体素子としてショットキーダイオード、縦形ＭＯＳＦＥＴ、サイリスタなどが、また、最も汎用的な半導体装置であるＣＭＯＳ−ＩＣが試作がされ、その特性から従来のＳｉ半導体装置と比較して非常に特性が良好なことが確認されている。
【０００３】
先ず従来のＳｉＣのＦＥＴについて説明する。
図９はこれまでに報告されている電力用のＪＦＥＴの一例の断面図である。ｎ+ ドレイン層１１ａ上に積層されたｎドリフト層１１ｂに高加速電圧のイオン注入によりｐ+ 埋め込み領域１２が形成され、そのｐ+ 埋め込み領域１２の上方のｎドリフト層１１ｂにｎ型不純物が導入されてｎチャネル領域２０とされ、そのｎチャネル領域２０の表面層にｐゲート領域１４およびｎ+ ソース領域１３が形成されている。ｎ+ ソース領域１３に接触してソース電極１７が、ｎ+ ドレイン層１１ａに接触してドレイン電極１８が、ｐゲート領域１４に接触してゲート電極１６がそれぞれ設けられている。二つのｎ+ ソース領域１３の間のｎチャネル領域２０の表面上には、ゲート絶縁膜１５があり、ゲート電極１６はこの部分ではＭＯＳゲートとなっている。ソース電極１７は、ｎ+ ソース領域１３だけてなく、ｐ+ コンタクト領域１２ａを介してｐ+ 埋め込み領域１２にも接触している。
【０００４】
ｎチャネル領域２０は、ｐ+ 埋め込み領域１２およびｐゲート領域１４によって挟まれており、ゲート電極１６に正の電圧を印加するとゲート絶縁膜１５の下方のｎチャネル領域２０にキャリアが蓄積された蓄積層が誘起され、ドレイン電極１８からソース電極１７へと電流が流れる。ゲート電極１６に負の電圧を印加するとｐゲート領域１４からｎチャネル領域２０に空乏層が広がり、ｎチャネル領域２０の導電領域が狭められる。このことによってソース電極１７とドレイン電極１８との間の電流が制御される。このようにソース・ドレイン間の電流はゲート電極１６への印加電圧によってスイッチング可能な素子となっている。
【０００５】
【発明が解決しようとする課題】
図９の構造のＪＦＥＴでは、概ね良好な特性が得られるが、二つの点について改善が必要である。
一つはゲート電圧に対する利得を上げることが常に要求されている。もう一つはオフ時にｐ+ 埋め込み領域１２よりもｐゲート領域１４の方が電位が低くなると、ｐ+ 埋め込み領域１２から正孔がｐゲート領域１４へと流れ込む。このため素子がターンオンしてしまうという問題が発生し易く、誤動作の原因となる。
【０００６】
また、スイッチング特性を制御する目的で、ｎチャネル領域２０には全面にわたるイオン注入等によって不純物濃度制御がなされているが、このような構造にすると、ｎチャネル領域１３がｐゲート領域１４とｎドリフト層１２との間の空乏層の広がりに影響を与えてしまい、耐圧のコントロールが制限されるという問題もある。
以上の問題に鑑み本発明の目的は、ゲート電圧に対する利得が大きく、動作の安定した高耐圧の炭化けい素縦型ＦＥＴおよびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題解決のため本発明は、第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第二導電型ゲート領域と第一導電型ソース領域と、その第二導電型ゲート領域および第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第二導電型ゲート領域の表面に接触して設けられたゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形ＦＥＴにおいて、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続し、第二導電型埋め込み領域が形成されていない部分の上方の第一導電型ドリフト層の表面層にゲート絶縁膜を介してゲート電極を設けたものとする。あるいは、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続し、第二導電型埋め込み領域が形成されていない部分の上方の第一導電型ドリフト層の表面上にショットキー接合を形成するものとする。あるいは、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する凹部を形成し、露出した第二導電型埋め込み領域の表面に接触する埋め込み電極をゲート電極と接続し、第二導電型埋め込み領域が形成されていない部分の上方の第一導電型ドリフト層の表面層にゲート絶縁膜を介してゲート電極を設けたものとする。あるいは、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する凹部を形成し、露出した第二導電型埋め込み領域の表面に接触する埋め込み電極をゲート電極と接続し、第二導電型埋め込み領域が形成されていない部分の上方の第一導電型ドリフト層の表面上にショットキー接合を形成するものとする。
【０００８】
【０００９】
これらの方法により、第二導電型埋め込み領域上の第一導電型ドリフト層に、第二導電型埋め込み領域と第二導電型ゲート領域との両側から空乏層が広がり、ゲート電圧に対する利得が大幅に向上する。第二導電型埋め込み領域と第二導電型ゲート領域とが同電位となるために、寄生トランジスタが作用せず、両者間での電流の流れが無くなる結果、誤動作が抑えられる。
【００１０】
【００１１】
第二導電型ゲート領域が設けられておらず、第一導電型ドリフト層の表面に接触して設けられたショットキー接合を形成するゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形ＦＥＴにおいて、第二導電型埋め込み領域をゲート電極と同電位としたものでもよい。
【００１２】
その場合は、第二導電型埋め込み領域上の第一導電型ドリフト層に、第二導電型埋め込み領域とショットキー接合を形成するゲート電極との両側から空乏層が広がり、ゲート電圧に対する利得が大幅に向上する。
【００１３】
第一導電型ドリフト層の表面層に第一導電型ドリフト層より高不純物濃度の第一導電型チャネル領域を有するものとする。
そのように第一導電型チャネル領域の不純物濃度を制御することによって、しきい電圧を制御することができ、また、ノーマリオフのＦＥＴとすることができる。
【００１４】
また、第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第二導電型ゲート領域と第一導電型ソース領域と、第一導電型ドリフト層の表面層に形成された第一導電型ドリフト層より高不純物濃度の第一導電型チャネル領域と、第二導電型ゲート領域および第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第二導電型ゲート領域の表面に接触して設けられたゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形ＦＥＴにおいて、第一導電型チャネル領域が第二導電型埋め込み領域の上部にのみ存するものとする。
【００１５】
従来半導体基板の全面にしきい値電圧などのチャネル特性の制御を目的とした不純物導入をおこなっていたが、そのため一部で他の不純物領域と重なった部分などで耐圧を低下させることがあった。不純物導入を選択的に行うことにより、チャネル特性の制御と耐圧設計が独立して行えるようになった。
【００１６】
第一導電型チャネル領域が第二導電型埋め込み領域の上部にのみ存するようにすることにより、第二導電型埋め込み領域の端部の影響を免れることができる。
【００１７】
上記のような、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続した炭化けい素縦形ＦＥＴの製造方法としては、第一のマスクが中央の第一の部分と外側の第二の部分及び更に外側の第三の部分からなり、第三の部分の外端により第二導電型コンタクト領域を規定し、第三の部分の内端と第二の部分の外端により第一導電型ソース領域を規定し、第一のマスクの第一の部分の外端により第二導電型埋め込み領域の内端を規定してそれぞれの領域を形成するものとする。
【００１８】
【００１９】
【００２０】
そのようにすれば、チャネルとなる部分の実質的な寸法が、第一のマスクによる第一導電型ソース領域と第二導電型埋め込み層とで決まるので、マスク合わせによる不均一が回避され、精密な制御が可能になる。これにより、オン抵抗の小さいＦＥＴを製造することができる。
【００２１】
更に、第一導電型ソース領域、第二導電型埋め込み領域形成のための不純物の導入がいずれもイオン注入によっておこなわれるものとすれば、ＳｉＣにおいても確実に不純物領域の形成ができる。
【００２２】
【発明の実施の形態】
以下本発明について、実施例を示しながら詳細に説明する。ただし、図９と共通の部分、あるいは本発明とかかわりのない部分については説明を省略する。本発明の重要な応用例としてｎチャネル型のＦＥＴを例に取っているが、導電型を逆にしたｐチャネル型のＦＥＴにも本発明が適応可能なことは勿論である。なお、ＳｉＣには良く知られているように、多くのポリタイプが存在するが、主に６Ｈおよび４Ｈと呼ばれるものを対象としている。
【００２３】
［実施例１］
図１は本発明第一の実施例（以下実施例１と記す。以下同様）にかかるＳｉＣＪＦＥＴの単位セルの断面図である。
【００２４】
ｎ+ ドレイン層２１ａ上にエピタキシャル成長によりｎドリフト層２１ｂが積層されたウェハにおいて、ｎドリフト層２１ｂの表面から少し深い位置に選択的にｐ+ 埋め込み領域２２が形成され、ｐ+ 埋め込み領域２２の上方にはｎドリフト層２１ｂよりドナー濃度の高いｎチャネル領域３０がある。そのｎチャネル領域３０の表面層にはｐゲート領域２４、ｎ+ ソース領域２３およびｐ+ 埋め込み領域２２に達するｐ+ コンタクト領域２２ａが互いに分離して形成されている。ｐゲート領域２４の表面上にはゲート電極２６が、ｎ+ ソース領域２３の表面上にはソース電極２７が、ｐ+ コンタクト領域２２ａの表面上にはコンタクト電極２６ａがそれぞれ設けられ、またｎ+ ドレイン層２１ａの裏面に接触してドレイン電極２８が設けられている。ゲート電極２６とコンタクト電極２６ａとは短絡されている。各オーミック電極用の金属としてはｐ型領域上にはチタン（Ｔｉ）やアルミニウム（Ａｌ）、またはその合金、ｎ型領域上にはニッケル（Ｎｉ）などが一般的ではあるが、ｐ型領域やｎ型領域の表面濃度が１×１０19cm-3以上になると、いずれの金属でもオーミック接触を取れるようになる。２９は絶縁膜である。
【００２５】
主なディメンジョンの一例は、次のような値である。ｎ+ ドレイン層２１ａの不純物濃度は１×１０18cm-3、厚さ３５０μm 、ｎドリフト層２１ｂのそれは、１×１０16cm-3、厚さ９μm 。ｐ+ 埋め込み領域２２の最高不純物濃度は１×１０19cm-3、厚さ０．３μm で、その上に０．８μm のｎチャネル領域３０がある。ｐ+ 埋め込み領域２２の間の間隔は、約５μm である。ｎ+ ソース領域２３の表面不純物濃度は１×１０19ｃｍ3 、接合深さ０．２μm で、幅は約３μm 、ｐゲート領域２４のそれらは、１×１０19cm-3、接合深さ０．２μm 、幅は約１０μm 、ｐ+ コンタクト領域２２ａのそれらは、１×１０19cm-3、接合深さ１．０μm 、幅は約３μm である。ｎ+ ソース領域２３とｐゲート領域２４との間の間隔は約１μm である。図の単位セルのピッチは約２５μm である。
【００２６】
図９の従来のＪＦＥＴと違っている点は、ｎ+ ソース領域２３とｐ+ コンタクト領域２２ａとが分離して形成されているため、ソース電極２７がｐ+ 埋め込み領域２２に接触していない点である。そして、ｐ+ 埋め込み領域２２は、ｐ+ コンタクト領域２２ａを介してｐゲート領域２４と同じ電位とされている。またｐゲート領域２４が広い範囲にわたって配置されているが、本質的な違いはなく、ＪＦＥＴの実施例の一形態である。
【００２７】
図２（ａ）ないし（ｆ）および図３（ａ）ないし（ｄ）は、図１の実施例１のＳｉＣＪＦＥＴの製造方法を説明するための製造工程順の表面近傍の部分断面図である。以下順に説明する。
【００２８】
先ず、ｎ+ ドレイン層２１ａ上に燐ドープのｎドリフト層２１ｂをエピタキシャル成長により積層した４Ｈ−ＳｉＣ基板を準備する。例えば、ｎドリフト層２１ｂの不純物濃度は１×１０16ｃｍ-3、厚さは１０μｍである。そのｎドリフト層２１ｂの表面上に、多結晶シリコン膜１を減圧ＣＶＤ法により堆積し、フォトリソグラフィでパターンを形成して、第一マスクＭ１とする［図２（ａ）］。第一マスクＭ１は、中央部のＭ１ａと両側のＭ１ｂ、Ｍ１ｃの各部分からなる。多結晶シリコン膜１の厚さは１μｍとした。第一マスクＭ１は必ずしも多結晶シリコン膜である必要はなく、選択的なエッチングのマスクとなるものであれば、シリコンプロセスなどによく用いられる酸化けい素膜（以下ＳｉＯ2 膜と記す）、窒化けい素膜あるいはフォトレジストであってもよい。但し高温でイオン注入をする場合には、多結晶シリコンなどの高温に絶える材料を用いる必要がある。
【００２９】
多結晶シリコン膜１の第一マスクＭ１の上に熱ＣＶＤ法によりＳｉＯ2 膜２を堆積し、フォトリソグラフィでパターンを形成して、第二マスクＭ２とした後、これら第一、第二マスクＭ１、Ｍ２により規定された領域に、ｐ型不純物となるイオン例えばほう素（以下Ｂと記す）イオン５ａを注入する［同図（ｂ）］。５ｂは注入されたＢ原子である。これはｐ+ コンタクト領域２２ａ形成のためであり、加速電圧は３０、１００、３００、９００ｋｅＶ、ドーズ量は約５×１０15ｃｍ-2である。イオン注入時の温度は、約８００℃である。高温でイオン注入することにより、活性化率を向上させることができる。第二マスクＭ２は、必ずしもＳｉＯ2 膜である必要はないが、後の工程で第一マスクＭ１を残したまま除去することが必要であるため、第一マスクＭ１とは異なる材料とし、選択的なエッチングができるようにする必要がある。例えば、第一マスクＭ１として多結晶シリコン膜を使用した場合、第二マスクＭ２として、上の例のようにＳｉＯ2 膜を用いれば、ふっ酸により第二マスクＭ２だけを除去可能である。その逆も可能であり、その場合には四塩化炭素と酸素の混合ガス等を用いた反応性イオンエッチング（以下ＲＩＥと記す）により、ＳｉＯ2 膜と多結晶シリコン膜のエッチング速度を制御して多結晶シリコン膜のみをエッチングすることが可能である。このように、第一マスクＭ１に対して選択的な除去のできるものであればよい。第二のマスクＭ２は、端が第一マスクＭ１上にあれば良いのでマスク合わせは容易である。ｐ型不純物としてはＢの他にアルミニウム（以下Ａｌと記す）などが用いられる。
【００３０】
ＳｉＯ2 膜の第二マスクＭ２を除去し、再度熱ＣＶＤ法によりＳｉＯ2 膜２を堆積し、フォトリソグラフィでパターンを形成して、第三マスクＭ３とした後、これら第一、第三マスクＭ１、Ｍ３で規定される領域に、ｎ型不純物となるイオン例えば窒素（以下Ｎと記す）イオン４ａを注入する［同図（ｃ）］。４ｂは注入されたＮ原子である。これはｎ+ ソース領域２３形成のためであり、加速電圧は１００ｋｅＶ、ドーズ量は約５×１０15ｃｍ-2である。この場合も第三マスクＭ３は必ずしもＳｉＯ2 膜である必要はなく、後の工程で第一マスクＭ１に対して選択的な除去のできるものであればよい。第三マスクＭ３は、端が第一のマスクＭ１上にあれば良いのでマスク合わせは容易である。ｎ型不純物となる不純物としてはＮの他に燐（以下Ｐと記す）などを用いることができる。
【００３１】
ＳｉＯ2 膜の第三マスクＭ３を除去し、フォトリソグラフィで第一マスクの一部Ｍ１ｂ、Ｍ１ｃも除去し、第一マスクの一部Ｍ１ａだけを残す。残した第一マスクの一部Ｍ１ａをマスクにして再びＢイオン５ａを注入する。［同図（ｄ）］。これはｐ+ 埋め込み領域２２形成のためであり、加速電圧は８００ｋｅＶ、ドーズ量は約１×１０15ｃｍ-2である。加速電圧を高めたのは、深い不純物領域を形成するためである。ｐ型不純物としてはＢの他にＡｌなどを用いてもよい。
【００３２】
残した第一マスクの一部Ｍ１ａを除去し、多結晶シリコンを堆積した後フォトリソグラフィでパターンを形成して、第四マスクＭ４とした後、第四マスクＭ４で規定される領域に、ｐ型不純物となるイオン例えばＢイオン５ａを注入する［同図（ｄ）］。５ｂは注入されたＢ原子である。これはｐゲート領域２４形成のためであり、加速電圧は１００ｋｅＶ、ドーズ量は約５×１０15ｃｍ-2である。この場合も第四マスクＭ４は必ずしも多結晶シリコン膜である必要はなく、ＣＶＤＳｉＯ2 膜でもよい。第四マスクＭ４は、ｎ+ ソース領域２３と厳密なマスクあわせは必要ない。ｐ型不純物となる不純物としてはＢの他にＡｌなどを用いることができる。
【００３３】
第四マスクＭ４を除去し、全面にＮイオン４ａを注入する。［同図（ｆ）］。４ｂは注入されたＮ原子である。これはｎチャネル領域３０の濃度制御のためであり、加速電圧は２００ｋｅＶ、ドーズ量は約１×１０12ｃｍ-2である。この前にｐ+ 埋め込み領域２２のための深いイオン注入をおこなっているため、ｐ+ 埋め込み領域２２上のｎドリフト層２１ｂのｎチャネル領域３０となる部分には幾分かのＢ原子が注入されているが、このＮイオンの注入により、表面層の比抵抗を安定させることができる。熱処理後の表面層の不純物濃度は、約５×１０15ｃｍ -3 になる。
【００３４】
１６００℃、２時間の熱処理をおこない、注入した不純物を活性化することによってｎ+ ソース領域２３、ｐゲート領域２４、ｐ+ 埋め込み領域２２、ｐ+ コンタクト領域２２ａの各領域が形成される［図３（ａ）］。先に述べたようにＳｉＣでは不純物の拡散が殆ど起きないが、加速電圧の調節により、不純物領域の形成される深さを制御することができる。例えば、ｐ+ 埋め込み領域２２は、加速電圧を８００ｋｅＶと高くしたことによって、深さ０．８μｍを中心にして、厚さ０．３μｍの層ができており、その上には約０．６μｍのｎドリフト領域２１ｂが残されている。ｐゲート領域２４、ｎ+ ソース領域２３の深さは、約０．２μｍである。
【００３５】
表面に、ＣＶＤ法により、ＳｉＯ2 膜２を堆積する［同図（ｂ）］。
フォトリソグラフィで第五マスクＭ５（図示せず）を形成し、ふっ酸による湿式エッチングで、ＳｉＯ2 膜２に窓開けし、絶縁膜２９として残す［同図（ｃ）］。
【００３６】
アルミニウム合金膜を蒸着し、パターン形成して、ソース電極２７、ゲート電極２６およびコンタクト電極２６ａとする。ｎ+ サブストレートの裏面にもドレイン電極（図示せず）を設けてプロセスを完了する［同図（ｄ）］。
上記のような製造方法をとることにより、図１の高耐圧ＳｉＣ縦型ＪＦＥＴとすることができた。
【００３７】
図９の従来のＪＦＥＴでは、ソース電極１７がｎ+ ソース領域１３とｐ+ コンタクト領域１２ａとに共通に接触しており、ｐ+ 埋め込み領域１２がソース電極１７と同電位とされていた。そのとき、ゲート電極１７に正の電圧を印加した場合、ｐゲート領域１４側だけから空乏層が広がるために、ｎチャネル領域３０のピンチオフが速やかにおこなわれなかった。
【００３８】
それに対し、図１のＪＦＥＴの特徴は、ｐ+ コンタクト領域２２ａ上のコンタクト電極２６ａがソース電極２７と短絡されておらず、ゲート電極２６と短絡されていることである。本実施例のようにすると、ｐ+ 埋め込み領域２２は、ゲート電極２６と同電位に保たれる。ゲート電極２６に負の電圧を印加することによって、ｐゲート領域２４とｐ+ コンタクト領域２２ａとの両者がゲートとして働き、ｎチャネル領域３０に上下両側から空乏層が広がって、効率良くピンチオフすることができる。このことは小さなゲート電圧でソース・ドレイン間の電流が大きく変化することを意味しており、したがってゲート電圧に対する利得が大きいと言える。
【００３９】
さらに従来構造では、ｐゲート領域１４とｐ+ 埋め込み領域１２とが、別電位となることがあり、その場合寄生トランジスタを生じて、ゲート電極１６に負のバイアスをかけたとき、ｐ+ 埋め込み領域１２からｐゲート領域１４へと電流が流れる現象が発生することがある。そのようになると、もはや電流制御が不可能となってしまう。
【００４０】
しかしながら、本発明のような構造にすれば、ｐゲート領域２４とｐ+ 埋め込み領域２２とは同電位なので、寄生トランジスタを生じて両者間に電流が流れることが無く、前記のような不具合は発生しない。
【００４１】
また、上記の製造方法とすれば、第一マスクの一部Ｍ１ｃの端によってｐ + コンタクト領域２２ａが規定され、第一マスクの一部Ｍ１ｃの別の端と、第一マスクの別の部分Ｍ１ｂとによってｎ + ソース領域２３が規定されている。さらに第一マスクの別の部分Ｍ１ａによって、ｐ+ 埋め込み領域２２の端が規定されている。このように、不純物領域が第一マスクＭ１だけで規定されているため、それぞれが整合しており、位置ずれ等のマスク合わせによる不均一の問題が起こり得ない。第一マスクＭ１のパターン形成後に、各不純物領域の寸法が確認できるという利点もある。
【００４２】
チャネル領域の長さはＭＯＳＦＥＴの特性を決定する主たるパラメータであることから、その制御は応用上極めて重要であるが、本実施例１のＳｉＣＪＦＥＴでは、実質的にチャネル長となるのは、ｐゲート領域２４の下部のｎチャネル領域３０であり、チャネル長が短く均一に、精度よく形成され、安定した特性と高い歩留まりが得られる。試作した１５００ＶクラスのＪＦＥＴのオン抵抗は、１５ｍΩ・ｃｍ-2と低い値を示した。
【００４３】
また、ｐ+ 埋め込み領域２２を加速電圧の高いイオン注入で形成して、接合深さを深くしたため、容易に１５００Ｖ以上の高耐圧が実現できた。
ｐ+ 埋め込み領域２２の上部のｎドリフト層にＮイオンを注入しｎチャネル領域３０としたことによって、ＪＦＥＴのしきい電圧を制御することができ、条件によってノーマリオフのＦＥＴとすることもできる。
【００４４】
製造方法としては、幾つかの変形も考えられる。例えば、ｎ+ ソース領域２３とｐゲート領域２４とを形成するためのイオン注入の順序は逆でもよい。また、ｎチャネル領域３０の不純物濃度制御のためのイオン注入は最初におこなってもよい。ｐ+ コンタクト領域２２ａは高度に繊細なマスク合わせをする必要がないので、そのイオン注入は、マスクＭ１とは別におこなっても良い。イオン注入を１０００℃というような高温でなく、もっと低温でおこなうことにすれば、マスク材料の選択幅が広げられる。
【００４５】
ｎドリフト層２１ｂをエピタキシャル成長した後、その表面層にｐ+ 埋め込み領域２２のための不純物を導入し、更にエピタキシャル法によりｎチャネル領域３０を成長させる等の方法を取ることもできる。
【００４６】
［実施例２］
図４は本発明第二の実施例にかかるＳｉＣＪＦＥＴの部分断面図である。これは図１の実施例１の変形例である。
【００４７】
この例では、ｐ+ 埋め込み領域３２に達するｐ+ コンタクト領域が形成されておらず、ＳｉＣ基板表面に凹部３２ａが形成されて、ｐ+ 埋め込み領域３２に接触するコンタクト電極３６ａが設けられている。そしてそのコンタクト電極３６ａは、ゲート電極３６と短絡されている。
【００４８】
凹部３２ａ形成の方法としては、図３（ｂ）の後フォトリソグラフィでレジストおよび酸化膜のパターンを形成し、それをマスクにして四ふっ化炭素（ＣＦ4 ）と酸素（Ｏ2 ）との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により形成することができる。
【００４９】
この例でも、ｐ+ 埋め込み領域３２は、ゲート電極３６と同電位に保たれ、ｐゲート領域３４とｐ+ コンタクト領域３２ａとの両者がゲートとして働き、ｎチャネル領域４０に上下両側から空乏層が広がって、小さなゲート電圧で速やかにピンチオフすることができる。また、ｐゲート領域３４とｐ+ 埋め込み領域３２とは同電位なので、寄生トランジスタを生じない。従って、両者間に電流が流れて制御が不可能となることが無い。
この実施例２のＪＦＥＴの構造にすれば、深いｐ+ コンタクト領域を形成するためのイオン注入が不要である。なお、この構造は後述の例にも適用できる。
【００５０】
［実施例３］
図５は本発明第三の実施例にかかるＳｉＣＪＦＥＴの部分断面図である。
この例では、ゲート電極４６が接触するｐゲート領域４４が分割され、ｐ+ 埋め込み領域４２の欠落部の上方には形成されていない。その間では、ｎチャネル領域５０の表面上に酸化膜４５を介してゲート電極４６が設けられている。コンタクト電極４６ａがソース電極４７とは分離されており、ゲート電極４６と短絡されている点はこれまでの例と同じであり、速やかなスイッチングが可能である。
【００５１】
ゲート電極４６に負の電圧を印加したとき、ゲート酸化膜４５直下のｎチャネル領域５０の表面層に、キャリアが誘起された蓄積層を生じ、オン抵抗を低減できる。
【００５２】
［実施例４］
図６は本発明第四の実施例にかかるＳｉＣＭＥＳＦＥＴの部分断面図である。
図１のＳｉＣＪＦＥＴと違っている点は、ゲート電極５６がｎチャネル領域６０の表面に接触している点である。ここで、ゲート電極５６は、ｎチャネル領域６０とショットキー接合を形成するような金属、例えばＴｉ，Ａｌ、Ｐｔなどを選択する。
【００５３】
コンタクト電極５６ａがソース電極５７とは分離されており、ゲート電極５６と短絡されている点はこれまでの例と同じである。ゲート電極５６に負の電圧を印加したとき、ゲート電極５６とｐ+ 埋め込み領域５２とからｎチャネル領域６０に空乏層が広がって、小さなゲート電圧で速やかにピンチオフすることができる。また、この例でも寄生トランジスタを生じず、制御が不可能となることが無い。
【００５４】
ゲート電極５６は、ＳｉＣ基板とショットキー接合を形成するような金属であり、ソース電極５７と同じ金属とは限らない。或いは、ゲート電極５６は、ショットキー接触をする金属とソース電極５７と同じ金属との二層にしてもよい。これを製造するプロセスについてはほとんどこれまでの例から容易に推測できるので、説明を省略する。
【００５５】
［実施例５］
図７は本発明第五の実施例にかかるＳｉＣＪＦＥＴの部分断面図である。
この例では、ゲート電極６６が接触するｐゲート領域６４が分割され、ｐ+ 埋め込み領域６２の欠落部の上方には形成されていない。その間では、ｎチャネル領域７０の表面上にショットキー接合を形成するような金属でゲート電極６６が設けられている。コンタクト電極６６ａがソース電極６７とは分離されており、ゲート電極６６と短絡されている点はこれまでの例と同じであり、速やかなスイッチングが可能である。
【００５６】
実施例３のＪＦＥＴでは図５からわかるように、ｐゲート領域４４はゲート電極４６が接触する部分でのみコンタクトが取られている。この接触抵抗を小さく抑えるためには、接触面積を大きくしなければならず、このコンタクト窓の大きさがチャネルの長さの最低値を制限していた。
【００５７】
本実施例のＪＦＥＴはこの点を改良したものであり、ゲート電極６６がｐゲート領域６４だけでなく、ｎチャネル領域７０の表面にも接触しているため、コンタクト部分が広く取れ、チャネル領域を狭く設計することが可能となる。
図６の実施例に対して、ショットキー接合の端の部分にｐゲート領域６４を設け高耐圧化を図る意味もある。
【００５８】
この実施例５のＪＦＥＴにおいても、ｎ+ ソース領域６３とｐ+ 埋め込み領域６２とを自己整合して形成することができ、実施例１のＪＦＥＴと同様にチャネル長が、均一で精度よく形成され、安定した特性が歩留まりよく得られることは同じである。
【００５９】
［実施例６］
図８は本発明第六の実施例にかかるＳｉＣＪＦＥＴの部分断面図である。
図１の実施例１と良く似ているが、実施例１のｎチャネル領域３０のドーピングが、ＳｉＣ基板の全面にわたってなされたのに対し、本実施例ではｎチャネル領域８０のドーピングが、選択的にｐ+ 埋め込み領域７２の上方部分だけになされている点が違っている。
【００６０】
図１のように全体にわたってチャネル用のドーピングをおこなうと、ｐ+ 埋め込み領域２２の端近傍で、ｐｎ接合から空乏層が十分広がらず、耐圧が劣化してしまう可能性がある。
【００６１】
それを防止するためにｐ+ 埋め込み領域７２の上方部分のみにドーピングをおこなう。このようにすると、ｐ+ 埋め込み領域７２とｎドリフト層７１ｂとの間に空乏層が正常に広がり耐圧劣化を招くことがない。
【００６２】
その製造方法については、図２の（ｅ）の後マスクＭ１ａを除去せず、そのままＮイオン注入をおこなえば良いので、特に工程数を増すこと無しに実現できる。
実施例２〜５のＪＦＥＴ、ＭＥＳＦＥＴについてもまったく同じように選択的にドーピングした構造を適用することができる。
【００６３】
【発明の効果】
以上説明したように本発明によれば、第一導電型ソース領域と第二導電型埋め込み領域とを有する炭化けい素縦型ＦＥＴにおいて、それぞれ独立に電極を設け、第二導電型埋め込み領域をゲート電極と同電位にすることによって、ゲート電圧の利得等のスイッチング特性を大幅に向上させることができる。
【００６４】
その製造方法としては、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続した炭化けい素縦形ＦＥＴの製造方法において、第一のマスクが中央の第一の部分と外側の第二の部分及び更に外側の第三の部分からなり、第三の部分の外端により第二導電型コンタクト領域を規定し、第三の部分の内端と第二の部分の外端により第一導電型ソース領域を規定し、第一のマスクの第一の部分の外端により第二導電型埋め込み領域の内端を規定してそれぞれの領域を形成する。例えばこの方法により、第一導電型ソース領域と第二導電型ベース層埋め込み領域とを形成すれば、第一導電型ソース領域と第二導電型ベース層埋め込み領域とが自己整合的に形成される。
【００６５】
第一導電型チャネル領域の不純物濃度を選択的に制御することによって、耐圧不良の発生を防止することができる。
このようにして、従来極めて困難であった非常に精密なチャネル領域をもつＪＦＥＴおよびＭＯＳＦＥＴが実現できるようになり、オン抵抗の低減に効果をもたらした。
【００６６】
本発明は、個別のＦＥＴに限らず、ＣＭＯＳ−ＩＣや他のＳｉＣ半導体装置にも極めて有効な方法であり、高耐圧の炭化けい素半導体装置の製造を容易にするものである。
【図面の簡単な説明】
【図１】 本発明第一の実施例のＭＯＳＦＥＴの部分断面図
【図２】 （ａ）〜（ｆ）は実施例１のＪＦＥＴの製造方法を説明するための工程順の部分断面図
【図３】 （ａ）〜（ｄ）は図２（ｆ）に続く実施例１のＪＦＥＴの工程順の部分断面図
【図４】 実施例２のＪＦＥＴの部分断面図
【図５】 実施例３のＪＦＥＴの部分断面図
【図６】 実施例４のＭＥＳＦＥＴの部分断面図
【図７】 実施例５のＭＥＳＦＥＴの部分断面図
【図８】 実施例６のＪＦＥＴの部分断面図
【図９】 従来のＪＦＥＴの部分断面図
【符号の説明】
Ｍ１、Ｍ１ａ、Ｍ１ｂ、Ｍ１ｃ 第一マスク
Ｍ２ 第二マスク
Ｍ３ 第三マスク
Ｍ４ 第四マスク
１ 多結晶シリコン膜
２ ＳｉＯ2 膜
３ 絶縁膜
４ａ 窒素イオン
４ｂ 窒素原子
５ａ ほう素イオン
５ｂ ほう素原子
１１ａ、２１ａ ｎ+ ドレイン層
１１ｂ、２１ｂ、７１ｂ ｎドリフト層
１２、２２、３２、４２、５２、６２、７２ ｐ+ 埋め込み領域
１２ａ、２２ａ ｐ+ コンタクト領域
１３、２３、６３ ｎ+ ソース領域
１４、２４、３４、４４、６４ ｐゲート領域
１５、４５ ゲート酸化膜
１６、２６、３６、４６、５６、６６ ゲート電極
１７、２７、４７、５７、６７ ソース電極
１８、２８ ドレイン電極
２０、３０、４０、５０、６０、７０、８０ チャネル領域
２６ａ、３６ａ、４６ａ、５６ａ、６６ａ ゲート電極
２９ 絶縁膜
３２ａ 凹部
Claims (12)
- 第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第二導電型ゲート領域と第一導電型ソース領域と、その第二導電型ゲート領域および第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第二導電型ゲート領域の表面に接触して設けられたゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形ＦＥＴにおいて、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続し、第二導電型埋め込み領域が形成されていない部分の上方の第一導電型ドリフト層の表面層にゲート絶縁膜を介してゲート電極を設けたことを特徴とする炭化けい素縦形ＦＥＴ。
- 第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第二導電型ゲート領域と第一導電型ソース領域と、その第二導電型ゲート領域および第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第二導電型ゲート領域の表面に接触して設けられたゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形ＦＥＴにおいて、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続し、第二導電型埋め込み領域が形成されていない部分の上方の第一導電型ドリフト層の表面上にショットキー接合を形成することを特徴とする炭化けい素縦形ＦＥＴ。
- 第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第二導電型ゲート領域と第一導電型ソース領域と、その第二導電型ゲート領域および第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第二導電型ゲート領域の表面に接触して設けられたゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形ＦＥＴにおいて、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する凹部を形成し、露出した第二導電型埋め込み領域の表面に接触する埋め込み電極をゲート電極と接続し、第二導電型埋め込み領域が形成されていない部分の上方の第一導電型ドリフト層の表面層にゲート絶縁膜を介してゲート電極を設けたことを特徴とする炭化けい素縦形ＦＥＴ。
- 第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第二導電型ゲート領域と第一導電型ソース領域と、その第二導電型ゲート領域および第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第二導電型ゲート領域の表面に接触して設けられたゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形ＦＥＴにおいて、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する凹部を形成し、露出した第二導電型埋め込み領域の表面に接触する埋め込み電極をゲート電極と接続し、第二導電型埋め込み領域が形成されていない部分の上方の第一導電型ドリフト層の表面上にショットキー接合を形成することを特徴とする炭化けい素縦形ＦＥＴ。
- 第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第一導電型ソース領域と、その第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第一導電型ドリフト層の表面に接触して設けられたショットキー接合を形成するゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形ＦＥＴにおいて、第二導電型埋め込み領域をゲート電極と同電位としたことを特徴とする炭化けい素縦形ＦＥＴ。
- 第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続することを特徴とする請求項５記載の炭化けい素縦形ＦＥＴ。
- 第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する凹部を形成し、露出した第二導電型埋め込み領域の表面に接触する埋め込み電極をゲート電極と接続することを特徴とする請求項６記載の炭化けい素縦形ＦＥＴ。
- 第一導電型ドリフト層の表面層に第一導電型ドリフト層より高不純物濃度の第一導電型チャネル領域を有することを特徴とする請求項１ないし７のいずれかに記載の炭化けい素縦形ＦＥＴ。
- 第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第二導電型ゲート領域と第一導電型ソース領域と、第一導電型ドリフト層の表面層に形成された第一導電型ドリフト層より高不純物濃度の第一導電型チャネル領域と、第二導電型ゲート領域および第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第二導電型ゲート領域の表面に接触して設けられたゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形ＦＥＴにおいて、第一導電型チャネル領域が第二導電型埋め込み領域の上部にのみ存することを特徴とする炭化けい素縦形ＦＥＴ。
- 第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第二導電型ゲート領域と第一導電型ソース領域と、その第二導電型ゲート領域および第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第二導電型ゲート領域の表面に接触して設けられたゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有し、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続した炭化けい素縦形ＦＥＴの製造方法において、第一のマスクが中央の第一の部分と外側の第二の部分及び更に外側の第三の部分からなり、第三の部分の外端により第二導電型コンタクト領域を規定し、第三の部分の内端と第二の部分の外端により第一導電型ソース領域を規定し、第一のマスクの第一の部分の外端により第二導電型埋め込み領域の内端を規定してそれぞれの領域を形成することを特徴とする炭化けい素縦型ＦＥＴの製造方法。
- 第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第一導電型ソース領域と、その第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第一導電型ドリフト層の表面に接触して設けられたショットキー接合を形成するゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有し、第一導電型ドリフト層の表面から第二導電型埋め込み領域に達する第二導電型コンタクト領域を形成し、その第二導電型コンタクト領域の表面に接触するコンタクト電極をゲート電極と接続した炭化けい素縦形ＦＥＴの製造方法において、第一のマスクが中央の第一の部分と外側の第二の部分及び更に外側の第三の部分からなり、第三の部分の外端により第二導電型コンタクト領域を規定し、第三の部分の内端と第二の部分の外端により第一導電型ソース領域を規定し、第一のマスクの第一の部分の外端により第二導電型埋め込み領域の内端を規定してそれぞれの領域を形成することを特徴とする炭化けい素縦型ＦＥＴの製造方法。
- 第一導電型ソース領域、第二導電型埋め込み領域形成のための不純物の導入がいずれもイオン注入によっておこなわれることを特徴とする請求項１０又は１１に記載の炭化けい素縦形ＦＥＴの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01160199A JP3666280B2 (ja) | 1999-01-20 | 1999-01-20 | 炭化けい素縦形ｆｅｔおよびその製造方法 |
| US09/487,169 US6303947B1 (en) | 1999-01-20 | 2000-01-19 | Silicon carbide vertical FET and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01160199A JP3666280B2 (ja) | 1999-01-20 | 1999-01-20 | 炭化けい素縦形ｆｅｔおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216407A JP2000216407A (ja) | 2000-08-04 |
| JP3666280B2 true JP3666280B2 (ja) | 2005-06-29 |
Family
ID=11782435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01160199A Expired - Lifetime JP3666280B2 (ja) | 1999-01-20 | 1999-01-20 | 炭化けい素縦形ｆｅｔおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6303947B1 (ja) |
| JP (1) | JP3666280B2 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7229872B2 (en) * | 2000-04-04 | 2007-06-12 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
| JP4797271B2 (ja) * | 2001-03-30 | 2011-10-19 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP4848591B2 (ja) * | 2001-03-30 | 2011-12-28 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP4797270B2 (ja) * | 2001-03-30 | 2011-10-19 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP4830213B2 (ja) * | 2001-05-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP4848595B2 (ja) * | 2001-05-16 | 2011-12-28 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP4839548B2 (ja) * | 2001-08-29 | 2011-12-21 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US6552363B2 (en) * | 2001-09-18 | 2003-04-22 | International Rectifier Corporation | Polysilicon FET built on silicon carbide diode substrate |
| JP4122880B2 (ja) * | 2002-07-24 | 2008-07-23 | 住友電気工業株式会社 | 縦型接合型電界効果トランジスタ |
| JP4696444B2 (ja) * | 2003-11-14 | 2011-06-08 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP4586547B2 (ja) * | 2005-01-24 | 2010-11-24 | 住友電気工業株式会社 | 接合型電界効果トランジスタ |
| JP4751308B2 (ja) | 2006-12-18 | 2011-08-17 | 住友電気工業株式会社 | 横型接合型電界効果トランジスタ |
| US7825477B2 (en) * | 2007-04-23 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with localized stressor |
| US7982239B2 (en) * | 2007-06-13 | 2011-07-19 | Northrop Grumman Corporation | Power switching transistors |
| KR100933383B1 (ko) | 2007-10-26 | 2009-12-22 | 한국전기연구원 | 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법 |
| JP5187118B2 (ja) * | 2008-10-10 | 2013-04-24 | 住友電気工業株式会社 | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 |
| JP5077185B2 (ja) * | 2008-10-16 | 2012-11-21 | 住友電気工業株式会社 | 横型接合型電界効果トランジスタおよびその製造方法 |
| US8102012B2 (en) * | 2009-04-17 | 2012-01-24 | Infineon Technologies Austria Ag | Transistor component having a shielding structure |
| US20110024765A1 (en) * | 2009-07-31 | 2011-02-03 | General Electric Company | Silicon carbide semiconductor structures, devices and methods for making the same |
| WO2011155105A1 (ja) * | 2010-06-07 | 2011-12-15 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| FR2963479B1 (fr) * | 2010-07-29 | 2012-07-27 | Inst Nat Sciences Appliq | Structure semi-conductrice pour interrupteur electronique de puissance |
| JP2012109348A (ja) * | 2010-11-16 | 2012-06-07 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| US9035363B2 (en) * | 2012-02-21 | 2015-05-19 | Robert Newton Rountree | JFET ESD protection circuit for low voltage applications |
| JP2013201190A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 接合形電界効果トランジスタ及びその製造方法 |
| US20140055901A1 (en) * | 2012-08-25 | 2014-02-27 | North Carolina State University | Solid state fault isolation devices and methods |
| US9472684B2 (en) * | 2012-11-13 | 2016-10-18 | Avogy, Inc. | Lateral GaN JFET with vertical drift region |
| US9136379B2 (en) * | 2013-04-26 | 2015-09-15 | Alpha & Omega Semiconductor, Inc. | Bottom source substrateless power MOSFET |
| US10446695B2 (en) | 2015-10-21 | 2019-10-15 | United Silicone Carbide, Inc. | Planar multi-implanted JFET |
| US9653618B1 (en) | 2015-10-21 | 2017-05-16 | United Silicon Carbide, Inc. | Planar triple-implanted JFET |
| DE102015121566B4 (de) * | 2015-12-10 | 2021-12-09 | Infineon Technologies Ag | Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements |
| CN107785411B (zh) * | 2016-08-31 | 2020-06-12 | 无锡华润上华科技有限公司 | 集成有结型场效应晶体管的器件及其制造方法 |
| JP6973422B2 (ja) * | 2019-01-21 | 2021-11-24 | 株式会社デンソー | 半導体装置の製造方法 |
| JP7329348B2 (ja) * | 2019-03-27 | 2023-08-18 | ローム株式会社 | 半導体装置 |
| CN110190114B (zh) * | 2019-05-31 | 2021-01-01 | 西安电子科技大学 | 一种栅控双极-场效应复合碳化硅垂直双扩散金属氧化物半导体晶体管 |
| CN110212032B (zh) * | 2019-05-31 | 2021-04-13 | 西安电子科技大学 | 一种栅控双极-场效应复合元素半导体基横向双扩散金属氧化物半导体晶体管 |
| CN110212033B (zh) * | 2019-05-31 | 2021-04-13 | 西安电子科技大学 | 一种栅控双极-场效应复合碳化硅ldmos |
| CN110212034B (zh) * | 2019-05-31 | 2021-04-13 | 西安电子科技大学 | 一种栅控双极-场效应复合元素半导体基vdmos |
| CN110544722A (zh) * | 2019-08-14 | 2019-12-06 | 西安电子科技大学 | 一种栅控双极-场效应复合氮化镓横向双扩散金属氧化物半导体晶体管 |
| CN110534558B (zh) * | 2019-08-14 | 2021-06-18 | 西安电子科技大学 | 一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管 |
| US11139394B2 (en) | 2019-08-30 | 2021-10-05 | Semiconductor Components Industries, Llc | Silicon carbide field-effect transistors |
| DE102020004758A1 (de) * | 2019-08-30 | 2021-03-04 | Semiconductor Components Industries, Llc | Siliciumcarbid-feldeffekttransistoren |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3158973B2 (ja) * | 1995-07-20 | 2001-04-23 | 富士電機株式会社 | 炭化けい素縦型ｆｅｔ |
| US5917203A (en) * | 1996-07-29 | 1999-06-29 | Motorola, Inc. | Lateral gate vertical drift region transistor |
| US5877047A (en) * | 1997-08-15 | 1999-03-02 | Motorola, Inc. | Lateral gate, vertical drift region transistor |
| JP3216804B2 (ja) * | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ |
-
1999
- 1999-01-20 JP JP01160199A patent/JP3666280B2/ja not_active Expired - Lifetime
-
2000
- 2000-01-19 US US09/487,169 patent/US6303947B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000216407A (ja) | 2000-08-04 |
| US6303947B1 (en) | 2001-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666280B2 (ja) | 炭化けい素縦形ｆｅｔおよびその製造方法 | |
| US6117735A (en) | Silicon carbide vertical FET and method for manufacturing the same | |
| JP5199072B2 (ja) | チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法 | |
| JP3460585B2 (ja) | 炭化けい素ｍｏｓ半導体素子の製造方法 | |
| JP4604241B2 (ja) | 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| JP3180895B2 (ja) | 炭化けい素半導体装置の製造方法 | |
| US8035112B1 (en) | SIC power DMOSFET with self-aligned source contact | |
| JP4595144B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP3428459B2 (ja) | 炭化けい素ｎチャネルＭＯＳ半導体素子およびその製造方法 | |
| JP2008503894A (ja) | 炭化ケイ素デバイスおよびその作製方法 | |
| JP2001144292A (ja) | 炭化珪素半導体装置 | |
| US8222107B2 (en) | Method for producing semiconductor element | |
| JP4678902B2 (ja) | 炭化けい素ｕｍｏｓ半導体素子およびその製造方法 | |
| JP2003318397A (ja) | 電界効果トランジスタとその製造方法 | |
| JP4620368B2 (ja) | 半導体装置の製造方法 | |
| JP3921862B2 (ja) | 炭化けい素縦形ｆｅｔの製造方法 | |
| KR20040054479A (ko) | 반도체 장치 | |
| JP3496509B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3637052B2 (ja) | ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法 | |
| WO2015111177A1 (ja) | 半導体装置，パワーモジュール，電力変換装置，および鉄道車両 | |
| JP5033316B2 (ja) | 半導体装置の製造方法 | |
| JP2000082810A (ja) | 炭化けい素トレンチ型ｍｏｓ半導体素子の製造方法および炭化けい素トレンチ型ｍｏｓ半導体素子 | |
| JP2023529342A (ja) | 段階的な横方向ドーピングを有する半導体パワーデバイスおよびそのようなデバイスを形成する方法 | |
| EP3637474B1 (en) | Silicon carbide switch device and manufacturing method therefor | |
| JP3952814B2 (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |