CN103094074B - 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法 - Google Patents

用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法 Download PDF

Info

Publication number
CN103094074B
CN103094074B CN201110340143.3A CN201110340143A CN103094074B CN 103094074 B CN103094074 B CN 103094074B CN 201110340143 A CN201110340143 A CN 201110340143A CN 103094074 B CN103094074 B CN 103094074B
Authority
CN
China
Prior art keywords
epitaxial loayer
light dope
oxide layer
bottom thick
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110340143.3A
Other languages
English (en)
Other versions
CN103094074A (zh
Inventor
金勤海
杨川
许凯强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110340143.3A priority Critical patent/CN103094074B/zh
Publication of CN103094074A publication Critical patent/CN103094074A/zh
Application granted granted Critical
Publication of CN103094074B publication Critical patent/CN103094074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法，包括以下步骤：第一步，形成第一轻掺杂外延层；第二步，在第一轻掺杂外延层上生长二氧化硅；第三步，形成光刻胶图形；第四步，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；第五步，选择性生长加横向生长第二外延层；第六步，将二氧化硅上方的外延层刻蚀干净，露出二氧化硅，形成具有底部厚栅氧化层的沟槽；第七步，在沟槽内形成栅。本发明使底部厚栅氧化层的形成变得容易，并在沟槽MOS有双层或三层外延时，能够精确控制沟槽相对外延层的位置，从而能够通过分别优化控制各层外延的掺杂浓度，使器件击穿电压和通态电阻得到优化。

Description

用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法
技术领域
本发明涉及一种半导体器件的制造方法，具体涉及一种用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法。
背景技术
底部厚栅氧化层(厚度为500～10000埃)MOS(金属氧化物半导体)能够使得器件栅漏间电容大大减小。现有的工艺通过刻蚀来形成沟槽，但是这种方法使得底部厚栅氧化层的形成很困难。并且，现有工艺一般在重掺杂上只有一层外延，当需要有两层外延时，现有技术工艺对外延与沟槽的相对位置控制性不够精确，因此使得优化外延掺杂以及器件性能的工作比较困难。
发明内容
本发明所要解决的技术问题是提供一种用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法，它可以使得沟槽MOS的底部厚栅氧化层的形成变得容易实现和控制。
为解决上述技术问题，本发明用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法的技术解决方案为，包括以下步骤：
第一步，在重掺杂硅衬底上生长外延层，形成第一轻掺杂外延层；
第二步，在第一轻掺杂外延层上生长二氧化硅，其厚度等于或者大于后续要形成的沟槽底部厚栅氧化层；
第三步，采用光刻工艺，在二氧化硅上涂胶、光刻，形成光刻胶图形；
第四步，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶；
第五步，选择性生长加横向生长第二外延层：先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层；当第二轻掺杂外延层的厚度超过二氧化硅的厚度时，使第二轻掺杂外延层在向上生长的同时横向生长，直至合拢并完全覆盖二氧化硅；
通过化学机械研磨使得第二轻掺杂外延层的上表面平坦化，然后在第二轻掺杂外延层的表面生长第三轻掺杂外延层。
第六步，通过涂胶、光刻、干法刻蚀，将二氧化硅上方的外延层刻蚀干净，露出二氧化硅，形成具有底部厚栅氧化层的沟槽；
第七步，采用沟槽MOS工艺，在沟槽内形成栅。
本发明可以达到的技术效果是：
本发明应用选择性外延及横向外延生长，使外延完全包裹氧化层，再刻蚀掉氧化层上部的外延单晶硅，形成具有底部厚栅氧化层的沟槽。
本发明的方法使底部厚栅氧化层的形成变得容易，并在沟槽MOS有双层或三层外延时，能够精确控制沟槽相对外延层的位置，从而能够通过分别优化控制各层外延的掺杂浓度，使器件击穿电压和通态电阻得到优化。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1至图8是与本发明用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法的各步骤相应的结构示意图；
图9是采用本发明所制成的底部厚栅氧化层沟槽MOS器件的截面示意图。
具体实施方式
本发明用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法，包括以下步骤：
第一步，如图1所示，在重掺杂硅衬底上生长外延层，形成第一轻掺杂外延层；重掺杂体浓度为1018/cm3以上；
第二步，如图1所示，在第一轻掺杂外延层上生长二氧化硅，其厚度等于或者大于后续要形成的沟槽底部厚栅氧化层；
第三步，如图2所示，采用光刻工艺，在二氧化硅上涂胶、光刻，形成光刻胶图形；
第四步，如图3所示，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶；
第五步，如图4所示，选择性生长加横向生长第二外延层：先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层，而二氧化硅上不生长；当第二轻掺杂外延层的厚度超过二氧化硅的厚度时，使第二轻掺杂外延层在向上生长的同时横向生长，直至合拢并完全覆盖二氧化硅；
通过化学机械研磨使得第二轻掺杂外延层的上表面平坦化，如图5所示；然后在第二轻掺杂外延层的表面生长第三轻掺杂外延层，如图6所示，也可以省略此步骤；
第六步，如图7、图8所示，通过涂胶、光刻、干法刻蚀，将二氧化硅上方的第二轻掺杂外延层和第三轻掺杂外延层刻蚀干净，露出二氧化硅，形成具有底部厚栅氧化层的沟槽；
二氧化硅即作为厚栅氧化硅；
第七步，如图9所示，采用现有的沟槽MOS工艺，在沟槽内形成栅。
采用本发明，能够制成如图9所示的底部厚栅氧化层沟槽MOS器件。

Claims (3)

1.一种用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法，其特征在于，包括以下步骤：
第一步，在重掺杂硅衬底上生长外延层，形成第一轻掺杂外延层；
第二步，在第一轻掺杂外延层上生长二氧化硅；
第三步，采用光刻工艺，在二氧化硅上涂胶、光刻，形成光刻胶图形；
第四步，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶；
第五步，选择性生长加横向生长第二外延层：先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层；当第二轻掺杂外延层的厚度超过二氧化硅的厚度时，使第二轻掺杂外延层在向上生长的同时横向生长，直至合拢并完全覆盖二氧化硅；
第六步，通过涂胶、光刻、干法刻蚀，将二氧化硅上方的外延层刻蚀干净，露出二氧化硅，形成具有底部厚栅氧化层的沟槽；
第七步，采用沟槽MOS工艺，在沟槽内形成栅。
2.根据权利要求1所述的用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法，其特征在于：所述第五步之后第六步之前，通过化学机械研磨使得第二轻掺杂外延层的上表面平坦化，然后在第二轻掺杂外延层的表面生长第三轻掺杂外延层。
3.根据权利要求1或2所述的用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法，其特征在于，所述第二步所生长的二氧化硅的厚度等于或者大于后续要形成的沟槽底部厚栅氧化层。
CN201110340143.3A 2011-11-01 2011-11-01 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法 Active CN103094074B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110340143.3A CN103094074B (zh) 2011-11-01 2011-11-01 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110340143.3A CN103094074B (zh) 2011-11-01 2011-11-01 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法

Publications (2)

Publication Number Publication Date
CN103094074A CN103094074A (zh) 2013-05-08
CN103094074B true CN103094074B (zh) 2015-04-08

Family

ID=48206505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110340143.3A Active CN103094074B (zh) 2011-11-01 2011-11-01 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法

Country Status (1)

Country Link
CN (1) CN103094074B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448651B (zh) * 2014-08-15 2019-03-29 北大方正集团有限公司 一种衬底上的外延片及其制作方法
CN105789053A (zh) * 2016-03-16 2016-07-20 上海华虹宏力半导体制造有限公司 沟槽栅功率晶体管的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512777A (zh) * 2006-08-31 2009-08-19 飞兆半导体公司 具有SiGe/Si沟道结构的功率沟槽MOSFET
CN102027583A (zh) * 2008-04-14 2011-04-20 半南实验室公司 使用选择性外延生长制造横向结型场效应晶体管的方法
CN102097354A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 功率器件耐压区的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512777A (zh) * 2006-08-31 2009-08-19 飞兆半导体公司 具有SiGe/Si沟道结构的功率沟槽MOSFET
CN102027583A (zh) * 2008-04-14 2011-04-20 半南实验室公司 使用选择性外延生长制造横向结型场效应晶体管的方法
CN102097354A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 功率器件耐压区的形成方法

Also Published As

Publication number Publication date
CN103094074A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
US10008586B2 (en) Dual fill silicon-on-nothing field effect transistor
CN108231589B (zh) 纳米线半导体器件中内间隔的形成
CN104576395A (zh) 具有用于源极和漏极的支撑结构的纳米线mosfet
JP2008514016A5 (zh)
CN104517847B (zh) 无结晶体管及其形成方法
EP3016143B1 (en) A method for forming a transistor structure comprising a fin-shaped channel structure
CN103258738B (zh) 超晶格纳米线场效应晶体管及其形成方法
CN108649072A (zh) 一种低导通电阻的沟槽mosfet器件及其制造方法
CN103855009A (zh) 鳍结构制造方法
US8980702B2 (en) Method of making a transistor
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN103094074B (zh) 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法
CN103579003B (zh) 一种制作超结mosfet的方法
CN103854981A (zh) 鳍结构制造方法
CN103094118B (zh) 制作双层栅沟槽mos的工艺方法
CN103094115B (zh) 制作双层栅沟槽mos的工艺方法
CN104392917B (zh) 一种全包围栅结构的形成方法
CN106158859B (zh) 一种半导体器件及其制造方法
CN103094117B (zh) 制作底部厚栅氧化层沟槽mos的工艺方法
CN103632978B (zh) 半导体结构的形成方法
CN206134689U (zh) 高集成度的低压沟槽栅dmos器件
CN107887447A (zh) 一种mos型器件及其制造方法
CN101226881B (zh) 制备凹陷源漏场效应晶体管的方法
CN103094116A (zh) 制作沟槽mos的工艺方法
CN106252228B (zh) 一种复合鳍的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant