JP2011139047A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2011139047A
JP2011139047A JP2010266450A JP2010266450A JP2011139047A JP 2011139047 A JP2011139047 A JP 2011139047A JP 2010266450 A JP2010266450 A JP 2010266450A JP 2010266450 A JP2010266450 A JP 2010266450A JP 2011139047 A JP2011139047 A JP 2011139047A
Authority
JP
Japan
Prior art keywords
electrode
film
oxide semiconductor
insulating film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010266450A
Other languages
English (en)
Other versions
JP5739143B2 (ja
JP2011139047A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010266450A priority Critical patent/JP5739143B2/ja
Publication of JP2011139047A publication Critical patent/JP2011139047A/ja
Publication of JP2011139047A5 publication Critical patent/JP2011139047A5/ja
Application granted granted Critical
Publication of JP5739143B2 publication Critical patent/JP5739143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

【課題】表示装置の画素部に用いられる、高信頼性を有する、酸化物半導体膜を含むトランジスタを提供する。
【解決手段】第１のゲート電極と、第１のゲート電極の上に設けられた第１のゲート絶縁膜と、第１のゲート絶縁膜の上に設けられた酸化物半導体膜と、酸化物半導体膜の上に設けられたソース電極及びドレイン電極と、ソース電極、ドレイン電極及び酸化物半導体膜の上に設けられた第２のゲート絶縁膜と、第２のゲート絶縁膜の上に設けられた第２のゲート電極と、第２のゲート絶縁膜の上に設けられた平坦性を有する有機樹脂膜と、平坦性を有する有機樹脂膜の上に設けられた画素電極と、を有し、酸化物半導体膜は二次イオン質量分析法で検出される水素原子の濃度が１×１０１６ｃｍ−３未満である表示装置である。
【選択図】図５

Description

本発明はトランジスタを有する表示装置に関し、当該トランジスタのチャネルは酸化物半導体膜を有する。
特許文献１は、基板上に、第１のゲート電極が形成され、該第１のゲート電極を覆うように第１のゲート絶縁層が形成され、該第１のゲート絶縁層の上に酸化物半導体からなる半導体層が形成され、該半導体層の上に第２のゲート絶縁層が形成され、該第２のゲート絶縁層の上に第２のゲート電極が形成され、前記半導体層と接続してドレイン電極及びソース電極が形成され、前記第２のゲート電極の厚さは前記第１のゲート電極の厚さ以上の厚さを有する薄膜トランジスタを開示する（請求項１）。特許文献１は、上記薄膜トランジスタは液晶ディスプレイや有機ＥＬディスプレイの駆動用の電界効果トランジスタに利用可能であるとしている（段落０１１４）。
特開２００９−１７６８６５号公報
特許文献１は薄膜トランジスタの伝達特性におけるハンプ（ｈｕｍｐ）の発現を抑制することができるとしている（段落００２６）。
しかしトランジスタの特性を改善するためには上記構成だけでは不十分である。そこで本発明の一態様は、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置の画素部に用いられる、酸化物半導体膜を含むトランジスタに関し、高信頼性を有するトランジスタを提供する。
以下の実験において、酸化物半導体膜を有するトランジスタに対して、水素が及ぼす影響を調査した。そして水素を除去することにより、トランジスタの特性を向上できることを見出し、上記課題を解決することができるという考えに至った。
＜実験．水素とトランジスタ特性＞
図１に試作した酸化物半導体膜（非晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜、本実験ではａ−ＩＧＺＯともいう）を有するトランジスタの模式図とそのトランジスタの特性を示す。図１（ａ）は層間膜にプラズマＣＶＤ法により作製したＳｉＯｘ（ＰＥＣＶＤ−ＳｉＯｘともいう）を用いた場合、図１（ｂ）は層間膜にスパッタ法により作製したＳｉＯｘ（Ｓｐｕｔｔｅｒｅｄ−ＳｉＯｘ又はＳｐｕｔｔｅｒｉｎｇ−ＳｉＯｘともいう）を用いた場合である。その他の作製方法は同じである。プラズマＣＶＤ法によるＳｉＯｘ場合はノーマリ・オンのトランジスタ特性が得られた。また測定温度によるトランジスタ特性の変化が大きかった。一方、スパッタ法によるＳｉＯｘの場合は、ノーマリ・オフのトランジスタ特性が得られ、測定温度によるトランジスタ特性の変化は小さかった。この二つのトランジスタの水素濃度を二次イオン質量分析法で測定したところ、プラズマＣＶＤ ＳｉＯｘの場合はトランジスタの中に水素を多量に含むが、スパッタＳｉＯｘの場合は水素が少ないことが明らかになった（図２）。
またａ−ＩＧＺＯの電子的性質を解明するために第一原理計算による解析を行った。（Ａ）化学量論比を満たすａ−ＩＧＺＯ、（Ｂ）水素が添加されたａ−ＩＧＺＯを仮定し、その電子状態を計算した。８４原子、組成比はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４、密度は５．９ｇ／ｃｍ３の単位セルを仮定し、古典分子動力学法によりアモルファス構造を再現し、さらに量子分子動力学法により構造の最適化を図り、その電子状態を計算した。
計算結果を図３に示す。図３はａ−ＩＧＺＯのＤＯＳ（Ｄｅｎｓｉｔｙ Ｏｆ Ｓｔａｔｅｓ、電子状態密度）を示す。Ｅｎｅｒｇｙが０（ゼロ）を示す箇所が、フェルミ準位を表している。（Ａ）の化学量論比を満たすａ−ＩＧＺＯはフェルミ準位が価電子帯に存在するが、（Ｂ）の水素が添加された場合は、伝導帯中にも電子が存在することがわかる。すなわち、ａ−ＩＧＺＯにおいて水素はドナー準位を形成し、電子を供給することがわかる。
水素を除去することは、酸化物半導体膜中のドナーを取り除くことになる。ドナーを取り除くことにより、酸化物半導体膜を、真性半導体又は実質的に真性な半導体にすることができる。
トランジスタのチャネルが水素が低減された酸化物半導体膜を有する場合における、当該トランジスタ（チャネル長（Ｌ）＝１０．０μｍ、チャネル幅（Ｗ）＝１ｍ）のオフ電流を室温（２５℃）にて、測定したところ、１×１０−１２Ａ以下となった（図４）。Ｗ＝１μｍに換算した場合、オフ電流は１×１０−１８Ａ以下となる。
酸化物半導体膜に含まれる水素原子を極力少なくすることにより、酸化物半導体膜を真性又は実質的に真性な半導体にすることができる。これによりトランジスタの特性を向上でき、上記課題を解決することができる。
本発明の一態様は、第１のゲート電極と、第１のゲート電極の上に設けられた第１のゲート絶縁膜と、第１のゲート絶縁膜の上に設けられた酸化物半導体膜と、酸化物半導体膜の上に設けられたソース電極及びドレイン電極と、を有し、ソース電極及びドレイン電極は酸化物半導体膜に電気的に接続され、ソース電極、ドレイン電極及び酸化物半導体膜の上に設けられた第２のゲート絶縁膜と、第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、第２のゲート電極は第１のゲート電極に電気的に接続され、第２のゲート絶縁膜の上に設けられた平坦性を有する有機樹脂膜と、平坦性を有する有機樹脂膜の上に設けられた画素電極と、を有し、画素電極は前記ソース電極及びドレイン電極の一方と電気的に接続され、第２のゲート電極及び画素電極の上に接して設けられた第１の配向膜と、第１の配向膜の上に設けられた液晶層と、液晶層の上に設けられた第２の配向膜と、第２の配向膜の上に設けられた対向電極と、対向電極の上に設けられた対向基板と、を有し、酸化物半導体膜は二次イオン質量分析法で検出される水素原子の濃度が１×１０１６ｃｍ−３未満である表示装置である。
本発明の一態様は、第１のゲート電極と、第１のゲート電極の上に設けられた第１のゲート絶縁膜と、第１のゲート絶縁膜の上に設けられた酸化物半導体膜と、酸化物半導体膜の上に設けられたソース電極及びドレイン電極と、を有し、ソース電極及びドレイン電極は酸化物半導体膜に電気的に接続され、ソース電極、ドレイン電極及び酸化物半導体膜の上に設けられた第２のゲート絶縁膜と、第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、第２のゲート電極は第１のゲート電極に電気的に接続され、第２のゲート絶縁膜の上に設けられた平坦性を有する有機樹脂膜と、平坦性を有する有機樹脂膜の上に設けられた画素電極と、を有し、画素電極はソース電極及びドレイン電極の一方と電気的に接続され、画素電極上に設けられたＥＬ層と、ＥＬ層の上に設けられた対向電極と、第２のゲート電極及び対向電極の上に接して設けられた封止材と、封止材の上に設けられた対向基板と、を有し、酸化物半導体膜は二次イオン質量分析法で検出される水素原子の濃度が１×１０１６ｃｍ−３未満である表示装置である。
本発明の一態様は、第１のゲート電極と、第１のゲート電極の上に設けられた第１のゲート絶縁膜と、第１のゲート絶縁膜の上に設けられた酸化物半導体膜と、酸化物半導体膜の上に設けられたソース電極及びドレイン電極と、を有し、ソース電極及びドレイン電極は酸化物半導体膜に電気的に接続され、ソース電極、ドレイン電極及び酸化物半導体膜の上に設けられた第２のゲート絶縁膜と、第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、第２のゲート電極は第１のゲート電極に電気的に接続され、第２のゲート絶縁膜の上に設けられた平坦性を有する有機樹脂膜と、平坦性を有する有機樹脂膜の上に設けられた画素電極と、を有し、画素電極はソース電極及びドレイン電極の一方と電気的に接続され、第２のゲート電極及び画素電極の上に接して設けられた充填材と、を有し、充填材にはキャビティを含む球形粒子が設けられ、キャビティは黒色領域及び白色領域を有し、キャビティの周囲は液体で満たされ、酸化物半導体膜は二次イオン質量分析法で検出される水素原子の濃度が１×１０１６ｃｍ−３未満である表示装置である。
本発明の一態様は、第１のゲート電極と、第１のゲート電極の上に設けられた第１のゲート絶縁膜と、第１のゲート絶縁膜の上に設けられた酸化物半導体膜と、酸化物半導体膜の上に設けられたソース電極及びドレイン電極と、を有し、ソース電極及びドレイン電極は酸化物半導体膜に電気的に接続され、ソース電極、ドレイン電極及び酸化物半導体膜の上に設けられた第２のゲート絶縁膜と、第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、第２のゲート電極は第１のゲート電極に電気的に接続され、第２のゲート絶縁膜の上に設けられた平坦性を有する有機樹脂膜と、平坦性を有する有機樹脂膜の上に設けられた画素電極と、を有し、画素電極はソース電極及びドレイン電極の一方と電気的に接続され、第２のゲート電極及び画素電極の上に接して設けられた電子インク層と、を有し、電子インク層には、正に帯電した白い微粒子と負に帯電した黒い微粒子とが封入されたマイクロカプセルが設けられ、酸化物半導体膜は二次イオン質量分析法で検出される水素原子の濃度が１×１０１６ｃｍ−３未満である表示装置である。
本発明の一態様では、チャネルが形成される酸化物半導体膜の、二次イオン質量分析法で検出される水素原子の濃度が１×１０１６ｃｍ−３未満である。これにより酸化物半導体膜は真性又は実質的に真性な半導体となる。当該酸化物半導体膜のキャリア密度は非常に少なくなる。トランジスタのオフ電流は非常に少なくなる。またアバランシェ降伏が発生しにくい。
なお、水素原子の濃度に関する特許文献として特開２００７−１０３９１８号公報が挙げられる。特開２００７−１０３９１８号公報はＩｎ又はＺｎを含むアモルファス酸化物膜からなるチャネル層を有する電界効果トランジスタであって、当該アモルファス酸化物膜が１０１６ｃｍ−３以上１０２０ｃｍ−３以下の水素原子又は重水素原子を含有していることを開示している。しかしこれらは水素原子を積極的に添加するという技術思想である。一方、本発明の一態様は水素原子を極力少なくするという技術思想である。したがって両者の技術思想は正反対であり、全く異なる。本発明の一態様では、酸化物半導体膜中の水素原子の濃度が１×１０１６ｃｍ−３未満であることにより、酸化物半導体膜を真性又は実質的に真性な半導体とすることができ、キャリア密度を非常に少なくすることができ、トランジスタのオフ電流は非常に少なくすることができる。
本発明の一態様では、画素電極に電気的に接続されたトランジスタは平坦性を有する有機樹脂膜、画素電極に覆われていない。有機樹脂膜の水素原子がトランジスタに影響を与えることがない。画素電極に印加される電位がトランジスタに影響を与えることがない。
本発明の一態様では、ソース電極及びドレイン電極の上には第２のゲート絶縁膜が設けられる。よってソース電極及びドレイン電極は第２のゲート絶縁膜によって保護される。
トランジスタの模式図とその特性を示す図 トランジスタの水素濃度プロファイルを示す図 計算結果を示す図 トランジスタ特性を示す図 表示装置を示す図 表示装置を示す図 トランジスタの断面を示す図 トランジスタのエネルギーバンドを示す図 トランジスタのエネルギーバンドを示す図 トランジスタのエネルギーバンドを示す図 表示装置の作製方法を示す図 表示装置の作製方法を示す図 表示装置の作製方法を示す図 表示装置を示す図 表示装置を示す図 表示装置を示す図 ＣＶ測定を説明する図 ＣＶ測定を説明する図 断面ＴＥＭを示す図 断面ＴＥＭを示す図 （Ａ）は試料Ａの表層部の拡大写真を示し、（Ｂ）は結晶領域の電子線回折パターンを示す 表示装置を示す図 携帯電話機及び携帯情報端末を示す図 テレビジョン装置及びデジタルフォトフレームを示す図 携帯型遊技機を示す図 電子書籍を示す図
以下に、本発明の実施形態を説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお以下において、同一部分又は同様な機能を有する部分には、異なる図面において同一の符号を共通して用い、繰り返しの説明を省略することがある。
（実施形態１）
本実施形態は、第１のゲート電極と、第１のゲート電極の上に設けられた第１のゲート絶縁膜と、第１のゲート絶縁膜の上に設けられた酸化物半導体膜と、酸化物半導体膜の上に設けられたソース電極及びドレイン電極と、を有し、ソース電極及びドレイン電極は酸化物半導体膜に電気的に接続され、ソース電極、ドレイン電極及び酸化物半導体膜の上に設けられた第２のゲート絶縁膜と、第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、第２のゲート電極は第１のゲート電極に電気的に接続され、第２のゲート絶縁膜の上に設けられた平坦性を有する有機樹脂膜と、平坦性を有する有機樹脂膜の上に設けられた画素電極と、を有し、画素電極はソース電極及びドレイン電極の一方と電気的に接続され、第２のゲート電極及び画素電極の上に接して設けられた表示媒体を有する表示装置を開示する。
図５（Ａ）（Ｂ）に示すように表示装置は画素２０を有する。表示装置は画素２０を複数有してよい。画素２０はトランジスタ１５を有する。トランジスタ１５は、第１のゲート電極３と、第１のゲート絶縁膜４と、酸化物半導体膜５と、電極６Ａ（ソース電極及びドレイン電極の一方）と、電極６Ｂ（ソース電極及びドレイン電極の他方）と、第２のゲート絶縁膜７と、第２のゲート電極８と、を有する。画素２０はその他平坦性を有する有機樹脂膜９と、画素電極１０と、を有する。図５（Ａ）は画素２０の上面図であり、図５（Ｂ）は図５（Ａ）のＡ−Ｂ断面及びＣ−Ｄ断面を示す。
トランジスタ１５は基板１の上に設けられる。基板１の上には下地膜となる絶縁膜２が設けられる。絶縁膜２の上には第１のゲート電極３が設けられる。第１のゲート電極３の上には、第１のゲート絶縁膜４が第１のゲート電極３を覆うように設けられる。第１のゲート絶縁膜４の上には酸化物半導体膜５が設けられる。酸化物半導体膜５の上には電極６Ａ、電極６Ｂが設けられる。電極６Ａ、電極６Ｂ及び酸化物半導体膜５の上には第２のゲート絶縁膜７が設けられる。第２のゲート絶縁膜７は電極６Ａ、電極６Ｂ及び酸化物半導体膜５を覆う。第２のゲート絶縁膜７の上には第２のゲート電極８が設けられる。
図５（Ａ）では第２のゲート電極８は第１のゲート電極３に電気的に接続されるが、第２のゲート電極８は第１のゲート電極３に電気的に接続されていなくてもよい（図６）。第２のゲート電極８が第１のゲート電極３と電気的に接続される場合は、第２のゲート電極８は第１のゲート電極３と同電位となる。一方、第２のゲート電極８が第１のゲート電極３に電気的に接続されない場合は、第２のゲート電極８は第１のゲート電極３と同電位にならないこともある。
第１のゲート電極３は走査線駆動回路（図示しない）に電気的に接続される。走査線駆動回路からは選択信号が第１のゲート電極３に印加される。第１のゲート電極３が第２のゲート電極８に電気的に接続されている場合には、第２のゲート電極８にも同じ選択信号が印加される。第１のゲート電極３と、第２のゲート電極８とが電気的に接続されていない場合には、第２のゲート電極８は別の走査線駆動回路に電気的に接続され、当該走査線駆動回路から別の選択信号が印加される。
電極６Ａは信号線駆動回路（図示しない）に電気的に接続される。信号線駆動回路からは画像信号が電極６Ａに印加される。
第２のゲート絶縁膜７の上には平坦性を有する有機樹脂膜９が設けられる。有機樹脂膜９は第２のゲート電極８の上には設けられない。有機樹脂膜９の上には画素電極１０が設けられる。第２のゲート電極８、第２のゲート絶縁膜７及び画素電極１０の上には表示媒体が設けられる（図１４、１５、１６、２２）。
本実施形態の表示装置には保持容量を設けていない。トランジスタ１５のオフ電流は極めて低いため、電極６Ｂ及び画素電極１０に印加された電位は低下することなく、保持される。したがって保持容量は不要となる。しかし保持容量を設けてよいことは言うまでもない。
電極６Ａ、電極６Ｂが設けられていない領域で、第１のゲート絶縁膜４と第２のゲート絶縁膜７とは接してもよい（図５（Ｂ）、図６（Ｂ）、図７）。第１のゲート絶縁膜４と第２のゲート絶縁膜７とが接することにより、酸化物半導体膜５は第１のゲート絶縁膜４と第２のゲート絶縁膜７によりカバーされるようになり、不純物が酸化物半導体膜５へ侵入するのを防止することができる。
表示装置の特徴を以下に説明する。チャネルが形成される酸化物半導体膜５に含まれる水素原子の濃度は１×１０１６ｃｍ−３未満であり、真性又は実質的に真性な半導体である。これについては後述する。
電極６Ａ、電極６Ｂは第２のゲート絶縁膜７で覆われる。電極６Ａ、電極６Ｂは第２のゲート絶縁膜７により保護される。
図５および図６に示すように、トランジスタ１５の上には有機樹脂膜９及び画素電極１０が設けられない。有機樹脂膜９の水素原子がトランジスタ１５に影響を与えることがない。画素電極１０に印加される電位がトランジスタ１５に影響を与えることがない。
次に表示装置の各構成を説明する。
まず酸化物半導体膜５について説明する。酸化物半導体膜５にはチャネルが形成される。酸化物半導体膜５は２ｎｍ−２００ｎｍの厚さを有すればよい。
（組成）
酸化物半導体膜５としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏや、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｓｎ−Ｇａ−Ｚｎ−Ｏ、Ａｌ−Ｇａ−Ｚｎ−Ｏ、Ｓｎ−Ａｌ−Ｚｎ−Ｏや、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ、Ｓｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｚｎ−Ｍｇ−Ｏ、Ｓｎ−Ｍｇ−Ｏ、Ｉｎ−Ｍｇ−Ｏや、Ｉｎ−Ｏ、Ｓｎ−Ｏ、Ｚｎ−Ｏなどの酸化物半導体を用いることができる。また、上記酸化物半導体はＳｉＯ２を含んでもよい。
また、酸化物半導体膜５は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体膜５のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ膜ともよぶこととする。
（水素濃度）
酸化物半導体膜５では、二次イオン質量分析法で検出される水素濃度が１×１０１６ｃｍ−３未満である。好ましくは１×１０１４ｃｍ−３未満である。上記のように水素が低減された酸化物半導体膜５は真性又は実質的に真性な半導体となる。なお酸化物半導体膜５はドナー準位、アクセプタ準位を形成する不純物元素を含まないことが好ましい。
二次イオン質量分析法は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布を、二次イオン質量分析法で分析する場合、水素濃度は、対象となる膜の存在する範囲において、極端な変動が無く、ほぼ一定の強度が得られる領域における平均値を採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の強度の得られる領域を見いだせない場合がある。この場合、当該膜の存在する領域における、最大値又は最小値を、水素濃度として採用する。さらに、当該膜の存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
酸化物半導体膜５に含まれる水素原子はゼロであることが好ましい。水素原子の濃度は０ｃｍ−３以上、１×１０１６ｃｍ−３未満である。しかし水素原子がゼロであることを二次イオン質量分析法で検出することは困難である。したがって少なくとも水素原子の濃度は二次イオン質量分析法で検出限界以下であることが好ましい。
（キャリア密度）
上記水素原子濃度を有する酸化物半導体膜５のキャリア密度は３００Ｋにおいて１×１０１２ｃｍ−３未満となる。酸化物半導体膜５のキャリア密度は３００Ｋにおいて１×１０１２ｃｍ−３未満がよい。好ましくは酸化物半導体膜５のキャリア密度は３００Ｋにおいて１×１０１０ｃｍ−３未満である。キャリア密度はホール測定等により見積もることができるが、ここで用いた測定方法については実施例にて説明する。
ここで、酸化物半導体の真性キャリア密度について説明する。真性キャリア密度とは真性半導体のキャリア密度をいう。
半導体に含まれる真性キャリア密度ｎｉは、フェルミ・ディラック統計によるフェルミ・ディラック分布をボルツマン分布の式（数式１参照）で近似することで、求められる。
近似式により求められる真性キャリア密度ｎｉは、伝導帯における実効状態密度Ｎｃ、価電子帯における実効状態密度Ｎｖ、及びバンドギャップＥｇの関係式であり、上記数式からシリコンの真性キャリア密度ｎｉは１．４×１０１０ｃｍ−３、酸化物半導体（ここでは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜）の真性キャリア密度ｎｉは１．２×１０−７ｃｍ−３となる。シリコンと比較して、酸化物半導体の真性キャリア密度が極端に低いことが分かる。
上記水素原子濃度を有する酸化物半導体膜５のキャリア密度は極端に低く、酸化物半導体膜５を有するトランジスタ１５のオフ電流は極めて低くなる。
次に酸化物半導体膜５以外の構成を説明する。
基板１は、後の加熱処理に耐えうる程度の耐熱性を有する。基板１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。また基板１は、セラミック基板、石英基板、サファイア基板、結晶化ガラス基板などの絶縁体でなる基板でもよい。後の加熱処理に耐えうる程度の耐熱性を有していれば、ポリエチレンテレフタレート、ポリイミド、アクリル樹脂、ポリカーボネート、ポリプロピレン、ポリエステル、ポリ塩化ビニル等のプラスチックフィルムなどを用いてもよい。
絶縁膜２は酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などを用いる。絶縁膜２には水素、水酸基または水分などの水素原子を含む物質が含まれないようにすることが好ましい。絶縁膜２は１０ｎｍ−２００ｎｍの厚さを有すればよい。絶縁膜２は基板１に含まれる不純物が第１のゲート絶縁膜４や酸化物半導体膜５へ侵入するのを防止する。基板１に含まれる不純物を考慮する必要がないのであれば絶縁膜２を設けなくてもよい。
第１のゲート電極３はモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する。第１のゲート電極３には水素、水酸基または水分などの水素原子を含む物質が含まれないようにすることが好ましい。第１のゲート電極３は１０ｎｍ−２００ｎｍの厚さを有すればよい。
第１のゲート絶縁膜４は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、ハフニウムシリケート（ＨｆＳｉＯｘ）膜、Ｎが添加されたＨｆＳｉｘＯｙ膜、窒素が添加されたハフニウムアルミネート（ＨｆＡｌＯｘ）膜、酸化ハフニウム膜、酸化イットリウム膜を単層でまたは積層して形成する。ハフニウムシリケート（ＨｆＳｉＯｘ）膜、Ｎが添加されたＨｆＳｉｘＯｙ膜、窒素が添加されたハフニウムアルミネート（ＨｆＡｌＯｘ）膜、酸化ハフニウム膜、酸化イットリウム膜などのｈｉｇｈ−ｋ材料を用いることでゲートリークを低減できる。第１のゲート絶縁膜４には水素、水酸基または水分などの水素原子を含む物質が含まれないようにすることが好ましい。第１のゲート絶縁膜４は１０ｎｍ−５００ｎｍの厚さを有すればよい。
第１のゲート絶縁膜４にハロゲン元素（例えば、フッ素または塩素）を５×１０１８−１×１０２０ｃｍ−３程度含ませてもよい。ハロゲン元素により酸化物半導体膜５、または第１のゲート絶縁膜４と酸化物半導体膜５との界面に存在しうる、水素、水分、水酸基又は水素化物などの水素原子を含む物質を排除することができる。例えば第１のゲート絶縁膜４として、窒化シリコン膜と酸化シリコン膜の積層膜にする場合は、酸化物半導体膜５に接する側を、上記濃度でハロゲン元素を含む酸化シリコン膜とするとよい。窒化シリコン膜が水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物が酸化シリコン膜に侵入することを防止する。
電極６Ａ（ソース電極及びドレイン電極の一方）、電極６Ｂ（ソース電極及びドレイン電極の他方）はモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、イットリウム等の金属材料またはこれらを主成分とする合金材料、又はインジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いて、単層でまたは積層して形成する。電極６Ａ、電極６Ｂには水素、水酸基または水分が含まれないようにすることが好ましい。電極６Ａ、電極６Ｂは１０ｎｍ−５００ｎｍの厚さを有すればよい。
第２のゲート絶縁膜７は第１のゲート絶縁膜４と同じ材料で形成することができる。例えば酸化シリコン膜を用いる。第２のゲート絶縁膜７には水素、水酸基または水分が含まれないようにすることが好ましい。第２のゲート絶縁膜７は１０ｎｍ−２００ｎｍの厚さを有すればよい。なお酸化シリコン膜に代えて、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いることもできる。
また第２のゲート絶縁膜７は欠陥を有していてもよい。欠陥は酸化物半導体膜５に含まれる水素原子を捕獲することができる。これにより酸化物半導体膜５中の水素原子をさらに低減させることができる。
第２のゲート絶縁膜７にハロゲン元素（例えば、フッ素または塩素）を５×１０１８−１×１０２０ｃｍ−３程度含ませてもよい。ハロゲン元素により酸化物半導体膜５、または第２のゲート絶縁膜７と酸化物半導体膜５との界面に存在しうる、水素、水分、水酸基又は水素化物などの不純物を排除することができる。
第２のゲート電極８はモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する。第２のゲート電極８には水素、水酸基または水分などの水素原子を含む物質が含まれないようにすることが好ましい。第２のゲート電極８は１０ｎｍ−２００ｎｍの厚さを有すればよい。第２のゲート電極８は第１のゲート電極３の厚さ以上の厚さを有してもよい。第２のゲート電極８は第１のゲート電極３と同じ材料で形成してもよい。
有機樹脂膜９は例えば平坦性を有するアクリル樹脂膜、ポリイミド樹脂膜などを用いる。有機樹脂膜９は１．０μｍ−２．０μｍの厚さを有すればよい。
画素電極１０は、代表的には、アルミニウム、銅、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素でなる単体、上述の元素を成分とする合金、上述の元素を成分とする化合物（酸化物や窒化物）などの反射性または遮光性を有する導電材料を用いることができる。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、これらの材料を含む積層構造を適用することもできる。画素電極１０は５０ｎｍ−５００ｎｍの厚さを有すればよい。
次に、エネルギーバンド図を用いて、酸化物半導体膜５を有するトランジスタ１５の動作を説明する。
図７は、酸化物半導体膜を用いた逆スタガー型の薄膜トランジスタの一般的な縦断面図を示す。ゲート電極（ＧＥ）上に第１のゲート絶縁膜（ＧＩ）を介して酸化物半導体膜（ＯＳ）が設けられる。酸化物半導体膜及び第１のゲート絶縁膜の上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。ソース電極及びドレイン電極の上にパッシベーション絶縁膜（ＰＩ）が設けられる。ソース電極及びドレイン電極が設けられていない領域で第１のゲート絶縁膜とパッシベーション絶縁膜とは接する。
図８は、図７に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図８（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図８（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０）を加えた場合を示す。
図９は、図７におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である。図９（Ａ）はゲート（ＧＥ）に正の電位（＋ＶＧ）が印加された状態であり、ソース電極とドレイン電極との間にキャリア（電子）が流れるオン状態を示している。また、図９（Ｂ）は、ゲート（ＧＥ）に負の電位（−ＶＧ）が印加された状態であり、オフ状態（少数キャリアは流れない）である場合を示す。
図１０は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す。
金属は縮退しているため、伝導子帯とフェルミ準位とは一致する。一方、従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において水素はドナーであり、酸化物半導体をｎ型化する一つの要因である。
これに対して本実施形態に係る酸化物半導体膜は、ｎ型不純物である水素原子を酸化物半導体膜から除去し、酸化物半導体膜の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とし、または真性型とせんとしたものである。すなわち、不純物を添加してｉ型化するのでなく、水素原子を極力除去したことにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としている。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は４．３ｅＶと言われている。例えばチタンを用いてソース電極及びドレイン電極を形成すると、チタンの仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両者が接触すると図８（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図８（Ｂ）において黒丸（●）は電子を示す。ドレインに正の電位が印加されると、電子はバリア（ｈ）を越えて酸化物半導体膜に注入され、ドレインに向かって流れる。この場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレイン電圧が印加された場合には、電圧印加のない図８（Ａ）のバリアの高さ、すなわちバンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
このとき電子は、図９（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体膜との界面における、酸化物半導体膜側のエネルギー的に安定な最低部を移動する。
また、図９（Ｂ）において、ゲート電極（ＧＥ）に負の電位（逆バイアス）が印加されると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
また酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、シリコンのＥｇよりも３倍程度の大きさになる。このようなＥｇを有する酸化物半導体はアバランシェ降伏が生じにくい。水素原子が低減された酸化物半導体膜を用いたトランジスタではドレイン電極に印加する電圧を、水素原子が低減されていない酸化物半導体膜を用いたトランジスタやシリコンを用いたトランジスタよりも大きくすることができる。
以上のように、水素原子が低減された酸化物半導体膜５はトランジスタ１５の動作を良好にする。
次に表示装置の作製方法を説明する。
プラズマＣＶＤ法またはスパッタリング法等により、基板１の上に下地膜となる絶縁膜２を形成する（図１１（Ａ））。絶縁膜２中に水素が多量に含まれないようにするためにスパッタリング法で成膜することが好ましい。
例えば酸化珪素膜を形成する場合を説明する。水素、水、水酸基または水素化物（水素化合物ともいう。）などが除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、基板１上に酸化珪素膜を成膜する。基板１の温度は室温でもよいし、基板１を加熱していてもよい。
その他、石英（好ましくは合成石英）を用い、基板温度１０８℃、ターゲットと基板の間の距離を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化珪素膜を成膜する。スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いる。
成膜室内の残留水分を除去しつつ絶縁膜２を成膜することが好ましい。絶縁膜２に水素、水、水酸基または水素化物などが含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素、水、水酸基または水素化物などが排気されるため、当該成膜室で成膜し絶縁膜２に含まれる不純物の濃度を低減できる。
スパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング方法を適宜用いることができる。
絶縁膜２として窒化珪素膜と酸化珪素膜とを積層する場合、窒化珪素膜と酸化珪素膜を同じ成膜室において、共通のシリコンターゲットを用いて成膜する。先に窒素を含むスパッタガスを導入して、成膜室内に装着されたシリコンターゲットを用いて窒化珪素膜を形成し、次に酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化珪素膜を成膜する。窒化珪素膜と酸化珪素膜とを大気に曝露せずに連続して形成することができるため、窒化珪素膜表面に水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
絶縁膜２上に導電膜を形成した後、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして第１のゲート電極３を形成する（図１１（Ａ））。導電膜に水素、水酸基または水分が含まれないようにするためスパッタリング法で成膜することが好ましい。第１のゲート電極３の端部はテーパ形状であると、後に積層する第１のゲート絶縁膜４の被覆性が向上するため好ましい。
第１のゲート電極３の上に第１のゲート絶縁膜４を形成する。第１のゲート絶縁膜４に水素、水酸基または水分が含まれないようにするためスパッタリング法で成膜することが好ましい。そのために成膜の前処理として、スパッタリング装置の予備加熱室で第１のゲート電極３が形成された基板１を予備加熱し、基板１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
例えば第１のゲート絶縁膜４として酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
第１のゲート絶縁膜４上に酸化物半導体膜をスパッタリング法により形成する。スパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第１のゲート絶縁膜４の表面に付着している粉状物質（パーティクル、ゴミともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体のターゲットを用いる。例えば、酸化亜鉛を主成分とする金属酸化物のターゲットを用いる。金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ％］、すなわち、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ％］の組成比を有するターゲットを用いることもできる。酸化物半導体ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い酸化物半導体ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いてもよい。
希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において、酸化物半導体膜を成膜する。
スパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板１を保持し、成膜室内の残留水分を除去しつつ水素、水、水酸基または水素化物などの不純物が除去されたスパッタリングガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板１を、例えば４００℃未満の温度に加熱してもよい。
成膜条件の一例としては、基板１の温度を室温とし、基板とターゲットの間の距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、パーティクルが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは２ｎｍ以上２００ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な膜厚は異なり、材料に応じて適宜膜厚を選択すればよい。
次に、酸化物半導体膜をフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、酸化物半導体膜５を形成する（図１１（Ａ））。なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液又はアンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
酸化物半導体膜５に加熱処理（第１の加熱処理ともいう）を行ってもよい。加熱処理の温度は４００℃以上７５０℃以下、好ましくは４００℃以上、基板１の歪み点未満とする。加熱処理の時間は０．５時間−５時間でよい。加熱処理によって酸化物半導体膜５に含まれる水素原子を除去することができる。例えば電気炉にて酸化物半導体膜５に対して窒素雰囲気下４５０℃において１時間、又は６５０℃１時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導体膜５への水素原子の再浸入を防ぐことができる。なお第１の加熱処理により、酸化物半導体膜５は結晶化する場合がある。６５０℃１時間の加熱処理を行った場合のＴＥＭ分析を実施例２に示す。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、酸化物半導体膜５を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、酸化物半導体膜５を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって酸化物半導体膜５と反応しない不活性気体が用いられる。
ＧＲＴＡは酸化物半導体膜５を６５０℃〜７００℃の高温に加熱した不活性ガス雰囲気にて２−５分間加熱する。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
上述したように加熱処理の条件、または酸化物半導体膜の材料によっては、酸化物半導体膜は結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、または酸化物半導体膜の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。
また上記加熱処理の後に、水素、水、水酸基または水素化物などが含まれない酸素雰囲気下又は水素、水、水酸基または水素化物などが含まれない窒素及び酸素雰囲気下で、第２の加熱処理を行ってもよい。上記加熱処理により酸化物半導体膜５より酸素が除去される場合があるため、第２の加熱処理により酸化物半導体膜５に酸素を導入することができる。
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体膜５及び第１のゲート絶縁膜４の表面に付着しているレジスト残渣などを除去することが好ましい。
酸化物半導体膜５及び第１のゲート絶縁膜４上に導電膜をスパッタリング法にて形成する。導電膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜前に上記の前処理を行うことが好ましい。導電膜をフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、電極６Ａ（ソース電極及びドレイン電極の一方）、電極６Ｂ（ソース電極及びドレイン電極の他方）を形成する（図１１（Ｂ））。
次に、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体膜５の表面に付着した吸着水などを除去する。または酸素とアルゴンの混合ガスを用いてプラズマ処理を行う。
プラズマ処理後、大気に触れることなく、酸化物半導体膜５、電極６Ａ、電極６Ｂの上に第２のゲート絶縁膜７を形成する（図１１（Ｃ））。酸化物半導体膜５が電極６Ａ、電極６Ｂと接する領域以外の領域において、酸化物半導体膜５と第２のゲート絶縁膜７とが接する。また第２のゲート絶縁膜７は電極６Ａ、電極６Ｂを覆う。
第２のゲート絶縁膜７は、基板１を室温または１００℃未満の温度に加熱した状態で、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて、例えば欠陥を含む酸化シリコン膜を成膜する。
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、ターゲットと基板の間の距離を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン膜を成膜する。シリコンターゲットに代えて石英（好ましくは合成石英）を、酸化シリコン膜を成膜するためのターゲットとして用いることができる。スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
この場合において、処理室内の残留水分を除去しつつ第２のゲート絶縁膜７を成膜することが好ましい。酸化物半導体膜５及び第２のゲート絶縁膜７に水素、水酸基または水分が含まれないようにするためである。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
第２のゲート絶縁膜７と酸化物半導体膜５が接した状態で１００℃乃至４００℃で加熱処理を行ってもよい。第２のゲート絶縁膜７は欠陥を多く含む。加熱処理によって酸化物半導体膜５中に含まれる水素、水分、水酸基または水素化物などの不純物を第２のゲート絶縁膜７に拡散させ、酸化物半導体膜５中に含まれる水素原子をより低減させることができる。
第２のゲート絶縁膜７の上に導電膜を形成する。フォトリソグラフィ工程により形成したレジストマスクを用いて導電膜をエッチングして第２のゲート電極８を形成する（図１１（Ｃ））。導電膜に水素、水酸基または水分が含まれないようにするためスパッタリング法で成膜することが好ましい。第２のゲート電極８と第１のゲート電極３とを電気的に接続する場合は、導電膜を形成する前に第２のゲート絶縁膜７及び第１のゲート絶縁膜４にコンタクトホールを形成する。コンタクトホールは第１のゲート電極３に達する。コンタクトホールを形成後、導電膜を形成する。導電膜から第２のゲート電極８を形成する。
第２のゲート絶縁膜７上に平坦化膜として有機樹脂膜を形成する。有機樹脂膜はスピンコート法等により形成する。有機樹脂膜を選択的にエッチングして有機樹脂膜９を形成する（図１２（Ａ））。
有機樹脂膜９及び第２のゲート絶縁膜７に電極６Ｂに達する開口を形成する。その開口に、画素電極１０を形成する（図１２（Ｂ））。画素電極１０は電極６Ｂと電気的に接続する。
画素電極１０、第２のゲート電極８及び第２のゲート絶縁膜７の上には表示媒体が設けられる（図１４（Ａ）、１５（Ａ）、１６（Ａ）、２２（Ａ））。
第２のゲート電極８及び第２のゲート絶縁膜７の上に、パッシベーション膜となる絶縁膜２１を１０ｎｍ−２００ｎｍの厚さで形成してもよい（図１３）。絶縁膜２１には酸化珪素膜、窒化珪素膜などを用いることができる。絶縁膜２１は、基板１を室温または１００℃未満の温度に加熱した状態で、水素及び水分が除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて酸化珪素膜、窒化珪素膜などを成膜する。
絶縁膜２１上に平坦化膜として有機樹脂膜９を形成する。有機樹脂膜９、絶縁膜２１及び第２のゲート絶縁膜７に電極６Ｂに達する開口を形成する。その開口に、画素電極１０を形成する（図１３）。画素電極１０、絶縁膜２１の上には表示媒体が設けられる（図１４（Ｂ）、１５（Ｂ）、１６（Ｂ）、２２（Ｂ））。
以下、表示媒体として、液晶、ＥＬ、電子ペーパーを説明する。なお表示媒体は液晶、ＥＬ、電子ペーパーに限定されることはない。
＜液晶＞
図１４（Ａ）は表示媒体が液晶の場合を示す。画素電極１０の上に第１の配向膜２２が設けられる。第１の配向膜２２は第２のゲート電極８、第２のゲート絶縁膜７の上にも接して設けられる。第１の配向膜２２の上には液晶層２３が設けられる。液晶層２３の上には第２の配向膜２４が設けられる。液晶層２３は第１の配向膜２２及び第２の配向膜２４に挟持される。第２の配向膜２４の上には対向電極となる電極２５が設けられ、電極２５の上には対向基板となる基板２６が設けられる。第１の配向膜２２及び第２の配向膜２４を設けなくても液晶層２３が配向されるのであれば、第１の配向膜２２及び第２の配向膜２４を設けなくてもよい。セルギャップを維持するためにスペーサを設けてもよい。
液晶表示に用いるモードはＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。その他ブルー相モードを用いてもよい。
第１の配向膜２２、第２の配向膜２４、電極２５、基板２６は公知の材料を用いる。
第１の配向膜２２、液晶層２３、第２の配向膜２４、電極２５は公知の方法で作製する。
上述のようにパッシベーション膜となる絶縁膜２１を形成してもよい（図１４（Ｂ））。絶縁膜２１及び画素電極１０の上に接して第１の配向膜２２が設けられる。
＜ＥＬ＞
図１５（Ａ）は表示媒体がＥＬの場合を示す。画素電極１０の上にＥＬ層３１が設けられる。ＥＬ層３１の上には対向電極として電極３２が設けられる。ＥＬ層３１及び電極３２は第２のゲート電極８及び第２のゲート絶縁膜７の上には設けなくてよい。第２のゲート電極８、第２のゲート絶縁膜７及び電極３２の上には封止材３３が接して設けられる。封止材３３の上には封止基板として基板３４が設けられる。
ＥＬ層は有機ＥＬ層又は無機ＥＬ層に分類される。無機ＥＬ層の場合はさらに分散型無機ＥＬと薄膜型無機ＥＬに分類される。
有機ＥＬ層の場合、ＥＬ層３１は例えば正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等からなる。発光層にはホスト材料にドーパント材料が添加される。ドーパント材料にはリン光発光材料又は蛍光発光材料が用いられる。
分散型無機ＥＬの場合、ＥＬ層３１は発光材料の粒子をバインダ中に分散させた発光層を有する。薄膜型無機ＥＬの場合、ＥＬ層３１は発光層を誘電体層で挟み込む構成となる。
封止材３３としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。
ＥＬ層３１、電極３２、封止材３３、基板３４は公知の材料が用いられる。またＥＬ層３１、電極３２、封止材３３は公知の方法で作製される。
上述のようにパッシベーション膜となる絶縁膜２１を形成してもよい（図１５（Ｂ））。絶縁膜２１及び電極３２の上に接して封止材３３が設けられる。
＜電子ペーパー＞
図１６（Ａ）は表示媒体が電子ペーパーの場合を示す。図１６（Ａ）では、ツイストボール表示方式を用いている。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用い、画素電極１０及び電極４４の間に配置し、画素電極１０及び電極４４に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
画素電極１０、第２のゲート電極８及び第２のゲート絶縁膜７の上に樹脂等の充填材４３が接して設けられる。充填材４３中には、キャビティ４２を含む球形粒子が設けられる。キャビティ４２は黒色領域４１及び白色領域４０を有する。充填材４３の上には対向電極となる電極４４が設けられる。電極４４の上には対向基板となる基板４５が設けられる。
ツイストボール表示方式の代わりに、電気泳動表示方式を用いることも可能である（図２２（Ａ））。画素電極１０、第２のゲート電極８及び第２のゲート絶縁膜７の上に電子インク層５１が接して設けられる。電子インク層５１の中には、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセル５２が設けられる。電子インク層５１の上には対向電極となる電極５３が設けられ、電極５３の上には対向基板となる基板５４が設けられる。
充填材４３、キャビティ４２、電極４４、基板４５、電子インク層５１、マイクロカプセル５２、電極５３、基板５４は公知の材料を用いる。また充填材４３、キャビティ４２、電極４４、電子インク層５１、マイクロカプセル５２、電極５３は公知の方法で作製する。
上述のようにパッシベーション膜となる絶縁膜２１を形成してもよい（図１６（Ｂ）、図２２（Ｂ））。絶縁膜２１及び画素電極１０の上に接して充填材４３又は電子インク層５１が設けられる。
表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図２３（Ａ）は、携帯電話機の一例を示している。携帯電話機１１００は、筐体１１０１に組み込まれた表示部１１０２の他、操作ボタン１１０３、外部接続ポート１１０４、スピーカ１１０５、マイク１１０６などを備えている。そして表示部１１０２には上記表示装置が設けられる。
図２３（Ｂ）は携帯型情報端末の一例である。携帯型情報端末は、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８００には、表示パネル２８０２、スピーカ２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備え、筐体２８０１には、キーボード２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。そして表示パネル２８０２には上記表示装置が設けられる。
図２４（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。そして表示部９６０３及び表示部９６０７には上記表示装置が設けられる。
図２４（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。そして表示部９７０３には上記表示装置が設けられる。
図２５は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。そして表示部９８８３には上記表示装置が設けられる。
図２６は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２６では表示部２７０５）に文章を表示し、左側の表示部（図２６では表示部２７０７）に画像を表示することができる。
また、図２６では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
表示部２７０５及び表示部２７０７には上記表示装置が設けられる。
本実施例では、酸化物半導体膜のキャリア密度の求め方について、図１７及び図１８を用いて説明する。
はじめに、ＣＶ（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ）測定に用いた試料の構造について、図１７を用いて説明する。
ガラス基板５０１上に厚さ３００ｎｍのチタン膜５０３をスパッタリング法により形成し、その上に厚さ１００ｎｍの窒化チタン膜５０５をスパッタリング法により形成した。
窒化チタン膜５０５上に水素原子を低減した酸化物半導体膜５０７として、厚さ２０００ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜をスパッタリング法により形成した。このときの堆積条件は、スパッタガスとして流量３０ｓｃｃｍのＡｒ、流量１５ｓｃｃｍの酸素を用い、ターゲット及び基板間隔を６０ｍｍとし、直流（ＤＣ）電源０．５ｋＷ、堆積雰囲気温度を室温とした。
次に、ＣＶＤ法により厚さ３００ｎｍの酸化窒化シリコン膜５０９を形成し、その上に厚さ３００ｎｍの銀膜５１１を形成した。
次に、当該試料を３００ＫにおいてＣＶ測定した結果を図１８（Ａ）に示し、図１８（Ａ）に示す測定結果から電圧に対するＣ−２の曲線を図１８（Ｂ）に示す。ここで、試料の弱反転状態でのＣ−２の曲線の傾きを数式２に代入することで、キャリア密度を求めることができる。なお、図１８（Ｂ）においてＣ−２の曲線を実線で示し、弱反転状態でのＣ−２の傾きを破線で示す。傾きは−１．９６×１０１８Ｆ−２Ｖ−１であった。
なお、ｅは電子一つあたりの電荷量、εは比誘電率、ε０は真空の誘電率、Ｎｄはキャリア密度である。
数式２から、本実施例の酸化物半導体のキャリア密度は、６×１０１０ｃｍ−３であった。このことから、本実施例に示す酸化物半導体のキャリア密度が極めて低いことがわかる。
本実施例では、加熱処理により水素原子を低減した酸化物半導体膜について、ＴＥＭ分析法を用いて解析した結果を説明する。
はじめに試料の作製方法を説明する。
基板６０１上にスパッタリング法により酸化物半導体膜を成膜した。
ここでは、基板６０１として、ＥａｇｌｅＸＧ基板（コーニング社製）を用いた。酸化物半導体膜は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１の酸化物半導体ターゲットを使用して、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜６０３を堆積した。当該試料を比較例である試料Ｂとする。試料Ｂは水素原子が低減されていない。
次に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜６０３に対して、電気炉を用い窒素ガス雰囲気中で６５０℃、１時間の加熱処理を行って水素原子を低減させた。加熱処理を行ったＩｎ−Ｇａ−Ｚｎ−Ｏ膜を酸化物半導体膜６０５とする。当該試料を試料Ａとする。
それぞれの試料の断面を高分解能透過電子顕微鏡（日立製作所製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋＶとし、結晶状態の観察を行った。図１９に試料Ａの断面写真を示し、図２０に試料Ｂの断面写真を示す。なお、図１９（Ａ）、図２０（Ａ）は低倍写真（２００万倍）、図１９（Ｂ）、図２０（Ｂ）は高倍写真（４００万倍）である。
図１９に示す６５０℃で１時間、電気炉での加熱処理を行った試料Ａは、その断面において、表層部に連続した格子像が観察された。特に図１９（Ｂ）の高倍写真では、白枠で囲んだ領域に明瞭な格子像が観察され、揃った結晶の存在が示唆されている。このことから、６５０℃で１時間、電気炉での加熱処理においてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の表層部は結晶化し、結晶領域を有するようになることが明らかとなった。なお、表層部を除くその他の領域においては、連続した明瞭な格子像は観察されず、非晶質領域の所々に微結晶粒子が浮いている様子が確認された。微結晶の粒子サイズは２ｎｍ以上４ｎｍ以下であった。
一方、図２０（試料Ｂ）の断面写真からは膜厚方向のどの領域においても明瞭な格子像は観察されず、非晶質であることが確認された。
次に、６５０℃で１時間、電気炉での加熱処理を行った試料Ａの表層部の拡大写真を図２１（Ａ）に示し、結晶領域の電子線回折パターンを図２１（Ｂ）に示す。表層部の拡大写真である図２１（Ａ）には、格子像が並ぶ方向を示した１〜５の矢印が示してあり、膜の表面に垂直に針状の結晶が成長していることがわかる。図２１（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す電子線回折パターンはそれぞれ、矢印番号の１、２、３、４、５の位置で観測されたもので、Ｃ軸方向の配向が確認されている。
以上の解析結果により、６５０℃で１時間、電気炉での加熱処理を行った試料は、その表層部に結晶領域が存在することが確認できた。
１ 基板
２ 絶縁膜
３ 第１のゲート電極
４ 第１のゲート絶縁膜
５ 酸化物半導体膜
６Ａ 電極（ソース電極及びドレイン電極の一方）
６Ｂ 電極（ソース電極及びドレイン電極の他方）
７ 第２のゲート絶縁膜
８ 第２のゲート電極
９ 有機樹脂膜
１０ 画素電極
１５ トランジスタ
２０ 画素
２１ 絶縁膜
２２ 第１の配向膜
２３ 液晶層
２４ 第２の配向膜
２５ 電極
２６ 基板
３１ ＥＬ層
３２ 電極
３３ 封止材
３４ 基板
４０ 白色領域
４１ 黒色領域
４２ キャビティ
４３ 充填材
４４ 電極
４５ 基板
５１ 電子インク層
５２ マイクロカプセル
５３ 電極
５４ 基板
５０１ ガラス基板
５０３ チタン膜
５０５ 窒化チタン膜
５０７ 酸化物半導体膜
５０９ 酸化窒化シリコン膜
５１１ 銀膜
６０１ 基板
６０３ Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜
６０５ 酸化物半導体膜
１１００ 携帯電話機
１１０１ 筐体
１１０２ 表示部
１１０３ 操作ボタン
１１０４ 外部接続ポート
１１０５ スピーカ
１１０６ マイク
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカ
２８０４ マイクロフォン
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ キーボード
２８１１ 外部メモリスロット
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８９１ 筐体
９８９３ 連結部
９８８２ 表示部
９８８３ 表示部

Claims (4)

  1. 第１のゲート電極と、
    前記第１のゲート電極の上に設けられた第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜の上に設けられた酸化物半導体膜と、
    前記酸化物半導体膜の上に設けられたソース電極及びドレイン電極と、を有し、前記ソース電極及び前記ドレイン電極は前記酸化物半導体膜に電気的に接続され、
    前記ソース電極、前記ドレイン電極及び前記酸化物半導体膜の上に設けられた第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、
    前記第２のゲート絶縁膜の上に設けられた平坦性を有する有機樹脂膜と、
    前記平坦性を有する有機樹脂膜の上に設けられた画素電極と、を有し、前記画素電極は前記ソース電極及び前記ドレイン電極の一方と電気的に接続され、
    前記第２のゲート電極及び前記画素電極の上に接して設けられた第１の配向膜と、
    前記第１の配向膜の上に設けられた液晶層と、
    前記液晶層の上に設けられた第２の配向膜と、
    前記第２の配向膜の上に設けられた対向電極と、
    前記対向電極の上に設けられた対向基板と、を有し、
    前記酸化物半導体膜は二次イオン質量分析法で検出される水素原子の濃度が１×１０１６ｃｍ−３未満であることを特徴とする表示装置。
  2. 第１のゲート電極と、
    前記第１のゲート電極の上に設けられた第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜の上に設けられた酸化物半導体膜と、
    前記酸化物半導体膜の上に設けられたソース電極及びドレイン電極と、を有し、前記ソース電極及び前記ドレイン電極は前記酸化物半導体膜に電気的に接続され、
    前記ソース電極、前記ドレイン電極及び前記酸化物半導体膜の上に設けられた第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、
    前記第２のゲート絶縁膜の上に設けられた平坦性を有する有機樹脂膜と、
    前記平坦性を有する有機樹脂膜の上に設けられた画素電極と、を有し、前記画素電極は前記ソース電極及び前記ドレイン電極の一方と電気的に接続され、
    前記画素電極上に設けられたＥＬ層と、
    前記ＥＬ層の上に設けられた対向電極と、
    前記第２のゲート電極及び前記対向電極の上に接して設けられた封止材と、
    前記封止材の上に設けられた対向基板と、を有し、
    前記酸化物半導体膜は二次イオン質量分析法で検出される水素原子の濃度が１×１０１６ｃｍ−３未満であることを特徴とする表示装置。
  3. 第１のゲート電極と、
    前記第１のゲート電極の上に設けられた第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜の上に設けられた酸化物半導体膜と、
    前記酸化物半導体膜の上に設けられたソース電極及びドレイン電極と、を有し、前記ソース電極及び前記ドレイン電極は前記酸化物半導体膜に電気的に接続され、
    前記ソース電極、前記ドレイン電極及び前記酸化物半導体膜の上に設けられた第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、
    前記第２のゲート絶縁膜の上に設けられた平坦性を有する有機樹脂膜と、
    前記平坦性を有する有機樹脂膜の上に設けられた画素電極と、を有し、前記画素電極は前記ソース電極及び前記ドレイン電極の一方と電気的に接続され、
    前記第２のゲート電極及び前記画素電極の上に接して設けられた充填材と、を有し、前記充填材にはキャビティを含む球形粒子が設けられ、前記キャビティは黒色領域及び白色領域を有し、前記キャビティの周囲は液体で満たされ、
    前記酸化物半導体膜は二次イオン質量分析法で検出される水素原子の濃度が１×１０１６ｃｍ−３未満であることを特徴とする表示装置。
  4. 第１のゲート電極と、
    前記第１のゲート電極の上に設けられた第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜の上に設けられた酸化物半導体膜と、
    前記酸化物半導体膜の上に設けられたソース電極及びドレイン電極と、を有し、前記ソース電極及び前記ドレイン電極は前記酸化物半導体膜に電気的に接続され、
    前記ソース電極、前記ドレイン電極及び前記酸化物半導体膜の上に設けられた第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、
    前記第２のゲート絶縁膜の上に設けられた平坦性を有する有機樹脂膜と、
    前記平坦性を有する有機樹脂膜の上に設けられた画素電極と、を有し、前記画素電極は前記ソース電極及び前記ドレイン電極の一方と電気的に接続され、
    前記第２のゲート電極及び前記画素電極の上に接して設けられた電子インク層と、を有し、前記電子インク層には、正に帯電した白い微粒子と負に帯電した黒い微粒子とが封入されたマイクロカプセルが設けられ、
    前記酸化物半導体膜は二次イオン質量分析法で検出される水素原子の濃度が１×１０１６ｃｍ−３未満であることを特徴とする表示装置。
JP2010266450A 2009-12-04 2010-11-30 表示装置 Active JP5739143B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010266450A JP5739143B2 (ja) 2009-12-04 2010-11-30 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009276454 2009-12-04
JP2009276454 2009-12-04
JP2010266450A JP5739143B2 (ja) 2009-12-04 2010-11-30 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015088448A Division JP6021992B2 (ja) 2009-12-04 2015-04-23 表示装置

Publications (3)

Publication Number Publication Date
JP2011139047A true JP2011139047A (ja) 2011-07-14
JP2011139047A5 JP2011139047A5 (ja) 2014-01-09
JP5739143B2 JP5739143B2 (ja) 2015-06-24

Family

ID=44081149

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2010266450A Active JP5739143B2 (ja) 2009-12-04 2010-11-30 表示装置
JP2015088448A Active JP6021992B2 (ja) 2009-12-04 2015-04-23 表示装置
JP2016196555A Expired - Fee Related JP6345743B2 (ja) 2009-12-04 2016-10-04 表示装置
JP2018098619A Active JP6510118B2 (ja) 2009-12-04 2018-05-23 表示装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2015088448A Active JP6021992B2 (ja) 2009-12-04 2015-04-23 表示装置
JP2016196555A Expired - Fee Related JP6345743B2 (ja) 2009-12-04 2016-10-04 表示装置
JP2018098619A Active JP6510118B2 (ja) 2009-12-04 2018-05-23 表示装置

Country Status (6)

Country Link
US (4) US8269218B2 (ja)
JP (4) JP5739143B2 (ja)
KR (3) KR101523358B1 (ja)
CN (3) CN103746001B (ja)
TW (3) TWI665503B (ja)
WO (1) WO2011068032A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014522916A (ja) * 2011-08-10 2014-09-08 インテグリス・インコーポレーテッド 任意のイットリア被覆層を有するＡｌＯＮコーティングされた基体
KR20150037851A (ko) 2012-07-20 2015-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR20150125555A (ko) * 2014-04-30 2015-11-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막, 반도체 장치, 및 표시 장치, 모듈 및 전자 기기
JP2016082241A (ja) * 2014-10-20 2016-05-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、ならびにモジュールおよび電子機器
JP2016208023A (ja) * 2015-04-15 2016-12-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017028324A (ja) * 2012-05-01 2017-02-02 株式会社半導体エネルギー研究所 半導体装置
JP2019149553A (ja) * 2013-06-05 2019-09-05 株式会社半導体エネルギー研究所 表示装置
JP2019192927A (ja) * 2013-09-25 2019-10-31 株式会社半導体エネルギー研究所 半導体装置
JP2020004987A (ja) * 2013-09-13 2020-01-09 株式会社半導体エネルギー研究所 半導体装置
JP2020074373A (ja) * 2014-03-14 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
JP2020149058A (ja) * 2013-09-05 2020-09-17 株式会社半導体エネルギー研究所 表示装置
WO2021009619A1 (ja) * 2019-07-17 2021-01-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2021036607A (ja) * 2013-12-27 2021-03-04 株式会社半導体エネルギー研究所 トランジスタ
JP6918386B1 (ja) * 2020-12-09 2021-08-11 株式会社アビット・テクノロジーズ 絶縁膜の製造方法
KR20210118014A (ko) * 2016-08-18 2021-09-29 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
KR20220024320A (ko) * 2011-10-19 2022-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2022169558A (ja) * 2013-12-27 2022-11-09 株式会社半導体エネルギー研究所 半導体装置
US11978742B2 (en) 2012-11-08 2024-05-07 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
JP7506225B2 (ja) 2014-02-07 2024-06-25 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
SG178895A1 (en) * 2009-10-30 2012-04-27 Semiconductor Energy Lab Semiconductor device
KR102481935B1 (ko) * 2009-11-06 2022-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN103081092B (zh) 2010-08-27 2016-11-09 株式会社半导体能源研究所 存储器件及半导体器件
KR20120020073A (ko) * 2010-08-27 2012-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 설계 방법
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
KR20240001283A (ko) * 2012-09-13 2024-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102226090B1 (ko) 2012-10-12 2021-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치의 제조 장치
JP6219562B2 (ja) 2012-10-30 2017-10-25 株式会社半導体エネルギー研究所 表示装置及び電子機器
TWI538220B (zh) * 2012-11-21 2016-06-11 元太科技工業股份有限公司 薄膜電晶體與其製造方法
KR102370069B1 (ko) * 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102196949B1 (ko) 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR101619158B1 (ko) * 2013-04-30 2016-05-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US9496330B2 (en) * 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR20160091968A (ko) * 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
JP6448311B2 (ja) * 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
JP2016111040A (ja) * 2014-12-02 2016-06-20 株式会社ジャパンディスプレイ 半導体装置
US10961617B2 (en) 2015-03-18 2021-03-30 Entegris, Inc. Articles coated with fluoro-annealed films
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
CN104821339B (zh) * 2015-05-11 2018-01-30 京东方科技集团股份有限公司 Tft及制作方法、阵列基板及制作驱动方法、显示装置
JP6004459B1 (ja) * 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10403204B2 (en) 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11145766B2 (en) * 2017-06-08 2021-10-12 Sharp Kabushiki Kaisha Active-matrix substrate and display device
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
CN110741428B (zh) * 2018-02-28 2021-12-21 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
KR102053331B1 (ko) * 2018-06-19 2019-12-06 한국과학기술연구원 얇은 게이트 산화막을 통과하는 터널링에 대한 유효 게이트 산화막 두께 및 임계 게이트 산화막 두께 결정 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010580A (ja) * 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 表示装置
JP2006302860A (ja) * 2005-03-23 2006-11-02 Mitsubishi Electric Corp Ｅｌ素子及びその製造方法
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007529119A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 複合金属酸化物を含むチャネルを有する半導体デバイス
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法

Family Cites Families (193)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2963529B2 (ja) * 1990-10-29 1999-10-18 シャープ株式会社 アクティブマトリクス表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0682834A (ja) * 1992-09-02 1994-03-25 Fuji Xerox Co Ltd アクティブマトリクスパネル
JPH07168170A (ja) * 1993-12-16 1995-07-04 Canon Inc 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JPH0996836A (ja) * 1995-09-29 1997-04-08 Toshiba Corp 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
DE19712233C2 (de) 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6211928B1 (en) 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
US6001539A (en) 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US6188452B1 (en) 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3716755B2 (ja) * 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
JP4338937B2 (ja) * 2001-04-16 2009-10-07 株式会社半導体エネルギー研究所 半導体装置
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100834341B1 (ko) * 2001-12-29 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자
JP4094863B2 (ja) * 2002-02-12 2008-06-04 三星エスディアイ株式会社 有機ｅｌ表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
JP4515035B2 (ja) 2002-03-14 2010-07-28 株式会社半導体エネルギー研究所 表示装置及びその作製方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005093992A (ja) * 2003-08-08 2005-04-07 Semiconductor Energy Lab Co Ltd ドーピング装置及びドーピング方法、並びに薄膜トランジスタの作製方法
CN1527649A (zh) * 2003-09-23 2004-09-08 孙润光 透明有源矩阵驱动的电致发光器件
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
TW200736786A (en) * 2006-03-31 2007-10-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7833390B2 (en) * 2006-05-16 2010-11-16 Wen Shing Shyu Electrolyzer having radial flowing passage
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4919738B2 (ja) * 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5227563B2 (ja) * 2006-10-26 2013-07-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US7767595B2 (en) 2006-10-26 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5465825B2 (ja) * 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101594335B1 (ko) 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101644406B1 (ko) 2008-09-12 2016-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101609557B1 (ko) 2008-09-19 2016-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN103985718B (zh) 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
KR102133478B1 (ko) 2008-10-03 2020-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102509736B (zh) 2008-10-24 2015-08-19 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102163686B1 (ko) * 2008-11-21 2020-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR20230066115A (ko) 2009-09-04 2023-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102891181B (zh) 2009-09-16 2016-06-22 株式会社半导体能源研究所 晶体管及显示设备
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101763959B1 (ko) 2009-10-08 2017-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
MY180559A (en) 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
KR102481935B1 (ko) 2009-11-06 2022-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20230007544A (ko) 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102068463B1 (ko) 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101396015B1 (ko) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102462239B1 (ko) 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102450889B1 (ko) 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010580A (ja) * 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 表示装置
JP2007529119A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 複合金属酸化物を含むチャネルを有する半導体デバイス
JP2006302860A (ja) * 2005-03-23 2006-11-02 Mitsubishi Electric Corp Ｅｌ素子及びその製造方法
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014522916A (ja) * 2011-08-10 2014-09-08 インテグリス・インコーポレーテッド 任意のイットリア被覆層を有するＡｌＯＮコーティングされた基体
JP2017128811A (ja) * 2011-08-10 2017-07-27 インテグリス・インコーポレーテッド 任意のイットリア被覆層を有するＡｌＯＮコーティングされた基体
KR20220024320A (ko) * 2011-10-19 2022-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102505110B1 (ko) * 2011-10-19 2023-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11817505B2 (en) 2011-10-19 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017028324A (ja) * 2012-05-01 2017-02-02 株式会社半導体エネルギー研究所 半導体装置
US10514579B2 (en) 2012-07-20 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
KR20200032261A (ko) 2012-07-20 2020-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
US11899328B2 (en) 2012-07-20 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
KR20190002757A (ko) 2012-07-20 2019-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR20150037851A (ko) 2012-07-20 2015-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
US9298057B2 (en) 2012-07-20 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US11209710B2 (en) 2012-07-20 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US10514580B2 (en) 2012-07-20 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
KR20210094142A (ko) 2012-07-20 2021-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR20230035434A (ko) 2012-07-20 2023-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR20220029767A (ko) 2012-07-20 2022-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
US11531243B2 (en) 2012-07-20 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US11978742B2 (en) 2012-11-08 2024-05-07 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
JP2020113776A (ja) * 2013-06-05 2020-07-27 株式会社半導体エネルギー研究所 表示装置
JP7076601B2 (ja) 2013-06-05 2022-05-27 株式会社半導体エネルギー研究所 表示装置
JP2021100123A (ja) * 2013-06-05 2021-07-01 株式会社半導体エネルギー研究所 表示装置
JP2019149553A (ja) * 2013-06-05 2019-09-05 株式会社半導体エネルギー研究所 表示装置
JP2020149058A (ja) * 2013-09-05 2020-09-17 株式会社半導体エネルギー研究所 表示装置
JP2021090079A (ja) * 2013-09-13 2021-06-10 株式会社半導体エネルギー研究所 半導体装置
JP2020004987A (ja) * 2013-09-13 2020-01-09 株式会社半導体エネルギー研究所 半導体装置
JP2019192927A (ja) * 2013-09-25 2019-10-31 株式会社半導体エネルギー研究所 半導体装置
US11757041B2 (en) 2013-12-27 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2021036607A (ja) * 2013-12-27 2021-03-04 株式会社半導体エネルギー研究所 トランジスタ
JP7443435B2 (ja) 2013-12-27 2024-03-05 株式会社半導体エネルギー研究所 半導体装置
JP2022164717A (ja) * 2013-12-27 2022-10-27 株式会社半導体エネルギー研究所 半導体装置
JP2022169558A (ja) * 2013-12-27 2022-11-09 株式会社半導体エネルギー研究所 半導体装置
JP7506225B2 (ja) 2014-02-07 2024-06-25 株式会社半導体エネルギー研究所 表示装置
JP2020074373A (ja) * 2014-03-14 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
KR20150125555A (ko) * 2014-04-30 2015-11-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막, 반도체 장치, 및 표시 장치, 모듈 및 전자 기기
KR102331943B1 (ko) 2014-04-30 2021-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막, 반도체 장치, 및 표시 장치, 모듈 및 전자 기기
JP2016066776A (ja) * 2014-04-30 2016-04-28 株式会社半導体エネルギー研究所 半導体膜、半導体装置、並びに表示装置、モジュール及び電子機器
JP2016082241A (ja) * 2014-10-20 2016-05-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、ならびにモジュールおよび電子機器
US10923600B2 (en) 2015-04-15 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11646378B2 (en) 2015-04-15 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016208023A (ja) * 2015-04-15 2016-12-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102595804B1 (ko) * 2016-08-18 2023-10-31 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
KR20210118014A (ko) * 2016-08-18 2021-09-29 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
WO2021009619A1 (ja) * 2019-07-17 2021-01-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2022091642A (ja) * 2020-12-09 2022-06-21 株式会社アビット・テクノロジーズ 絶縁膜の製造方法
JP6918386B1 (ja) * 2020-12-09 2021-08-11 株式会社アビット・テクノロジーズ 絶縁膜の製造方法

Also Published As

Publication number Publication date
TW201642005A (zh) 2016-12-01
JP2015173274A (ja) 2015-10-01
US8637863B2 (en) 2014-01-28
CN103746001B (zh) 2017-05-03
TWI510849B (zh) 2015-12-01
JP5739143B2 (ja) 2015-06-24
TW201207532A (en) 2012-02-16
US9070596B2 (en) 2015-06-30
KR101523358B1 (ko) 2015-05-27
CN102648525B (zh) 2016-05-04
TW201418859A (zh) 2014-05-16
US20120319118A1 (en) 2012-12-20
KR20180049272A (ko) 2018-05-10
CN105609509A (zh) 2016-05-25
TWI548925B (zh) 2016-09-11
KR101963300B1 (ko) 2019-03-28
JP2017069568A (ja) 2017-04-06
KR101857693B1 (ko) 2018-05-14
US20150309347A1 (en) 2015-10-29
JP6345743B2 (ja) 2018-06-20
KR20120089763A (ko) 2012-08-13
US8269218B2 (en) 2012-09-18
CN102648525A (zh) 2012-08-22
US20140124780A1 (en) 2014-05-08
US9411208B2 (en) 2016-08-09
TWI665503B (zh) 2019-07-11
US20110133181A1 (en) 2011-06-09
JP2018142729A (ja) 2018-09-13
KR20140027537A (ko) 2014-03-06
CN103746001A (zh) 2014-04-23
JP6021992B2 (ja) 2016-11-09
WO2011068032A1 (en) 2011-06-09
JP6510118B2 (ja) 2019-05-08

Similar Documents

Publication Publication Date Title
JP6345743B2 (ja) 表示装置
JP7004471B2 (ja) 半導体装置の作製方法
US10468531B2 (en) Semiconductor device and manufacturing method of the same
JP2011119691A (ja) 電界効果型トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150423

R150 Certificate of patent or registration of utility model

Ref document number: 5739143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250