JP2022091642A - 絶縁膜の製造方法 - Google Patents

絶縁膜の製造方法 Download PDF

Info

Publication number
JP2022091642A
JP2022091642A JP2020204626A JP2020204626A JP2022091642A JP 2022091642 A JP2022091642 A JP 2022091642A JP 2020204626 A JP2020204626 A JP 2020204626A JP 2020204626 A JP2020204626 A JP 2020204626A JP 2022091642 A JP2022091642 A JP 2022091642A
Authority
JP
Japan
Prior art keywords
insulating film
film
substrate
forming material
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020204626A
Other languages
English (en)
Other versions
JP6918386B1 (ja
Inventor
清和 中川
Kiyokazu Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Abit Technologies Co Ltd
Original Assignee
Abit Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Abit Technologies Co Ltd filed Critical Abit Technologies Co Ltd
Priority to JP2020204626A priority Critical patent/JP6918386B1/ja
Application granted granted Critical
Publication of JP6918386B1 publication Critical patent/JP6918386B1/ja
Priority to US18/266,110 priority patent/US20240112906A1/en
Priority to KR1020237020117A priority patent/KR20230113330A/ko
Priority to CN202180082954.XA priority patent/CN116711055A/zh
Priority to PCT/JP2021/044334 priority patent/WO2022124199A1/ja
Publication of JP2022091642A publication Critical patent/JP2022091642A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】高温での加熱が不要な絶縁膜の製造方法、絶縁膜及び半導体装置を提供すること。【解決手段】 絶縁膜の製造方法であって、堆積工程と、加熱工程と、暴露工程とを含み、堆積工程では、基板上に材料を堆積させ、加熱工程では、基板を８５℃以上４５０℃以下で加熱し、暴露工程では、基板上の成膜材料層の表面に対して水素のラジカルを含むプラズマを照射することによって、前記成膜材料層の構造中に水素を拡散させ成膜材料層の成分と結合させる、絶縁膜の製造方法が提供される。【選択図】図１

Description

本発明は、良好な絶縁特性を有する絶縁膜の製造方法及び絶縁膜を備える回路装置に関し、特に高温のアニール処理を必要としない絶縁膜の製造方法等に関する。
基板又は半導体装置のパターン付き基板上に絶縁膜としてシリコン酸化膜が形成されることがある。シリコン酸化膜は、シランガス（ＳｉＨ４）やＴＥＯＳ（テトラエトキシシラン）をソースとしてプラズマＣＶＤ（plasma－enhanced chemical vapor deposition）により形成されたり、基板にＳＯＧ（Spin on Glass）を塗布し、これをアニールすることで形成されたりすることが多い。
プラズマＣＶＤによるシリコン酸化膜の形成は、モノシランガスやジシランガスと酸素とを反応室内で電磁波照射によりプラズマ形成し、これにより、ＳｉＯ２を４００℃程度に保った基板上に堆積させる方法である。この方法で形成されたシリコン酸化膜は、モノシランガスやジシランガスに水素が含まれることから絶縁破壊電界が低くなる傾向にある。
また、プラズマＣＶＤによるシリコン酸化膜の形成に際しては、基板の凹凸形状を保つために、９００℃程度の温度で平坦化するプロセスが必要となる場合がある。
一方、ＳＯＧを用いた場合には、緻密なシリコン酸化膜を得るために、８００℃以上の高温で加熱する必要がある。
これらの方法は、いずれも、高温での加熱が必要となるため、シリコン酸化膜の形成前に基板上に形成されるゲート酸化膜等の特性劣化をもたらす可能性がある。
なお、特許文献１では、ＳＯＧの塗布後に比較的低温でアニールし、その後に、加速した高密度プラズマで表面処理することによって、ＳＯＧで形成した膜を物理的に凝縮する技術が開示されている。
特表２０１５－５２１３７５号公報
前述した特許文献１で開示されている技術により、ＳＯＧを用いてシリコン酸化膜を形成することで、シリコン酸化膜の形成前に基板上に形成されたゲート酸化膜等の特性劣化を回避することが可能となる。
しかしながら、特許文献１に記載された技術では、プラズマによりシリコン酸化膜にもたらされる電荷によって、シリコン酸化膜の形成前に基板上に形成されるゲート酸化膜等が静電破壊されることがある。
また、特許文献１に記載された技術では、ＳＯＧで形成した膜を緻密化するためイオン種の衝撃を利用しており、ＳＯＧで形成した膜の表面のみ、具体的には、表面から５０ｎｍ程度下までの表層のみが凝縮するにとどまる。このため、例えば１００ｎｍ以上の絶縁膜が必要となる用途には適さない。なお、イオン種の衝撃を利用して膜を緻密化する場合、絶縁膜を厚くしようとすると、イオンの加速エネルギーを大きくする必要があり、結果的に、得られる誘電体層の絶縁性を高めつつ緻密度を高くすることは容易でない。
本発明は、かかる事情を鑑みてなされたものであり、高温での加熱が不要な無機絶縁膜の製造方法及び回路装置を提供することを目的とする。
本発明の一態様によれば、絶縁膜の製造方法であって、基板上に成膜材料を堆積させて成膜材料層を形成する工程と、基板上の成膜材料層を８５℃以上４５０℃以下で加熱する工程と、基板上の成膜材料層の表面に対して水素のラジカルを含むプラズマを照射することによって、成膜材料層の構造中に水素を拡散させ成膜材料層の成分と結合させる、絶縁膜の製造方法が提供される。
上記方法によれば、成膜材料層における成膜材料の化学的な骨格構造を基本的に維持しつつ水素を拡散させることで、拡散によって内部に浸透した水素を成膜材料層の成分と反応させて水素分子を離脱させることができる。こうして生成された水素分子は成膜材料層外に排出されるので、膜中水素濃度を極めて低くすることができ、成膜材料層の絶縁性を高めることができる。この際、高温での加熱を行う必要がないため、プラズマ照射処理後の成膜材料層に相当する絶縁膜の形成前の基板又はこれに形成された装置部分の特性を劣化させることなく、絶縁膜の絶縁特性を向上させることが可能となる。
本発明の具体的な態様によれば、プラズマにより形成されるラジカルの照射時間と密度との積が２５×１０１４分・個／ｃｍ３以上である。プラズマに含まれるラジカルの照射時間と密度との積が２５×１０１４分・個／ｃｍ３以上であれば、成膜材料層の構造中に水素を十分な密度で深くまで拡散させることができ、高い絶縁性を有する絶縁膜を得ることができる。
本発明の具体的な態様によれば、ラジカルは、５Ｐａ以上５０Ｐａ以下の圧力下でプラズマを立てることにより成膜材料層の表面に供給される。プラズマを５Ｐａ以上とすることで、成膜材料層に接するプラズマ密度が高まってプラズマと成膜材料層との間の電位差を１０Ｖ以下にすることが容易になり、プラズマ粒子が成膜材料層に打ち込まれて成膜材料層の構造を乱し成膜材料層の密度を低下させることを防止できる。一方、プラズマを５０Ｐａ以下とすることで、ラジカルの平均自由行程が比較的長く保たれ、発生したラジカルを有効に活用して成膜材料層に到達させることができる。
本発明のさらに別の態様によれば、ラジカルは、水素原子Ｈであることを特徴とする。
本発明のさらに別の態様によれば、成膜材料は、ＳＯＧであり、ＳＯＧを基板上に塗布して堆積させる。ＳＯＧとすることで平坦な絶縁膜の形成が容易になる。
本発明のさらに別の態様によれば、ＳＯＧは、はしご型ハイドロゲンシルセスキオキサンと、ハイドロゲンシロキサンと、シリケートとのうちの１つ以上である。この場合、絶縁膜はシリコン酸化膜となる。
本発明のさらに別の態様によれば、加熱は、Ｎ２又は不活性ガスの雰囲気中で行われる。これにより、脱水重縮合反応を生じさせる。
本発明のさらに別の態様によれば、ＳＯＧは、シラザンである。この場合、絶縁膜はシリコン酸化膜となる。
本発明のさらに別の態様によれば、加熱は、Ｈ２Ｏと、Ｏ２と、Ｈ２Ｏ２のいずれかの雰囲気中で行われる。この場合、加水分解又は酸化によって窒素を離脱させる重縮合反応を生じさせる。
本発明のさらに別の態様によれば、基板は、半導体基板又は半導体装置のパターン付き基板である。この場合、半導体基板上に絶縁膜を形成することができ、或いは半導体装置のパターン上に絶縁膜を形成することができる。
本発明の一態様によれば、基板上に形成された絶縁膜を備える回路装置であって、膜中水素濃度が１％以下である絶縁膜を備える回路装置が提供される。
上記態様によれば、膜中水素濃度が１％以下である絶縁膜を備えるので、絶縁性能を高めることができる。
本発明の具体的な態様によれば、水素濃度に関して、基板側で飽和し表面側で略ゼロとなる濃度パターンを複数繰り返す特性を有する。この場合、全体的に絶縁性を高めた厚い絶縁膜を提供することができる。
（Ａ）は、絶縁膜の製造方法の概要を説明する概念図であり、（Ｂ）～（Ｅ）は、各段階を説明する概念的な断面図である。 （Ａ）は、絶縁膜を形成する対象となる基板を説明する概念的な断面図であり、（Ｂ）は、成膜材料層の形成を説明する図であり、（Ｃ）は、加熱工程を説明する図であり、（Ｄ）は、加熱工程によって得られる前駆体層等を説明する概念的な断面図である。 （Ａ）は、暴露工程を説明する図であり、（Ｂ）は、暴露によって得られる絶縁膜を説明する概念的な断面図である。 （Ａ）及び（Ｂ）は、積層型の絶縁膜の製造工程を説明する概念的な断面図である。 プラズマ出力とＳｉＯ２膜の収縮率との関係を説明するチャートである。 高密度プラズマにより形成されるラジカルを用いた処理の効果を説明するチャートである。 （Ａ）及び（Ｂ）は、ラジカル処理によるＳｉＯ２膜の収縮を説明するチャートである。 積層型の絶縁膜の断面特性を説明する図である。 具体的な試料について特性を計測した結果を説明する図である。 （Ａ）～（Ｃ）は、ラジカル処理に際しての成膜材料層の収縮率と絶縁特性との関係を示すチャートである。 実施形態の絶縁膜の製造方法によって得た回路装置の一例を説明する断面図である。 （Ａ）及び（Ｂ）は、高密度プラズマを用いたラジカル処理装置の変形例を説明する図である。
以下、図面を参照して、本発明に係る絶縁膜の製造方法等について詳細に説明する。
［１．絶縁膜の製造の概要］
図１は、絶縁膜の製造の流れを示す概念図である。図１（Ａ）は、絶縁膜の製造方法の概要を説明する概念図であり、図１（Ｂ）～（Ｄ）は、図１（Ａ）に示す各段階（Ｓ１～Ｓ３）を説明する概念的な断面図である。絶縁膜の製造方法は、基板１１上に成膜材料を堆積させて成膜材料層１２を形成する堆積工程（Ｓ１）と、基板１１上の成膜材料層１２を８５℃以上４５０℃以下の加熱環境８１で加熱する加熱工程（Ｓ２）と、基板１１上の成膜材料層１２又は前駆体層の表面ＳＡ２に対して水素のラジカルを含むプラズマ８２を照射する暴露工程（Ｓ３）とを含む。この暴露工程（Ｓ３）により、例えばシリコン酸化膜を製造する場合について説明すると、図１（Ｅ）に示すように、成膜材料層１２の構造ＦＳに衝撃を与えないでネットワーク的な構造ＦＳ中に水素Ｈを拡散させ成膜材料層の成分である水素と結合させる。これによって形成された水素分子Ｈ２は成膜材料層１２中を移動して成膜材料層１２外に排出される。この際、成膜材料層１２の構造ＦＳ中に処理用の水素Ｈを十分な密度で深くまで拡散させるという観点で、プラズマ８２により形成されるラジカルの照射時間と密度との積は２５×１０１４分・個／ｃｍ３以上とすることが望ましい。
以下、実施形態に係る絶縁膜の製造方法を、堆積工程、加熱工程、及び暴露工程に分けて説明する。
［２．堆積工程］
図２（Ａ）に示すように、半導体その他の材料で形成された平板状の基板１１を準備する。基板１１は、例えば半導体基板であり、或いは半導体基板に対して装置部分１１ｄのパターン１１ｐを形成した半導体装置付き基板であってもよい。基板１１は、半導体基板に限らず、セラミック基板、ガラス基板、耐熱樹脂基板、金属基板等であってもよく、それらの上に半導体装置を形成したものであってもよい。
次に、図２（Ｂ）に示すように、基板１１の表面１１ｓ上に成膜材料を塗布し成膜材料層１２を形成する。成膜材料は、ＳｉＯ２のような絶縁膜の前駆体材料や無機系のＳＯＧ（Spin on Glass）等の流動性の高い材料である。成膜材料としてＳＯＧを用いる場合、基板１１の表面１１ｓ上に平坦な表面を形成するようにＳＯＧを塗布し乾燥させることで、成膜材料層１２が形成される。これにより、基板１１上に成膜材料層１２が堆積される。成膜材料を基板１１上に塗布する手法として例えばスピンコート法を用いることができる。基板１１上に塗布された成膜材料は、比較的低温でプリベークしてもよい。
成膜材料層１２を形成するためのＳＯＧは、例えば、膜成分としてはしご型ハイドロゲンシルセスキオキシサン、ハイドロゲンシロキサン、及びシリケートのうち、１つ以上を含む溶液であり、上記膜成分に有機系溶媒を加えて調整されたものである。ＳＯＧは、例えば、膜成分としてシラザンを含む溶液であってもよい。シラザンは、重合してポリマー状態となっている。
はしご型ハイドロゲンシルセスキオキシサンは、下記式で表され、
Figure 2022091642000002
ハイドロゲンシロキサンは、下記式で表され、
Figure 2022091642000003
シリケートは、下記式で表される。
Figure 2022091642000004
シラザンのポリマーは、下記いずれかの式で表される。
Figure 2022091642000005
Figure 2022091642000006
Figure 2022091642000007
なお、式中のｍ１、ｍ２、及びｍ３は、重合度を表す数である。
［３．加熱工程］
図２（Ｃ）に示すように、成膜材料層１２が堆積された基板１１を雰囲気下で加熱する。基板１１の加熱温度は、８５℃以上４５０℃以下、好ましくは１００℃以上２００℃以下とする。この加熱により、成膜材料層１２が固化され、図２（Ｄ）に示すように、基板１１上に前駆体層１１２が形成された状態となる。
成膜材料層１２が形成された基板１１、つまり処理対象１４の加熱は、例えば加熱炉５１でベークすることで行われ、加熱に際して加熱炉５１中に雰囲気ガスＡＧを供給することで雰囲気が制御される。成膜材料層１２がはしご型ハイドロゲンシルセスキオキサン、ハイドロゲンシロキサン、シリケート等である場合、処理対象１４の加熱は、Ｎ２又は不活性ガスの雰囲気中で１０分以上行われ、脱水重縮合反応を生じさせる。成膜材料層１２がシラザンである場合、基板１１の加熱は、Ｈ２Ｏと、Ｏ２と、Ｈ２Ｏ２のいずれかの雰囲気中で１０分以上行われ、加水分解又は酸化によって窒素を離脱させる重縮合反応を生じさせる。
具体的な作製例について説明すると、例えばポリシラザンをスピンコートして得た処理対象１４に対して、基板温度を８５℃とし、大気圧で水蒸気をバブリングによって供給した後、基板温度を１５０℃とし、大気圧の窒素ガス雰囲気中で１時間アニールを行った。
以上の加熱工程では、基板１１の加熱温度が８５℃以上であることにより、溶媒を確実に除去することができるだけでなく、成膜材料層１２を構成するＳＯＧ等の材料の原子・分子に活性化エネルギーを与え、重合をある程度進行させ、Ｓｉ－Ｏ－Ｓｉ結合の割合を高めることができる。また、基板１１の加熱温度が４５０℃以下であることにより、基板１１自体の劣化や、装置部分１１ｄの特性劣化が生じることを回避することができる。
［４．暴露工程］
図３（Ａ）に示すように、前駆体層１１２が形成された基板１１、つまり処理対象１４の表面１４ａをプラズマに暴露する。より具体的には、処理対象１４の表面１４ａを、密度が例えば５×１０１４／ｃｍ３以上のラジカルを含む高密度プラズマＰＺに例えば５分から２０分暴露する。これにより、処理対象１４のラジカル処理に用いられる高密度プラズマＰＺ中のラジカルＲＤの照射時間と密度との積が２５×１０１４分・個／ｃｍ３以上となる。このとき、基板１１の温度は、０℃～４００℃の範囲で一定に保持される。また、プラズマと処理対象１４の表面との間の電位差は、１０Ｖ以下であることが好ましい。ラジカルＲＤの照射密度は、公知の手法によって決定することができる（T. Arai el al. (2016) "Selective Heating of Transition Metal Usings Hydrogen Plasma and Its Application to Formation of Nickel Silicide Electrodes for Silicon Ultralarge-Scale Integration Devices" Journal of Materials Science and Chemical Engineering, 2016, 4, 29-33）。なお、プラズマの圧力に応じてラジカルＲＤの照射密度も変化するが、プラズマ圧力その他の条件に応じたラジカル照射密度を、予め実験によって求めておくことができる。
前駆体層１１２が形成された基板１１、つまり処理対象１４に対するラジカル暴露は、例えばマイクロ波供給源５３ａを備える高密度プラズマ処理装置５３によって行われ、注入口である吸気ポート５３ｉから導入されたラジカル・ソースガスＩＧがチャンバー５３ｃ内で定在波状態とされたマイクロ波によってラジカル化される。ラジカル・ソースガスＩＧは、Ｈ２、ＮＨ３、Ｈ２Ｏの少なくとも１つであり、吸気ポート５３ｉを介してチャンバー５３ｃ内に導入され、下部に設けた排気ポート５３ｏを介してチャンバー５３ｃ外に排出される。高密度プラズマＰＺ中のラジカルは、マイクロ波によって励起されることによって得られるものであり、目的とするのは水素であるが他の成分を含んでいてもよい。なお、チャンバー５３ｃの内面は、例えば石英製の誘電体管５３ｇとなっており、この誘電体管５３ｇ内にマイクロ波が注入され、誘電体管５３ｇの下部には、基板１１を支持して温度を調整するステージ５３ｓが配置されている。高密度プラズマ処理装置５３としては、例えば国際公開第ＷＯ２００３／０７６９６７号に開示のものを用いることができる。プラズマ暴露中、不用ガスがチャンバー５３ｃの排気ポート５３ｏから外部に排出され、誘電体管５３ｇ内に形成された高密度プラズマＰＺの状態が維持される。チャンバー５３ｃ内は、高密度プラズマＰＺによって５Ｐａ～５０Ｐａに維持される。チャンバー５３ｃ内のプラズマを５Ｐａ以上のプラズマ密度とすることで、プラズマと前駆体層１１２との間の電位差を１０Ｖ以下にすることが容易になり、プラズマ粒子が前駆体層１１２に打ち込まれて前駆体層１１２の構造を乱し密度を低下させることを防止できる。一方、チャンバー５３ｃ内のプラズマを５０Ｐａ以下のプラズマ密度とすることで、ラジカルの平均自由行程が比較的長く保たれ、発生したラジカルを有効に活用して前駆体層１１２に到達させることができる。
図３（Ｂ）に示すように、図３（Ａ）に示す装置によって処理対象１４を高密度プラズマＰＺに暴露する工程により、前駆体層１１２が凝縮され、基板１１上にシリコン系絶縁膜２１２が形成される。高密度プラズマＰＺに暴露されたシリコン系絶縁膜２１２は、プラズマ中のＨラジカルの影響で凝縮し、その収縮率は、未処理膜厚を１５０ｎｍとして５％～２５％である。このため、シリコン系絶縁膜２１２の膜厚ｄ２は、前駆体層１１２の厚みｄｌに比較して５％～２０％程度減少する。
図５は、高密度プラズマ処理装置５３の出力と前駆体層１１２の収縮率との関係を説明するチャートである。横軸は高密度プラズマ処理装置５３のマイクロ波出力であり、縦軸は前駆体層１１２の収縮率を示す。この実験で、チャンバーへのＨ２ガスの供給量を１０ｓｃｃｍとし、チャンバー内の圧力を２０Ｐａとし、プラズマつまりラジカルによる処理時間を５分とした。未処理（初期）のＳｉＯ２膜の膜厚は、１５５ｎｍであった。プラズマを供給するマイクロ波出力を１０００Ｗとした場合、ラジカル密度は、３×１０１５／ｃｍ３となっている。この際、前駆体層１１２の収縮率は、１５％となっている。このチャートから、前駆体層１１２の収縮率は、高密度プラズマ処理装置５３のマイクロ波出力にほぼ比例していることが分かる。つまり、ラジカル・ソースガスＩＧであるＨ２ガス等の供給量が十分であり、かつ、過剰でなければ、高密度プラズマ処理装置５３の出力に対して正の相関性を持たせるようにプラズマすなわち水素ラジカルの密度を増加させることができ、水素ラジカルの密度に応じて前駆体層１１２を収縮させることができることが分かる。
図６は、高密度プラズマＰＺによるラジカル処理の時間的な効果を説明するチャートである。この場合、図３（Ａ）に示す工程によって基板１１上の加熱処理後の前駆体層１１２（具体的にはシリコン酸化膜）に対して、プラズマを利用したラジカル処理を行わなかった比較試料と、チャンバーへのＨ２の供給量を１０ｓｃｃｍとし、チャンバー内の圧力を２０Ｐａとし、マイクロ波出力を１５００Ｗとして、５分のラジカル処理を行った試料と、１０分のラジカル処理を行った試料と、１５分のラジカル処理を行った試料とについて、ＦＴＩＲスペクトルを計測した。５分のラジカル処理を行った試料では、既にＳｉ－Ｈ結合がほとんど観察されず、１０分又は５分のラジカル処理を行った試料は、Ｓｉ－Ｈ結合が全く観察されない。
図７（Ａ）は、プラズマを利用したラジカル処理による前駆体層１１２（具体的にはシリコン酸化膜）の収縮を説明するチャートである。横軸はラジカル処理時間であり、縦軸は前駆体層１１２の収縮率を示す。以上のラジカル処理では、チャンバーへのＨ２ガスの供給量を１０ｓｃｃｍとし、チャンバー内の圧力を２０Ｐａとし、ラジカルによる処理時間を１、２、３、４、５、１０、１５分とした。未処理（初期）のシリコン酸化膜の膜厚は、１５５ｎｍであった。図７（Ｂ）は、図７（Ａ）と同様にラジカル処理によるシリコン酸化膜の収縮を示すが、横軸がラジカル処理時間の平方根となっている。図７（Ａ）に示すように、ラジカル処理が５分以上となった段階で絶縁膜の収縮率が２０数％となって飽和しつつあることが分かる。図７（Ｂ）に示すように、５分程度までは処理時間の平方根に比例して収縮率が増加している。つまり、ラジカル処理の影響は、処理時間の平方根に比例して深さ方向に及んでいると言える。このことは、シリコン酸化膜の表面からの水素ラジカルの拡散長が水素ラジカルの供給時間に比例することに対応し、本現象は拡散によって支配されていることが分かる。５分以上では収縮率は飽和しているが、図５で説明したＦＴＩＲ信号を考慮すれば、この飽和はＳｉＯ２膜全体の脱水素処理が完了していることを意味している。
以上では、Ｈ２の供給圧（つまりプラズマの供給圧）を２０Ｐａとした場合における処理時間及び収縮率の関係について説明したが、プラズマの供給圧を５Ｐａ以上５０Ｐａ以下の範囲で変化させた場合にも同様の結果が得られている。これは、水素ラジカルがＳｉＯ２膜のネットワーク構造又は骨格的構造を再配列させるような衝撃をＳｉＯ２膜に与えることなく、ＳｉＯ２膜のネットワーク構造中に迅速に拡散していること示している。
図３（Ａ）に戻って、基板１１上の前駆体層１１２を高密度プラズマＰＺに暴露することにより、水素ラジカルが前駆体層１１２内へ迅速に拡散し、Ｓｉ－Ｈ、Ｓｉ－ＯＨ結合を減少させ、ＳｉＯ２膜の凝縮を促し、高密度のシリコン酸化膜となる。
具体的には、加熱処理後のＳｉＯ２前駆体において、水素を含むラジカルが表面から侵入して基板１１に向けて拡散し、Ｓｉ－Ｈ ＋ Ｈ＝Ｓｉ－ ＋ Ｈ２や、Ｓｉ－ＯＨ ＋ Ｈ＝Ｓｉ－Ｏ－ ＋ Ｈ２といった、水素を離脱させる反応が進み、Ｓｉ－Ｏ－Ｓｉ結合を増加させることができる。
前駆体層１１２の材料がはしご型ハイドロゲンシルセスキオキサン、ハイドロゲンシロキサン、シリケート等である場合、高密度プラズマＰＺによって供給されるラジカルは、前駆体層１１２の表面、すなわち表面１４ａから深さ６００ｎｍまで拡散する。よって、前駆体層１１２の厚みが６００ｎｍ以下であれば、前駆体層１１２全体を高密度化することができ、ＳｉＯ２の割合が極めて高く絶縁性に優れるシリコン系絶縁膜２１２を得ることができる。前駆体層１１２の材料がシラザンである場合、高密度プラズマＰＺによって供給されるラジカルは、前駆体層１１２の表面、すなわち表面１４ａから深さ１．５μｍまで拡散する。よって、前駆体層１１２の厚みが１．５μｍ以下であれば、前駆体層１１２全体を高密度化することができ、ＳｉＯ２の割合が極めて高く絶縁性に優れるシリコン系絶縁膜２１２を得ることができる。
以上では、シリコン系絶縁膜２１２が単一の層からなることを前提として説明しているが、シリコン系絶縁膜２１２を多層積層して目的とするシリコン系絶縁膜としてもよい。この場合、堆積工程、加熱工程、及び暴露工程を繰り返して行うことで所期の厚みを有するシリコン酸化膜を得ることができる。前駆体層１１２の材料がはしご型ハイドロゲンシルセスキオキサン、ハイドロゲンシロキサン、シリケート等である場合、６００ｎｍ以上の膜厚の前駆体層１１２に対応するシリコン酸化膜の形成を所望するときは、シリコン系絶縁膜２１２を多層積層する。一方、前駆体層１１２の材料がシラザンである場合、膜厚１．５μｍ以下の前駆体層１１２をラジカルに暴露することで、シリコン系絶縁膜２１２として、通常の用途を略カバーするシリコン酸化膜が得られる。
多層積層の具体的手法について説明すると、図４（Ａ）に示すように、基板１１上に形成されたシリコン系絶縁膜２１２の表面１２ａ上に成膜材料を塗布し成膜材料層１２を形成する。その後は、図２（Ｃ）に示す加熱処理によって、図２（Ｄ）の場合と同様に、シリコン系絶縁膜２１２上の成膜材料層１２を前駆体層１１２とし、図３（Ａ）に示す暴露処理によって、第１のシリコン系絶縁膜２１２上の前駆体層１１２を第２のシリコン系絶縁膜２１２とし、図４（Ｂ）に示すような積層型のシリコン系絶縁膜３１２を得る。
図８は、積層型のシリコン系絶縁膜の水素濃度分布を説明する図である。横軸は、下地である基板１１の表面１１ｓからシリコン系絶縁膜３１２の表面に向けての距離を示し、縦軸は、シリコン系絶縁膜３１２中の水素濃度を示す。積層型のシリコン系絶縁膜３１２の場合、構成層ＥＬ単位で水素濃度の分布が繰り返される。各構成層ＥＬにおいて、基板１１に近い位置では水素濃度が最大値で飽和し、界面ＩＦの内側やシリコン系絶縁膜３１２の表面に近い位置では、水素濃度が略ゼロに近い値まで減少している。構成層ＥＬ間の界面ＩＦでは、水素濃度が急激に変化している。つまり、積層型のシリコン系絶縁膜３１２は、水素濃度に関して、基板１１側で飽和し表面３１２ａ側で略ゼロとなる濃度パターンを複数繰り返す特性を有する。積層型のシリコン系絶縁膜３１２を構成する各構成層ＥＬの形成に際して、各構成層ＥＬの表面を介して高密度プラズマＰＺからの水素ラジカルが効率的に構成層ＥＬ内に拡散して水素と結合することで、Ｓｉ－Ｈ結合を減少させつつＳｉ－Ｏ結合を増加させることになるので、各構成層ＥＬの底を除いて水素濃度を低くすることができ、構成層ＥＬとしての絶縁性を高め、複数の構成層ＥＬ全体としても絶縁特性を示すものとすることができる。
［５．製造されたシリコン系絶縁膜］
以上の工程により基板１１上に形成されたシリコン系絶縁膜２１２，３１２は、シリコン酸化膜であり、リーク電流が１×１０－８Ａ／ｃｍ２以下であり、かつ、絶縁破壊電界が８ＭＶ／ｃｍ以上１０ＭＶ／ｃｍ以下である。また、このシリコン酸化膜は、密度が２．５０ｇ／ｃｍ３以上２．６５ｇ／ｃｍ３以下であり、含有されるＳｉ－ＯＨ結合及びＳｉ－Ｈ結合の割合が１％以下である。
また、本発明の製造方法で製造されるシリコン系絶縁膜２１２は、膜厚が１００ｎｍ以上であり、従来の製法で製造が容易でなかった膜厚において、低リーク電流を実現し絶縁破壊電界強度を高めている。
図９は、具体的なシリコン系絶縁膜２１２であるシリコン酸化膜の試料について特性を計測した結果を説明するチャートである。横軸はシリコン酸化膜に対する印可電圧を示し、縦軸はシリコン酸化膜のリーク電流を示す。「○」印は、マイクロ波供給源５３ａの出力を１ｋＷとし、容量が０．０５立方メートルであるチャンバー５３ｃを減圧しつつ、Ｈ２の流量を５ｓｃｃｍ（ｓｃｃ／分）とし、内圧を２０Ｐａにして得た試料のリーク電流を示す。これらの試料では、リーク電流が１×１０－８Ａ／ｃｍ２程度に抑えられており、絶縁破壊電界も９ＭＶ／ｃｍ程度となっていることが分かる。なお、「●」印は、成膜材料層１２を９００℃で高温処理しプラズマによるラジカル処理を行わなかった従来型のシリコン酸化膜の試料について得た結果であり、「＋」印は、成膜材料層１２を４００℃で処理しラジカル処理を行わなかった従来型のシリコン酸化膜の試料について得た結果である。「○」印で示す試料では、９００℃で高温処理した場合に迫る絶縁特性が得られていることが分かる。
図１０（Ａ）～１０（Ｃ）は、具体的なシリコン系絶縁膜２１２であるシリコン酸化膜について計測した、ラジカル処理に際しての前駆体層１１２の収縮率と絶縁特性との関係を示すチャートである。図１０（Ａ）は、ラジカル処理を行わなかった比較例の絶縁特性を示し、図１０（Ｂ）は、ラジカル処理によって前駆体層１１２が８％収縮した実施例の絶縁特性を示し、図１０（Ｃ）は、ラジカル処理によって前駆体層１１２が１９％収縮した実施例の絶縁特性を示す。図１０（Ｂ）に示す収縮率８％の場合、抵抗が大きく電流密度を低く抑えることができるが、５ＭＶ／ｃｍで絶縁破壊が生じている。図１０（Ｃ）に示す収縮率１９％の場合、抵抗が大きく電流密度を低く抑えることができ、かつ、１０ＭＶ／ｃｍに近い電界強度でも絶縁破壊が生じていない。
［６．絶縁膜を備える半導体装置］
図１１は、上記絶縁膜の製造方法によって得られる回路装置である半導体装置１０の一例を説明する断面図である。半導体装置１０は、パワーデバイスの一種であるＭＯＳＦＥＴである。この場合、基板１１は、例えばＳｉＣであり、基板１１の裏面側がｎ＋ＳｉＣのドレイン層１１ａとなっており、裏面にドレイン電極３９が形成され、基板１１の表面側がｎ－ＳｉＣのドリフト層１１ｂとなっており、ドリフト層１１ｂに埋め込まれるようにｐＳｉＣの一対のボディ領域２４や、ｎ＋ＳｉＣの一対のソース領域２５が形成されている。一対のソース領域２５に挟まれたドリフト層１１ｂの局所領域を覆うようにゲート酸化膜（絶縁膜）３３が形成され、その上にゲート電極３５が形成されている。一対のソース領域２５には、配線３１が接続されている。ボディ領域２４、ソース領域２５、ゲート酸化膜３３、ゲート電極３５等は、図２（Ａ）に示す装置部分１１ｄに相当し、シリコン系絶縁膜２１２で覆われている。なお、図示を省略しているが、配線３１と基板１１の表面との間には予め絶縁層を形成することができる。
本実施形態の絶縁膜の製造方法では、基板１１上に成膜材料層１２を堆積させる工程と、基板１１を８５℃以上４５０℃以下で加熱する工程と、基板１１上に形成された前駆体層１１２の表面に対して水素のラジカルを含む高密度プラズマＰＺに暴露する工程とを含み、高密度プラズマＰＺにより形成される水素ラジカルは、密度が５×１０１４／ｃｍ３以上であり、水素ラジカルの照射時間と密度との積が２５×１０１４分・個／ｃｍ３以上である。この方法によれば、高温での加熱を行わないため、シリコン系絶縁膜２１２の形成前における基板１１又はこれに形成された装置部分１１ｄの特性を劣化させることなく、シリコン系絶縁膜２１２の絶縁特性を向上させることができる。
［７．その他］
以上実施形態に即して本発明を説明したが、本発明は、上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。例えば絶縁膜を組み込む対象は、図５に示すＭＯＳＦＥＴに限らずＩＧＢＴその他のパワーデバイスとすることができ、さらにパワーデバイス以外の各種ＬＳＩとすることができ、ディスプレイの各部を構成する要素とすることもできる。
絶縁膜は、層間絶縁膜として用いられるものに限らず、回路デバイスを構成する例えばゲート絶縁膜のような機能層であってもよい。例えばフラッシュメモリーを構成するフローティングゲートに隣接する絶縁膜として、本願の絶縁膜又はシリコン系絶縁膜を用いることができる。絶縁膜は、集積回路として組み込まれる場合、個々の回路素子を構成する絶縁層や素子間を分離する絶縁層として組み込むことができ、多数の回路素子の積層体において素子内外の必要個所を絶縁する機能的多層構造とすることができる。
成膜材料層１２を形成する成膜材料は、上述したハイドロゲンシルセスキオキシサンのような無機ケイ素化合物に限らず、有機ＳＯＧのような有機ケイ素化合物であってもよい。さらに、テトラエトキシシラン（ＴＥＯＳ）を用いてＣＶＤ等で成膜した成膜材料や、シラン（ＳｉＨ４）を用いてＣＶＤ等で成膜した成膜材料についても、上記のような暴露工程を行うことで、優れた絶縁特性を有するシリコン酸化膜を得ることができる。この場合、堆積工程と加熱工程とが一括して行われる。つまり、１５０℃以上４００℃以下に保った基板ステージ上に基板を設置しＳｉＯ２膜を堆積する。
絶縁膜は、ＳｉＯ２膜に限らず、窒化シリコン（Ｓｉ３Ｎ４）とすることができる。窒化シリコンは、例えばプラズマＣＶＤによって形成される。その反応式は下記に示すものであり、処理温度は例えば６００℃程度とされる。
３ＳｉＨ４＋４ＮＨ３→Ｓｉ３Ｎ４＋１２Ｈ２
３ＳｉＣｌ２Ｈ２＋４ＮＨ３→Ｓｉ３Ｎ４＋６ＨＣｌ＋６Ｈ２
この場合も、窒化シリコンの前駆体層１１２を、例えば密度が５×１０１４／ｃｍ３以上のラジカルを含む高密度プラズマＰＺに暴露すること、より好ましくは高密度プラズマＰＺにより形成されるラジカルの照射時間と密度との積が２５×１０１４分・個／ｃｍ３以上となるようにラジカル処理することにより、前駆体層１１２を凝縮させることができ、基板１１上に窒化シリコン膜が形成される。ここで、高密度プラズマＰＺとしてＨのラジカルを含むものを用いて水素濃度を低下させる。高密度プラズマＰＺに暴露された前駆体層１１２から得た窒化シリコン膜は、ラジカルの影響で凝縮し絶縁性が高まる。
絶縁膜は、ＳｉＯ２膜に限らず、酸化アルミニウム（Ａｌ２Ｏ３）とすることもできる。この場合も、酸化アルミニウムの前駆体層１１２を、例えば密度が５×１０１４／ｃｍ３以上のＨラジカルを含む高密度プラズマＰＺに暴露すること、より好ましくは高密度プラズマＰＺにより形成されるラジカルの照射時間と密度との積が２５×１０１４分・個／ｃｍ３以上となるようにラジカル処理することにより、前駆体層１１２を凝縮させることができ、基板１１上に酸化アルミニウム膜が形成される。ここで、高密度プラズマＰＺとしてＨのラジカルを含むものを用いて水素濃度を低下させる。高密度プラズマＰＺに暴露された酸化アルミニウム膜は、ラジカルの影響で凝縮し絶縁性が高まる。
高密度プラズマ処理装置５３については、図示のものに限らず、様々な変形が可能である。例えば図１２（Ａ）に示す高密度プラズマ処理装置３５３では、処理対象１４は、回転ステージ１５３ｓ上に支持され所定速度で回転する。一方、高密度プラズマ処理部５３Ａは、回転ステージ１５３ｓの直上方に対してずれた位置に配置されている。この場合、回転ステージ１５３ｓ上の各部で高密度プラズマＰＺ又はラジカルの密度分布が生じていても、処理対象１４の回転によって、前駆体層１１２の全面にラジカルを均一に供給し照射することができる。
図１２（Ｂ）に示す高密度プラズマ処理装置４５３は、２つの高密度プラズマ処理部５３Ａ，５３Ｂを組み合わせた構造を有する。この場合も、回転ステージ１５３ｓ上に支持された処理対象１４の回転によって、前駆体層１１２の全面にラジカルを均一に供給し照射することができる。
成膜材料を基板１１上に塗布する手法は、スピンコート法に限らず、刷毛やローラーを用いることができる。
１０…半導体装置、１１…基板、１１ｄ…装置部分、１１ｐ…パターン、１１ｓ…表面、１２…成膜材料層、１２ａ…表面、１４…処理対象、１４ａ…表面、２４…ボディ領域、２５…ソース領域、３１…配線、３３…ゲート酸化膜、３５…ゲート電極、３９…ドレイン電極、５１…加熱炉、５３…高密度プラズマ処理装置、５３ａ…マイクロ波供給源、５３ｃ…チャンバー、８１…加熱環境、８２…プラズマ、１１２…前駆体層、２１２…シリコン系絶縁膜、ＡＧ…雰囲気ガス、ＥＬ…構成層、ＩＦ…界面、ＰＺ…高密度プラズマ
本発明は、良好な絶縁特性を有する絶縁膜の製造方法に関し、特に高温のアニール処理を必要としない絶縁膜の製造方法に関する。
本発明の一態様によれば、絶縁膜の製造方法であって、基板上に成膜材料を堆積させて成膜材料層を形成する工程と、基板上の成膜材料層を８５℃以上４５０℃以下で加熱する工程と、基板上の成膜材料層の表面に対して水素のラジカルを含むプラズマを照射することによって、成膜材料層の構造中に水素を拡散させ成膜材料層の成分と結合させる、絶縁膜の製造方法が提供される。本方法において、プラズマにより形成されるラジカルの照射時間と密度との積が２５×１０ １４ 分・個／ｃｍ ３ 以上である。
上記方法によれば、成膜材料層における成膜材料の化学的な骨格構造を基本的に維持しつつ水素を拡散させることで、拡散によって内部に浸透した水素を成膜材料層の成分と反応させて水素分子を離脱させることができる。こうして生成された水素分子は成膜材料層外に排出されるので、膜中水素濃度を極めて低くすることができ、成膜材料層の絶縁性を高めることができる。この際、高温での加熱を行う必要がないため、プラズマ照射処理後の成膜材料層に相当する絶縁膜の形成前の基板又はこれに形成された装置部分の特性を劣化させることなく、絶縁膜の絶縁特性を向上させることが可能となる。さらに、プラズマに含まれるラジカルの照射時間と密度との積が２５×１０ １４ 分・個／ｃｍ ３ 以上であれば、成膜材料層の構造中に水素を十分な密度で深くまで拡散させることができ、高い絶縁性を有する絶縁膜を得ることができる。
前駆体層１１２が形成された基板１１、つまり処理対象１４に対するラジカル暴露は、例えばマイクロ波供給源５３ａを備える高密度プラズマ処理装置５３によって行われ、注入口である吸気ポート５３ｉから導入されたラジカル・ソースガスＩＧがチャンバー５３ｃ内で定在波状態とされたマイクロ波によってラジカル化される。ラジカル・ソースガスＩＧは、Ｈ２、ＮＨ３、Ｈ２Ｏの少なくとも１つであり、吸気ポート５３ｉを介してチャンバー５３ｃ内に導入され、下部に設けた排気ポート５３ｏを介してチャンバー５３ｃ外に排出される。高密度プラズマＰＺ中のラジカルは、マイクロ波によって励起されることによって得られるものであり、目的とするのは水素であるが他の成分を含んでいてもよい。なお、チャンバー５３ｃの内面は、例えば石英製の誘電体管５３ｇとなっており、この誘電体管５３ｇ内にマイクロ波が注入され、誘電体管５３ｇの下部には、基板１１を支持して温度を調整するステージ５３ｓが配置されている。高密度プラズマ処理装置５３としては、公知の手法を用いることができる。プラズマ暴露中、不用ガスがチャンバー５３ｃの排気ポート５３ｏから外部に排出され、誘電体管５３ｇ内に形成された高密度プラズマＰＺの状態が維持される。チャンバー５３ｃ内は、高密度プラズマＰＺによって５Ｐａ～５０Ｐａに維持される。チャンバー５３ｃ内のプラズマを５Ｐａ以上のプラズマ密度とすることで、プラズマと前駆体層１１２との間の電位差を１０Ｖ以下にすることが容易になり、プラズマ粒子が前駆体層１１２に打ち込まれて前駆体層１１２の構造を乱し密度を低下させることを防止できる。一方、チャンバー５３ｃ内のプラズマを５０Ｐａ以下のプラズマ密度とすることで、ラジカルの平均自由行程が比較的長く保たれ、発生したラジカルを有効に活用して前駆体層１１２に到達させることができる。

Claims (12)

  1. 絶縁膜の製造方法であって、
    堆積工程と、加熱工程と、暴露工程とを含み、
    前記堆積工程では、基板上に成膜材料を堆積させて成膜材料層を形成し、
    前記加熱工程では、前記基板上の前記成膜材料層を８５℃以上４５０℃以下で加熱し、
    前記暴露工程では、前記基板上の前記成膜材料層の表面に対して水素のラジカルを含むプラズマを照射することによって、前記成膜材料層の構造中に水素を拡散させ前記成膜材料層の成分と結合させる
    絶縁膜の製造方法。
  2. 請求項１に記載の絶縁膜の製造方法において、
    前記プラズマにより形成されるラジカルの照射時間と密度との積が２５×１０１４分・個／ｃｍ３以上である
    絶縁膜の製造方法。
  3. 請求項１及び２のいずれか一項に記載の絶縁膜の製造方法において、
    前記ラジカルは、５Ｐａ以上５０Ｐａ以下の圧力下でプラズマを立てることにより前記成膜材料層の表面に供給される
    絶縁膜の製造方法。
  4. 請求項１～３のいずれか一項に記載の絶縁膜の製造方法において、
    前記ラジカルは、水素原子Ｈである
    絶縁膜の製造方法。
  5. 請求項１～４に記載の絶縁膜の製造方法において、
    前記成膜材料は、ＳＯＧであり、
    前記ＳＯＧを前記基板上に塗布して堆積させる
    絶縁膜の製造方法。
  6. 請求項５に記載の絶縁膜の製造方法において、
    前記ＳＯＧは、はしご型ハイドロゲンシルセスキオキサンと、ハイドロゲンシロキサンと、シリケートとのうちの１つ以上である
    絶縁膜の製造方法。
  7. 請求項６に記載の絶縁膜の製造方法において、
    前記加熱は、Ｎ２又は不活性ガスの雰囲気中で行われる
    絶縁膜の製造方法。
  8. 請求項５に記載の絶縁膜の製造方法において、
    前記ＳＯＧは、シラザンである
    絶縁膜の製造方法。
  9. 請求項８に記載の絶縁膜の製造方法において、
    前記加熱は、Ｈ２Ｏ、Ｏ２と、Ｈ２Ｏ２のいずれかの雰囲気中で行われる
    絶縁膜の製造方法。
  10. 請求項１～８のいずれか１項に記載の絶縁膜の製造方法において、
    前記基板は、半導体基板又は半導体装置のパターン付き基板である
    絶縁膜の製造方法。
  11. 基板上に形成された絶縁膜を備える回路装置であって、
    膜中水素濃度が１％以下である絶縁膜を備える回路装置。
  12. 請求項１１に記載の回路装置であって、
    水素濃度に関して、基板側で飽和し表面側で略ゼロとなる濃度パターンを複数繰り返す特性を有する
    回路装置。
JP2020204626A 2020-12-09 2020-12-09 絶縁膜の製造方法 Active JP6918386B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020204626A JP6918386B1 (ja) 2020-12-09 2020-12-09 絶縁膜の製造方法
US18/266,110 US20240112906A1 (en) 2020-12-09 2021-12-02 Manufacturing method of insulation film
KR1020237020117A KR20230113330A (ko) 2020-12-09 2021-12-02 절연막의 제조 방법
CN202180082954.XA CN116711055A (zh) 2020-12-09 2021-12-02 绝缘膜的制造方法
PCT/JP2021/044334 WO2022124199A1 (ja) 2020-12-09 2021-12-02 絶縁膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020204626A JP6918386B1 (ja) 2020-12-09 2020-12-09 絶縁膜の製造方法

Publications (2)

Publication Number Publication Date
JP6918386B1 JP6918386B1 (ja) 2021-08-11
JP2022091642A true JP2022091642A (ja) 2022-06-21

Family

ID=77172734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020204626A Active JP6918386B1 (ja) 2020-12-09 2020-12-09 絶縁膜の製造方法

Country Status (5)

Country Link
US (1) US20240112906A1 (ja)
JP (1) JP6918386B1 (ja)
KR (1) KR20230113330A (ja)
CN (1) CN116711055A (ja)
WO (1) WO2022124199A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115136A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000332010A (ja) * 1999-03-17 2000-11-30 Canon Sales Co Inc 層間絶縁膜の形成方法及び半導体装置
JP2001085420A (ja) * 1999-09-09 2001-03-30 Toshiba Corp 半導体装置およびその製造方法
JP2006222171A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
JP2007227720A (ja) * 2006-02-24 2007-09-06 Fujitsu Ltd 半導体装置とその製造方法
JP2007335450A (ja) * 2006-06-12 2007-12-27 Renesas Technology Corp 半導体装置の製造方法
JP2009010043A (ja) * 2007-06-26 2009-01-15 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体
JP2011139047A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116825A (ja) * 1990-09-06 1992-04-17 Fujitsu Ltd 半導体装置の製造方法
US20130288485A1 (en) 2012-04-30 2013-10-31 Applied Materials, Inc. Densification for flowable films

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115136A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000332010A (ja) * 1999-03-17 2000-11-30 Canon Sales Co Inc 層間絶縁膜の形成方法及び半導体装置
JP2001085420A (ja) * 1999-09-09 2001-03-30 Toshiba Corp 半導体装置およびその製造方法
JP2006222171A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
JP2007227720A (ja) * 2006-02-24 2007-09-06 Fujitsu Ltd 半導体装置とその製造方法
JP2007335450A (ja) * 2006-06-12 2007-12-27 Renesas Technology Corp 半導体装置の製造方法
JP2009010043A (ja) * 2007-06-26 2009-01-15 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体
JP2011139047A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
WO2022124199A1 (ja) 2022-06-16
CN116711055A (zh) 2023-09-05
US20240112906A1 (en) 2024-04-04
JP6918386B1 (ja) 2021-08-11
KR20230113330A (ko) 2023-07-28

Similar Documents

Publication Publication Date Title
KR0135486B1 (ko) 반도체 장치 제조방법
KR100440233B1 (ko) 반도체 기판 처리방법
KR102175046B1 (ko) 목표 조성 및 막 특성들을 갖는 ＳｉＣ 부류의 막들을 획득하는 방법
KR101528832B1 (ko) 유동성 유전체 층의 형성 방법
CN113707542A (zh) 使用远程等离子体处理使碳化硅膜致密化
JP5065054B2 (ja) 制御された二軸応力を有する超低誘電率膜および該作製方法
KR20150022677A (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
TWI673826B (zh) 可流動膜固化穿透深度之改進以及應力調諧
JP2013521650A (ja) ラジカル成分ｃｖｄによる共形層
TW200413559A (en) Non-thermal process for forming porous low dielectric constant films
JP2006521019A5 (ja)
TW200537644A (en) Deposition method and semiconductor device
KR101361454B1 (ko) 반도체 소자의 실리콘 산화막 형성 방법
KR20150128870A (ko) 저-k 유전체 막들에 대한 기계적 강도 및 처리량을 개선하기 위한 uv 경화 프로세스
JP3149223B2 (ja) 成膜方法
JP6918386B1 (ja) 絶縁膜の製造方法
JPH1116899A (ja) 熱安定性絶縁被膜
JP3877472B2 (ja) 層間絶縁膜の形成方法
JP5565314B2 (ja) 半導体装置の製造方法及びその製造装置
WO2023167031A1 (ja) 絶縁膜の形成方法および基板処理システム
JP3612859B2 (ja) 絶縁膜の形成方法
JPH06283507A (ja) 半導体装置の製造方法
JPH06283516A (ja) 半導体装置の製造方法
JP3519477B2 (ja) 半導体装置の製造方法
JPH06283508A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210212

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210212

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210714

R150 Certificate of patent or registration of utility model

Ref document number: 6918386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150