TW201642005A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201642005A
TW201642005A TW105119208A TW105119208A TW201642005A TW 201642005 A TW201642005 A TW 201642005A TW 105119208 A TW105119208 A TW 105119208A TW 105119208 A TW105119208 A TW 105119208A TW 201642005 A TW201642005 A TW 201642005A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
semiconductor film
electrode
insulating film
Prior art date
Application number
TW105119208A
Other languages
English (en)
Other versions
TWI665503B (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201642005A publication Critical patent/TW201642005A/zh
Application granted granted Critical
Publication of TWI665503B publication Critical patent/TWI665503B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

本發明的一個目的在於提供包括氧化物半導體膜之電晶體，此氧化物半導體膜被使用於顯示裝置的像素部且具有高的可靠性。顯示裝置具有第一閘極電極；第一閘極絕緣膜，其在該第一閘極電極之上；氧化物半導體膜，其在該第一閘極絕緣膜之上；源極電極和汲極電極，其在該氧化物半導體膜之上；第二閘極絕緣膜，其在該源極電極、該汲極電極、和該氧化物半導體膜之上；第二閘極電極，其在該第二閘極絕緣膜之上；具有平坦性的有機樹脂膜，其在該第二閘極絕緣膜之上；像素電極，其在具有平坦性的該有機樹脂膜上，其中，該氧化物半導體膜中所含有及藉由二次離子質譜儀所測量到的氫原子之濃度係低於1×1016cm-3。

Description

顯示裝置
本發明係有關具有電晶體的顯示裝置，且該電晶體的通道包括氧化物半導體膜。
專利文件1揭示薄膜電晶體，其中，第一閘極電極係形成在基板之上；第一閘極絕緣層被形成以便覆蓋第一閘極電極；使用氧化物半導體所形成之半導體層係形成在第一閘極絕緣層之上；第二閘極絕緣層係形成在半導體層之上；第二閘極電極係形成在第二閘極絕緣層之上；及形成連接到半導體層之汲極電極和源極電極，其中，第二閘極電極的厚度等於或大於第一閘極電極的厚度(申請專利範圍第1項)。在專利文件1中，上述薄膜電晶體可被使用於液晶顯示器或有機EL顯示器的驅動場效電晶體(第144段)。
[參考文件]
[專利文件1]日本公告專利申請案第2009-176865號
在專利文件1中，可抑制薄膜電晶體的導通特性之峰值的產生。
然而，為了提高電晶體的特性，上述結構並不足夠。鑑於上述，本發明的實施例之目的在於提供包括氧化物半導體膜的薄膜電晶體，此氧化物半導體膜被使用於諸如液晶顯示器或有機EL顯示器等顯示裝置的像素部且具有高的可靠性。
在下面實驗中，氫對包括氧化物半導體膜的電晶體之影響被檢驗。因此，本發明人發現，可藉由去除氫來提高電晶體的特性且可解決上述問題。
<實驗。氫和電晶體特性>
圖1A及1B圖示包括氧化物半導體膜(非晶In-Ga-Zn-O膜、在此實驗中，又稱作a-IGZO)之實驗電晶體的概要圖和電晶體的特性。圖1A圖示由電漿CVD法所形成的SiOx(又稱作PECVD-SiOx)被使用於層間膜之情況，而圖1B圖示由濺鍍法所形成的SiOx(又稱作被濺鍍的-SiOx或濺鍍的-SiOx)被使用於層間膜之情況。除了上述以外的其他製造方法在每一個電晶體中都相同。當使用由電漿CVD法所形成之SiOx時，獲得正常開電晶體特性。此外，視測量溫度而變之電晶體特性的變化大。另一方面，當使用由濺鍍法所形成之SiOx時，獲得正常關電晶 體特性，且視測量溫度而變之電晶體特性的變化小。當由二次離子質譜儀測量這兩個電晶體的每一個之氫濃度時，發現使用由電漿CVD法所形成之SiOx的電晶體包括大量的氫；然而，使用使用由濺鍍法所形成之SiOx的電晶體包括少量的氫(圖2)。
另外，為了闡明a-IGZO的電特性，藉由第一原理計算來實施其分析。假設(A)滿足化學計量比例之a-IGZO以及(B)添加氫之a-IGZO，及計算電子狀態。假設單位晶胞84原子、組成比In：Ga：Zn：O=1：1：1：4、及密度5.9g/cm3，以及由古典分子動力法再生非晶結構，另外，由量子分子動力法執行結構的最佳化。然後，計算電子狀態。
圖3A及3B圖示計算結果。圖3A及3B圖示a-IGZO的DOS(能態密度，能態的電子密度)。能量顯示0(零)的點為Fermi(費米)能階。吾人發現，在(A)滿足化學計量比例之a-IGZO中，費米能階存在於價電子帶；然而，在(B)添加氫之a-IGZO中，電子亦存在於導電帶中。亦即，吾人發現在a-IGZO中，氫原子形成施體能階且供應電子。
去除氫係去除氧化物半導體膜中的施體。氧化物半導體膜可以是藉由去除施體而使其成為本徵或實質上為本徵。
當在室溫(25℃)中測量通道具有氫濃度降低的氧化物半導體膜之電晶體的關閉狀態電流(通道長度(L)= 10.0μm，通道寬度(W)=1m)時，關閉狀態電流等於或低於1×10-12A(圖4)。當W變換成1μm時，關閉狀態電流等於或低於1×10-18A。
氧化物半導體膜可以是藉由最小化氧化物半導體膜所含有的氫原子數目而使其成為本徵或實質上為本徵。因此，可提高電晶體的特性，及可解決上述問題。
本發明的實施例為顯示裝置，具有：第一閘極電極；第一閘極絕緣膜，在第一閘極電極之上；氧化物半導體膜，在第一閘極絕緣膜之上；源極電極和汲極電極，在氧化物半導體膜之上，且其中，源極電極和汲極電極係電連接到氧化物半導體膜；第二閘極絕緣膜，在源極電極、汲極電極、和氧化物半導體膜之上；第二閘極電極，在第二閘極絕緣膜之上，且其中，第二閘極電極係電連接到第一閘極電極；具有平坦性的有機樹脂膜，在第二閘極絕緣膜之上；像素電極，在具有平坦性的有機樹脂膜之上，且其中，像素電極不是被電連接到源極電極就是被電連接到汲極電極；第一對準膜，在第二閘極電極和像素電極之上且與第二閘極電極和像素電極相接觸；液晶層，在第一對準膜之上；第二對準膜，在液晶層之上；對置電極，在第二對準膜之上；以及對置基板，在對置電極之上，其中，氧化物半導體膜中所含有及藉由二次離子質譜儀所測量到的氫原子之濃度係低於1×1016cm-3。
本發明的實施例為顯示裝置，具有：第一閘極電極；第一閘極絕緣膜，在第一閘極電極之上；氧化物半導體 膜，在第一閘極絕緣膜之上；源極電極和汲極電極，在氧化物半導體膜之上，且其中，源極電極和汲極電極係電連接到氧化物半導體膜；第二閘極絕緣膜，在源極電極、汲極電極、和氧化物半導體膜之上；第二閘極電極，在第二閘極絕緣膜之上，且其中，第二閘極電極係電連接到第一閘極電極；具有平坦性的有機樹脂膜，在第二閘極絕緣膜之上；像素電極，在具有平坦性的有機樹脂膜之上，且其中，像素電極不是被電連接到源極電極就是被電連接到汲極電極；EL層(電致發光層)，在像素電極之上；對置電極，在EL層之上；密封材料，在第二閘極電極和對置電極之上且與第二閘極電極和對置電極相接觸；以及對置基板，在密封材料之上，其中，氧化物半導體膜中所含有及藉由二次離子質譜儀所測量到的氫原子之濃度係低於1×1016cm-3。
本發明的實施例為顯示裝置，具有：第一閘極電極；第一閘極絕緣膜，在第一閘極電極之上；氧化物半導體膜，在第一閘極絕緣膜之上；源極電極和汲極電極，在氧化物半導體膜之上，且其中，源極電極和汲極電極係電連接到氧化物半導體膜；第二閘極絕緣膜，在源極電極、汲極電極、和氧化物半導體膜之上；第二閘極電極，在第二閘極絕緣膜之上，且其中，第二閘極電極係電連接到第一閘極電極；具有平坦性的有機樹脂膜，在第二閘極絕緣膜之上；像素電極，在具有平坦性的有機樹脂膜之上，其中，像素電極不是被電連接到源極電極就是被電連接到汲 極電極；以及填料，在第二閘極電極和像素電極之上且與第二閘極電極和像素電極相接觸，其中，包括空腔之球狀粒子係設置在填料中，空腔含有黑色區和白色區，且空腔四周的空間係充填有液體，其中，氧化物半導體膜中所含有及藉由二次離子質譜儀所測量到的氫原子之濃度係低於1×1016cm-3。
本發明的實施例為顯示裝置，具有：第一閘極電極；第一閘極絕緣膜，在第一閘極電極之上；氧化物半導體膜，在第一閘極絕緣膜之上；源極電極和汲極電極，在氧化物半導體膜之上，且其中，源極電極和汲極電極係電連接到氧化物半導體膜；第二閘極絕緣膜，在源極電極、汲極電極、和氧化物半導體膜之上；第二閘極電極，在第二閘極絕緣膜之上，且其中，第二閘極電極係電連接到第一閘極電極；具有平坦性的有機樹脂膜，在第二閘極絕緣膜之上；像素電極，在具有平坦性的有機樹脂膜之上，其中，像素電極不是被電連接到源極電極就是被電連接到汲極電極；以及電子墨水層，在第二閘極電極和像素電極之上且與第二閘極電極和像素電極相接觸，其中，電子墨水層包含微膠囊，而在微膠囊中封入帶正電的白色微粒和帶負電的黑色微粒，其中，氧化物半導體膜中所含有及藉由二次離子質譜儀所測量到的氫原子之濃度係低於1×1016cm-3。
根據本發明的實施例，二次離子質譜儀對形成通道的氧化物半導體膜所測量之氫原子的濃度低於1×1016cm-3。 因此，氧化物半導體膜是變成本徵或實質上為本徵之半導體。大幅降低氧化物半導體膜的載子密度，大幅減少電晶體的關閉狀態電流。另外，不易產生突崩崩潰。
而且，作為有關氫原子的濃度之專利文件，指定日本公告專利申請案第2007-103918號。在日本公告專利申請案第2007-103918號中，說明具有由包括In(銦)或Zn(鋅)的非晶氧化物膜所形成之通道層的場效電晶體，其中，非晶氧化物膜包括等於或大於1016cm-3及等於或小於1020cm-3之氫原子或重氫原子。然而，無疑地添加氫原子，此為上述文件的技術概念。另一方面，將氫原子的數目最小化，此為本發明的實施例之技術概念。因此，這些技術概念相反及彼此完全不同。根據本發明的實施例，氧化物半導體膜所含有之氫原子的濃度低於1×1016cm-3，藉以氧化物半導體膜可以是變成本徵或實質上為本徵之半導體。而且，大幅降低氧化物半導體膜的載子密度。大幅減少電晶體的關閉狀態電流。
根據本發明的實施例，電連接到像素電極之電晶體並未覆蓋有具有平坦性的有機樹脂膜和像素電極。有機樹脂膜的氫原子並未對電晶體產生不利影響。施加到像素電極之電位並未對電晶體產生不利影響。
根據本發明的實施例，第二閘極絕緣膜係形成在源極電極和汲極電極之上。因此，源極電極和汲極電極受到第二閘極絕緣膜保護。
1‧‧‧基板
2‧‧‧絕緣膜
3‧‧‧第一閘極電極
4‧‧‧第一閘極絕緣膜
5‧‧‧氧化物半導體膜
6A‧‧‧電極
6B‧‧‧電極
7‧‧‧第二閘極絕緣膜
8‧‧‧第二閘極電極
9‧‧‧有機樹脂膜
10‧‧‧像素電極
15‧‧‧電晶體
20‧‧‧像素
21‧‧‧絕緣膜
22‧‧‧第一對準膜
23‧‧‧液晶層
24‧‧‧第二對準膜
25‧‧‧電極
26‧‧‧基板
31‧‧‧電致發光層
32‧‧‧電極
33‧‧‧密封材料
34‧‧‧基板
40‧‧‧白色區
41‧‧‧黑色區
42‧‧‧空腔
43‧‧‧填料
44‧‧‧電極
45‧‧‧基板
51‧‧‧電子墨水層
52‧‧‧微粒
53‧‧‧電極
54‧‧‧基板
55‧‧‧玻璃基板
503‧‧‧鈦膜
505‧‧‧氮化鈦膜
507‧‧‧氧化物半導體膜
509‧‧‧氮氧化矽膜
511‧‧‧銀膜
601‧‧‧基板
603‧‧‧In-Ga-Zn-O膜
605‧‧‧氧化物半導體膜
1100‧‧‧行動電話
1101‧‧‧外殼
1102‧‧‧顯示部
1103‧‧‧操作按鈕
1104‧‧‧外部連接埠
1105‧‧‧揚聲器
1106‧‧‧麥克風
2700‧‧‧電子書
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧鉸鏈
2721‧‧‧電力
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2806‧‧‧指向裝置
2807‧‧‧相機透鏡
2808‧‧‧外部連接終端
2810‧‧‧鍵盤
2811‧‧‧外部記憶體插槽
9600‧‧‧電視機
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧機座
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧外殼
9703‧‧‧顯示部
9881‧‧‧外殼
9891‧‧‧外殼
9893‧‧‧連接器
9882‧‧‧顯示部
9883‧‧‧顯示部
圖1A及1B為電晶體的概要圖及其特性圖。
圖2為電晶體的氫濃度之數據圖表。
圖3A及3B為計算結果圖。
圖4為電晶體特性圖。
圖5A及5B為顯示裝置圖。
圖6A及6B為顯示裝置圖。
圖7為電晶體的橫剖面圖。
圖8A及8B為電晶體的能帶圖。
圖9A及9B為電晶體的能帶圖。
圖10為電晶體的能帶圖。
圖11A至11C為顯示裝置的製造方法圖。
圖12A及12B為顯示裝置的製造方法圖。
圖13為製造顯示裝置的方法圖。
圖14A及14B各字為顯示裝置圖。
圖15A及15B各自為顯示裝置圖。
圖16A及16B各自為顯示裝置圖。
圖17為C-V測量圖。
圖18A及18B為C-V測量圖。
圖19A及19B各自為橫剖面時之TEM影像圖。
圖20A及20B各自為橫剖面時之TEM影像圖。
圖21A為樣本A的表面部之放大圖，而圖21B至21F各為結晶區的電子繞射圖。
圖22A及22B各自為顯示裝置圖。
圖23A及23B分別為行動電話和可攜式資訊終端圖。
圖24A及24B分別為電視機和數位相框圖。
圖25為可攜式遊戲機圖。
圖26為電子書圖。
下面將說明本發明的實施例。然而，可以不同模式實行本發明，及精於本技藝之人士應容易明白，在不違背本發明的目的和範圍之下，可以各種方式修改本發明的模式和細節。因此，本發明不被闡釋作侷限於實施例的說明。需注意的是，相同參考號碼共同指定給不同圖式中相同的部位或具有相同功能的部位，及在一些情況中將省略重複說明。
[實施例1]
此實施例揭示顯示裝置，其包括：第一閘極電極；第一閘極絕緣膜，形成在第一閘極電極之上；氧化物半導體膜，形成在第一閘極絕緣膜之上；以及源極電極和汲極電極，形成在氧化物半導體膜之上。源極電極和汲極電極係電連接到氧化物半導體膜。形成在源極電極、汲極電極、和氧化物半導體膜之上的第二閘極絕緣膜；及形成在第二閘極絕緣膜之上的第二閘極電極被設置。第二閘極電極係電連接到第一閘極電極。形成在第二閘極絕緣膜之上的具 有平坦性之有機樹脂膜以及形成在具有平坦性的有機樹脂膜之上的像素電極被設置。像素電極不是被電連接到源極電極就是被電連接到汲極電極，及顯示媒體係形成在第二閘極電極和像素電極之上且與第二閘極電極和像素電極相接觸。
如圖5A及5B所示，顯示裝置包括像素20。顯示裝置可包括複數個像素20。像素20包括電晶體15。電晶體15包括第一閘極電極3、第一閘極絕緣膜4、氧化物半導體膜5、電極6A(源極電極和汲極電極的其中之一)、電極6B(源極電極和汲極電極的另一個)、第二閘極絕緣膜7、和第二閘極電極8。像素20包括具有平坦性的有機樹脂膜9和像素電極10。圖5A為像素20的俯視圖，而圖5B圖解圖5A的橫剖面A-B和橫剖面C-D。
電晶體15係形成在基板1之上。用作為基膜之絕緣膜2係形成在基板1之上。第一閘極電極3係形成在絕緣膜2之上。第一閘極絕緣膜4係形成在第一閘極電極3之上，以覆蓋第一閘極電極3。氧化物半導體膜5係形成在第一閘極絕緣膜4之上。電極6A和電極6B係形成在氧化物半導體膜5之上。第二閘極絕緣膜7係形成在電極6A、電極6B、和氧化物半導體膜5之上。第二閘極絕緣膜7覆蓋電極6A、電極6B、和氧化物半導體膜5。第二閘極電極8係形成在第二閘極絕緣膜7之上。
在圖5A中，第二閘極電極8係電連接到第一閘極電極3；然而，第二閘極電極8不一定被電連接到第一閘極 電極3(圖6A及6B)。當第二閘極電極8係電連接到第一閘極電極3時，第二閘極電極8具有與第一閘極電極3相同的電位。另一方面，當第二閘極電極8未被電連接到第一閘極電極3時，第二閘極電極8並非總是具有與第一閘極電極3相同的電位。
第一閘極電極3係電連接到掃描線驅動器電路(未圖示)。來自掃描線驅動器電路的選擇信號被施加於第一閘極電極3。當第一閘極電極3係電連接到第二閘極電極8時，同一選擇信號亦被施加於第二閘極電極8。當第一閘極電極3未被電連接到第二閘極電極8時，第二閘極電極8係電連接到另一掃描線驅動器電路，及來自另一掃描線驅動器電路的選擇信號被施加於此。
電極6A係電連接到信號線驅動器電路(未圖示出)。來自信號線驅動器電路的影像信號被施加於電極6A。
具有平坦性之有機樹脂膜9係形成在第二閘極絕緣膜7之上。有機樹脂膜9未被形成在第二閘極電極8之上。像素電極10係形成在有機樹脂膜9之上。顯示媒體係形成在第二閘極電極8、第二閘極絕緣膜7、和像素電極10之上(圖14A、14B、15A、15B、16A、16B、22A、及22B)。
在此實施例並未提供儲存電容器給顯示裝置。因為電晶體15的關閉狀態電流極低，所以施加到電極6B和像素電極10的電位被保持而未減少。因此，不需要儲存電容 器。然而，無須說，可設置儲存電容器。
在不是未形成電極6A就是未形成電極6B之區域中，第一閘極絕緣膜4和第二閘極絕緣膜7彼此相接觸(圖5B、6B、及7)。當第一閘極絕緣膜4和第二閘極絕緣膜7彼此相接觸時，氧化物半導體膜5被覆蓋有第一閘極絕緣膜4和第二閘極絕緣膜7，藉以可防止雜質進入氧化物半導體膜5。
下面說明顯示裝置的特徵。形成通道的氧化物半導體膜5所含有之氫原子的濃度低於1×1016cm-3。因此，氧化物半導體膜5為本徵或實質上為本徵之半導體。稍後將進行其說明。
電極6A和電極6B係覆蓋有第二閘極絕緣膜7。電極6A和電極6B係受到第二閘極絕緣膜7所保護。
如圖5B和圖6B所示，有機樹脂膜9和像素電極10未被形成在電晶體15之上。有機樹脂膜9所含有的氫原子並未影響電晶體15。施加到像素電極10之電位並未影響電晶體15。
接著，下面將說明顯示裝置的各個組件。
首先，說明氧化物半導體膜5。通道係形成在氧化物半導體膜5中。氧化物半導體膜5係可形成而具有厚度2nm至200nm。
(組成)
作為氧化物半導體膜5，可使用下面氧化物半導體 的任一者：四成分金屬氧化物，諸如In-Sn-Ga-Zn-O等；三成分金屬氧化物，諸如In-Ga-Zn-O、In-Sn-Zn-O、In-Al-Zn-O、Sn-Ga-Zn-O、Al-Ga-Zn-O、或Sn-Al-Zn-O等；兩成分金屬氧化物，諸如In-Zn-O、Sn-Zn-O、Al-Zn-O、Zn-Mg-O、Sn-Mg-O、或In-Mg-O等；In-O、Sn-O、Zn-O等等。另外，上述氧化物半導體可含有SiO2。
作為氧化物半導體膜5，可使用以InMO3(ZnO) m (m>0)表示的薄膜。此處，M表示選自Ga(鎵)、Al(鋁)、Mn(錳)、及Co(鈷)中的一或多個金屬元素。例如，M可以是Ga、Ga及Al、Ga及Mn、Ga及Co等等。在以InMO3(ZnO) m (m>0)表示的氧化物半導體膜5中，包括Ga作為M之氧化物半導體被稱作In-Ga-Zn-O氧化物半導體，及稱作In-Ga-Zn-O氧化物半導體的薄膜亦被稱作In-Ga-Zn-O膜。
(氫濃度)
以二次離子質譜儀所測量之氧化物半導體膜5的氫濃度較佳低於1×1016cm-3、1×1014cm-3。如上所述，具有降低氫濃度的氧化物半導體5為使其成為本徵或實質上為本徵之半導體。另外，較佳的是氧化物半導體5未包括形成施體能階或受體能階之雜質元素。
已知原則上藉由二次離子質譜儀難以獲得樣本表面附近中或者使用不同材料所形成之堆疊膜之間的介面附近中之資料。因此，在藉由二次離子質譜儀分析厚度方向上之 膜的氫濃度之分佈的情況中，可利用設置膜、值不大改變，及可獲得幾乎相同的強度之區域中的平均值作為氫濃度。另外，在膜的厚度小之情況中，在某些例子中無法發現可獲得幾乎相同強度之區域，因為鄰接於此區域之膜的氫濃度之影響。在此情況中，設置膜之區域的氫濃度之最大值或最小值被利用作為膜的氫濃度。而且，在具有最大值之山型峰值及/或具有最小值之谷型峰值未存在設置膜的區域中，利用回折點的值作為氫濃度。
氧化物半導體膜5所含有之氫原子的數目較佳為零。氫原子的濃度等於或大於0cm-3及小於1×1016cm-3。然而，難以藉由二次離子質譜儀偵測到氫原子的數目為零。因此，較佳的是氫原子的濃度至少等於或低於二次離子質譜儀的偵測限制。
(載子密度)
具有如上述氫原子的濃度之氧化物半導體膜5的載子密度低於在300K時低於1×1012cm-3。氧化物半導體膜5的載子密度可在300K時低於1×1012cm-3。較佳的是氧化物半導體膜5的載子密度可在300K時低於1×1010cm-3。可藉由Hall(霍爾)測量估算載子密度等等。在例子中，說明此處所使用的測量法。
此處，說明氧化物半導體的本徵載子密度。本徵載子密度意指本徵半導體的載子密度。
可利用波爾茲曼分佈的公式，根據費米-狄拉克統計 來近似費米-狄拉克分佈，而獲得半導體所含有的本徵載子密度n i (見公式1)
可藉由近似公式而獲得本徵載子密度n i ，此近似公式是導電帶中之有效能態的密度N c 、價電子帶的有效能態之密度N v 、和能帶隙E g 之關係式。根據上述公式，矽的本徵載子密度n i 為1.4×1010cm-3，而氧化物半導體(此處為In-Ga-Zn-O膜)的本徵載子密度n i 為1.2×10-7cm-3。發現到氧化物半導體的本徵載子密度遠低於矽的本徵載子密度。
具有如上述氫原子的濃度之氧化物半導體5的載子密度極低，及包括氧化物半導體膜5之電晶體15的關閉狀態電流極低。
接著，說明除了氧化物半導體膜5以外的結構。
基板1具有足夠承受稍後欲執行的熱處理之耐熱性。作為基板1，使用鋇硼矽酸玻璃、鋁硼矽酸玻璃等等的玻璃基板。另一選擇是，可使用諸如陶瓷基板、石英基板、藍寶石基板、或結晶玻璃基板等由絕緣體所形成的基板作為基板1。另一選擇是，只要具有足夠高到可承受稍後欲執行的熱處理之耐熱性，可使用使用聚對苯二甲酸乙二酯、聚醯亞胺、丙烯酸樹脂、聚碳酸酯、聚丙烯、聚酯、 聚氯乙烯等等所形成的塑膠膜等等。
關於絕緣膜2，使用氧化矽膜、氮化矽膜、氮氧化矽膜等等。較佳的是絕緣膜2未含有諸如氫、氫氧根等包括氫原子或濕氣之物質。絕緣膜2可被形成而具有厚度10nm至200nm。絕緣膜2防止基板1所含有的雜質進入第一閘極絕緣膜4和氧化物半導體膜5。需注意的是，若不必考慮基板1所含有的雜質，則不一定要形成絕緣膜2。
以使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料、或包括這些材料的任一者作為主要成分之合金材料的單層或疊層來形成第一閘極電極3。第一閘極電極3未含有諸如氫、氫氧根等包括氫原子或濕氣之物質係較佳的。第一閘極電極3可被形成而具有厚度10nm至200nm。
以使用氧化矽膜、氮化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、鉿矽酸鹽(HfSiO x )膜、添加N之HfSiO x 膜、添加氮之鉿鋁酸鹽(HfAlO x )膜、氧化鉿膜、及/或氧化釔膜的單層或疊層來形成第一閘極絕緣膜4。藉由使用諸如鉿矽酸鹽(HfSiO x )膜、添加N之HfSiO x 膜、添加氮之鉿鋁酸鹽(HfAlO x )膜、氧化鉿膜、或氧化釔膜等高k材料，可降低閘極漏洩。較佳的是第一閘極絕緣膜4未含有諸如氫、氫氧根等包括氫原子或濕氣之物質。第一閘極絕緣膜4可被形成而具有厚度10nm至500nm。
可在第一閘極絕緣膜4中含有濃度約5×1018cm-3至1 ×1020cm-3之諸如氟或氯等鹵素元素。可藉由此種鹵素元素來去除氧化物半導體膜5或第一閘極絕緣膜4和氧化物半導體膜5之間的介面所含有之包括諸如氫、濕氣、氫氧根、或氫化物等氫原子的物質。當作為第一閘極絕緣膜4，例如，形成氮化矽膜和氧化矽膜的疊層時，較佳的是氧化矽膜含有上述濃度的鹵素元素且配置在與氧化物半導體膜5相接觸之側邊上。氮化矽膜防止諸如氫、濕氣、氫氧根、或氫化物等雜質(亦稱作氫化合物)進入氧化矽膜。
以使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹、鈧、或釔等金屬材料；包括這些材料的任一者作為主要成分之合金材料；諸如氧化銦錫、含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫等透光導電材料的單層或疊層來形成電極6A(源極電極和汲極電極的其中之一)和電極6B(源極電極和汲極電極的另一個)。電極6A和電極6B未含有氫、氫氧根、或濕氣係較佳的。電極6A和電極6B可被形成而具有厚度10nm至500nm。
第二閘極絕緣膜7係可使用與第一閘極絕緣膜4相同的材料來予以形成。例如，使用氧化矽膜。較佳的是第二閘極絕緣膜7中未含有諸如氫、氫氧根等包括氫原子或濕氣之物質。第二閘極絕緣膜7可被形成而具有厚度10nm至200nm。需注意的是，可使用但氧化矽膜、氧化鋁膜、氮氧化鋁膜等等來取代氧化矽膜。
另外，第二閘極絕緣膜7可包括缺陷。缺陷可捕獲氧化物半導體膜5所含有的氫原子。因此，可進一步降低氧化物半導體膜5所含有的氫原子之數目。
可在第二閘極絕緣膜7中含有濃度約5×1018cm-3至1×1020cm-3之諸如氟或氯等鹵素元素。可藉由此種鹵素元素來去除氧化物半導體膜5或第二閘極絕緣膜7和氧化物半導體膜5之間的介面所含有之包括諸如氫、濕氣、氫氧根、或氫化物等氫原子的物質。
第二閘極電極8被形成為使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料、或包括這些材料的任一者作為主要成分之合金材料的單層或疊層。較佳的是第二閘極電極8中未含有諸如氫、氫氧根等包括氫原子或濕氣之物質。第二閘極電極8可被形成而具有厚度10nm至200nm。第二閘極電極8可被形成厚於第一閘極電極3。第二閘極電極8係可使用與第一閘極電極3相同的材料來予以形成。
有機樹脂膜9係使用具有平坦性之丙烯酸樹脂膜、具有平坦性的聚醯亞胺樹脂膜等等所形成。有機樹脂膜9可被形成而具有厚度1.0μm至2.0μm。
關於像素電極10，典型上，可使用具有反射比或阻光特性之導電材料，諸如使用選自鋁、銅、鈦、鉭、鎢、鉬、鉻、釹、或鈧中的元素之單一材料；含這些元素的任一者之合金；含這些元素的任一者之化合物(例如、氧化物或氮化物)等等。另一選擇是，作為具有透光特性之導 電材料，可使用諸如氧化銦錫、包括氧化鎢之氧化銦、包括氧化鎢之氧化銦鋅、包括氧化鈦之氧化銦、包括氧化鈦之氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫等透光導電材料。亦可使用含這些材料的任一者之堆疊結構。像素電極10可被形成而具有厚度50nm至500nm。
接著，將參考能帶圖說明具有氧化物半導體膜5之電晶體15的操作。
圖7為使用氧化物半導體膜之共同反轉堆疊式薄膜電晶體的橫剖面圖。氧化物半導體膜(OS)係形成在閘極電極(GE)之上，且第一閘極絕緣膜(GI)係插置於其間。源極電極(S)和汲極電極(D)係形成在氧化物半導體膜和第一閘極絕緣膜之上。鈍化膜(PI)係形成在源極電極和汲極電極之上。在既非源極電極亦非汲極電極未被形成之區域中，第一閘極絕緣膜和鈍化膜彼此相接觸。
圖8A及8B為沿著圖7的線A-A’所取出之橫剖面的能帶圖(概要圖)。圖8A圖解施加到源極之電壓的電位等於施加到汲極之電壓的電位(VD=0V)之情況，而圖8B為正電位係施加到相對於源極的汲極(VD>0)之情況。
圖9A及9B為沿著圖7的線B-B’所取之橫剖面的能帶圖(概要圖)。圖9A圖解正電位(+VG)施加到閘極電極(GE)的狀態以及載子(電子)流動在源極電極和汲極電極之間的開啟狀態。圖9B圖解負電位(-VG)施加到閘極電極(GE)的狀態以及關閉狀態(少數載子不流 動)。
圖10圖解真空位準和金屬的功函數()和氧化物半導體的電子親和力(χ)之間的關係。
因為金屬劣化，所以導電帶和費米能階彼此對應。另一方面，習知氧化物半導體典型上為n型半導體，其中，費米能階(Ef)遠離位在能帶隙的中間之本徵費米能階(Ei)，及被定位較接近導電帶。需注意的是，已知氫是氧化物半導體中的施體及使氧化物半導體成為n型半導體的一個因素。
反之，使此實施例中的氧化物半導體膜成為本徵(i型)或實質上為本徵氧化物半導體膜係藉由從氧化物半導體膜去除產生n型雜質之氫原子，以增加純度，使得盡可能少地包括除了氧化物半導體膜的主要成分以外之雜質所獲得。換言之，特徵即為高度純化的i型(本徵半導體)或接近本徵之半導體非藉由添加雜質而是藉由盡可能去除氫原子所獲得。以此方式，費米能階(Ef)可與本徵費米能階(Ei)為相同位準。
在氧化物半導體的能帶隙(Eg)為3.15eV之情況中，電子親和力(χ)指明為4.3eV。當源極電極和汲極電極係使用鈦所形成時，例如，鈦的功函數實質上等於氧化物半導體的電子親和力(χ)。在該情況中，用於電子的Schottky(肖特基)障壁未被形成在金屬和氧化物半導體之間的介面中。
換言之，在金屬的功函數()和氧化物半導體的電 子親和力(χ)彼此相等以及金屬和氧化物半導體彼此相接觸之情況中，獲得如圖8A所示之能帶圖(概要圖)。
在圖8B中，黑圈(●)表示電子，及當正電位被施加到汲極時，電子被注射到障壁(h)之上的氧化物半導體膜內及朝汲極流動。在該情況中，障壁(h)的高度視閘極電壓和汲極電壓而改變。當施加正汲極電壓時，在未施加電壓之下障壁(h)的高度小於圖8A的障壁高度，亦即、能帶隙(Eg)的1/2。
在此時，如圖9A所示，在閘極絕緣膜和高度純化的氧化物半導體膜之間的介面中之氧化物半導體膜上，電子在底部移動，此為積極穩定。
在圖9B中，當負電位(反向偏壓)被施加到閘極電極(GE)時，少數載子的電洞實質上為零；因此，電流實質上接近零。
另外，在氧化物半導體的能帶隙(Eg)為3.15eV之情況中，氧化物半導體的能帶隙(Eg)大於矽的能帶隙約三倍。具有此種Eg之氧化物半導體可抵抗突崩崩潰。在使用氫原子的數目被降低之氧化物半導體膜的電晶體中，施加到汲極電極之電壓可大於使用氫原子的數目未被降低之氧化物半導體膜之電晶體或使用矽的電晶體之電壓。
如上所述，藉由氫原子的數目被降低之氧化物半導體膜5，電晶體15的操作可令人滿意。
接著，說明製造顯示裝置之方法。
藉由電漿CVD法、濺鍍法等等(圖11A)，用作為 基膜之絕緣膜2係形成在基板1之上。需注意的是，為了不包括大量的氫，絕緣膜2較佳係藉由濺鍍法來予以形成。
說明形成氧化矽膜之例子。引進去除水、氫氧根、或氫化物(亦稱作氫化合物)等等之含高純度氧的濺鍍氣體，及使用矽半導體靶材，藉以氧化矽膜係形成在基板1之上。基板1的溫度可以是室溫，或者可加熱基板1。
另一選擇是，氧化矽膜被形成如下：使用石英(較佳為合成石英)作為靶材；基板溫度為108℃；靶材和基板之間的距離為60mm；壓力為0.4Pa；高頻功率為1.5kW；氛圍為氧和氬(氧對氬的流率比為25sccm：25sccm=1：1)；及使用RF濺鍍法。作為濺鍍氣體，使用氧和氬的混合氣體。
較佳的是在去除沉積室所剩餘的濕氣同時形成絕緣膜2。這是為了防止氫、水、氫氧根、氫化物等等包含在絕緣膜2中。
為了從處理室去除剩餘濕氣，較佳使用吸附型真空泵。例如，較佳使用離子泵、或鈦昇華泵。抽空單元可以是設置有冷凝阱之渦輪泵。在藉由使用低溫泵執行排出之沉積室中，排出氫、水、氫氧根、氫化物等等。因此，可降低沉積室中所形成之絕緣膜2所含有的雜質濃度。
較佳的是使用諸如氫、水、氫氧根、或氫化物等雜質被去除到十億分之幾或百萬分之幾的位準之高純度氣體作為濺鍍氣體。
濺鍍法的例子包括RF濺鍍法，其中，高頻電源被使用於濺鍍電力供應；DC濺鍍法；及脈衝式DC濺鍍法，其中，以脈衝方式來施加偏壓。RF濺鍍法主要被使用於形成絕緣膜的情況中，而DC濺鍍法主要被使用於形成金屬膜的情況中。
此外，亦具有多源濺鍍設備，其中，可設定複數個不同材料的靶材。利用多源濺鍍設備，可將不同材料的膜以堆疊的方式形成於同一室中，或可在同一室中同時藉由放電來形成複數種材料的膜。
另一選擇是，使用設置有磁性系統在室內及被使用於磁電管濺鍍法之濺鍍設備；或使用於ECR濺鍍法之濺鍍設備，ECR濺鍍法係在未使用輝光放電之下使用藉由使用微波所產生的電漿。
而且，作為使用濺鍍法之沉積法，亦具有反應性濺鍍法，其中，在沈積期間靶材物質和濺鍍氣體成分彼此起化學反應，以形成其薄的化合物膜；以及偏壓濺鍍法，其中，在沈積期間亦施加電壓到基板。
作為此說明書中的濺鍍，可適當利用上述濺鍍裝置和濺鍍法。
在堆疊氮化矽膜和氧化矽膜以形成絕緣膜2之情況中，藉由使用共同矽靶材，在同一沉積室中形成氮化矽膜和氧化矽膜。首先，引進包括氮之濺鍍氣體，及使用在沉積室所提供之矽靶材，藉以形成氮化矽膜。然後，將濺鍍氣體轉換成包括氧之濺鍍氣體，及使用同一矽靶材，藉以 形成氧化矽膜。可在未暴露於空氣之下連續形成氮化矽膜和氧化矽膜；因此，可防止諸如氫、水、氫氧根、或氫化物等雜質吸附至氮化矽膜的表面上。
導電膜係形成在絕緣膜2之上，然後藉由使用微影製程所形成之抗蝕劑遮罩在導電膜上執行蝕刻，使得第一閘極電極3被形成(圖11A)。需注意的是，為了防止氫、氫氧根、或濕氣包含在導電膜中，較佳藉由濺鍍法來形成導電膜。較佳的是第一閘極電極3的端部具有錐形形狀，這是因為可提高與稍後堆疊之第一閘極絕緣膜4的覆蓋性(coverage)。
第一閘極絕緣膜4係形成在第一閘極電極3之上。需注意的是，為了防止氫、氫氧根、或濕氣被包含在導電膜中，第一閘極絕緣膜4係較佳藉由濺鍍法來予以形成。因此，作為沉積用的預處理，較佳的是設置有第一閘極電極3之基板1在濺鍍設備的預熱室中預熱，及去除和抽空吸附於基板1上之諸如氫、水、氫氧根、或氫化物等雜質。預熱溫度等於或大於100℃及等於或低於400℃，較佳等於或大於150℃及等於或低於300℃。需注意的是，作為抽空機構，較佳低溫泵係設置在預熱室中。需注意的是，可省略此預熱室。
例如，在形成氧化矽膜作為第一閘極絕緣膜4之情況中，使用矽靶材或石英靶材作為靶材，及使用氧或氧和氬的混合氣體作為濺鍍氣體。
藉由濺鍍法，將氧化物半導體膜形成在第一閘極絕緣 膜4之上。需注意的是，在藉由濺鍍法來形成氧化物半導體膜之前，藉由引進氬氣和產生電漿之反向濺鍍以去除附著於第一閘極絕緣膜4的表面上之粉末物質(亦稱作粒子或灰塵)。反向濺鍍意指在未施加電壓到靶材側之下，在氬氛圍中將高頻電源使用於施加電壓到基板側，以便在基板附近產生電漿來修改表面之方法。需注意的是，可使用氮氛圍、氦氛圍、氧氛圍等等來取代氬氛圍。
使用包括氧化物半導體的靶材。例如，使用含氧化鋅作為主要成分之金屬氧化物的靶材。作為金屬氧化物靶材的另一例子，可使用含In(銦)、Ga(鎵)、及Zn(鋅)的氧化物半導體靶材(組成比In2O3：Ga2O3：ZnO=1：1：1[mol%(莫耳百分比)]，即、In：Ga：Zn=1：1：0.5[atom%(原子百分比)])。此外，作為含In(銦)、Ga(鎵)、及Zn(鋅)的氧化物半導體靶材，可使用具有組成比In：Ga：Zn=1：1：1[atom%]或In：Ga：Zn=1：1：2[atom%]之靶材。氧化物半導體靶材的充填率等於或大於90%及等於或小於100%，較佳等於或大於95%及等於或小於99.9%。藉由使用具有高充填率之氧化物半導體靶材，以形成緻密的氧化物半導體膜。可使用含2wt%或更多及10wt%或更少的SiO2之靶材。
在稀有氣體(典型上為氬)氛圍、氧氛圍、或含稀有氣體(典型上為氬)和氧之氛圍中沉積氧化物半導體膜。
較佳的是使用諸如氫、水、氫氧根、或氫化物等雜質被去除到十億分之幾或百萬分之幾的位準之高純度氣體作 為濺鍍氣體。
基板1被支撐在保持於降壓之下的沉積室中，在去除沉積室中的剩餘濕氣同時引進去除諸如氫、水、氫氧根、或氫化物等雜質之濺鍍氣體，及使用上述靶材，藉以形成氧化物半導體膜。為了從沉積室去除剩餘濕氣，較佳使用吸附型真空泵。例如，較佳使用離子泵、或鈦昇華泵。抽空單元可以係設置有冷凝阱之渦輪泵。在藉由使用低溫泵執行抽空之沉積室中，例如，排出氫原子、諸如水(H2O)等包括原子之化合物(亦包括碳原子之化合物更好)等等；因此，可降低沉積室中所沉積之氧化物半導體膜所含有的雜質濃度。當形成氧化物半導體膜時，可將基板1加熱至溫度低於400℃。
沉積條件的例子如下：基板1的溫度是室溫；基板與靶材之間的距離為110mm；壓力為0.4Pa；直流(DC)功率為0.5kW；及氛圍為含氧和氬之氛圍(氧對氬的流率為15sccm：30sccm)。需注意的是，脈衝直流(DC)功率係較佳的，因為可降低粒子及可使膜厚度均勻。氧化物半導體膜的較佳厚度為等於或大於2nm及等於或小於200nm。需注意的是，適當厚度視氧化物半導體材料而不同，且可依據材料而適當地設定厚度。
然後，利用以微影製程所形成之抗蝕劑遮罩來蝕刻氧化物半導體膜，使得氧化物半導體膜5被形成(圖11A)。需注意的是，氧化物半導體膜的蝕刻可以是乾式蝕刻、濕式蝕刻、或乾式蝕刻和濕式蝕刻二者。
作為乾式蝕刻用的蝕刻氣體，較佳使用含氯氣體(以氯為基礎之氣體，諸如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4)等)。
另一選擇是，可使用含氟氣體(以氟為基礎之氣體，諸如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3)等)；溴化氫(HBr)；氧(O2)；添加諸如氦(He)或氬(Ar)等稀有氣體之這些氣體的任一者等等。
作為乾式蝕刻法，可使用平行板RIE(反應性離子蝕刻)法或ICP(電感式耦合電漿)蝕刻法。
作為用於濕式蝕刻的蝕刻劑，可使用藉由混合磷酸、乙酸、硝酸所獲得的溶液、過氧化氫氨混合物(31wt%的過氧化氫水：28wt%的氨水：水=5：2：2)等等。此外，亦可使用ITO07N(由KANTO化學股份有限公司所製造)。
可在氧化物半導體膜5上執行熱處理(亦稱作第一熱處理)。熱處理的溫度等於或大於400℃及低於或等於750℃、等於或大於400℃及低於基板的應變點係較佳的。熱處理時間可以是0.5小時至5小時。藉由此熱處理，可去除氧化物半導體膜5所含有的氫原子。例如，在電爐中，以450℃在氮氛圍中，於氧化物半導體膜5上執行熱處理達一小時，或以650℃達一小時，然後，氧化物半導體膜未暴露至空氣，藉以可防止氫原子進入氧化物半導體膜5。需注意的是，在一些情況中，經由第一熱處理而將 氧化物半導體膜5結晶。例子2顯示以650℃執行熱處理達一小時之例子的TEM分析。
熱處理用的設備並不侷限於電爐，而可以設置有使用來自諸如電阻加熱元件等加熱元件的熱傳導或熱輻射來加熱氧化物半導體膜5之裝置。例如，可使用諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備等RTA(快速熱退火)設備。LRTA設備為用以藉由從諸如鹵素燈、金屬鹵化物燈、氙弧光燈、碳弧光燈、高壓鈉燈、或高壓水銀燈等燈所發出的光之輻射(電磁波)來加熱氧化物半導體膜5之設備。GRTA設備為使用高溫氣體的熱處理之設備。作為氣體，使用不由於熱處理而與氧化物半導體膜5起反應之鈍氣，諸如氮或諸如氬等稀有氣體等。
以如650℃至700℃一般高的溫度，在鈍氣氛圍中，GRTA加熱氧化物半導體膜5達2分鐘至5分鐘。利用GRTA，可達成短時間週期的高溫熱處理。
需注意的是，在熱處理中，氫、水、氫氧根、或氫化物等等未被包含在氮或諸如氦、氖、或氬等稀有氣體中係較佳的。引進到熱處理設備之氮或諸如氦、氖、或氬等稀有氣體的純度被設定為6N(99.9999%)或更高，較佳為7N(99.99999%)或更高(亦即、雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
如上所述，依據熱處理的條件或氧化物半導體膜的材料，可將氧化物半導體膜結晶成微晶膜或多晶膜。例如， 可將氧化物半導體膜結晶，以變成具有結晶程度90%或更大、或者80%或更大之微晶氧化物半導體膜。此外，依據第一熱處理的條件或氧化物半導體膜的材料，氧化物半導體膜可變成其中不含結晶成分之非晶氧化物半導體膜。再者，氧化物半導體膜可變成其中微晶部(具有晶粒直徑等於或大於1nm且等於或小於20nm(典型上，等於或大於2nm且等於或小於4nm))被混合在非晶氧化物半導體中之氧化物半導體膜。
而且，在執行上述熱處理之後，可在未含有氫、水、氫氧根、氫化物等等之氧的氛圍中，或在為含有氫、水、氫氧根、氫化物等等之氮和氧的氛圍中，執行第二熱處理。因為在一些情況中經由上述第一熱處理以去除氧化物半導體膜5中的氧，所以可經由第二熱處理而將氧引進氧化物半導體膜5中。
需注意的是，在下面步驟形成導電膜之前執行反向濺鍍，使得可去除附著於氧化物半導體膜5和第一閘極絕緣膜4的表面之抗蝕劑剩餘物係較佳的。
在氧化物半導體膜5和第一閘極絕緣膜4之上以濺鍍法而形成導電膜。在膜形成之前執行上述預處理，使得導電膜中含有盡可能少的氫、氫氧根、或濕氣係較佳的。利用以微影步驟所形成之抗蝕劑遮罩來蝕刻導電膜，使得電極6A(源極電極和汲極電極的其中之一)和電極6B(源極電極和汲極電極的另一個)被形成(圖11B)。
接著，執行使用諸如N2O、N2、或Ar等氣體的電漿 處理，以去除吸附於露出的氧化物半導體膜5之表面上的水等等。另一選擇是，使用氧和氬的混合氣體來執行電漿處理。
在執行電漿處理之後，在未暴露於空氣之下，第二閘極絕緣膜7係形成在氧化物半導體膜5、電極6A、及電極6B之上(圖11C)。在氧化物半導體膜5未與電極6A及電極6B的任一者相接觸之區域中，氧化物半導體膜5與第二閘極絕緣膜7相接觸。另外，第二閘極絕緣膜7覆蓋電極6A及電極6B。
作為第二閘極絕緣膜7，具有缺陷之氧化矽膜例如被形成如下：以室溫或溫度低於100℃加熱基板1的同時引進含去除氫和濕氣之高純度氧的濺鍍氣體，及使用矽半導體靶材。
例如，藉由使用具有純度為6N(電阻率為0.01Ω)之摻雜硼的矽靶材，以脈衝式DC濺鍍法來形成氧化矽膜，其中，基板與靶材之間的距離為89mm；壓力為0.4Pa、直流(DC)功率為6kW；及氛圍為氧氛圍(氧流的比例為100%)。需注意的是，可使用石英(較佳為合成石英)作為當形成氧化矽膜時所使用的靶材，以取代矽靶材。作為濺鍍氣體，使用氧或氧和氬的混合氣體。
在此情況中，在去除處理室中的剩餘濕氣的同時形成第二閘極絕緣膜7係較佳的。這是為了防止氫、氫氧根、或濕氣被包含在氧化物半導體膜5和第二閘極絕緣膜7中。為了從處理室去除剩餘濕氣，較佳使用吸附型真空 泵。
在氧化物半導體膜5和第二閘極絕緣膜7彼此相接觸同時以100℃至400℃執行熱處理。第二閘極絕緣膜7具有許多缺陷。藉由此熱處理，可將包括在氧化物半導體膜5中之諸如氫、濕氣、氫氧根、或氫化物等雜質擴散到第二閘極絕緣膜7內，及可進一步降低氧化物半導體膜5所含有的氫原子之數目。
導電膜係形成在第二閘極絕緣膜7之上。利用以微影步驟所形成之抗蝕劑遮罩來蝕刻導電膜，使得第二閘極電極8被形成(圖11C)。需注意的是，為了防止氫、氫氧根、或濕氣被包含在導電膜中，較佳藉由濺鍍法來形成導電膜。在第二閘極電極8係電連接到第一閘極電極3之情況中，在形成導電膜之前，將接觸孔形成在第二閘極絕緣膜7和第一閘極絕緣膜4中。接觸孔到達第一閘極電極3。在形成接觸孔之後形成導電膜。第二閘極電極8係由導電膜所形成。
有機樹脂膜被形成在第二閘極絕緣膜7之上作為平坦化膜。有機樹脂膜係藉由旋轉塗佈法等等來予以形成。有機樹脂膜被選擇性地蝕刻，以形成有機樹脂膜9(圖12A)。
到達電極6B之開口係形成在有機樹脂膜9和第二閘極絕緣膜7中。像素電極10係形成在開口中(圖12B)。像素電極10係電連接到電極6B。
顯示媒體係設置在像素電極10、第二閘極電極8、和 第二閘極絕緣膜7之上(圖14A、15A、16A、及22A)。
可在第二閘極電極8和第二閘極絕緣膜7之上，將用作為鈍化膜之絕緣膜21形成而具有厚度10nm至200nm(圖13)。氧化矽膜、氮化矽膜等等可被使用於絕緣膜21。作為絕緣膜21，氧化矽膜、氮化矽膜等等被形成如下：以室溫或溫度低於100℃加熱基板1的同時引進含去除氫和濕氣之高純度氧的濺鍍氣體，且使用矽半導體靶材。
有機樹脂膜9係形成在作為平坦化膜的絕緣膜21之上。到達電極6B之開口係形成在有機樹脂膜9、絕緣膜21、和第二閘極絕緣膜7中。像素電極10係形成在開口中(圖13)。顯示媒體係設置在像素電極10和絕緣膜21之上(圖14B、15B、16B、及22B)。
下面，作為顯示媒體，說明液晶、EL和電子紙。需注意的是，顯示媒體並不侷限於液晶、EL和電子紙。
<液晶>
圖14A圖解顯示媒體是液晶之情況。第一對準膜22係形成在像素電極10之上。第一對準膜22亦係形成在第二閘極電極8和第二閘極絕緣膜7之上且與在第二閘極電極8和第二閘極絕緣膜7相接觸。液晶層23係形成在第一對準膜22之上。第二對準膜24係形成在液晶層23之上。液晶層23係設置在第一對準膜22和第二對準膜24之間。用作為對置電極之電極25係形成在第二對準膜24 之上，而用作為對置基板之基板26係形成在電極25之上。只要使液晶層23對準，不一定要形成第一對準膜22和第二對準膜24。為了保持單元間隙而可設置間隔物。
關於液晶顯示器中所使用之模式，可利用扭轉向列(TN)模式、平面內轉換(IPS)模式、邊界電場轉換(FFS)模式、多域垂直對準(MVA)模式、圖案化垂直對準(PVA)模式、軸向對稱對準微胞(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式等等。另一選擇是，可使用藍相模式。
第一對準膜22、第二對準膜24、電極25、及基板26係使用已知材料所形成。
第一對準膜22、液晶層23、第二對準膜24、電極25係使用已知方法所形成。
如上所述，可形成用作為鈍化膜之絕緣膜21(圖14B)。第一對準膜22係形成在絕緣膜21和像素電極10之上且與絕緣膜21和像素電極10相接觸。
<EL(電致發光)>
圖15A圖解顯示媒體是EL之情況。EL層31係形成在像素電極10之上。用作為對置電極之電極32係形成在EL層31之上。EL層31和電極32不需要形成在第二閘極電極8和第二閘極絕緣膜7之上。密封材料33係形成在第二閘極電極8、第二閘極絕緣膜7、和電極32之上且 與第二閘極電極8、第二閘極絕緣膜7、和電極32相接觸。用作為密封基板之基板34係形成在密封材料33之上。
EL層被分類成有機EL層和無機EL層。另外，無機EL層被分類成分散型無機EL和薄膜型無機EL。
在有機EL層之情況中，EL層31包括例如電洞注射層、電洞運送層、發光層、電子運送層、和電子注射層。在發光層中，摻雜劑材料被添加到主體材料中。關於摻雜劑材料，使用磷光發光材料或螢光發光材料。
在分散型無機EL之例子中，EL層31包括發光材料的粒子分散在結合劑(binder)中之發光層。在薄膜型無機EL之情況中，EL層31具有其中發光層係設置在介電層之間的結構。
關於密封材料33，不但可使用紫外線可固化樹脂或熱固性樹脂，而且可使用諸如氮或氬等鈍氣。例如，可使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽氧樹脂、PVB(聚乙烯縮丁醛)、或EVA(乙烯醋酸乙烯酯)。
EL層31、電極32、密封材料33、和基板34係使用已知材料所形成。此外，EL層31、電極32、密封材料33係使用已知方法所形成。
如上所述，可形成用作為鈍化膜之絕緣膜21(圖15B)。密封材料33係形成在絕緣膜21和電極32之上且與絕緣膜21和電極32相接觸。
<電子紙>
圖16A圖解顯示媒體是電子紙之情況。在圖16A中，使用扭轉球顯示系統。扭轉球顯示系統意指各排列在像素電極10和電極44之間的以黑和白著色之球狀粒子被使用於顯示元件，且在像素電極10和電極44之間產生電位差，以控制球狀粒子的取向，而使得顯示被執行之方法。
諸如樹脂等填料43係形成在像素電極10、第二閘極電極8、和第二閘極絕緣膜7之上且與像素電極10、第二閘極電極8、和第二閘極絕緣膜7相接觸。在填料43中，設置包括空腔42之球狀粒子的每一個。空腔42包括黑色區41和白色區40。用作為對置電極之電極44係形成在填料43之上。用作為對置基板之基板45係設置在電極44之上。
可使用電泳顯示系統來取代扭轉球顯示系統(圖22A)。電子墨水層51係形成在像素電極10、第二閘極電極8、和第二閘極絕緣膜7之上且與像素電極10、第二閘極電極8、和第二閘極絕緣膜7相接觸。在電子墨水層51中，設置將帶正電的白色微粒和帶負電的黑色微粒封入之具有直徑約10μm至200μm的微膠囊52。用作為對置電極之電極53係形成在電子墨水層51之上，及用作為對置基板之基板54係設置在電極53之上。
填料43、空腔42、電極44、基板45、電子墨水層 51、微膠囊52、電極53、和基板54係使用已知材料所形成。此外，填料43、空腔42、電極44、電子墨水層51、微膠囊52、電極53係使用已知方法所形成。
如上所述，可形成用作為鈍化膜之絕緣膜21(圖22B)。填料43或電子墨水層51係形成在絕緣膜21和像素電極10之上且與絕緣膜21和像素電極10相接觸。
根據本發明的顯示裝置係可應用到各種電子裝置(包括遊戲機)。電子裝置的例子為電視機(亦稱作電視或電視接收器)、電腦等等的監視器、數位相機、數位視頻相機、數位相框、行動電話(亦稱作可攜式電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲頻再生裝置、諸如柏青哥機等大型遊戲機等等。
圖23A圖解行動電話的例子。行動電話1100係設置有結合在外殼1101中之顯示部1102、操作按鈕1103、外部連接埠1104、揚聲器1105、麥克風1106等等。上述顯示裝置係提供給顯示部1102。
圖23B圖解可攜式資訊終端之例子。可攜式資訊終端包括外殼2800和外殼2801。外殼2800包括顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、相機透鏡2807、外部連接終端2808等等。外殼2801包括鍵盤2810、外部記憶體插槽2811等等。另外，天線係結合在外殼2801中。上述顯示裝置係提供給顯示面板2802。
圖24A圖解電視機的例子。在電視機9600中，顯示部9603係結合在外殼9601中。顯示部9603可顯示影 像。此處，外殼9601係由機座9605來予以支撐。
可利用外殼9601的操作開關或分開的遙控器9610來操作電視機9600。可利用遙控器9610的操作鍵9609來控制頻道和音量，使得可控制顯示在顯示部9603上的影像。而且，遙控器9610係可設置有用以顯示從遙控器9610輸出的資料之顯示部9607。上述顯示裝置係提供給顯示部9603和顯示部9607。
圖24B圖解數位相框的例子。例如，在數位相框9700中，顯示部9703係結合在外殼9701中。顯示部9703可顯示各種影像。例如，顯示部9703可顯示利用數位相機等等所拍攝之影像的資料，及用作為一般相框。上述顯示裝置係提供給顯示部9703。
圖25圖解可攜式遊戲機，其包括以連接器9893而接合以便能夠打開和關閉之外殼9881和外殼9891。顯示部9882和顯示部9883係分別結合在外殼9881和外殼9891中。上述顯示裝置係提供給顯示部9883。
圖26圖解電子書之例子。例如，電子書2700包括外殼2701和外殼2703。外殼2701和外殼2703係與鉸鏈2711組合，使得電子書2700可以鉸鏈2711作為軸來開關。利用此種結構，電子書2700能夠像紙張書本一樣地操作。
顯示部2705和顯示部2707係分別結合在外殼2701和外殼2703中。顯示部2705和顯示部2707可顯示同一影像或不同影像。在顯示部2705和顯示部2707顯示不同 影像之情況中，例如，在右側上的顯示部(圖26中的顯示部2705)可顯示正文，而左側上的顯示部(圖26中的顯示部2707)可顯示圖形。
圖26圖解其中外殼2701係設置有操作部等等之例子。例如，外殼2701係設置有電力開關2721、操作鍵2723、揚聲器2725等等。利用操作鍵2723，可翻動頁面。需注意的是，鍵盤、指向裝置等等亦可被設置在與外殼的顯示部同一表面上。而且，外部連接終端(耳機終端、USB終端、或可連接到諸如AC配接器和USB纜線等各種纜線之終端等等)、記錄媒體***部等等可被設置在外殼的背表面或側表面上。而且，電子書2700可具有電子字典的功能。
上述顯示裝置係提供給顯示部2705和顯示部2707。
[例子1]
在此例中，參考圖17、18A、及18B來說明計算氧化物半導體膜之載子密度的方法。
首先，參考圖17說明C-V(電容-電壓)測量中所使用的樣本之結構。
在玻璃基板501之上以濺鍍法而形成具有厚度為300nm之鈦膜503，及在其之上以濺鍍法而形成具有厚度為100nm之氮化鈦膜505。
作為氫原子的數目被降低之氧化物半導體膜507，在氮化鈦膜505之上以濺鍍法而形成具有厚度為2000nm之 In-Ga-Zn-O膜。此時之沉積條件如下：作為濺鍍氣體，使用流率為30sccm之Ar(氬)和流率為15sccm之氧；靶材與基板之間的距離為60mm；直流(DC)功率為0.5kW；及沉積氛圍溫度為室溫。
接著，以CVD法來形成具有厚度為300nm之氮氧化矽膜509，及在其之上形成具有厚度為300nm之銀膜511。
接著，圖18A圖示在300K時之樣本的C-V測量結果。根據圖18A所示之測量結果，圖18B圖示相對於電壓之C-2的曲線。此處，可藉由將樣本的弱反向(inversion)狀態中之C-2的曲線之梯度替換到公式2以獲得載子密度。此外，在圖18B中，由實線指示C-2的曲線，而以虛線指示弱反向狀態中之C-2的梯度。曲線的梯度為-1.96×1018 F-2V-1。
需注意的是，e為每一個電子的電荷量，ε為相對電容率、ε0為真空的電容率、及Nd為載子密度。
根據公式2，此例中之氧化物半導體的載子密度為6×1010cm-3。因此，發現到此例中之氧化物半導體的載子密度極低。
在此例中，有關藉由熱處理以降低氫原子的數目之氧 化物半導體膜，說明TEM分析的結果。
首先，說明製造樣本之方法。
在基板601之上以濺鍍法而形成氧化物半導體膜。
此處，作為基板601，使用EAGLE XG基板(由Corning公司所製造)。作為氧化物半導體膜，藉由使用In2O3：Ga2O3：ZnO=1：1：1之氧化物半導體靶材來沉積In-Ga-Zn-O膜603。樣本被稱作樣本B，是比較例子。在樣本B中未降低氫原子的數目。
接著，藉由使用電爐在鈍氣氛圍中以650℃，於In-Ga-Zn-O膜603上執行熱處理達一小時，藉以降低氫原子的數目。執行熱處理之In-Ga-Zn-O膜被稱作氧化物半導體膜605。樣本被稱作樣本A。
在加速電壓為300kV中，以高解析度透射式電子顯微鏡(TEM：由Hitachi公司所製造的”H9000-NAR)來觀察各樣本的橫剖面，以檢視結晶狀態。圖19A及19B圖示樣本A的橫剖面照片，而圖20A及20B圖示樣本B的橫剖面照片。需注意的是，圖19A和圖20A為低放大倍數照片(兩百萬倍放大)，而19B和圖20B為高放大倍數照片(四百萬倍放大)。
在電爐中以650℃執行熱處理一小時之樣本A的橫剖面之表面部中觀察到連續晶格影像，如圖19A及19B所示。尤其是，在圖19B的高放大倍數照片中，在由白框所圍住的區域中觀察到清楚的晶格影像，及指出存在晶軸被對準之晶體。因此，發現藉由在電爐中以650℃執行熱處 理一小時，而使In-Ga-Zn-O類的非單晶膜的表面部結晶，及提供結晶區。需注意的是，除了表面部之外的區域中並未觀察到清楚的連續晶格影像，及發現在非晶區中到處存在微晶粒子之狀態。微晶體的粒子尺寸為等於或大於2nm且等於或小於4nm。
另一方面，在圖20A及20B的橫剖面照片(樣本B)之厚度方向上的任何區域中並未觀察到清楚的晶格影像，且發現到樣本B為非晶的。
接著，圖21A圖示在電爐中以650℃執行熱處理一小時之樣本A的表面部之放大照片，而圖21B圖示結晶區的電子繞射圖案。指示晶格影像對準之方向的方向箭頭1至5係圖解在表面部的放大照片中(圖21A)，及在垂直膜的表面之方向上生長針狀晶體。分別在由箭頭1、2、3、4、及5所指示之位置中觀察圖21B、21C、21D、21E、及21F所示之電子繞射圖案，且發現到c軸取向。
從分析的結果，發現在電爐中以650℃執行熱處理一小時之樣本具有晶體區。
此申請案係依據日本專利局於2009年12月4日所提出之日本專利申請案序號2009-276454，藉以併入其全文做為參考。
1‧‧‧基板
2‧‧‧絕緣膜
3‧‧‧第一閘極電極
4‧‧‧第一閘極絕緣膜
5‧‧‧氧化物半導體膜
6A‧‧‧電極
6B‧‧‧電極
7‧‧‧第二閘極絕緣膜
8‧‧‧第二閘極電極
9‧‧‧有機樹脂膜
10‧‧‧像素電極
15‧‧‧電晶體

Claims (10)

  1. 一種半導體裝置，包含：本質或實質上本質的氧化物半導體膜，包含電晶體的通道形成區並且包括銦、鋅以及除了銦和鋅以外的金屬；源極電極和該汲極電極，係電連接至該氧化物半導體膜；以及閘極電極，與該通道形成區重疊且具有絕緣膜介於其間，其中，該氧化物半導體膜的載子密度低於1×1012cm-3，其中，該電晶體的關閉狀態電流為1×10-18A/μm或更低，並且其中，滿足Ec-Ef<Eg/2的關係，其中，Eg為該氧化物半導體膜的能帶隙，Ec為在該氧化物半導體膜的傳導帶的底部的能量，以及Ef為該氧化物半導體膜的費米能量。
  2. 根據申請專利範圍第1項之半導體裝置，其中，該通道形成區包含結晶區，該結晶區為沿大致垂直於該氧化物半導體膜的表面之方向c軸取向。
  3. 一種半導體裝置，包含：本質或實質上本質的氧化物半導體膜，包含電晶體的通道形成區並且包括銦、鋅及除了銦和鋅以外的金屬；源極電極和該汲極電極，係電連接至該氧化物半導體膜；以及閘極電極，與該通道形成區重疊且具有絕緣膜介於其間， 其中，該通道形成區包含結晶區，該結晶區為沿大致垂直於該氧化物半導體膜的表面之方向c軸取向，其中，該氧化物半導體膜的載子密度低於1×1012cm-3，並且其中，滿足Ec-Ef<Eg/2的關係，其中，Eg為該氧化物半導體膜的能帶隙，Ec為在該氧化物半導體膜的傳導帶的底部的能量，以及Ef為該氧化物半導體膜的費米能量。
  4. 一種半導體裝置，包含：本質或實質上本質的氧化物半導體膜，包含電晶體的通道形成區並且包括銦、鋅及除了銦和鋅以外的金屬；源極電極和該汲極電極，係電連接至該氧化物半導體膜；以及閘極電極，與該通道形成區重疊且具有絕緣膜介於其間，其中，該通道形成區包含微晶體，其中，該氧化物半導體膜的載子密度低於1×1012cm-3，並且其中，滿足Ec-Ef<Eg/2的關係，其中，Eg為該氧化物半導體膜的能帶隙，Ec為在該氧化物半導體膜的傳導帶的底部的能量，以及Ef為該氧化物半導體膜的費米能量。
  5. 根據申請專利範圍第4項之半導體裝置，其中，該微晶體的粒子尺寸為2nm或更大且4nm或更小。
  6. 根據申請專利範圍第1、3及4項中任一項之半導體裝置，其中，該氧化物半導體膜的氫濃度係低於1×1016 cm-3。
  7. 根據申請專利範圍第1、3及4項中任一項之半導體裝置，其中，該閘極電極係設於該氧化物半導體膜之上。
  8. 根據申請專利範圍第1、3及4項中任一項之半導體裝置，另外包含：第二閘極電極，與該閘極電極重疊且具有該通道形成區介於其間；以及第二絕緣膜，介於該第二閘極電極與該氧化物半導體膜之間。
  9. 根據申請專利範圍第1、3及4項中任一項之半導體裝置，其中，該除了銦和鋅以外的金屬為鎵。
  10. 一種電子裝置，包括根據申請專利範圍第1、3及4項中任一項之半導體裝置。
TW105119208A 2009-12-04 2010-11-25 顯示裝置 TWI665503B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-276454 2009-12-04
JP2009276454 2009-12-04

Publications (2)

Publication Number Publication Date
TW201642005A true TW201642005A (zh) 2016-12-01
TWI665503B TWI665503B (zh) 2019-07-11

Family

ID=44081149

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105119208A TWI665503B (zh) 2009-12-04 2010-11-25 顯示裝置
TW099140829A TWI510849B (zh) 2009-12-04 2010-11-25 顯示裝置
TW103103874A TWI548925B (zh) 2009-12-04 2010-11-25 顯示裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW099140829A TWI510849B (zh) 2009-12-04 2010-11-25 顯示裝置
TW103103874A TWI548925B (zh) 2009-12-04 2010-11-25 顯示裝置

Country Status (6)

Country Link
US (4) US8269218B2 (zh)
JP (4) JP5739143B2 (zh)
KR (3) KR101523358B1 (zh)
CN (3) CN103746001B (zh)
TW (3) TWI665503B (zh)
WO (1) WO2011068032A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
SG178895A1 (en) * 2009-10-30 2012-04-27 Semiconductor Energy Lab Semiconductor device
KR102481935B1 (ko) * 2009-11-06 2022-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN103081092B (zh) 2010-08-27 2016-11-09 株式会社半导体能源研究所 存储器件及半导体器件
KR20120020073A (ko) * 2010-08-27 2012-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 설계 방법
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
WO2013023029A2 (en) * 2011-08-10 2013-02-14 Entegris, Inc. Aion coated substrate with optional yttria overlayer
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102282866B1 (ko) 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR20240001283A (ko) * 2012-09-13 2024-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102226090B1 (ko) 2012-10-12 2021-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치의 제조 장치
JP6219562B2 (ja) 2012-10-30 2017-10-25 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR20230152795A (ko) 2012-11-08 2023-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
TWI538220B (zh) * 2012-11-21 2016-06-11 元太科技工業股份有限公司 薄膜電晶體與其製造方法
KR102370069B1 (ko) * 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102196949B1 (ko) 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR101619158B1 (ko) * 2013-04-30 2016-05-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
US9496330B2 (en) * 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
KR20160091968A (ko) * 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP6446258B2 (ja) * 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
JP2016027608A (ja) * 2014-03-14 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP6486712B2 (ja) * 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
JP6448311B2 (ja) * 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
JP2016111040A (ja) * 2014-12-02 2016-06-20 株式会社ジャパンディスプレイ 半導体装置
US10961617B2 (en) 2015-03-18 2021-03-30 Entegris, Inc. Articles coated with fluoro-annealed films
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US10056497B2 (en) * 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
CN104821339B (zh) * 2015-05-11 2018-01-30 京东方科技集团股份有限公司 Tft及制作方法、阵列基板及制作驱动方法、显示装置
JP6004459B1 (ja) * 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10403204B2 (en) 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11145766B2 (en) * 2017-06-08 2021-10-12 Sharp Kabushiki Kaisha Active-matrix substrate and display device
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
CN110741428B (zh) * 2018-02-28 2021-12-21 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
KR102053331B1 (ko) * 2018-06-19 2019-12-06 한국과학기술연구원 얇은 게이트 산화막을 통과하는 터널링에 대한 유효 게이트 산화막 두께 및 임계 게이트 산화막 두께 결정 방법
JPWO2021009619A1 (zh) * 2019-07-17 2021-01-21
JP6918386B1 (ja) * 2020-12-09 2021-08-11 株式会社アビット・テクノロジーズ 絶縁膜の製造方法

Family Cites Families (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2963529B2 (ja) * 1990-10-29 1999-10-18 シャープ株式会社 アクティブマトリクス表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0682834A (ja) * 1992-09-02 1994-03-25 Fuji Xerox Co Ltd アクティブマトリクスパネル
JPH07168170A (ja) * 1993-12-16 1995-07-04 Canon Inc 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JPH0996836A (ja) * 1995-09-29 1997-04-08 Toshiba Corp 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
DE19712233C2 (de) 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6211928B1 (en) 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
US6001539A (en) 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
JPH1010580A (ja) * 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 表示装置
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US6188452B1 (en) 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3716755B2 (ja) * 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
JP4338937B2 (ja) * 2001-04-16 2009-10-07 株式会社半導体エネルギー研究所 半導体装置
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100834341B1 (ko) * 2001-12-29 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자
JP4094863B2 (ja) * 2002-02-12 2008-06-04 三星エスディアイ株式会社 有機ｅｌ表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
JP4515035B2 (ja) 2002-03-14 2010-07-28 株式会社半導体エネルギー研究所 表示装置及びその作製方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005093992A (ja) * 2003-08-08 2005-04-07 Semiconductor Energy Lab Co Ltd ドーピング装置及びドーピング方法、並びに薄膜トランジスタの作製方法
CN1527649A (zh) * 2003-09-23 2004-09-08 孙润光 透明有源矩阵驱动的电致发光器件
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4706401B2 (ja) * 2005-03-23 2011-06-22 三菱電機株式会社 Ｅｌ素子及びその製造方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
TW200736786A (en) * 2006-03-31 2007-10-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7833390B2 (en) * 2006-05-16 2010-11-16 Wen Shing Shyu Electrolyzer having radial flowing passage
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4919738B2 (ja) * 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5227563B2 (ja) * 2006-10-26 2013-07-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US7767595B2 (en) 2006-10-26 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5465825B2 (ja) * 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101594335B1 (ko) 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101644406B1 (ko) 2008-09-12 2016-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101609557B1 (ko) 2008-09-19 2016-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN103985718B (zh) 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
KR102133478B1 (ko) 2008-10-03 2020-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102509736B (zh) 2008-10-24 2015-08-19 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102163686B1 (ko) * 2008-11-21 2020-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR20230066115A (ko) 2009-09-04 2023-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102891181B (zh) 2009-09-16 2016-06-22 株式会社半导体能源研究所 晶体管及显示设备
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101763959B1 (ko) 2009-10-08 2017-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
MY180559A (en) 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
KR102481935B1 (ko) 2009-11-06 2022-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20230007544A (ko) 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102068463B1 (ko) 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101396015B1 (ko) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102462239B1 (ko) 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102450889B1 (ko) 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Also Published As

Publication number Publication date
JP2015173274A (ja) 2015-10-01
US8637863B2 (en) 2014-01-28
CN103746001B (zh) 2017-05-03
TWI510849B (zh) 2015-12-01
JP5739143B2 (ja) 2015-06-24
TW201207532A (en) 2012-02-16
US9070596B2 (en) 2015-06-30
KR101523358B1 (ko) 2015-05-27
CN102648525B (zh) 2016-05-04
TW201418859A (zh) 2014-05-16
US20120319118A1 (en) 2012-12-20
KR20180049272A (ko) 2018-05-10
CN105609509A (zh) 2016-05-25
TWI548925B (zh) 2016-09-11
KR101963300B1 (ko) 2019-03-28
JP2017069568A (ja) 2017-04-06
KR101857693B1 (ko) 2018-05-14
US20150309347A1 (en) 2015-10-29
JP6345743B2 (ja) 2018-06-20
KR20120089763A (ko) 2012-08-13
US8269218B2 (en) 2012-09-18
CN102648525A (zh) 2012-08-22
US20140124780A1 (en) 2014-05-08
JP2011139047A (ja) 2011-07-14
US9411208B2 (en) 2016-08-09
TWI665503B (zh) 2019-07-11
US20110133181A1 (en) 2011-06-09
JP2018142729A (ja) 2018-09-13
KR20140027537A (ko) 2014-03-06
CN103746001A (zh) 2014-04-23
JP6021992B2 (ja) 2016-11-09
WO2011068032A1 (en) 2011-06-09
JP6510118B2 (ja) 2019-05-08

Similar Documents

Publication Publication Date Title
TWI548925B (zh) 顯示裝置
US10453964B2 (en) Semiconductor device and method for manufacturing the same
JP2024019219A (ja) 半導体装置の作製方法
US20230288758A1 (en) Display device
US9865746B2 (en) Semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees