CN105609509A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN105609509A
CN105609509A CN201610202011.7A CN201610202011A CN105609509A CN 105609509 A CN105609509 A CN 105609509A CN 201610202011 A CN201610202011 A CN 201610202011A CN 105609509 A CN105609509 A CN 105609509A
Authority
CN
China
Prior art keywords
electrode
film
oxide semiconductor
semiconductor film
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610202011.7A
Other languages
English (en)
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105609509A publication Critical patent/CN105609509A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

一个目的在于提供包括氧化物半导体膜的晶体管，其用于显示装置的像素部分，并且具有高可靠性。一种显示装置具有第一栅电极；在所述第一栅电极上的第一栅极绝缘膜；在所述第一栅极绝缘膜上的氧化物半导体膜；在所述氧化物半导体膜上的源电极和漏电极；在所述源电极、漏电极和氧化物半导体膜上的第二栅极绝缘膜；在所述第二栅极绝缘膜上的第二栅电极；在所述第二栅极绝缘膜上的具有平坦性的有机树脂膜；在所述具有平坦性的有机树脂膜上的像素电极，其中，通过二次离子质谱法测量的所述氧化物半导体膜内含有的氢原子的浓度低于1×1016cm-3。

Description

显示装置
本申请是2010年11月11日提交的、于2012年6月4日进入中国国家阶段的、PCT国际申请号为PCT/JP2010/070517、中国国家申请号为201080054910.8、发明名称为“显示装置”的申请之分案申请。
技术领域
本发明涉及一种具有晶体管的显示装置，所述晶体管的沟道包括氧化物半导体膜。
背景技术
专利文献1公开了一种薄膜晶体管，其中，描述了在衬底上形成第一栅电极，形成第一栅极绝缘层以覆盖所述第一栅电极，在第一栅极绝缘层上形成采用氧化物半导体形成半导体层，在所述半导体层上形成第二栅极绝缘层，在所述第二栅极绝缘层上形成第二栅电极，以及，形成连接至所述半导体层的漏电极和源电极，其中，所述第二栅电极的厚度大于等于第一栅电极的厚度(权利要求1)。在专利文献1中，可以将上述薄膜晶体管用于液晶显示器或有机EL显示器的驱动场效应晶体管(第144段)。
[参考文献]
[专利文献1]日本公开专利申请No.2009-176865
发明内容
在专利文献1中，能够抑制薄膜晶体管的导通特性的凸起(bump)的生成。
然而，上述结构对于晶体管特性的改善仍然是不够的。考虑到上述，本发明的实施例的一个目的在于提供一种包括氧化物半导体膜的薄膜晶体管，其被用于诸如液晶显示器或有机EL显示器的显示装置的像素部分，并且其具有高可靠性。
在下述实验中，检验了氢对包括氧化物半导体膜的晶体管的影响。因而，发明人发现能够通过去除氢改善晶体管的特性，并且能够解决上述问题。
<实验氢与晶体管特性>
图1A和1B示出了包括氧化物半导体膜(在该实施例中，为非晶In-Ga-Zn-O膜，也称为a-IGZO)的实验晶体管和所述晶体管的特性的示意图。图1A示出了将通过等离子体CVD法形成的SiOx(又称为PECVD-SiOx)用于中间层膜的情况，而图1B示出了将通过溅射法形成的SiOx(又称为溅射SiOx)用于中间层膜的情况。在每一晶体管中除了上述以外的制造方法都是一样的。在采用通过等离子体CVD法形成的SiOx时，获得了常通(normally-on)晶体管特性。此外，晶体管特性随测量温度发生的变化大。另一方面，在采用通过溅射法形成的SiOx时，获得了常断(normally-off)晶体管特性，并且晶体管特性随测量温度发生的变化小。在通过二次离子质谱法测量这两个晶体管中的每一个的氢浓度时，发现采用通过等离子体CVD法形成的SiOx的晶体管含有大量的氢；而采用通过溅射法形成的SiOx的晶体管则含有少量的氢(图2)。
此外，为了弄清楚a-IGZO的电子学特性，通过第一理论计算对其进行分析。采用了(A)满足化学计量比例的a-IGZO和(B)添加了氢的a-IGZO，并计算电子态(electronicstate)。采取了84个原子晶胞，In:Ga:Zn:O＝1:1:1:4的成分比以及5.9g/cm3的密度，并通过经典分子动力学方法再现非晶结构，此外，还通过量子分子动力学方法进行对所述结构的优化。之后计算电子态。
在图3A和3B中示出了计算结果。图3A和3B示出了a-IGZO的DOS(态密度(DensityOfStates)、电子态密度(electrondensityofstates))。能量表现为0(零)的点为费米能级。可以发现，在满足化学计量比例的(A)a-IGZO中，费米能级存在于价带中；而在添加了氢的(B)a-IGZO中，电子还存在于导带中。也就是说，发现在a-IGZO中，氢形成了施主能级，并提供电子。
去除氢就是去除氧化物半导体膜中的施主。所述氧化物半导体膜可以是通过去除施主而使其为本征或基本本征的半导体。
当在室温(25℃)测量其沟道具有降低的氢浓度的氧化物半导体膜的晶体管(沟道长度(L)＝10.0μm，沟道宽度(W)＝1m)的截止态电流时，截止态电流小于等于1×10-12A(图4)。在将W转换为1μm时，截止态电流小于等于1×10-18A。
所述氧化物半导体膜可以是通过使所述氧化物半导体膜中含有的氢原子的数量最小化而使其本征或者基本本征的半导体。因此，能够改善晶体管的特性，并且能够解决上述问题。
本发明的一个实施例是一种显示装置，其具有：第一栅电极；在所述第一栅电极上的第一栅极绝缘膜；在所述第一栅极绝缘膜上的氧化物半导体膜；在所述氧化物半导体膜上的源电极和漏电极，其中，所述源电极和漏电极电连接至所述氧化物半导体膜；在所述源电极、漏电极和氧化物半导体膜上的第二栅极绝缘膜；在所述第二栅极绝缘膜上的第二栅电极，其中，所述第二栅电极电连接至所述第一栅电极；在所述第二栅极绝缘膜上的具有平坦性的有机树脂膜；在所述具有平坦性的有机树脂膜上的像素电极，其中，所述像素电极电连接至所述源电极或者所述漏电极；在所述第二栅电极和所述像素电极上并与之接触的第一配向膜；在所述第一配向膜上的液晶层；在所述液晶层上的第二配向膜；在所述第二配向膜上的对置电极；以及在所述对置电极上的对置基板，其中，通过二次离子质谱法测量的所述氧化物半导体膜中含有的氢原子的浓度低于1×1016cm-3。
本发明的一个实施例是一种显示装置，其具有：第一栅电极；在所述第一栅电极上的第一栅极绝缘膜；在所述第一栅极绝缘膜上的氧化物半导体膜；在所述氧化物半导体膜上的源电极和漏电极，其中，所述源电极和漏电极电连接至所述氧化物半导体膜；在所述源电极、漏电极和氧化物半导体膜上的第二栅极绝缘膜；在所述第二栅极绝缘膜上的第二栅电极，其中，所述第二栅电极电连接至所述第一栅电极；在所述第二栅极绝缘膜上的具有平坦性的有机树脂膜；在所述具有平坦性的有机树脂膜上的像素电极，其中，所述像素电极电连接至所述源电极或者所述漏电极；在所述像素电极上的EL层；在所述EL层上的对置电极；在所述第二栅电极和所述对置电极上并与之接触的密封材料；以及在所述密封材料上的对置基板，其中，通过二次离子质谱法测量的所述氧化物半导体膜中含有的氢原子的浓度低于1×1016cm-3。
本发明的一个实施例是一种显示装置，其具有：第一栅电极；在所述第一栅电极上的第一栅极绝缘膜；在所述第一栅极绝缘膜上的氧化物半导体膜；在所述氧化物半导体膜上的源电极和漏电极，其中，所述源电极和漏电极电连接至所述氧化物半导体膜；在所述源电极、漏电极和氧化物半导体膜上的第二栅极绝缘膜；在所述第二栅极绝缘膜上的第二栅电极，其中，所述第二栅电极电连接至所述第一栅电极；在所述第二栅极绝缘膜上的具有平坦性的有机树脂膜；在所述具有平坦性的有机树脂膜上的像素电极，其中，所述像素电极电连接至所述源电极或者所述漏电极；以及在所述第二栅电极和所述像素电极上并与之接触的填充物，其中，在所述填充物中提供包括腔的球状颗粒，所述腔含有黑区和白区，围绕所述腔的空间填充有液体，其中，通过二次离子质谱法测量的所述氧化物半导体膜中含有的氢原子的浓度低于1×1016cm-3。
本发明的一个实施例是一种显示装置，其具有：第一栅电极；在所述第一栅电极上的第一栅极绝缘膜；在所述第一栅极绝缘膜上的氧化物半导体膜；在所述氧化物半导体膜上的源电极和漏电极，其中，所述源电极和漏电极电连接至所述氧化物半导体膜；在所述源电极、漏电极和氧化物半导体膜上的第二栅极绝缘膜；在所述第二栅极绝缘膜上的第二栅电极，其中，所述第二栅电极电连接至所述第一栅电极；在所述第二栅极绝缘膜上的具有平坦性的有机树脂膜；在所述具有平坦性的有机树脂膜上的像素电极，其中，所述像素电极电连接至所述源电极或者所述漏电极；以及在所述第二栅电极和像素电极上并与之接触的电子墨水层，其中，在所述电子墨水层中提供有微囊体，所述中包封有带正电的白色颗粒和带负电的黑色颗粒，其中，通过二次离子质谱法测量的所述氧化物半导体膜中含有的氢原子的浓度低于1×1016cm-3。
根据本发明的一个实施例，通过二次离子质谱法测量的其中形成沟道的氧化物半导体膜的氢原子的浓度低于1×1016cm-3。因此，所述氧化物半导体膜是使其成为本征或者基本本征的半导体。该氧化物半导体膜的载流子密度被极大地降低。晶体管的截止态电流也被极大地降低。此外，不容易产生雪崩击穿。
此外，给出日本公开专利申请No.2007-103918作为与氢原子浓度相关的专利文献。在日本公开专利申请No.2007-103918中，描述了一种具有由包括In或Zn的非晶氧化物膜形成的沟道层的场效应晶体管，其中，所述非晶氧化物膜包含大于等于1016cm-3且小于等于1020cm-3的氢原子或氘原子。然而，作为上述文献的技术思想，要添加氢原子。另一方面，作为本发明的一个实施例的技术思想，要使氢原子的数量最小化。因此，这些技术思想是相反的，彼此完全不同。根据本发明的实施例，氧化物半导体膜中含有的氢原子的浓度低于1×1016cm-3，由此所述氧化物半导体膜可以成为本征或者基本本征态的半导体。此外，能够极大地降低载流子密度，并且能够极大地降低晶体管的截止态电流。
根据本发明的实施例，电连接至像素电极的晶体管未被覆盖有具有平坦性的有机树脂膜和像素电极。有机树脂膜的氢原子不会对该晶体管造成不利影响。施加至像素电极的电位不会对该晶体管造成不利影响。
根据本发明的一个实施例，在源电极和漏电极上形成第二栅极绝缘膜。因此，源电极和漏电极受到第二栅极绝缘膜的保护。
附图说明
图1A和1B是晶体管的示意图以及示出了所述晶体管的特性的图。
图2示出了晶体管的氢浓度分布廓图。
图3A和3B示出了计算结果。
图4示出了晶体管特性。
图5A和5B示出了一种显示装置。
图6A和6B示出了一种显示装置。
图7是晶体管的横截面图。
图8A和8B是晶体管的能带图。
图9A和9B是晶体管的能带图。
图10是晶体管的能带图。
图11A到11C示出了一种显示装置的制造方法。
图12A和12B示出了一种显示装置的制造方法。
图13示出了一种显示装置的制造方法。
图14A和14B每一都示出了一种显示装置。
图15A和15B每一都示出了一种显示装置。
图16A和16B每一都示出了一种显示装置。
图17示出C-V测量结果。
图18A和18B示出了C-V测量结果。
图19A和19B每一都示出了横截面上的TEM图像。
图20A和20B每一都示出了横截面上的TEM图像。
图21A示出了样本A的表层部分的放大图，而图21B到21F每一都示出了结晶区的电子衍射图案。
图22A和22B每一都示出了一种显示装置。
图23A和23B分别示出了一种移动电话和一种便携式信息终端。
图24A和24B分别示出了一种电视机和一种数字相框。
图25示出了一种便携式娱乐机。
图26示出了一种电子书。
附图标记说明
1：基板，2：绝缘膜，3：第一栅电极，4：第一栅极绝缘膜，5：氧化物半导体膜，6A：电极(源电极和漏电极之一)，6B：电极(源电极和漏电极中的另一个)，7：第二栅极绝缘膜，8：第二栅电极，9：有机树脂模，10：像素电极，15：晶体管，20：像素，21：绝缘膜，22：第一配向膜，23：液晶层，24：第二配向膜，25：电极，26：基板，31：EL层，32：电极，33：密封材料，34：基板，40：白色区，41：黑色区，42：空穴，43：填充物，44：电极，45：基板，51：电子墨水层，52：微粒，53：电极，54：基板，55：玻璃基板，503：钛膜，505：氮化钛膜，507：氧化物半导体膜，509：氮氧化硅膜，511：银膜，601：基板，603：In-Ga-Zn-O膜，605：氧化物半导体膜，1100：移动电话，1101：壳体，1102：显示部分，1103：操作按钮，1104：外部连接端口，1105：扬声器，1106：麦克风，2700：电子书，2701：壳体，2703：壳体，2705：显示部分，2707：显示部分，2711：铰链，2721：电源，2723：操作键，2725：扬声器，2800：壳体，2801：壳体，2802：显示面板，2803：扬声器，2804：麦克风，2806：指向装置，2807：照相机镜头，2808：外部连接端子，2801：键盘，2811：外部存储插槽，9600：电视机，9601：壳体，9603：显示部分，9605：支架，9607：显示部分，9609：操作键，9610：遥控器，9700：数字相框，9701：壳体，9703：显示部分，9881：壳体，9891：壳体，9893：连接器，9882：显示部分，9883：显示部分
具体实施方式
将在下文中描述本发明的实施例。但是，可以通过很多种不同的模式实施本发明，本领域技术人员能够容易地理解，可以通过各种方式修改本发明的模式和细节而不背离本发明的目的和范围。因此，不应将本发明解释为受到对实施例的描述的限制。注意，对于不同的附图中的相同部分或者具有类似功能的部分共同地提供相同的附图标记，因而在一些情况下将省略重复说明。
[实施例1]
该实施例公开了一种显示装置，其包括：第一栅电极；形成于所述第一栅电极上的第一栅极绝缘膜；形成于所述第一栅极绝缘膜上的氧化物半导体膜；以及形成于所述氧化物半导体膜上的源电极和漏电极。所述源电极和漏电极电连接至所述氧化物半导体膜。提供形成于所述源电极、漏电极和氧化物半导体膜上的第二栅极绝缘膜；以及形成于所述第二栅极绝缘膜上的第二栅电极。所述第二栅电极电连接到所述第一栅电极。提供形成于所述第二栅极绝缘膜上的具有平坦性的有机树脂膜以及形成于所述具有平坦性的有机树脂膜上的像素电极。所述像素电极电连接至所述源电极或者所述漏电极，并且显示介质形成于所述第二栅电极和所述像素电极上并与所述第二栅电极和所述像素电极接触。
如图5A和5B所示，所述显示装置包括像素20。所述显示装置可以包括多个像素20。像素20包括晶体管15。晶体管15包括第一栅电极3、第一栅极绝缘膜4、氧化物半导体膜5、电极6A(源电极和漏电极之一)、电极6B(源电极和漏电极中的另一个)、第二栅极绝缘膜7以及第二栅电极8。像素20包括具有平坦性的有机树脂膜9和像素电极10。图5A是像素20的顶视图，而图5B示出了图5A中的横截面A-B和横截面C-D。
在基板1上形成晶体管15。在基板1上形成作为基底膜的绝缘膜2。在绝缘膜2上形成第一栅电极3。在第一栅电极3上形成第一栅极绝缘膜4，以覆盖第一栅电极3。在所述第一栅极绝缘膜4上形成氧化物半导体膜5。在所述氧化物半导体膜5上形成电极6A和电极6B。在电极6A、电极6B和氧化物半导体膜5上形成第二栅极绝缘膜7。所述第二栅极绝缘膜7覆盖电极6A、电极6B和氧化物半导体膜5。在所述第二栅极绝缘膜7上形成第二栅电极8。
在图5A中，第二栅电极8电连接至第一栅电极3，但是并不必须将第二栅电极8电连接至第一栅电极3(图6A和6B)。在将第二栅电极8电连接至第一栅电极3时，所述第二栅电极8具有与所述第一栅电极3相同的电位。另一方面，在不将第二栅电极8电连接至第一栅电极3时，第二栅电极8并不纵使具有与第一栅电极3相同的电位。
第一栅电极3电连接至扫描线驱动电路(未示出)。来自扫描线驱动电路的选择信号施加至第一栅电极3。在第一栅电极3电连接至第二栅电极8时，也向第二栅电极8施加相同的选择信号。在不将第一栅电极3电连接至第二栅电极8时，将第二栅电极8电连接至另一扫描线驱动电路，因而向其施加来自所述扫描线驱动电路的另一选择信号。
电极6A电连接至信号线驱动电路(未示出)。来自所述信号线驱动电路的图像信号施加至电极6A。
在所述第二栅极绝缘膜7上形成具有平坦性的有机树脂膜9。有机树脂膜9不形成在所述第二栅电极8上。在所述有机树脂膜9上形成像素电极10。在所述第二栅电极8、第二栅极绝缘膜7和像素电极10上形成显示介质(图14A、14B、15A、15B、16A、16B、22A和22B)。
在该实施例中没有为显示装置提供存储电容器。由于晶体管15的截止态电流极低，因而保持施加至电极6B和像素电极10的电位不降低。因此，不需要存储电容器。但是，不必说也可以提供存储电容器。
所述第一栅极绝缘膜4和第二栅极绝缘膜7可以在其中既未形成电极6A也未形成电极6B的区域中相互接触。(图5B、6B和图7)。在第一栅极绝缘膜4和第二栅极绝缘膜7相互接触时，氧化物半导体膜5被覆盖有第一栅极绝缘膜4和第二栅极绝缘膜7，由此避免杂质进入氧化物半导体膜5。
下面将描述显示装置的特征。其中形成沟道的氧化物半导体膜5中含有的氢原子的浓度低于1×1016cm-3。因此，所述氧化物半导体膜5是本征的或者基本本征的半导体。稍后将对其予以说明。
电极6A和电极6B被覆盖有第二栅极绝缘膜7。通过第二栅极绝缘膜7保护电极6A和电极6B。
如图5B和图6B所示，未在晶体管15上形成有机树脂膜9和像素电极10。有机树脂膜9中含有的氢原子不影响晶体管15。施加至像素电极10的电位不影响晶体管15。
接下来将描述所述显示装置的每一部件。
首先描述氧化物半导体膜5。在氧化物半导体膜5中形成沟道。可以将氧化物半导体膜5形成为具有2nm到200nm的厚度。
(成分)
作为氧化物半导体膜5的材料，可以采用任意下述氧化物半导体：诸如In-Sn-Ga-Zn-O的四组分金属氧化物，诸如In-Ga-Zn-O、In-Sn-Zn-O、In-Al-Zn-O、Sn-Ga-Zn-O、Al-Ga-Zn-O或Sn-Al-Zn-O的三组分金属氧化物，诸如In-Zn-O、Sn-Zn-O、Al-Zn-O、Zn-Mg-O、Sn-Mg-O或In-Mg-O的二组分金属氧化物，In-O，Sn-O，或Zn-O等。此外，在上述氧化物半导体中可以含有SiO2。
作为氧化物半导体膜5，可以采用以InMO3(ZnO)m(m>0)表示的薄膜。这里，M表示选自Ga、Al、Mn和Co的一种或多种金属元素。例如，M可以是Ga、G和Al、Ga和Mn、或Ga和Co等。在以InMO3(ZnO)m(m>0)表示的氧化物半导体膜5当中，将包括Ga作为M的氧化物半导体称为In-Ga-Zn-O氧化物半导体，还将In-Ga-Zn-O氧化物半导体的薄膜称为In-Ga-Zn-O膜。
(氢浓度)
通过二次离子质谱法测量的氧化物半导体膜5的氢浓度低于1×1016cm-3，优选低于1×1014cm-3。如上所述，具有降低的氢浓度的氧化物半导体5是本征或者基本本征的半导体。此外，氧化物半导体5优选不包含形成施主能级或受主能级的杂质元素。
已知，从原理上说，难以通过二次离子质谱法获得在样本表面的附近或者采用不同材料形成的叠层膜之间的界面附近的数据。因而，在通过二次离子质谱法分析膜的氢浓度沿厚度方向的分布的情况下，采用如下的区域中的平均值作为氢浓度，在所述区域中，设置了所述膜，所述值没有太大变化，并且几乎能够获得相同的强度。此外，在所述膜的厚度小的情况下，由于与其相邻的膜的氢浓度的影响，在一些情况下无法找到能够获得几乎相同的强度的区域。在这种情况下，采用其中设置了所述膜的区域的氢浓度的最大值或最小值作为所述膜的氢浓度。此外，在其中设置所述膜的区域中不存在具有最大值的山形峰和/或具有最小值的谷形峰的情况下，采用拐点的值作为氢浓度。
氧化物半导体膜5中含有的氢原子的数量优选为零。氢原子的浓度为大于等于0cm-3且小于1×1016cm-3。但是，通过二次离子质谱法难以检测到氢原子的数量为零。因此，氢原子的浓度优选为至少小于等于二次离子质谱法的检测极限。
(载流子密度)
具有如上所述的氢原子浓度的氧化物半导体膜5的载流子密度在300K时小于1×1012cm-3。氧化物半导体膜5的载流子密度在300K可以小于1×1012cm-3。氧化物半导体膜5的载流子密度在300K优选小于1×1010cm-3。可以通过Hall(霍尔)测量等估算载流子密度。在“示例”部分中描述了这里采用的测量方法。
这里描述了氧化物半导体的本征载流子密度。所述本征载流子密度是指本征半导体的载流子密度。
可以采用Boltzmann分布的公式(参考公式1)逼近根据Fermi-Dirac统计的Fermi-Dirac分布，由此能够获得半导体半导体中含有的本征载流子密度ni。
[公式1]
n i = N C N V exp ( - E g 2 k T )
能够通过所述近似公式获得本征载流子密度ni，所述公式是导带处的有效态密度Nc、价带处的有效态密度Nv和带隙Eg的关系表达式。根据上述公式，硅的本征载流子密度ni为1.4×1010cm-3，氧化物半导体(这里为In-Ga-Zn-O膜)的本征载流子密度ni为1.2×10- 7cm-3。可以发现，所述氧化物半导体的本征载流子密度极大地低于硅的本征载流子密度。
具有如上所述的氢原子浓度的氧化物半导体膜5的载流子密度极低，并且包括氧化物半导体膜5的晶体管15的截止态电流极低。
接下来描述氧化物半导体膜5以外的结构。
基板1具有足够的耐热性，以耐受后面将要执行的热处理。作为基板1，采用诸如钡硼硅酸盐玻璃或铝硼硅酸盐玻璃等的玻璃衬底。替代地，可以采用诸如陶瓷基板、石英基板、蓝宝石基板或晶化玻璃基板等由绝缘体形成的基板作为基板1。此外，替代地，可以采用利用聚对苯二甲酸乙二醇酯、聚酰亚胺、丙烯酸树脂、聚碳酸酯、聚丙烯、聚酯、或聚氯乙烯等形成的塑料膜等，只要其具有足以耐受稍后执行的热处理的耐热性即可。
对于绝缘膜2，采用氧化硅膜、氮化硅膜、或氧氮化硅膜等。优选在绝缘膜2中不包含含有氢原子的物质(诸如氢、氢氧基或湿气)。可以将绝缘膜2形成为具有10nm到200nm的厚度。绝缘膜2防止基板1中含有的杂质进入第一栅极绝缘膜4和氧化物半导体膜5。注意，如果没有必要考虑基板1中含有的杂质，那么可以不必形成绝缘膜2。
采用诸如钼、钛、铬、钽、钨、铝、铜、钕或钪的金属材料或者含有这些材料中的任何材料作为主要成分的合金材料，以单层或者叠层形成第一栅电极3。优选在第一栅电极3中不包含含有氢原子的物质(诸如氢、氢氧基或湿气)。可以将第一栅电极3形成为具有10nm到200nm的厚度。
采用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、硅酸铪(HfSiOx)膜、添加了N的HfSixOy膜、添加了氮的铝酸铪(HfAlOx)膜、氧化铪膜、和/或氧化钇膜，以单层或叠层形成第一栅极绝缘膜4。通过采用诸如硅酸铪(HfSiOx)膜、添加了N的HfSixOy膜、添加了氮的铝酸铪(HfAlOx)膜、氧化铪膜、或氧化钇膜的高k材料，能够降低栅极泄漏。优选在第一栅极绝缘膜4中不包含含有氢原子的物质(诸如氢、氢氧基或湿气等)。可以将所述第一栅极绝缘膜4形成为具有10nm到500nm的厚度。
在第一栅极绝缘膜4中可以含有大约5×1018cm-3到1×1020cm-3的浓度的诸如氟或氯的卤族元素。可以通过这样的卤族元素去除氧化物半导体膜5中或者第一栅极绝缘膜4和氧化物半导体膜5之间的界面中可能含有的诸如氢、湿气、氢氧基或氢化物的含有氢原子的物质。在形成例如氮化硅膜和氧化硅膜的叠层作为第一栅极绝缘膜4时，所述氧化硅膜优选含有具有上述浓度的卤族元素，并将所述氧化硅膜设置在与所述氧化物半导体膜5接触的一侧上。所述氮化硅膜防止诸如氢、湿气、氢氧基或氢化物(又称为氢化合物)的杂质进入氧化硅膜。
采用以下材料以单层或叠层形成电极6A(源电极和漏电极之一)和电极6B(源电极和漏电极中的另一个)：金属材料，例如钼、钛、铬、钽、钨、铝、铜、钕、钪、或钇；含有这些材料中的任意材料作为主要成分的合金材料；透光导电材料，诸如氧化铟锡、含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锌、或添加了氧化硅的氧化铟锡。优选电极6A和电极6B中不含有氢、氢氧基或湿气。可以将电极6A和电极6B形成为具有10nm到500nm的厚度。
可以采用与第一栅极绝缘膜4相同的材料形成第二栅极绝缘膜7。例如，采用氧化硅膜。优选在第二栅极绝缘膜7中不含有氢、氢氧基或湿气。可以将第二栅极绝缘膜7形成为具有10nm到200nm的厚度。注意，可以采用氧氮化硅膜、氧化铝膜、或氮氧化铝膜等代替氧化硅膜。
此外，第二栅极绝缘膜7可以含有缺陷。所述缺陷能够俘获氧化物半导体膜5中含有的氢原子。因而，能够进一步降低氧化物半导体膜5中含有的氢原子的数量。
在第二栅极绝缘膜7中可以含有大约5×1018cm-3到1×1020cm-3浓度的卤族元素(诸如，氟或氯)。可以通过这样的卤族元素去除在氧化物半导体膜5中或者第二栅极绝缘膜7和氧化物半导体膜5之间的界面处可能含有的诸如氢、湿气、氢氧基或氢化物的杂质。
采用以下材料以单层或者叠层形成第二栅电极8：诸如钼、钛、铬、钽、钨、铝、铜、钕或钪的金属材料，或者含有这些材料中的任何材料作为主要成分的合金材料。优选在第二栅电极8中不包含含有氢原子的物质(诸如，氢、氢氧基或湿气)。可以将第二栅电极8形成为具有10nm到200nm的厚度。可以将第二栅电极8形成得比第一栅电极3厚。可以采用与第一栅电极3相同的材料形成第二栅电极8。
采用具有平坦性的丙烯酸树脂膜或具有平坦性的聚酰亚胺树脂膜等形成有机树脂膜9。可以将有机树脂膜9形成为具有1.0μm到2.0μm的厚度。
对于像素电极10，通常可以采用具有反射性或者阻光特性的导电材料，例如：采用选自铝、铜、钛、钽、钨、钼、铬、钕或钪的元素形成的单一材料；含有这些元素中的任意元素的合金；或含有这些元素中的任意元素的化合物(例如，氧化物或氮化物)等。替代地，作为具有透光特性的导电材料，可以采用诸如氧化铟锡、含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锌、或添加了氧化硅的氧化铟锡的具有透光特性的导电材料。还可以采用含有这些材料中的任意材料的叠层结构。可以将像素电极10形成为具有50nm到500nm的厚度。
接下来将参考能带图描述具有氧化物半导体膜5的晶体管15的操作。
图7是采用氧化物半导体膜的公共反转交错型薄膜晶体管的截面图。在栅电极(GE)上形成氧化物半导体膜(OS)，其间***第一栅极绝缘膜(GI)。在氧化物半导体膜和第一栅极绝缘膜上形成源电极(S)和漏电极(D)。在源电极和漏电极上形成钝化膜(PI)。在其中既未形成源电极也未形成漏电极的区域中，第一栅极绝缘膜和钝化膜相互接触。
图8A和8B是沿图7中的A-A'线得到的截面的能带图(示意图)。图8A示出了施加至源极的电压的电位等于施加至漏极的电压的电位的情况(VD＝0V)，尔图8B示出了相对于源极向漏极施加正电位的情况(VD>0)。
图9A和9B是沿图7的B-B'线取得的截面的能带图(示意图)。图9A示出了向栅电极(GE)施加正电位(+VG)的状态，以及载流子(电子)在源电极和漏电极之间流动的导通状态。图9B示出了向栅电极(GE)施加负电位(-VG)的状态以及截止态(少数载流子不发生流动)。
图10示出了金属的真空能级的功函数(φM)与氧化物半导体的电子亲和势(χ)之间的关系。
由于金属发生简并(degenerated)，因而导带和费米能级相互对应。另一方面，常规氧化物半导体通常为n型半导体，在这种情况下，费米能级(Ef)将偏离位于带隙中间的本征费米能级(Ei)，并且位于更加靠近导带的位置。注意，已知，氢在氧化物半导体中是施主，并且氢是使氧化物半导体为n型半导体的一个因素。
与之形成对照的是，在本实施例中使氧化物半导体膜为本征(i型)的或者基本本征的氧化物半导体膜，所述氧化物半导体膜是通过如下获得的：从氧化物半导体膜中去除作为n型杂质的氢原子，以提高纯度，从而使其尽可能少地含有除了氧化物半导体膜的主要成分以外的杂质。换言之，一个特征在于，并非通过添加杂质而是通过尽可能多地去除氢原子而获得高度纯化的i型(本征)半导体或与之接近的半导体。通过这种方式，费米能级(Ef)可以是与本征费米能级(Ei)相同的能级。
在氧化物半导体的带隙(Eg)为3.15eV的情况下，电子亲和势(χ)据称为4.3eV。在采用例如钛形成源电极和漏电极时，钛的功函数基本等于所述氧化物半导体的电子亲和势(χ)。在这种情况下，在金属和氧化物半导体之间的界面处不形成针对电子的肖特基势垒。
换言之，在金属的功函数(φM)与氧化物半导体的电子亲和势(χ)彼此相等，并且金属和氧化物半导体相互接触的情况下，获得了图8A所示的能带图(示意图)。
在图8B中，黑圆点(·)表示电子，并且在向漏极施加正电位时，电子越过势垒(h)被注入到氧化物半导体膜中，并流向漏极。在这种情况下，势垒(h)的高度根据栅极电压和漏极电压而改变。在施加正漏极电压时，势垒的高度(h)小于不施加电压时的图8A的势垒的高度，即带隙(Eg)的1/2。
这时，如图9A所示，电子在栅极绝缘膜和高度纯化的氧化物半导体膜之间的界面处在氧化物半导体膜一侧上的能量稳定的底部中移动。
在图9B中，在向栅电极(GE)施加负电位(反向偏置)时，作为少数载流子的空穴基本为零；因此，电流基本接近零。
此外，在氧化物半导体的带隙(Eg)为3.15eV的情况下，所述氧化物半导体的带隙(Eg)大约是硅的带隙的三倍。具有这样的Eg的氧化物半导体能够抗雪崩击穿。在采用其中减少了氢原子数量的氧化物半导体膜的晶体管中，施加至漏电极的电压可以大于采用其中未减少氢原子数量的氧化物半导体膜的晶体管或者采用硅的晶体管的相应电压。
如上所述，通过其中减少了氢原子数量的氧化物半导体膜5，晶体管15操作可以是良好的。
接下来将描述一种显示装置的制造方法。
在基板1上通过等离子体CVD法、或溅射法等形成作为基底膜的绝缘膜2(图11A)。注意，优选通过溅射法形成绝缘膜2，以使其不含有大量氢。
将描述其中形成氧化硅膜的例子。引入去除了氢、水、氢氧基或氢化物(又称为氢化合物)等的含有高纯度氧的溅射气体，并且采用硅半导体靶，由此在基板1上形成氧化硅膜。基板1的温度可以是室温，或者可以对基板1加热。
替代地，如下形成氧化硅膜：采用石英(优选为合成石英)作为靶；基板温度为108℃；靶和基板之间的距离为60mm；压力为0.4Pa；高频功率为1.5kW；气氛为氧气和氩气(氧气与氩气的流量比为25sccm:25sccm＝1:1)；并且采用RF溅射法。作为溅射气体，采用氧气或者氧气和氩气的混合气体。
优选去除沉积室中残余的湿气地形成绝缘膜2。其目的在于防止绝缘膜2中含有氢、水、氢氧基、或氢化物等。
为了从处理室去除残留湿气，优选采用吸收型真空泵。例如，优选采用低温泵、离子泵或钛升华泵。抽空单元可以是设有冷阱的涡轮泵。在其中采用低温泵执行抽空的沉积室中，氢、水、氢氧基、或氢化物等被排出。因此，能够降低在该沉积室中形成的绝缘膜2中含有的杂质的浓度。
优选采用将诸如氢、水、氢氧基或氢化物的杂质从其去除至以百万分率或十亿分率计的水平的高纯度气体作为溅射气体。
溅射方法的例子包括采用高频电源作为溅射电源的RF溅射法、DC溅射法、以及以脉冲方式施加偏置的脉冲DC溅射法。在形成绝缘膜的情况下主要采用RF溅射法，而在形成金属膜的情况下主要采用DC溅射法。
此外，还存在其中可以设置多个不同材料的靶的多源溅射设备。采用所述多源溅射设备，能够在同一室中形成叠置的不同材料的多个膜，或者可以通过在同一室中同时放电(electricdischarge)形成具有多种材料的膜。
替代地，可以使用：在所述室内配备有磁体***的用于磁控管溅射法的溅射设备，或者采用利用微波生成的等离子体而不采用辉光放电的用于ECR溅射法的溅射设备。
此外，作为采用溅射法的沉积方法，还有其中靶物质和溅射气体成分在沉积过程中相互发生化学反应以形成其化合物薄膜的反应溅射法以及其中还在沉积过程中向基板施加电压的偏置溅射法。
对于本说明书中的溅射，可以酌情采用上述溅射装置和溅射方法。
在通过叠置氮化硅膜和氧化硅膜形成绝缘膜2的情况下，在同一沉积室中利用共同的硅靶形成氮化硅膜和氧化硅膜。首先，引入含有氮的溅射气体，并且采用设置于沉积室中的硅靶，由此形成氮化硅膜。之后，将溅射气体切换至含有氧的溅射气体，并采用同一硅靶，由此形成氧化硅膜。可以在不暴露至空气的情况下接连形成氮化硅膜和氧化硅膜；因此能够防止诸如氢、水、氢氧基或氢化物的杂质被吸收到氮化硅膜的表面上。
在绝缘膜2上形成导电膜，之后利用通过光刻工艺过程中形成的抗蚀剂掩模对所述导电膜执行蚀刻，从而形成第一栅电极3(图11A)。注意，优选通过溅射法形成所述导电膜，以防止所述导电膜中含有氢、氢氧基或湿气。第一栅电极3的端部优选具有渐缩的形状，因而这样能够改善后面叠置的第一栅极绝缘膜4的覆盖。
在第一栅电极3上形成第一栅极绝缘膜4。注意，优选通过溅射法形成第一栅极绝缘膜4，以防止导电膜中含有氢、氢氧基或湿气。因此，作为对于沉积的预处理，优选在溅射设备的预热室中对设有第一栅电极3的基板1预热，并且消除并排空基板1上吸附的诸如氢、水、氢氧基或氢化物的杂质。预热温度为大于等于100℃且小于等于400℃，优选为大于等于150℃且小于等于300℃。注意，作为所述排空装置，优选在预热室中提供低温泵。注意，可以省略该预热处理。
例如，在形成氧化硅膜作为第一栅极绝缘膜4的情况下，采用硅靶或石英靶作为靶，并采用氧气或者氧气和氩气的混合气体作为溅射气体。
通过溅射法在第一栅极绝缘膜4上形成氧化物半导体膜。注意，在通过溅射法形成氧化物半导体膜之前，优选通过引入了氩气并且生成等离子体的反溅射去除附着到第一栅极绝缘膜4的表面上的粉末状物质(又称为颗粒或灰尘)。反溅射是指这样一种方法，在所述方法中，在不向靶侧施加电压的情况下，采用高频电源在氩气氛中向基板侧施加电压，以在基板附近生成等离子体，并使表面改性。注意，可以采用氮气氛、氦气氛、或氧气氛等代替氩气氛。
采用包含氧化物半导体的靶。例如，采用含有氧化锌作为主要成分的金属氧化物的靶。作为金属氧化物靶的另一个例子，可以采用含有In、Ga和Zn的氧化物半导体靶(成分比In2O3:Ga2O3:ZnO＝1:1:1[摩尔百分比]，也就是说In:Ga:Zn＝1:1:0.5[原子百分比])。此外，作为所述含有In、Ga和Zn的氧化物半导体靶，可以采用具有In:Ga:Zn＝1:1:1[原子百分比]或者In:Ga:Zn＝1:1:2[原子百分比]的成分比的靶。氧化物半导体靶的填充率(fillingrate)为大于等于90％且小于等于100％，优选为大于等于95％且小于等于99.9％。利用具有高填充率的氧化物半导体靶，形成致密的氧化物半导体膜。可以采用含有大于等于2wt％且小于等于10％的SiO2的靶。
在稀有气体(通常为氩气)气氛、氧气氛或者含有稀有气体(通常为氩气)和氧的气氛中沉积氧化物半导体膜。
优选采用将诸如氢、水、氢氧基或氢化物的杂质去除至以百万分率或十亿分率计的水平的高纯度气体作为溅射气体。
将基板1保持在沉积室中，使沉积室保持在降低的压力下，在去除沉积室中的残留湿气的同时引入去除了诸如氢、水、氢氧基或氢化物的杂质的溅射气体，并采用上述的靶，由此形成所述氧化物半导体膜。为了从沉积室去除残留湿气，优选采用吸收型真空泵。例如，优选采用低温泵、离子泵或钛升华泵。抽空单元可以是设有冷阱的涡轮泵。例如，在采用低温泵抽空的沉积室中，排出了氢原子或诸如水(H2O)的含有氢原子的化合物(更优选地，以及包含碳原子的化合物)等；因此，能够降低在该沉积室中沉积的氧化物半导体膜中含有的杂质的浓度。在形成氧化物半导体膜时，可以将基板1加热至低于400℃的温度。
沉淀条件的例子如下：基板1的温度为室温，基板和靶之间的距离为110mm，压力为0.4Pa，直流(DC)功率为0.5kW，气氛为含有氧气和氩气的气氛(氧气与氩气的流量比为15sccm:30sccm)。注意，优选采用脉冲直流(DC)功率，因为能够减少颗粒，并且能够使膜厚度均匀。所述氧化物半导体膜的优选厚度为大于等于2nm且小于等于200nm。注意，适当的厚度根据氧化物半导体材料而不同，可以根据材料酌情设置厚度。
之后，利用通过光刻工艺过程形成的抗蚀剂掩模对所述氧化物半导体膜进行蚀刻，从而形成氧化物半导体膜5(图11A)。注意，对所述氧化物半导体膜的蚀刻可以是干法蚀刻、湿法蚀刻、或者干法蚀刻和湿法蚀刻两者。
作为用于干法蚀刻的蚀刻气体，优选采用含有氯的气体(基于氯的气体)，例如，氯气(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)或四氯化碳(CCl4)。
替代地，可以采用诸如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)的含有氟的气体(基于氟的气体)；氧气(O2)；或者这些气体中添加了诸如氦气(He)或氩气(Ar)的稀有气体的任何气体等。
作为干法蚀刻方法，可以采用平行板RIE(反应离子蚀刻)法或ICP(感应耦合等离子体)蚀刻法。
作为用于湿法蚀刻的蚀刻剂，可以采用通过混合磷酸、乙酸和硝酸而获得的溶液或者氨水过氧化氢混合物(31wt％的过氧化氢水：28wt％的氨水：水＝5:2:2)等。此外，还可以采用ITO07N(由KANTOCHEMICALCO.,INC.制造)。
可以对氧化物半导体膜5执行热处理(又称为第一热处理)。所述热处理的温度为大于等于400℃且小于等于750℃，优选为大于等于400℃且小于等于基板1的应变点。所述热处理的时间可以为0.5小时到5小时。通过该热处理，能够去除氧化物半导体膜5中含有的氢原子。例如，在电炉中，在氮气氛中在450℃对氧化物半导体膜5执行一个小时的热处理，或者在650℃对其执行一个小时的热处理，之后不使所述氧化物半导体膜暴露在空气中，由此能够防止氢原子进入氧化物半导体膜5。注意，在一些情况下通过第一热处理使氧化物半导体膜5晶化。在示例2中，示出了在650℃执行一个小时的热处理的情况下的TEM分析。
用于所述热处理的设备不限于电炉，并且可以配备有采用来自加热元件(诸如电阻加热元件的)的热传导或热辐射对氧化物半导体膜5加热的装置。例如，可以采用RTA(快速热退火)设备，诸如GRTA(气体快速热退火)设备或者LRTA(灯快速热退火)设备。LRTA设备是通过由灯发射的光辐射(电磁波)对氧化物半导体膜5加热的设备，所述灯诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯、或高压汞灯。GRTA设备是采用高温气体进行热处理的设备。作为所述气体，采用不会因热处理与氧化物半导体膜5发生反应的惰性气体，例如，氮气或诸如氩气的稀有气体。
GRTA在650℃到700℃那么高的温度，在惰性气体气氛中，对氧化物半导体膜5加热2分钟到5分钟。利用GRTA，能够实现短时间段的高温热处理。
注意，在所述热处理中，在氮气或者诸如氦气、氖气或氩气的稀有气体中不含有氢、水、氢氧基或氢化物等。被引入到热处理设备中的氮气或者诸如氦气、氖气或氩气的稀有气体的纯度优选被设为6N(99.9999％)或更高，更优为7N(99.99999％)或更高(也就是说，杂质浓度为1ppm或更低，优选为0.1ppm或更低)。
如上所述，根据热处理的条件或者氧化物半导体膜的材料，可以将氧化物半导体膜晶化为微晶膜或多晶膜。例如，所述氧化物半导体膜可以晶化成为具有90％或更高或者80％或更高的结晶度的微晶氧化物半导体膜。此外，根据第一热处理的条件或者氧化物半导体膜的材料，氧化物半导体膜可以成为不含有晶体成分的非晶氧化物半导体膜。此外，氧化物半导体膜可以成为在非晶氧化物半导体中混合了微晶部分(粒径大于等于1nm且小于等于20nm(通常大于等于2nm且小于等于4nm))的氧化物半导体膜。
此外，在执行上述热处理之后，可以在不含有氢、水、氢氧基、或氢化物等的氧气气氛中或者在不含有氢、水、氢氧基、或氢化物等的氮气和氧气的气氛中执行第二热处理。由于在一些情况下通过上述第一热处理去除了氧化物半导体膜5中的氧，因而能够通过所述第二热处理在氧化物半导体膜5中引入氧。
注意，优选在形成导电膜之前通过下述步骤执行反溅射，从而能够去除附着至氧化物半导体膜5和第一栅极绝缘膜4的表面的抗蚀剂残留等。
通过溅射法在氧化物半导体膜5和第一栅极绝缘膜4上形成导电膜。优选在形成该膜之前执行上述预处理，从而使导电膜中尽可能不含有氢、氢氧基和湿气。利用通过光刻步骤形成的抗蚀剂掩模蚀刻导电膜，从而形成电极6A(源电极和漏电极之一)和电极6B(源电极和漏电极中的另一个)(图11B)。
接下来，执行采用诸如N2O、N2或Ar的气体的等离子体处理，以去除露出的氧化物半导体膜5的表面上吸收的水等。替代地，采用氧气和氩气的混合气体执行等离子体处理。
在执行等离子体处理之后，在不暴露于空气中的情况下，在氧化物半导体膜5、电极6A和电极6B上形成第二栅极绝缘膜7(图11C)。在氧化物半导体膜5未与电极6A和电极6B中的任何一个接触的区域中，氧化物半导体膜5与第二栅极绝缘膜7接触。此外，第二栅极绝缘膜7覆盖电极6A和电极6B。
作为第二栅极绝缘膜7，例如，如下形成具有缺陷的氧化硅膜：在室温或者在低于100℃的温度对置基板1加热的同时引入去除了氢和湿气的含有高纯度氧的溅射气体，并采用硅半导体靶。
例如，利用具有6N的纯度的掺硼的硅靶(具有0.01Ωcm的电阻率)通过脉冲DC溅射法形成氧化硅膜，其中，基板和靶之间的距离为89mm，压力为0.4Pa，直流(DC)功率为6kW，气氛为氧气气氛(氧气流的比例为100％)。注意，在形成所述氧化硅膜时，可以采用石英(优选为合成石英)代替硅靶作为靶。对于溅射气体，采用氧气或者氧气和氩气的混合气体。
在这种情况下，优选在去除处理室中残留的湿气的同时形成第二栅极绝缘膜7。这是为了防止氧化物半导体膜5和第二栅极绝缘膜7中含有氢、氢氧基或湿气。为了从处理室去除残留湿气，优选采用吸收型真空泵。
可以在使第二栅极绝缘膜7和氧化物半导体膜5相互接触的同时，在100℃到400℃的温度执行热处理。第二栅极绝缘膜7具有很多缺陷。通过该热处理，能够使氧化物半导体膜5中含有的诸如氢、湿气、氢氧基或氢化物的杂质扩散到第二栅极绝缘膜7中，并且能够进一步减少氧化物半导体膜5中含有的氢原子的数量。
在第二栅极绝缘膜7上形成导电膜。采用通过光刻步骤形成的抗蚀剂掩模蚀刻所述导电膜，从而形成第二栅电极8(图11C)。注意，优选通过溅射法形成所述导电膜，以防止所述导电膜中含有氢、氢氧基或湿气。在第二栅电极8电连接至第一栅电极3的情况下，在形成所述导电膜之前在第二栅极绝缘膜7和第一栅极绝缘膜4中形成接触孔。所述接触孔到达所述第一栅电极3。在形成所述接触孔之后形成所述导电膜。第二栅电极8由所述导电膜形成。
在第二栅极绝缘膜7上形成有机树脂膜作为平坦化膜。通过旋涂法等形成所述有机树脂膜。对所述有机树脂膜进行选择性蚀刻，以形成有机树脂膜9(图12A)。
在有机树脂膜9和第二栅极绝缘膜7中形成到达电极6B的开口。在所述开口中形成像素电极10(图12B)。像素电极10电连接至电极6B。
在像素电极10、第二栅电极8和第二栅极绝缘膜7上提供显示介质(图14A、15A、16A和22A)。
可以在第二栅电极8和第二栅极绝缘膜7上形成具有10nm到200nm的厚度的作为钝化膜的绝缘膜21。可以将氧化硅膜或氮化硅膜等用于绝缘膜21。作为绝缘膜21，如下形成氧化硅膜或氮化硅膜等：在室温或低于100℃的温度对基板板1加热的同时引入去除了氢和湿气的含有高纯度氧的溅射气体，并且采用硅半导体靶。
在绝缘膜21上形成有机树脂膜9作为平坦化膜。在有机树脂膜9、绝缘膜21和第二栅极绝缘膜7中形成到达电极6B的开口。在所述开口中形成像素电极10(图13)。在像素电极10和绝缘膜21上提供显示介质(图14B、15B、16B和22B)。
下面将描述作为显示介质的液晶、EL和电子纸。注意，所述显示介质不限于液晶、EL和电子纸。
<液晶>
图14A示出了显示介质为液晶的情况。在像素电极10上形成第一配向膜22。在第二栅电极8和第二栅极绝缘膜7上形成与第二栅电极8和第二栅极绝缘膜7接触的第一配向膜22。在第二配向膜22上形成液晶层23。在液晶层23上形成第二配向膜24。在第一配向膜22和第二配向膜24之间提供液晶层23。在第二配向膜24上形成作为对置电极的电极25，并在电极25上形成作为对置基板的基板26。不是必须形成第一配向膜22和第二配向膜24的，只要能够对液晶层23进行配向即可。可以提供间隔物来保持单元间隙。
对于液晶显示器中采用的模式，可以采用扭转向列(TN)模式、面中切换(IPS)模式、弥散场切换(FFS)模式、多域垂直配向(MVA)模式、图案化垂直配向(PVA)模式、轴对称配向微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)模式、或反铁电液晶(AFLC)模式等。替代地，可以采用蓝相模式。
采用已知材料形成所述第一配向膜22、第二配向膜24、电极25和基板26。
通过已知方法形成第一配向膜22、液晶层23、第二配向膜24和电极25。
如上所述，可以形成作为钝化膜的绝缘膜21(图14B)。在绝缘膜21和像素电极10上形成与绝缘膜21和像素电极10接触的第一配向膜22。
<EL>
图15A示出了显示介质为EL的情况。在像素电极10上形成EL层31。在EL层31上形成作为对置电极的电极32。并非必须在第二栅电极8和第二栅极绝缘膜7上形成EL层31和电极32。在第二栅电极8、第二栅极绝缘膜7和电极32上形成与第二栅电极8、第二栅极绝缘膜7和电极32接触的密封材料33。在密封材料33上形成作为密封基板的基板34。
EL层被分类为有机EL层和无机EL层。此外，无机EL层被分类为散布型无机EL和薄膜型无机EL。
在有机EL层的情况下，EL层31包括例如空穴注入层、空穴传输层、发光层、电子传输层和电子注入层。在发光层中，向基质(host)材料添加掺杂剂材料。对于掺杂剂材料，采用磷光发光材料或者荧光发光材料。
在散布型无机EL的情况下，EL层31包括在粘接剂中散布发光材料的颗粒的发光层。在薄膜型无机EL的情况下，EL层31具有发光层设置在电介质层之间的结构。
对于密封材料33，可以采用可紫外线固化树脂或者热固树脂以及诸如氮气或氩气的惰性气体。例如，可以采用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-乙酸乙烯共聚物)。
采用已知材料形成EL层31、电极32、密封材料33和基板34。此外，采用已知方法形成EL层31、电极32和密封材料33。
如上所述，可以形成作为钝化膜的绝缘膜21(图15B)。在绝缘膜21和电极32上与之接触地形成密封材料33。
<电子纸>
图16A示出了显示介质为电子纸的情况。在图16A中，采用扭转球显示***。扭转球显示***是指这样一种方法，其中，将布置在像素电极10和电极44之间的每一都被着色以黑色和白色的球状颗粒用于显示元件，并在像素电极10和电极44之间生成电位差，以控制球状颗粒的取向，由此执行显示。
在像素电极10、第二栅电极8和第二栅极绝缘膜7上与之接触地形成填充物43(诸如，树脂)。在填充物43中，提供球状颗粒，每一球状颗粒包括腔42。所述腔42包括黑区41和白区40。在填充物43上形成作为对置电极的电极44。在电极44上设置作为对置基板的基板45。
可以采用电泳显示***代替扭转球显示***(图22A)。在像素电极10、第二栅电极8和第二栅极绝缘膜7上与之接触地形成电子墨水层51。在电子墨水层51中，提供微囊体52，所述微囊体52具有大约10μm到200μm的直径，在所述微囊体中包封有带正电的白色微粒和带负电的黑色微粒。在电子墨水层51上形成作为对置电极的电极53，在电极53上提供作为对置基板的基板54。
采用已知材料形成填充物43、腔42、电极44、基板45、电子墨水层51、微囊体52、电极53和基板54。此外，通过已知方法形成填充物43、腔42、电极44、电子墨水层51、微囊体52和电极53。
如上所述，可以形成作为钝化膜的绝缘膜21(图16B和图22B)。在绝缘膜21和像素电极10上与之接触地形成填充物43和电子墨水层51。
可以将根据本发明的显示装置应用于各种电子装置(包括娱乐机器)。电子装置的例子为电视机(又称为电视或电视接收机)、计算机等的监视器、数字照相机、数字视频摄像机、数字相框、移动电话(又称为便携式电话或移动电话装置)、便携式游戏控制台、便携式信息终端、音频再现装置、诸如弹球盘机的大型游戏机等等。
图23A示出了移动电话的例子。移动电话1100具有容纳在壳体1101中的显示部分1102、操作按钮1103、外部连接端口1104、扬声器1105、麦克风1106等。上述显示装置被提供用于显示部分1102。
图23B示出了便携式信息终端的例子。所述便携式信息终端包括壳体2800和壳体2801。壳体2800包括显示面板2802、扬声器2803、麦克风2804、指向装置2806、照相机镜头2807、外部连接端子2808等。壳体2801包括键盘2810、外部储存器插槽2811等。此外，在壳体2801中还结合有天线。上述显示装置被提供用于显示面板2802。
图24A示出了电视机的例子。在电视机9600中，显示部分9603被结合到壳体9601中。显示部分9603能够显示图像。这里，通过支架9605支撑壳体9601。
可以采用壳体9601或者单独的遥控器9610的操作开关操作电视机9600。可以采用遥控器9610的操作键9609控制频道和音量，从而能够控制显示部分9603上显示的图像。此外，遥控器9610可以设有显示部分9607，以显示遥控器9610输出的数据。上述显示装置被提供用于显示部分9603和显示部分9607。
图24B示出了数字相框的例子。例如，在数字相框9700中，在壳体9701中结合了显示部分9703。显示部分9703能够显示各种图像。例如，显示部分9703能够显示用数字照相机等拍摄的图像的数据，并且起到像普通相框那样的作用。上述显示装置被提供用于显示部分9703。
图25示出了一种便携式游戏控制台，其包括壳体9881和壳体9891，它们通过连接器9893接合，从而能够开启和闭合。分别在壳体9881和壳体9891中结合有显示部分9882和显示部分9883。上述显示装置被提供用于显示部分9883。
图26示出了电子书的例子。例如，电子书2700包括壳体2701和壳体2703。采用绞接件2711将壳体2701和壳体2703结合起来，从而使得电子书2700能够以绞接件2711为轴打开和闭合。采用这样的结构，电子书2700能够像纸质书那样操作。
在壳体2701和壳体2703中分别结合有显示部分2705和显示部分2707。显示部分2705和显示部分2707可以显示一幅图像或者不同图像。在显示部分2705和显示部分2707显示不同图像的情况下，例如，可以在右侧的显示部分(图26中的显示部分2705)上显示文本，并且可以在左侧的显示部分(图26中的显示部分2707)上显示图形。
图26示出了壳体2701设有操作部分的例子。例如，壳体2701设有电源开关2721、操作键2723、扬声器2725等。可以利用操作键2723翻页。注意，还可以在与壳体的显示部分相同的表面上提供键盘或指向装置等。此外，可以在壳体的背表面或者侧表面上提供外部连接端子(耳机端子、USB端子、或可连接至诸如AC适配器或USB线缆等的各种线缆的端子等)、记录介质***部分等。此外，电子书2700可以具有电子词典的功能。
上述显示装置被提供用于显示部分2705和显示部分2707。
[示例1]
在该例子中，参考图17、18A和18B描述一种用于计算氧化物半导体膜的载流子密度的方法。
首先参考图17描述C-V(电容-电压)测量中采用的样本的结构。
通过溅射法在玻璃基板501上形成具有300nm的厚度的钛膜503，并在其上通过溅射法形成具有100nm的厚度的氮化钛膜505。
作为其中减少了氢原子的数量的氧化物半导体膜507，通过溅射法在氮化钛膜505上形成具有2000nm的厚度的In-Ga-Zn-O膜。这时的沉积条件如下：作为溅射气体，采用具有30sccm的流量的Ar以及具有15sccm的流量的氧，靶和基板之间的距离为60mm，直流(DC)功率为0.5kW，沉积气氛温度为室温。
接下来，通过CVD法形成具有300nm的厚度的氧氮化硅膜509，并在其上形成具有300nm的厚度的银膜511。
接下来，图18A示出了样本在300K的C-V测量结果。根据图18A所示的测量结果，图18B示出了C-2相对于电压的曲线。这里，可以通过将样本在弱反转状态下的C-2曲线的梯度代入到公式2中获得载流子密度。此外，在图18B中，通过实线示出了C-2的曲线，通过虚线示出了弱反转状态下的C-2的梯度。所述曲线的梯度为-1.96×1018F-2V-1。
[公式2]
N d = - ( 2 e&epsiv; 0 &epsiv; ) / d ( 1 / C ) 2 d V
注意，e是每电子的电荷量，ε是相对介电常数，ε0是真空介电常数，Nd是载流子密度。
根据公式2，该例子中的氧化物半导体的载流子密度为6×1010cm-3。因此，发现该例子中的氧化物半导体的载流子密度极低。
[例2]
在该例子中，针对其中通过热处理减少了氢原子的数量的氧化物半导体膜描述了TEM分析的结果。
首先描述样本的制造方法。
在基板601上通过溅射法形成氧化物半导体膜。
这里，作为基板601，采用EAGLEXG基板(由CorningIncorporated制造)。作为氧化物半导体膜，利用In2O3:Ga2O3:ZnO＝1:1:1的氧化物半导体靶沉积In-Ga-Zn-O膜603。该样本背称为样本B，其为比较例。在样本B中未减少氢原子的数量。
接下来，采用电炉在氮气气氛中在650℃的温度对In-Ga-Zn-O膜603执行热处理一个小时，由此减少氢原子的数量。将对其执行了热处理的In-Ga-Zn-O膜称为氧化物半导体膜605。将该样本称为样本A。
在300kV的加速电压下，采用高分辨率透射电子显微镜(TEM：Hitachi,Ltd.制造的“H9000-NAR”)观察每一样本的横截面，以检查晶态。图19A和19B示出了样本A的截面照片，而图20A和20B示出了样本B的截面照片。注意，图19A和图20A是低放大率照片(两百万倍放大率)，而图19B和图20B是高放大率照片(四百万倍放大率)。
如图19A和19B所示，在样本A的横截面中的浅表部分观察到了连续的晶格图像，其中，在电炉中在650℃的温度对所述样本执行了一个小时的热处理。尤其是，在图19B的高放大率照片中，在由白框包围的区域中观察到了清晰的晶格图像，并指出了其晶轴得到了对准的晶体的存在。因此发现，通过在电炉中在650℃的温度执行一个小时的热处理，使得基于In-Ga-Zn-O的非单晶膜的浅表部分晶化，并且提供了结晶区。注意，在除了浅表部分以外的区域中未发现清晰的连续的晶格图像，并且发现了在非晶区的各处存在微晶颗粒的状态。微晶的颗粒尺寸大于等于2nm且小于等于4nm。
另一方面，在图20A和20B(样本B)的截面照片中未在沿厚度方向在任何区域中观察到清晰的晶格图像，并发现样本B是非晶的。
接下来，图21A示出了样本A的浅表部分的放大照片，其中，在电炉中在650℃的温度对所述样本执行了一个小时的热处理，而图21B示出了结晶区的电子衍射图案。在该浅表部分的放大照片(图21A)中示出了指示晶格图像的对准方向的方向箭头1到5，并且在垂直于膜表面的方向生长针状晶体。在由箭头1、2、3、4、5指示的位置分别观察到了图21B、21C、21D、21E和21F所示的电子衍射图案，并且发现了c轴取向。
由所述分析结果发现，在电炉中在650℃的温度对其执行了一小时的热处理的样本的浅表部分具有结晶区。
本申请基于2009年12月4日向日本专利局提交的日本专利申请No.2009-276454，通过引入将其全部内容并入在此。

Claims (7)

1.一种显示装置，包括：
第一栅电极；
在所述第一栅电极上的第一栅极绝缘膜；
在所述第一栅极绝缘膜上的氧化物半导体膜，所述氧化物半导体膜包括In、Ga和Zn的三组分金属氧化物；
在所述氧化物半导体膜上的源电极和漏电极，其中所述源电极和所述漏电极电连接至所述氧化物半导体膜；
在所述源电极、所述漏电极和所述氧化物半导体膜上的第二栅极绝缘膜；
在所述第二栅极绝缘膜上的第二栅电极；
在所述第二栅极绝缘膜上的具有平坦性的有机树脂膜；
在所述具有平坦性的有机树脂膜上的像素电极，其中所述像素电极电连接至所述源电极或者所述漏电极；
与所述像素电极相邻的液晶层；以及
在所述像素电极和所述液晶层上的对置基板。
2.一种显示装置，包括：
第一栅电极；
在所述第一栅电极上的第一栅极绝缘膜；
在所述第一栅极绝缘膜上的氧化物半导体膜，所述氧化物半导体膜包括In、Ga和Zn的三组分金属氧化物；
在所述氧化物半导体膜上的源电极和漏电极，其中所述源电极和所述漏电极电连接至所述氧化物半导体膜；
在所述源电极、所述漏电极和所述氧化物半导体膜上的第二栅极绝缘膜；
在所述第二栅极绝缘膜上的第二栅电极；
在所述第二栅极绝缘膜上的具有平坦性的有机树脂膜；
在所述有机树脂膜上的像素电极、EL层和对置电极，所述EL层***在所述像素电极和所述对置电极之间并与所述像素电极和所述对置电极接触，其中所述像素电极电连接至所述源电极或者所述漏电极；以及
在所述像素电极、所述EL层和所述对置电极上的对置基板。
3.一种显示装置，包括：
第一栅电极；
在所述第一栅电极上的第一栅极绝缘膜；
在所述第一栅极绝缘膜上的氧化物半导体膜，所述氧化物半导体膜包括In、Ga和Zn的三组分金属氧化物；
在所述氧化物半导体膜上的源电极和漏电极，其中所述源电极和漏电极电连接至所述氧化物半导体膜；
在所述源电极、所述漏电极和所述氧化物半导体膜上的第二栅极绝缘膜；
在所述第二栅极绝缘膜上的第二栅电极；
在所述第二栅极绝缘膜上的具有平坦性的有机树脂膜；
在所述具有平坦性的有机树脂膜上的像素电极，其中所述像素电极电连接至所述源电极或者所述漏电极；以及
在所述第二栅电极和所述像素电极上的填充物，其中在所述填充物中提供包括腔的球状颗粒，围绕所述腔的空间填充有液体。
4.一种显示装置，包括：
第一栅电极；
在所述第一栅电极上的第一栅极绝缘膜；
在所述第一栅极绝缘膜上的氧化物半导体膜，所述氧化物半导体膜包括In、Ga和Zn的三组分金属氧化物；
在所述氧化物半导体膜上的源电极和漏电极，其中所述源电极和所述漏电极电连接至所述氧化物半导体膜；
在所述源电极、所述漏电极和所述氧化物半导体膜上的第二栅极绝缘膜；
在所述第二栅极绝缘膜上的第二栅电极；
在所述第二栅极绝缘膜上的具有平坦性的有机树脂膜；
在所述具有平坦性的有机树脂膜上的像素电极，其中所述像素电极电连接至所述源电极或者所述漏电极；以及
在所述第二栅电极和所述像素电极上的电子墨水层，其中，所述电子墨水层包括微囊体，在所述微囊体中包封有带正电的微粒和带负电的微粒。
5.根据权利要求1至4中任一项所述的显示装置，其中，所述有机树脂膜不与所述第二栅电极重叠。
6.根据权利要求1至4中任一项所述的显示装置，还包括在所述第二栅电极和所述第二栅极绝缘膜上的钝化膜。
7.根据权利要求1至4中任一项所述的显示装置，其中，在300K时所述氧化物半导体膜的载流子密度低于1×1012cm-3。
CN201610202011.7A 2009-12-04 2010-11-11 显示装置 Pending CN105609509A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-276454 2009-12-04
JP2009276454 2009-12-04
CN201080054910.8A CN102648525B (zh) 2009-12-04 2010-11-11 显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080054910.8A Division CN102648525B (zh) 2009-12-04 2010-11-11 显示装置

Publications (1)

Publication Number Publication Date
CN105609509A true CN105609509A (zh) 2016-05-25

Family

ID=44081149

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201410035960.1A Active CN103746001B (zh) 2009-12-04 2010-11-11 显示装置
CN201080054910.8A Active CN102648525B (zh) 2009-12-04 2010-11-11 显示装置
CN201610202011.7A Pending CN105609509A (zh) 2009-12-04 2010-11-11 显示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201410035960.1A Active CN103746001B (zh) 2009-12-04 2010-11-11 显示装置
CN201080054910.8A Active CN102648525B (zh) 2009-12-04 2010-11-11 显示装置

Country Status (6)

Country Link
US (4) US8269218B2 (zh)
JP (4) JP5739143B2 (zh)
KR (3) KR101523358B1 (zh)
CN (3) CN103746001B (zh)
TW (3) TWI665503B (zh)
WO (1) WO2011068032A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
SG178895A1 (en) * 2009-10-30 2012-04-27 Semiconductor Energy Lab Semiconductor device
KR102481935B1 (ko) * 2009-11-06 2022-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN103081092B (zh) 2010-08-27 2016-11-09 株式会社半导体能源研究所 存储器件及半导体器件
KR20120020073A (ko) * 2010-08-27 2012-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 설계 방법
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
WO2013023029A2 (en) * 2011-08-10 2013-02-14 Entegris, Inc. Aion coated substrate with optional yttria overlayer
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102282866B1 (ko) 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR20240001283A (ko) * 2012-09-13 2024-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102226090B1 (ko) 2012-10-12 2021-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치의 제조 장치
JP6219562B2 (ja) 2012-10-30 2017-10-25 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR20230152795A (ko) 2012-11-08 2023-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
TWI538220B (zh) * 2012-11-21 2016-06-11 元太科技工業股份有限公司 薄膜電晶體與其製造方法
KR102370069B1 (ko) * 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102196949B1 (ko) 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR101619158B1 (ko) * 2013-04-30 2016-05-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
US9496330B2 (en) * 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
KR20160091968A (ko) * 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP6446258B2 (ja) * 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
JP2016027608A (ja) * 2014-03-14 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP6486712B2 (ja) * 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
JP6448311B2 (ja) * 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
JP2016111040A (ja) * 2014-12-02 2016-06-20 株式会社ジャパンディスプレイ 半導体装置
US10961617B2 (en) 2015-03-18 2021-03-30 Entegris, Inc. Articles coated with fluoro-annealed films
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US10056497B2 (en) * 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
CN104821339B (zh) * 2015-05-11 2018-01-30 京东方科技集团股份有限公司 Tft及制作方法、阵列基板及制作驱动方法、显示装置
JP6004459B1 (ja) * 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10403204B2 (en) 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11145766B2 (en) * 2017-06-08 2021-10-12 Sharp Kabushiki Kaisha Active-matrix substrate and display device
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
CN110741428B (zh) * 2018-02-28 2021-12-21 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
KR102053331B1 (ko) * 2018-06-19 2019-12-06 한국과학기술연구원 얇은 게이트 산화막을 통과하는 터널링에 대한 유효 게이트 산화막 두께 및 임계 게이트 산화막 두께 결정 방법
JPWO2021009619A1 (zh) * 2019-07-17 2021-01-21
JP6918386B1 (ja) * 2020-12-09 2021-08-11 株式会社アビット・テクノロジーズ 絶縁膜の製造方法

Family Cites Families (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2963529B2 (ja) * 1990-10-29 1999-10-18 シャープ株式会社 アクティブマトリクス表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0682834A (ja) * 1992-09-02 1994-03-25 Fuji Xerox Co Ltd アクティブマトリクスパネル
JPH07168170A (ja) * 1993-12-16 1995-07-04 Canon Inc 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JPH0996836A (ja) * 1995-09-29 1997-04-08 Toshiba Corp 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
DE19712233C2 (de) 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6211928B1 (en) 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
US6001539A (en) 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
JPH1010580A (ja) * 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 表示装置
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US6188452B1 (en) 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3716755B2 (ja) * 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
JP4338937B2 (ja) * 2001-04-16 2009-10-07 株式会社半導体エネルギー研究所 半導体装置
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100834341B1 (ko) * 2001-12-29 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자
JP4094863B2 (ja) * 2002-02-12 2008-06-04 三星エスディアイ株式会社 有機ｅｌ表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
JP4515035B2 (ja) 2002-03-14 2010-07-28 株式会社半導体エネルギー研究所 表示装置及びその作製方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005093992A (ja) * 2003-08-08 2005-04-07 Semiconductor Energy Lab Co Ltd ドーピング装置及びドーピング方法、並びに薄膜トランジスタの作製方法
CN1527649A (zh) * 2003-09-23 2004-09-08 孙润光 透明有源矩阵驱动的电致发光器件
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4706401B2 (ja) * 2005-03-23 2011-06-22 三菱電機株式会社 Ｅｌ素子及びその製造方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
TW200736786A (en) * 2006-03-31 2007-10-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7833390B2 (en) * 2006-05-16 2010-11-16 Wen Shing Shyu Electrolyzer having radial flowing passage
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4919738B2 (ja) * 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5227563B2 (ja) * 2006-10-26 2013-07-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US7767595B2 (en) 2006-10-26 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5465825B2 (ja) * 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101594335B1 (ko) 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101644406B1 (ko) 2008-09-12 2016-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101609557B1 (ko) 2008-09-19 2016-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN103985718B (zh) 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
KR102133478B1 (ko) 2008-10-03 2020-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102509736B (zh) 2008-10-24 2015-08-19 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102163686B1 (ko) * 2008-11-21 2020-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR20230066115A (ko) 2009-09-04 2023-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102891181B (zh) 2009-09-16 2016-06-22 株式会社半导体能源研究所 晶体管及显示设备
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101763959B1 (ko) 2009-10-08 2017-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
MY180559A (en) 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
KR102481935B1 (ko) 2009-11-06 2022-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20230007544A (ko) 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102068463B1 (ko) 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101396015B1 (ko) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102462239B1 (ko) 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102450889B1 (ko) 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Also Published As

Publication number Publication date
TW201642005A (zh) 2016-12-01
JP2015173274A (ja) 2015-10-01
US8637863B2 (en) 2014-01-28
CN103746001B (zh) 2017-05-03
TWI510849B (zh) 2015-12-01
JP5739143B2 (ja) 2015-06-24
TW201207532A (en) 2012-02-16
US9070596B2 (en) 2015-06-30
KR101523358B1 (ko) 2015-05-27
CN102648525B (zh) 2016-05-04
TW201418859A (zh) 2014-05-16
US20120319118A1 (en) 2012-12-20
KR20180049272A (ko) 2018-05-10
TWI548925B (zh) 2016-09-11
KR101963300B1 (ko) 2019-03-28
JP2017069568A (ja) 2017-04-06
KR101857693B1 (ko) 2018-05-14
US20150309347A1 (en) 2015-10-29
JP6345743B2 (ja) 2018-06-20
KR20120089763A (ko) 2012-08-13
US8269218B2 (en) 2012-09-18
CN102648525A (zh) 2012-08-22
US20140124780A1 (en) 2014-05-08
JP2011139047A (ja) 2011-07-14
US9411208B2 (en) 2016-08-09
TWI665503B (zh) 2019-07-11
US20110133181A1 (en) 2011-06-09
JP2018142729A (ja) 2018-09-13
KR20140027537A (ko) 2014-03-06
CN103746001A (zh) 2014-04-23
JP6021992B2 (ja) 2016-11-09
WO2011068032A1 (en) 2011-06-09
JP6510118B2 (ja) 2019-05-08

Similar Documents

Publication Publication Date Title
CN102648525B (zh) 显示装置
JP6953570B2 (ja) 半導体装置の作製方法
KR102259848B1 (ko) 반도체 장치
JP6457016B2 (ja) 半導体装置
CN104867984B (zh) 制造半导体装置的方法
JP2023162370A (ja) 半導体装置
CN106057907B (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160525

WD01 Invention patent application deemed withdrawn after publication