JP5244331B2 - 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット - Google Patents

非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット Download PDF

Info

Publication number
JP5244331B2
JP5244331B2 JP2007078996A JP2007078996A JP5244331B2 JP 5244331 B2 JP5244331 B2 JP 5244331B2 JP 2007078996 A JP2007078996 A JP 2007078996A JP 2007078996 A JP2007078996 A JP 2007078996A JP 5244331 B2 JP5244331 B2 JP 5244331B2
Authority
JP
Japan
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
amorphous oxide
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007078996A
Other languages
English (en)
Other versions
JP2008243928A (ja
Inventor
公規 矢野
一吉 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2007078996A priority Critical patent/JP5244331B2/ja
Priority to TW097110753A priority patent/TWI447914B/zh
Priority to PCT/JP2008/055634 priority patent/WO2008117810A1/ja
Priority to US12/593,045 priority patent/US8232552B2/en
Publication of JP2008243928A publication Critical patent/JP2008243928A/ja
Application granted granted Critical
Publication of JP5244331B2 publication Critical patent/JP5244331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/62605—Treating the starting powders individually or as mixtures
    • C04B35/6261—Milling
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3227—Lanthanum oxide or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3229—Cerium oxides or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6562—Heating rate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Structural Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Weting (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲットに関し、特に、キャリア密度が１０＋１８ｃｍ−３未満であり、さらに、リン酸系エッチング液に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶である非晶質酸化物半導体薄膜や、その製造方法などに関する。
ＬＣＤ（液晶表示装置）や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などのアクティブマトリックス型の画像表示装置は、表示性能、省エネルギー等の理由から広く利用されている。特に、携帯電話やＰＤＡ（個人向け携帯情報端末）、パソコンやラップトップパソコン、テレビ等の表示装置として、ほぼ主流を占めるに至っている。これらの表示装置には、一般に、ＴＦＴ基板が用いられている。
例えば、液晶表示装置は、ＴＦＴ基板と対向基板との間に液晶などの表示材料を充填し、この表示材料に対して画素ごとに選択的に電圧を印加するように構成されている。ここで、ＴＦＴ基板とは、非晶質シリコン薄膜や多結晶シリコン薄膜などの半導体薄膜（半導体膜とも呼ばれる）を活性層に用いるＴＦＴ（電界効果型薄膜トランジスタ）が配置されている基板をいう。上記画像表示装置は、ＴＦＴのアクティブマトリクス回路により駆動される。一般に、ＴＦＴ基板は、アレイ状にＴＦＴが配置されているので、「ＴＦＴアレイ基板」とも呼ばれる。
なお、液晶表示装置などに用いられるＴＦＴ基板は、ＴＦＴと液晶表示装置の画面の１画素との組（これを１ユニットと呼ぶ）が、ガラス基板上に縦横に配設されている。ＴＦＴ基板は、ガラス基板上に、ゲート配線が例えば縦方向に等間隔で配置されており、ソース配線又はドレイン配線が横方向に等間隔で配置されている。また、ゲート電極，ソース電極及びドレイン電極が、各画素を構成する上記ユニット中にそれぞれ設けられている。
ところで、上述のシリコン薄膜を用いるトランジスタの製造は、シラン系のガスを用いて製造するため安全性や設備費用の点で問題があった。また、非晶質シリコン薄膜は、ＴＦＴとした場合の電子移動度が約０．５ｃｍ２／Ｖｓ程度と低く、また、バンドギャップが小さいため可視光を吸収し誤動作するおそれがあった。また、多結晶シリコン薄膜は、比較的高温の熱工程を要し、エネルギー費用が高く、さらに、大型のガラス基板上に直接形成することは困難である。さらに、シリコン系半導体は、パターニングする際に、ウェットエッチングが困難であり、設備費用が高く生産性が低いドライエッチングを行う必要があった。
そこで、低温での成膜が可能で、かつ、電子移動度が高い酸化物半導体薄膜を用いたＴＦＴの開発が活発に行われている（例えば、特許文献１〜６参照）。
一般に、酸化物結晶の電子移動度は、金属イオンのｓ軌道の重なりが大きくなるほど、大きくなり、原子番号の大きなＺｎ，Ｉｎ，Ｓｎの酸化物結晶は、０．１〜２００ｃｍ２／Ｖｓの大きな電子移動度を有する。さらに、酸化物では、酸素と金属イオンとがイオン結合しているために、化学結合の方向性がなく、結合の方向が不均一な非晶質状態でも、結晶状態の移動度に近い電子移動度を有することが可能となる。このことから、Ｓｉ系半導体と異なり金属酸化物は、非晶質でも電界効果移動度の高いトランジスタを作ることが可能である。すなわち、上記特性を利用して、Ｚｎ，Ｉｎ，Ｓｎを含む結晶質・非晶質の金属酸化物を用いた半導体デバイスや、それを用いた回路等が様々検討されている。
なお、金属酸化物を用いた技術として、Ｉｎ，Ｇａ，Ｚｎを含む酸化物薄膜や、Ｚｎ，Ｉｎ，Ｓｎを含む酸化物薄膜について導電性の検討や蓚酸エッチング性の検討などがなされている（例えば、参考文献１及び特許文献７〜９参照）。
また、透明導電膜に関する技術として、ランタノイド類の添加による選択エッチングの検討がなされている（特許文献１０）。
特開２００６−１６５５２７号公報 特表平１１−５０５３７７号公報 特開昭６０−１９８８６１号公報 特表２００６−５２８８４３号公報 特表２００６−５０２５９７号公報 ＷＯ ２００５／０８８７２６号公報 特開平１０−８３７１９号公報 特開２０００−２５６０６１号公報 特開２００６−２１００３３号公報 特開２００４−２４００９１号公報 Philosophical Magazine B,01 May,2001(01.05.01),Vol.81,No.5,pages 501-515.ORITA et al.
しかしながら、低温での成膜が可能でかつ移動度が高い酸化物半導体の中には、ウェットエッチング可能なものもあるが、ＺｎＯなどのウェットエッチング可能な酸化物半導体は、ＰＡＮなどの金属電極のエッチング液にも溶解する。したがって、この酸化物半導体を用いた活性層の上に、ウェットエッチングを用いたフォトリソグラフィー法で電極をパターニングすることは困難であった。このため、リフトオフ法などの、工程が多く歩留まりが低いうえ、高精細化、大面積化、量産化が困難な方法を用いる必要があった（特許文献１，６参照）。また、酸化物半導体を結晶化させると、ＰＡＮなどの金属電極のエッチング液に不溶になるものもあるが、酸化物半導体自体のウェットエッチングが困難であり、また結晶化条件が複雑であった。すなわち、酸化物半導体自体をウェットエッチングし、さらに、この酸化物半導体上にウェットエッチングで電極をパターニングする方法は見出されていなかった。
なお、特許文献８〜１０の技術は、あくまでも透明導電膜としての技術であり、薄膜トランジスタの活性層への適用や、蓚酸系エッチング液及びリン酸系エッチング液による選択エッチング性（例えば、リン酸系エッチング液（例えば、ＰＡＮ（ＰＡＮ系エッチング液）など）に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶であるといった特性）の可能性については全く検討されていなかった。
本発明は、以上のような従来の技術が有する問題を解決するために提案されたものであり、インジウム、錫、亜鉛の量を適正化することにより、リン酸系エッチング液に不溶であり、かつ、蓚酸系エッチング液に可溶な非晶質酸化物半導体薄膜や、その製造方法などの提供を目的とする。
上記目的を達成するため、本発明の非晶質酸化物半導体薄膜は、キャリア密度が１０＋１８ｃｍ−３未満であり、さらに、リン酸系エッチング液に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶である。
このようにすると、蓚酸系エッチング液を用いて非晶質酸化物半導体薄膜自体をウェットエッチングし、さらに、この非晶質酸化物半導体薄膜上に、リン酸系エッチング液を用いたウェットエッチングで電極をパターニングすることができる。これにより、製造原価のコストダウンを図ることができるとともに、生産性などを向上させることができる。
また、好ましくは、前記リン酸系エッチング液による３５℃でのエッチング速度が１０ｎｍ／分未満であり、かつ、前記蓚酸系エッチング液による３５℃でのエッチング速度が２０ｎｍ／分以上であるとよい。
このようにすると、選択エッチング性を効果的に発揮することができるとともに、選択エッチング性を定量的に判断したり管理することができる。
また、好ましくは、インジウム、錫、亜鉛及び酸素を含有し、インジウムの原子の数（＝［Ｉｎ］）と錫の原子の数（＝［Ｓｎ］）と亜鉛の原子の数（＝［Ｚｎ］）の合計に対する前記［Ｓｎ］の原子比が、０．１を超え０．２未満のときは下記原子比１を満たし、０．２以上０．３未満のときは下記原子比２を満たすとよい。
原子比１
０．１＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
０．１＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２
０．３＜［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．８
原子比２
０．０１＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．３
０．２≦［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．３
０．４＜［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．８
このように、インジウム、錫、亜鉛の量を適正化することにより、リン酸系エッチング液に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶な非晶質酸化物半導体膜とすることができる。
また、好ましくは、前記［Ｓｎ］と［Ｚｎ］の合計に対する前記［Ｓｎ］の原子比が、
０．１＜［Ｓｎ］／（［Ｓｎ］＋［Ｚｎ］）＜０．３
であるとよい。
このようにすると、オンオフ比の高いトランジスタを作製することができる。
また、好ましくは、前記インジウム以外のIIIＢ族（＝Ｂ、Ａｌ、Ｇａ、Ｔｌのうち少なくとも一つ）を含有し、前記［Ｉｎ］と［Ｓｎ］と［Ｚｎ］とIIIＢ族の原子の数（＝［IIIＢ］）の合計に対する前記［IIIＢ］の原子比が、
０．０００１＜［IIIＢ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［IIIＢ］）＜０．３３
であるとよい。
このようにすると、キャリア密度を下げやすくなる。また、キャリア密度の低い状態が安定化しトランジスタに利用した場合の信頼性が向上する。
また、好ましくは、ランタノイド類（Ｌｎ＝Ｌａ,Ｃｅ,Ｐｒ,Ｎｄ,Ｐｍ,Ｓｍ,Ｅｕ,Ｇｄ,Ｔｂ,Ｄｙ,Ｈｏ,Ｅｒ,Ｔｍ,Ｙｂ,Ｌｕのうち少なくとも一つ）を含有し、前記［Ｉｎ］と［Ｓｎ］と［Ｚｎ］とランタノイド類の原子の数（＝［Ｌｎ］）の合計に対する前記［Ｌｎ］の原子比が、
０．０００１＜［Ｌｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｌｎ］）＜０．１
であるとよい。
このようにすると、キャリア密度を下げやすくなる。また、キャリア密度の低い状態が安定化しトランジスタに利用した場合の信頼性が向上する。
なお、[ ]は、[ ]内の原子の数を表し、例えば、［Ｌｎ］はランタノイド類の原子の数を表している。
上記目的を達成するため、本発明の非晶質酸化物半導体薄膜の製造方法は、上述した非晶質酸化物半導体薄膜の製造方法であって、前記非晶質酸化物半導体薄膜として、前記キャリア密度が１０＋１８ｃｍ−３以上の非晶質薄膜を、基板温度１５０℃未満の条件で成膜する成膜工程と、前記非晶質薄膜に高抵抗化処理を施し、前記キャリア密度を１０＋１８ｃｍ−３未満に調整するキャリア密度調整工程とを有する方法としてある。
このようにすると、大面積均一性が得やすく、例えば、大型のＴＦＴ基板などの品質を向上させることができる。
また、好ましくは、前記高抵抗化処理が、酸素存在下で１５０〜６５０℃、０．５〜１２０００分の条件で行われる熱処理であるとよい。
このようにすると、品質や生産性を向上させることができる。
上記目的を達成するため、本発明の薄膜トランジスタの製造方法は、活性層として、上述した非晶質酸化物半導体薄膜を用いた薄膜トランジスタの製造方法であって、前記非晶質酸化物半導体薄膜を用いた活性層を、カルボン酸を含むエッチング液でエッチングする活性層形成工程と、前記活性層より上の層にある電極層を、オキソ酸を含むエッチング液でエッチングする電極層形成工程とを有する方法としてある。
このようにすると、製造原価のコストダウンを図ることができ、また、生産性を向上させることができる。また、簡便で大面積均一性や再現性に優れている。
上記目的を達成するため、本発明の電界効果型トランジスタは、活性層として、上述した非晶質酸化物半導体薄膜を用いた構成としてある。
このようにすると、製造原価のコストダウンを図ることができ、また、生産性を向上させることができる。また、この電界効果型トランジスタは、電界効果移動度が高く、信頼性が高く、活性層が透明で高精細とすることができる。
また、好ましくは、前記非晶質酸化物半導体薄膜がカルボン酸を含むエッチング液でエッチングされ、さらに、前記非晶質酸化物半導体薄膜上に、オキソ酸を含むエッチング液でエッチングされた電極を備えているとよい。
このようにすると、カルボン酸を含むエッチング液やオキソ酸を含むエッチング液で、非晶質酸化物半導体薄膜や電極をエッチングすることができる。
なお、通常、電極を溶解するオキソ酸を含むエッチング液に対して、非晶質酸化物半導体薄膜は耐性を有している。
また、カルボン酸を含むエッチング液としては、ＩＴＯ−０６Ｎ（関東化学(株)製）などの修酸系エッチング液が挙げられ、さらに、オキソ酸を含むエッチング液としては、ＰＡＮ系エッチング液が挙げられる。
ＰＡＮ系エッチング液は、リン酸、硝酸、酢酸を含むエッチング液であり、リン酸が約４５〜９５ｗｔ％、硝酸が約０．５〜５ｗｔ％、酢酸が約３〜５０ｗｔ％の範囲にあるものが好ましい。蓚酸系エッチング液は、蓚酸を約０．５〜１０ｗｔ％含むものが好ましい。
カルボン酸とは、カルボン酸構造（Ｒ−ＣＯＯＨ）を酸成分とする化合物で下記のもの（例示）が挙げられる。
すなわち、下記のもの（例示）として、乳酸、リンゴ酸、クエン酸、シュウ酸（修酸）、マロン酸、コハク酸、フマル酸、マレイン酸、アコニット酸、グルタル酸、アジピン酸、アミノ酸、ニトロカルボン酸や、ギ酸（メタン酸）、酢酸（エタン酸）、プロピオン酸（プロパン酸）、酪酸（ブタン酸）、吉草酸（ペンタン酸）、カプロン酸（ヘキサン酸）、エナント酸（ヘプタン酸）、カプリル酸（オクタン酸）、ペラルゴン酸（ノナン酸）、カプリン酸（デカン酸）、ラウリン酸（ドデカン酸）、ミリスチン酸（テトラデカン酸）、ペンタデカン酸、パルミチン酸（ヘキサデカン酸、セタン酸）、マルガリン酸（ヘプタデカン酸）、ステアリン酸（オクタデカン酸）、オレイン酸、リノール酸、リノレン酸、アラキドン酸、ドコサヘキサエン酸、エイコサペンタエン酸や、安息香酸、フタル酸、イソフタル酸、テレフタル酸、サリチル酸、没食子酸、メリト酸、ケイ皮酸、ピルビン酸などが挙げられる。
また、オキソ酸（無機オキソ酸）としては、硫酸、亜硫酸、硝酸、亜硝酸、リン酸、亜リン酸、クロム酸、二クロム酸、過マンガン酸などが挙げられる。
また、好ましくは、前記非晶質酸化物半導体薄膜が、層厚方向に組成が変化しており、ゲート絶縁膜から遠い第一の領域と、前記ゲート絶縁膜に近い第二の領域とを有しており、前記第二の領域の酸素濃度が、前記第一の領域の酸素濃度より濃いとよい。
このようにすると、ゲート絶縁膜側の酸素が多いので、ゲート絶縁膜との界面付近のキャリア密度が低減でき、トランジスタのオンオフ比などを向上させることができる。
また、好ましくは、前記非晶質酸化物半導体薄膜が、層厚方向に組成が変化しており、ゲート絶縁膜から遠い第一の領域と、前記ゲート絶縁膜に近い第二の領域とを有しており、前記第二の領域のＳｎ濃度が、前記第一の領域のＳｎ濃度より薄いとよい。
このようにすると、ゲート絶縁膜側のＳｎが少ないので、ＰＡＮ耐性を維持しつつゲート絶縁膜との界面付近のキャリア密度が低減でき、トランジスタのオンオフ比などを向上させることができる。
上記目的を達成するため、本発明の表示装置は、光制御素子と、この光制御素子を駆動するための、上述した電界効果型トランジスタとを備えた構成としてある。
このようにすると、製造原価のコストダウンを図ることができ、また、生産性を向上させることができる。
なお、光制御素子として、液晶を用いた素子や、無機ＥＬ、有機ＥＬを用いた発光素子を挙げることができる。また、電界効果型トランジスタを液晶ディスプレイのスイッチング素子に用いてもよい。
また、好ましくは、前記光制御素子と前記電界効果型トランジスタが一体となった構成としてもよい。
このようにすると、効果的に製造することができる。
上記目的を達成するため、本発明の表示装置は、上述した発光装置を用いた構成としてある。
このようにすると、製造原価のコストダウンを図ることができ、また、生産性を向上させることができる。
なお、表示装置は、画像や文字などを表示する装置である。
上記目的を達成するため、本発明のスパッタリングターゲットは、インジウム、錫、亜鉛、前記インジウム以外のIIIＢ族（＝Ｂ、Ａｌ、Ｇａ、Ｔｌのうち少なくとも一つ）及び酸素を含有し、インジウムの原子の数（＝［Ｉｎ］）と、錫の原子の数（＝［Ｓｎ］）と、亜鉛の原子の数（＝［Ｚｎ］）と、IIIＢ族の原子の数（＝［IIIＢ］）の原子比が、
０．１＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
０．１＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２
０．３＜［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．８
０．０００１＜［IIIＢ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［IIIＢ］）＜０．３３
であり、さらに、バルク抵抗が１０−３〜１０３ｍΩ、焼結密度が８０％以上である。
このように、本発明は、スパッタリングターゲットとしても有効であり、製造原価のコストダウンを図ることができるとともに、生産性などを向上させることができる非晶質酸化物半導体薄膜を作製することができる。
上記目的を達成するため、本発明のスパッタリングターゲットは、インジウム、錫、亜鉛、ランタノイド類（Ｌｎ＝Ｌａ,Ｃｅ,Ｐｒ,Ｎｄ,Ｐｍ,Ｓｍ,Ｅｕ,Ｇｄ,Ｔｂ,Ｄｙ,Ｈｏ,Ｅｒ,Ｔｍ,Ｙｂ,Ｌｕのうち少なくとも一つ）及び酸素を含有し、インジウムの原子の数（＝［Ｉｎ］）と、錫の原子の数（＝［Ｓｎ］）と、亜鉛の原子の数（＝［Ｚｎ］）と、ランタノイド類の原子の数（＝［Ｌｎ］）の原子比が、
０．１＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
０．１＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２
０．３＜［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．８
０．０００１＜［Ｌｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｌｎ］）＜０．１
であり、さらに、バルク抵抗が１０−３〜１０３ｍΩ、焼結密度が８０％以上である。
このように、本発明は、スパッタリングターゲットとしても有効であり、製造原価のコストダウンを図ることができるとともに、生産性などを向上させることができる非晶質酸化物半導体薄膜を作製することができる。
以上のように、本発明によれば、インジウム、錫、亜鉛の量を適正化することにより、蓚酸系エッチング液を用いて非晶質酸化物半導体薄膜自体をウェットエッチングし、さらに、この非晶質酸化物半導体薄膜上に、リン酸系エッチング液を用いたウェットエッチングで電極をパターニングすることができる。これにより、製造原価のコストダウンを図ることができるとともに、生産性などを向上させることができる。
以下、本発明に係る非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、画像表示装置及びスパッタリングターゲットの好ましい実施形態について、説明する。
［非晶質酸化物半導体薄膜の一実施形態］
本発明の一実施形態に係る非晶質酸化物半導体薄膜は、インジウム、錫、亜鉛の量を適正化することにより、キャリア密度が１０＋１８ｃｍ−３未満であり、さらに、リン酸系エッチング液に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶である構成としてある。このようにすると、蓚酸系エッチング液を用いて非晶質酸化物半導体薄膜自体をウェットエッチングし、さらに、この非晶質酸化物半導体薄膜上に、リン酸系エッチング液を用いたウェットエッチングで電極をパターニングすることができる。
また、上記非晶質酸化物半導体薄膜は、室温付近（例えば、０〜４０℃）でのキャリア密度が１０１８ｃｍ−３未満であるのが好ましく、より好ましくは２×１０１７ｃｍ−３未満、さらに好ましくは１０１７ｃｍ−３未満、特に好ましくは５×１０１６ｃｍ−３未満である。
この理由は、キャリア密度が１０１８ｃｍ−３以上になると、ＴＦＴとして駆動しないおそれがある。また、ＴＦＴとして駆動しても、ノーマリーオンになったり、閾値電圧が高くなったり、ｏｎ−ｏｆｆ比が小さくなったり、漏れ電流が大きくなったりするおそれがあるからである。
また、非晶質酸化物半導体薄膜は、リン酸系エッチング液に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶であるので、この非晶質酸化物半導体薄膜を用いた薄膜トランジスタなどを、簡便なウェトエッチングにより作製することができる。すなわち、設備費用が高く、エッチング速度が遅く、堆積物などの問題が発生するドライエッチングや、工程が複雑で歩留まりが低いうえ、高精細化、大面積化、量産化が困難なリフトオフなどを用いる必要がなくなる。したがって、製造原価のコストダウンを図ることができるとともに、生産性などを向上させることができる。
また、リン酸系エッチング液として、通常、ＰＡＮ系エッチング液が用いられる。ＰＡＮ系エッチング液は、リン酸、硝酸、酢酸を含むエッチング液であり、リン酸が約２０〜９５ｗｔ％、硝酸が約０．５〜５ｗｔ％、酢酸が約３〜５０ｗｔ％の範囲にあるものが好ましい。また、液温は約２０〜５０℃が好ましい。
蓚酸系エッチング液は、蓚酸を約０．５〜１０ｗｔ％含むものが好ましい。また、液温は２０〜５０℃が好ましい。
上記非晶質酸化物半導体薄膜の非晶質とは、Ｘ線回折でハローパターンが観測され特定の回折線を示さないものをいい、ＴＥＭ（透過型電子顕微鏡）などの観察により非晶質中に微結晶が確認できるものを含む。ただし、エッチング時の残渣となるおそれがあるため、微結晶は少ないか無い方が好ましい。
また、非晶質酸化物半導体薄膜の比抵抗は、通常１０−２〜１０８Ωｃｍである。この理由は、比抵抗が１０−２Ωｃｍより小さいと、電気が容易に流れ半導体薄膜として機能しないおそれがあるからである。一方、比抵抗が１０８Ωｃｍより大きいと、強い電界をかけないと半導体として機能しないおそれがあるからである。このような不具合をより有効に回避するには、比抵抗が、約１０−1〜１０７Ωｃｍであるのが好ましく、より好ましくは１〜１０６Ωｃｍであり、１０〜１０５Ωｃｍであるのが特に好ましい。
また、非晶質酸化物半導体薄膜の結晶化温度は、２８０℃より高いことが好ましく、３００℃より高いとより好ましく、３５０℃高いとさらに好ましく、４００℃より高いと特に好ましい。この理由は、結晶化温度が２８０℃以下だと、キャリア密度を下げるため高抵抗化処理した際に結晶化してしまい、蓚酸エッチング速度が遅くなったりエッチング残渣が発生してしまうおそれがあるからである。
また、好ましくは、リン酸系エッチング液による３５℃でのエッチング速度が１０ｎｍ／分未満であり、かつ、蓚酸系エッチング液による３５℃でのエッチング速度が２０ｎｍ／分以上であるとよい。このようにすると、選択エッチング性を効果的に発揮することができる。また、リン酸系エッチング液による３５℃でのエッチング速度が１０ｎｍ／分未満であるとき、リン酸系エッチング液に対して不溶であると判断し、また、蓚酸系エッチング液による３５℃でのエッチング速度が２０ｎｍ／分以上であるとき、蓚酸系エッチング液に対して可溶であると判断してもよい。このようにすると、選択エッチング性を定量的に判断したり管理することができる。
また、リン酸系エッチング液による３５℃でのエッチング速度は、５ｎｍ／分未満がより好ましく、２ｎｍ／分がさらに好ましい。
また、蓚酸系エッチング液による３５℃でのエッチング速度は、５０ｎｍ／分以上がより好ましく、８０ｎｍ／分以上がさらに好ましく、１２０ｎｍ／分以上が特に好ましい。ただし、蓚酸系エッチング液によるエッチング速度には上限があり、蓚酸系エッチング液による３５℃でのエッチング速度の上限は、好ましくは８００ｎｍ／分以下、より好ましくは５００ｎｍ／分以下、さらに好ましくは４００ｎｍ／分である。この理由は、８００ｎｍ／分より大きいとエッチングの精度の制御が困難となり、ばらつきが大きくなったり耐薬品性が低下するおそれがあるからである。
また、本実施形態の非晶質酸化物半導体薄膜は、インジウム、錫、亜鉛及び酸素を含有し、インジウムの原子の数（＝［Ｉｎ］）と錫の原子の数（＝［Ｓｎ］）と亜鉛の原子の数（＝［Ｚｎ］）の合計に対する前記［Ｓｎ］の原子比が、０．１を超え０．２未満のときは下記原子比１を満たし、０．２以上０．３未満のときは下記原子比２を満たす構成としてある。
原子比１
０．１＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
０．１＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２
０．３＜［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．８
原子比２
０．０１＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．３
０．２≦［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．３
０．４＜［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．８
上記原子比１において、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）は、好ましくは０.１〜０．５、より好ましくは０．１８〜０．４８、さらに好ましくは０．２〜０．４５とするとよい。この理由は、０．１より小さいと、トランジスタを構成した際に移動度が小さくなるおそれがある。また、亜鉛／錫比の変動（これは、［Ｚｎ］／［Ｓｎ］比の変動をいう。）に敏感になり、大面積におけるトランジスタの特性が不均一になるおそれがある。さらに、ターゲットの抵抗が高くなり、ＤＣスパッタリングでの成膜が困難となるからである。また、０．５より大きいと、キャリア電子が生成しやすくなり、低抵抗化してトランジスタを構成した際に、ノーマリーオンとなったりオンオフ比が小さくなるおそれや結晶化しやすくなるおそれがあるからである。なお、結晶化すると、蓚酸系エッチング液によるエッチング速度が遅くなったりエッチング後に残渣が残るおそれがある。
また、上記原子比１において、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）は、好ましくは０．１〜０．２、より好ましくは０．１〜０．１９、さらに好ましくは０．１１〜０．１９、特に好ましくは０．１１〜０．１８とするとよい。この理由は、０．１より小さいとＰＡＮ耐性が失われるおそれがあるからである。また、０．２より大きいと、蓚酸エッチング性が失われたり、面内均一性が低下するおそれがある。また、ターゲットの抵抗が高くなり、ＤＣスパッタができなくなるおそれがあるからである。
また、上記原子比１において、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）は、好ましくは０．３〜０．８、より好ましくは０．３５〜０．７５、さらに好ましくは０．４〜０．７とするとよい。この理由は、０．３より小さいと蓚酸エッチング性が失われるおそれがあるからである。また、０．８より大きいと、ＰＡＮ耐性、耐熱性、面内均一性が失われるおそれや結晶化しやすくなるおそれがある。なお、結晶化すると、蓚酸系エッチング液でのエッチング速度が遅くなったりエッチング後に残渣が残るおそれがある。さらに、スパッタリングの場合に成膜速度が遅くなるおそれがあるからである。
また、上記原子比２において、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）は、好ましくは０.０１〜０．３、より好ましくは０．０５〜０．２５、さらに好ましくは０．１〜０．２３とするとよい。この理由は、０．１より小さいと、トランジスタを構成した際に移動度が小さくなるおそれがある。また、亜鉛／錫比の変動（これは、［Ｚｎ］／［Ｓｎ］比の変動をいう。）に敏感になり、大面積におけるトランジスタの特性が不均一になるおそれがある。さらに、ターゲットの抵抗が高くなり、ＤＣスパッタリングでの成膜が困難となるからである。また、０．３より大きいと、キャリア電子が生成しやすくなり、低抵抗化してトランジスタを構成した際に、ノーマリーオンとなったりオンオフ比が小さくなるおそれや結晶化しやすくなるおそれがあるからである。なお、結晶化すると、蓚酸系エッチング液によるエッチング速度が遅くなったりエッチング後に残渣が残るおそれがある。
また、上記原子比２において、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）は、好ましくは０．２以上０．３未満、より好ましくは０．２１〜０．２９、さらに好ましくは０．２２〜０．２８とするとよい。この理由は、０．２より小さいとＰＡＮ耐性が失われるおそれがあるからである。また、０．３より大きいと、蓚酸エッチング性が失われたり、面内均一性が低下するおそれがある。また、ターゲットの抵抗が高くなり、ＤＣスパッタができなくなるおそれがあるからである。
また、上記原子比２において、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）は、好ましくは０．４〜０．８、より好ましくは０．４５〜０．７５、さらに好ましくは０．５〜０．７とするとよい。この理由は、０．４より小さいと蓚酸エッチング性が失われるおそれがあるからである。また、０．８より大きいと、ＰＡＮ耐性、耐熱性、面内均一性が失われるおそれや結晶化しやすくなるおそれがある。なお、結晶化すると、蓚酸系エッチング液でのエッチング速度が遅くなったりエッチング後に残渣が残るおそれがある。さらに、スパッタリングの場合に成膜速度が遅くなるおそれがあるからである。
このように、原子比１又は２によりインジウム、錫、亜鉛の量を適正化することによって、リン酸系エッチング液に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶な非晶質酸化物半導体膜とすることができる。
また、ここで好ましくは、前記［Ｓｎ］と［Ｚｎ］の合計に対する前記［Ｓｎ］の原子比が、
０．１＜［Ｓｎ］／（［Ｓｎ］＋［Ｚｎ］）＜０．３
であるとよい。すなわち、［Ｓｎ］／（［Ｓｎ］＋［Ｚｎ］）は、０．１〜０．３が好ましく、０．１１〜０．２９がより好ましく、０．１３〜０．２７がさらに好ましく、０．１５〜０．２５が特に好ましい。この理由は、０．１より小さいとＰＡＮ耐性が失われるおそれがあるからである。また、０．３より大きいと蓚酸エッチング性が失われるおそれがある。さらに、錫は移動度を低下させずＰＡＮ耐性を持たせることに効果があるが、亜鉛に対する錫の比率が高くなりすぎると高抵抗化処理をしてもキャリア密度が下がりにくくなるおそれがあるからである。したがって、オンオフ比の高いトランジスタを作製するには、錫と亜鉛の比率を適性に保つことが好ましい。また、上記範囲を外れるとスパッタリングするための焼結ターゲットの抵抗が高くなるおそれがある。
また、好ましくは、本実施形態の非晶質酸化物半導体薄膜は、前記インジウム以外のIIIＢ族（＝Ｂ、Ａｌ、Ｇａ、Ｔｌのうち少なくとも一つ）を含有し、前記［Ｉｎ］と［Ｓｎ］と［Ｚｎ］とIIIＢ族の原子の数（＝［IIIＢ］）の合計に対する前記［IIIＢ］の原子比が、
０．０００１＜［IIIＢ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［IIIＢ］）＜０．３３
であるとよい。すなわち、［IIIＢ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［IIIＢ］）は、通常０．０００１〜０．５であり、好ましくは０．００１〜０．３３、より好ましくは０．０１〜０．２５、さらに好ましくは０．０３〜０．２、特に好ましくは０．０５〜０．１５とするとよい。この理由は、０．０００１より小さいと効果が期待できず、また、０．５より大きいと、トランジスタを構成した際の移動度が低下したり、蓚酸エッチング速度が低下するおそれがあるからである。
このようにＩｎ以外のIIIＢ族を含むと、キャリア密度を下げやすくなる。また、キャリア密度の低い状態が安定化しトランジスタに利用した場合の信頼性が向上する。これはＩｎ以外のIIIＢ族がＩｎよりも酸素との結合が強く酸素欠損によるキャリアの生成が起きにくいためと思われる。
また、前記IIIＢ族の中では、Ｉｎより原子番号の小さいＢ、Ａｌ、Ｇａが、キャリア密度の低い状態が安定化しより好ましい。
さらに、前記［Ｉｎ］と［IIIＢ］の合計に対する前記［Ｉｎ］の原子比が、
０．５＜［Ｉｎ］／（［Ｉｎ］＋［IIIＢ］）
であるとよい。すなわち、［Ｉｎ］／（［Ｉｎ］＋［IIIＢ］）は、０．５より大きい方が好ましく、０．６より大きい方がより好ましく、０．７より大きい方がさらに好ましい。この理由は、０．５以下だとトランジスタの移動度が低下するおそれがあるからである。
また、好ましくは、本実施形態の非晶質酸化物半導体薄膜は、ランタノイド類（Ｌｎ＝Ｌａ,Ｃｅ,Ｐｒ,Ｎｄ,Ｐｍ,Ｓｍ,Ｅｕ,Ｇｄ,Ｔｂ,Ｄｙ,Ｈｏ,Ｅｒ,Ｔｍ,Ｙｂ,Ｌｕのうち少なくとも一つ）を含有し、前記［Ｉｎ］と［Ｓｎ］と［Ｚｎ］とランタノイド類の原子の数（＝［Ｌｎ］）の合計に対する前記［Ｌｎ］の原子比が、
０．０００１＜［Ｌｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｌｎ］）＜０．１
であるとよい。すなわち、［Ｌｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｌｎ］）は、好ましくは０．０００１〜０．１、より好ましくは０．００１〜０．０９、さらに好ましくは０．０１〜０．０８である。この理由は、０．０００１より少ないと下記効果が期待できず、また、０．１より多いとトランジスタを構成した際の移動度が低下するおそれがあるからである。
このようにすると、キャリア密度を下げやすくなる。また、キャリア密度の低い状態が安定化しトランジスタに利用した場合の信頼性が向上する。また、上記ランタノイド類を含むと、非晶質膜の抵抗が安定しやすくトランジスタを構成した際の信頼性が向上するといった効果をも有する。
また、ランタノイド類としては、Ｌａ,Ｃｅ,Ｐｒ,Ｎｄ,Ｐｍ,Ｓｍ,Ｅｕ,Ｇｄ,Ｔｂ,Ｄｙ,Ｈｏ,Ｅｒ,Ｔｍ,Ｙｂが好ましく、Ｓｍ,Ｅｕ,Ｇｄ,Ｔｂ,Ｄｙ,Ｈｏ,Ｅｒ,Ｔｍ,Ｙｂが移動度の低下が少なくより好ましい。
以上説明したように、本実施形態の非晶質酸化物半導体薄膜によれば、蓚酸系エッチング液を用いて非晶質酸化物半導体薄膜自体をウェットエッチングし、さらに、この非晶質酸化物半導体薄膜上に、リン酸系エッチング液を用いたウェットエッチングで電極をパターニングすることができる。したがって、製造原価のコストダウンを図ることができるとともに、生産性などを向上させることができる。
［非晶質酸化物半導体薄膜の製造方法の一実施形態］
本発明の一実施形態に係る非晶質酸化物半導体薄膜の製造方法は、上記実施形態の非晶質酸化物半導体薄膜の製造方法であって、前記非晶質酸化物半導体薄膜として、キャリア密度が１０＋１８ｃｍ−３以上の非晶質薄膜を、基板温度１５０℃未満の条件で成膜する成膜工程と、前記非晶質薄膜に高抵抗化処理を施し、キャリア密度を１０＋１８ｃｍ−３未満に調整するキャリア密度調整工程とを有する方法としてある。
上記成膜には、通常、物理的成膜方法が用いられる。物理的成膜方法としては、例えば、スパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法などを挙げることができるが、工業的には量産性の高いスパッタ法が好ましい。
スパッタ法としては、例えば、ＤＣスパッタ法、ＲＦスパッタ法、ＡＣスパッタ法、ＥＣＲスパッタ法、対向ターゲットスパッタ法などが挙げられる。これらのなかでも、工業的に量産性が高く、また、ＲＦスパッタ法よりもキャリア濃度を下げやすいＤＣスパッタ法や、ＡＣスパッタ法が好ましい。また、成膜による界面の劣化を抑えて、漏れ電流を抑制したり、透明半導体薄膜におけるｏｎ−ｏｆｆ比などの特性を向上させたりするには、膜質の制御がしやすいＥＣＲスパッタ法や、対向ターゲットスパッタ法が好ましい。
また、スパッタ時における基板からターゲットまでの距離（Ｓ−Ｔ距離）は、通常１５０ｍｍ以下、好ましくは１１０ｍｍ、特に好ましくは８０ｍｍ以下である。この理由は、Ｓ−Ｔ距離が短いとスパッタ時に基板がプラズマに曝されることにより、正二価元素の活性化が期待できる。また、１５０ｍｍより長いと、成膜速度が遅くなり工業化に適さなくなるおそれがあるからである。
また、成膜する際の基板温度は、１５０℃未満が好ましく、１００℃未満がより好ましく、５０℃未満がさらに好ましい。この理由は、基板温度が１５０℃以上だと高抵抗化処理によりキャリ密度を低減させることが困難となるおそれがあるからである。
次に、上記により成膜された非晶質薄膜に対して、高抵抗化処理を行う。この高抵抗化処理としては、酸素存在下での熱処理、プラズマ処理、オゾン処理、水蒸気処理、ＲＴＡなどを用いることができる。
また、高抵抗化処理を行った後のキャリア密度は、１０＋１８ｃｍ−３未満が好ましく、２×１０＋１７ｃｍ−３未満がより好ましく、１０＋１７ｃｍ−３未満がさらに好ましい。このようにすると、非晶質酸化物半導体薄膜を用いた半導体装置の信頼性及び性能（例えば、ＴＦＴにおけるノーマリーオフなどの特性）をさらに向上させることができる。
また、好ましくは、上記高抵抗化処理が、酸素存在下で１５０〜６５０℃、０．５〜１２０００分の条件で行われる熱処理であるとよく、このようにすると、品質や生産性を向上させることができる。この温度に関する理由は、熱処理の温度が１５０℃より低いと処理効果が発現しなかったり、時間がかかりすぎたりするおそれがあるからである。また、６５０℃より高いとエネルギーコストが高くなったり、タクトタイムが長くなったり、ＴＦＴとしたときの閾値電圧が大きくなったり、基板が変形したりするおそれがあるからである。このような不具合をより有効に回避するために、処理温度は、好ましくは１８０〜４５０℃、より好ましくは１９０〜３９０℃、さらに好ましくは２００〜３５０℃であり、２１０〜２９０℃が特に好ましい。
また、上記時間に関する理由は、熱処理の時間が０．５分より短いと内部まで加熱する時間が不足し処理が不十分となるおそれがあるからである。また、１２０００分より長いと処理装置が大きくなり工業的に使用できなかったり、処理中に基板が破損・変形したりするおそれがあるからである。このような不具合をより有効に回避するために、処理時間は、好ましくは１〜６００分、より好ましくは５〜３６０分、さらに好ましくは１５〜２４０分であり、３０〜１２０分が特に好ましい。
さらに、成膜時の基板温度と高抵抗化処理の温度差は５０℃以上が好ましく、１５０℃以上がより好ましく、２５０℃以上が特に好ましい。この理由は、温度差が５０℃未満だと高抵抗化処理の効果が十分にでずキャリア密度が低減しないおそれがあるからである。
以上説明したように、本実施形態の非晶質酸化物半導体薄膜の製造方法によれば、成膜時の酸素分圧でキャリア密度を調整しないので、成膜時のプラズマの分布の影響などで面内均一性が悪くなるといった不具合を回避することができる。したがって、大面積均一性が得やすく、例えば、大型のＴＦＴ基板などの品質を向上させることができる。
次に、上記非晶質酸化物半導体薄膜の一実施形態及びその製造方法の一実施形態に係る、実施例１〜２０と比較例１〜１０について、図面を参照して説明する。
図１は、実施例１〜１０に対する、成膜条件、膜組成原子比、高抵抗化処理、半導体薄膜の特性、及び、ＴＦＴ特性を表した表１を示している。
また、図２は、実施例１１〜２０に対する、成膜条件、膜組成原子比、高抵抗化処理、半導体薄膜の特性、及び、ＴＦＴ特性を表した表２を示している。
さらに、図３は、比較例１〜１０に対する、成膜条件、膜組成原子比、高抵抗化処理、半導体薄膜の特性、及び、ＴＦＴ特性を表した表３を示している。
［実施例１］
（１）スパッタリングターゲットの製造、及び評価
１．ターゲットの製造
原料として、酸化インジウム粉末と、酸化錫粉末と、酸化亜鉛粉末とを、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．２０、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．１５、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．６５となるように混合して、これを湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形して、これを焼成炉に入れ、１４００℃，４８時間の条件で焼成して、焼結体（ターゲット）を得た。このとき、昇温速度は、３℃／分であった。
２．ターゲットの評価
得られたターゲットにつき、密度、バルク抵抗値を測定した。その結果、理論相対密度は９８％であり、四端子法により測定したバルク抵抗値は、８０ｍΩであった。
（２）透明半導体薄膜の成膜
上記（１）で得られたスパッタリングターゲットを、スパッタ法の一つであるＲＦマグネトロンスパッタリング法の成膜装置に装着し、ガラス基板（コーニング１７３７）上に透明導電膜を成膜した。
ここでのスパッタ条件としては、基板温度；２５℃、到達圧力；５×１０−４Ｐａ、雰囲気ガス；Ａｒ１００％、スパッタ圧力（全圧）；４×１０−１Ｐａ、投入電力１００Ｗ、成膜時間２０分間、Ｓ−Ｔ距離９５ｍｍとした。
この結果、ガラス基板上に、膜厚が約１００ｎｍの透明導電性酸化物が形成された透明導電ガラスが得られた。
なお、得られた膜組成をＩＣＰ法で分析したところ、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．２０、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．１５、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．６５であった。
（３）透明半導体薄膜の高抵抗化処理
上記（２）で得られた透明半導体薄膜に対して、高抵抗化処理を施した。この高抵抗化処理として、大気中（酸素存在下）２８０℃で２時間加熱（大気下熱処理）する、酸化処理を行った。
（４）透明半導体薄膜の物性の評価
上記（３）で得られた透明半導体薄膜のキャリア濃度、及びホール移動度をホール測定装置により測定した。キャリア濃度は５×１０１６ｃｍ−３、ホール移動度は３ｃｍ２／Ｖｓであった。また、比抵抗の値は、４２Ωｃｍであった。さらに、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。
ホール測定装置、及びその測定条件は下記のとおりであった、
［ホール測定装置］
東陽テクニカ製：Resi Test８３１０
［測定条件］
室温（２５℃）、０．５［Ｔ］、１０−４〜１０−１２Ａ、ＡＣ磁場ホール測定
さらに、この透明導電性酸化物の透明性については、分光光度計により波長４００ｎｍの光線についての光線透過率が８５％以上であり、透明性においても優れたものであった。
また、Ｘ線結晶構造解析により非晶質であることが確認された。
また、ＰＡＮ耐性や蓚酸エッチング速度などについても評価し、上記各表に示した。
［ＰＡＮ耐性］
ＰＡＮによるエッチング速度が１０ｎｍ／分以上のものを×とし、それ以外のものを○とした。ここで、ＰＡＮ耐性の評価には、３５℃のＰＡＮ系エッチング液（リン酸９１．４ｗｔ％、硝酸３．３ｗｔ％、酢酸５．３ｗｔ％）を用いた。なお、ＰＡＮ系エッチング液（リン酸、硝酸、酢酸を含むエッチング液）は、通常、リン酸が２０〜９５ｗｔ％、硝酸０．５〜５ｗｔ％、酢酸３〜５０ｗｔ％の範囲にあるものが用いられる。
実施例１の非晶質酸化物半導体薄膜は、上記ＰＡＮ（ＰＡＮ系エッチング液）によるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。
［蓚酸エッチング速度］
蓚酸系エッチング液によるエッチング性として、エッチング速度が２０ｎｍ／分以上のものを○とし、それ以外のものを×とした。蓚酸系エッチング液として、３５℃のＩＴＯ−０６Ｎ（関東化学(株)）を用いエッチング速度を測定した。なお、１５０％オーバーエッチング後に顕微鏡観察して残渣の有無を確認した。
実施例１の非晶質酸化物半導体薄膜は、蓚酸系エッチング液によるエッチング速度が４００ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例２］
実施例２の非晶質酸化物半導体薄膜は、実施例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、膜組成をＩＣＰ法で分析したところ、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．３１、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．１１、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．５９であった。なお、この相違点の他は、実施例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図１に示すように、結晶性が非晶質であり、キャリア濃度が９×１０１６ｃｍ−３、ホール移動度は１０ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、７Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が４００ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例３］
実施例３の非晶質酸化物半導体薄膜は、実施例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、膜組成をＩＣＰ法で分析したところ、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．３１、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．１５、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．５４であった。なお、この相違点の他は、実施例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図１に示すように、結晶性が非晶質であり、キャリア濃度が１．２×１０１７ｃｍ−３、ホール移動度は１１ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が３００ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例４］
実施例４の非晶質酸化物半導体薄膜は、実施例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、膜組成をＩＣＰ法で分析したところ、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．４３、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．１４、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．４３であった。なお、この相違点の他は、実施例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図１に示すように、結晶性が非晶質であり、キャリア濃度が５×１０１７ｃｍ−３、ホール移動度は２５ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、１Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１５０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［参考例１］
参考例１の非晶質酸化物半導体薄膜は、実施例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、膜組成をＩＣＰ法で分析したところ、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．２０、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．２３、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．５７であった。なお、この相違点の他は、実施例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図１に示すように、結晶性が非晶質であり、キャリア濃度が８×１０１７ｃｍ−３、ホール移動度は１７ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、０．５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．１０であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１００ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例６］
実施例６の非晶質酸化物半導体薄膜は、実施例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、IIIＢ族のＧａを含有し、膜組成をＩＣＰ法で分析したところ、［Ｇａ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｇａ］）が０．１０であった。なお、この相違点の他は、実施例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図１に示すように、結晶性が非晶質であり、キャリア濃度が９×１０１５ｃｍ−３、ホール移動度は３ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、２３３Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が２５０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例７］
実施例７の非晶質酸化物半導体薄膜は、実施例４の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、IIIＢ族のＧａを含有し、膜組成をＩＣＰ法で分析したところ、［Ｇａ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｇａ］）が０．１０であった。なお、この相違点の他は、実施例４の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図１に示すように、結晶性が非晶質であり、キャリア濃度が１×１０１７ｃｍ−３、ホール移動度は１５ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、４Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１２０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例８］
実施例８の非晶質酸化物半導体薄膜は、実施例７の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、膜組成をＩＣＰ法で分析したところ、［Ｇａ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｇａ］）が０．２０であった。なお、この相違点の他は、実施例７の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図１に示すように、結晶性が非晶質であり、キャリア濃度が１×１０１６ｃｍ−３、ホール移動度は２ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、３１５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が９０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例９］
実施例９の非晶質酸化物半導体薄膜は、実施例８の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、スパッタ条件として、雰囲気ガス；Ａｒ９６容積％＋Ｏ２４容積％、酸素分圧；１６×１０−３Ｐａとし、高抵抗化処理を行わなかった。なお、この相違点の他は、実施例８の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図１に示すように、結晶性が非晶質であり、キャリア濃度が１×１０１６ｃｍ−３、ホール移動度は１ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、６３０Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、２．１０であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が９０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
なお、本実施例は、高抵抗化処理を行わずに、成膜時における酸素分圧により高抵抗化を行った例であり、非抵抗の面内均一性が他の実施例より劣っていた。
［実施例１０］
実施例１０の非晶質酸化物半導体薄膜は、実施例７の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、Ｇａの代わりにＡｌを含有し、ＩＣＰ法で分析したところ、［Ａｌ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ａｌ］）が０．１０であった。なお、この相違点の他は、実施例７の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図１に示すように、結晶性が非晶質であり、キャリア濃度が２×１０１７ｃｍ−３、ホール移動度は１７ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、２Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１３０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例１１］
実施例１１の非晶質酸化物半導体薄膜は、実施例４の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、ランタノイド類のＬａを含有し、膜組成をＩＣＰ法で分析したところ、［Ｌａ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｌａ］）が０．０３
であった。なお、この相違点の他は、実施例４の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図２に示すように、結晶性が非晶質であり、キャリア濃度が９×１０１６ｃｍ−３、ホール移動度は１３ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１７０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例１２］
実施例１２の非晶質酸化物半導体薄膜は、実施例４の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、ランタノイド類のＣｅを含有し、膜組成をＩＣＰ法で分析したところ、［Ｃｅ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｃｅ］）が０．０３
であった。なお、この相違点の他は、実施例４の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図２に示すように、結晶性が非晶質であり、キャリア濃度が９×１０１６ｃｍ−３、ホール移動度は１３ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１３０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例１３］
実施例１３の非晶質酸化物半導体薄膜は、実施例４の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、ランタノイド類のＮｄを含有し、膜組成をＩＣＰ法で分析したところ、［Ｎｄ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｎｄ］）が０．０３
であった。なお、この相違点の他は、実施例４の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図２に示すように、結晶性が非晶質であり、キャリア濃度が９×１０１６ｃｍ−３、ホール移動度は１３ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１３０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例１４］
実施例１４の非晶質酸化物半導体薄膜は、実施例４の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、ランタノイド類のＳｍを含有し、膜組成をＩＣＰ法で分析したところ、［Ｓｍ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｓｍ］）が０．０３
であった。なお、この相違点の他は、実施例４の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図２に示すように、結晶性が非晶質であり、キャリア濃度が９×１０１６ｃｍ−３、ホール移動度は１３ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１３０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例１５］
実施例１５の非晶質酸化物半導体薄膜は、実施例４の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、ランタノイド類のＥｕを含有し、膜組成をＩＣＰ法で分析したところ、［Ｅｕ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｅｕ］）が０．０３
であった。なお、この相違点の他は、実施例４の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図２に示すように、結晶性が非晶質であり、キャリア濃度が９×１０１６ｃｍ−３、ホール移動度は１３ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１３０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例１６］
実施例１６の非晶質酸化物半導体薄膜は、実施例４の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、ランタノイド類のＧｄを含有し、膜組成をＩＣＰ法で分析したところ、［Ｇｄ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｇｄ］）が０．０３
であった。なお、この相違点の他は、実施例４の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図２に示すように、結晶性が非晶質であり、キャリア濃度が９×１０１６ｃｍ−３、ホール移動度は１３ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１３０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例１７］
実施例１７の非晶質酸化物半導体薄膜は、実施例４の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、ランタノイド類のＴｂを含有し、膜組成をＩＣＰ法で分析したところ、［Ｔｂ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｔｂ］）が０．０３
であった。なお、この相違点の他は、実施例４の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図２に示すように、結晶性が非晶質であり、キャリア濃度が９×１０１６ｃｍ−３、ホール移動度は１３ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１３０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例１８］
実施例１８の非晶質酸化物半導体薄膜は、実施例４の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、ランタノイド類のＤｙを含有し、膜組成をＩＣＰ法で分析したところ、［Ｄｙ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｄｙ］）が０．０３
であった。なお、この相違点の他は、実施例４の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図２に示すように、結晶性が非晶質であり、キャリア濃度が９×１０１６ｃｍ−３、ホール移動度は１３ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１３０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例１９］
実施例１９の非晶質酸化物半導体薄膜は、実施例４の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、ランタノイド類のＥｒを含有し、膜組成をＩＣＰ法で分析したところ、［Ｅｒ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｅｒ］）が０．０３
であった。なお、この相違点の他は、実施例４の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図２に示すように、結晶性が非晶質であり、キャリア濃度が９×１０１６ｃｍ−３、ホール移動度は１３ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１３０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［実施例２０］
実施例２０の非晶質酸化物半導体薄膜は、実施例４の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、ランタノイド類のＹｂを含有し、膜組成をＩＣＰ法で分析したところ、［Ｙｂ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｙｂ］）が０．０３
であった。なお、この相違点の他は、実施例４の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図２に示すように、結晶性が非晶質であり、キャリア濃度が２．５×１０１７ｃｍ−３、ホール移動度は１２ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、２Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１３０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［比較例１］
比較例１の酸化物薄膜は、実施例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、膜組成をＩＣＰ法で分析したところ、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．９０、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．１０、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０であった。なお、この相違点の他は、実施例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物薄膜の特性は、図３に示すように、結晶性が多結晶であり、キャリア濃度が２×１０２１ｃｍ−３、ホール移動度は１５ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、０．０００２１Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１０ｎｍ／分未満であり、評価は、×（不溶）であった。
［比較例２］
比較例１の酸化物薄膜は、比較例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、高抵抗化処理を行わなかった。なお、この相違点の他は、比較例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物薄膜の特性は、図３に示すように、結晶性が非晶質であり、キャリア濃度が１×１０２０ｃｍ−３、ホール移動度は２０ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、０．００３１５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．２０であった。さらに、ＰＡＮによるエッチング速度が２００ｎｍ／分であり、評価は、×（可溶）であった。また、蓚酸系エッチング液によるエッチング速度が５０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、×（残渣有り）であった。
［比較例３］
比較例３の酸化物薄膜は、実施例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、膜組成をＩＣＰ法で分析したところ、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．６６、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．３４、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０であった。なお、この相違点の他は、実施例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物薄膜の特性は、図３に示すように、結晶性が多結晶であり、キャリア濃度が１×１０２０ｃｍ−３、ホール移動度は２５ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、０．００２５２Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．１０であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１０ｎｍ／分未満であり、評価は、×（不溶）であった。
［比較例４］
比較例４の酸化物薄膜は、実施例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、膜組成をＩＣＰ法で分析したところ、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．９０、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．１０であった。なお、この相違点の他は、実施例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物薄膜の特性は、図３に示すように、結晶性が非晶質であり、キャリア濃度が３×１０２０ｃｍ−３、ホール移動度は３５ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、０．０００６Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が２５０ｎｍ／分であり、評価は、×（可溶）であった。また、蓚酸系エッチング液によるエッチング速度が１００ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［比較例５］
比較例５の酸化物薄膜は、実施例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、膜組成をＩＣＰ法で分析したところ、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．４５、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．５０、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．０５であった。なお、この相違点の他は、実施例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物薄膜の特性は、図３に示すように、結晶性が非晶質であり、キャリア濃度が８×１０１９ｃｍ−３、ホール移動度は１５ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、０．００５Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、２．５０であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１０ｎｍ／分未満であり、評価は、×（不溶）であった。
［比較例６］
比較例６の酸化物薄膜は、実施例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、膜組成をＩＣＰ法で分析したところ、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．２０、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．５０、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．３０であった。なお、この相違点の他は、実施例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物薄膜の特性は、図３に示すように、結晶性が非晶質であり、キャリア濃度が３×１０１７ｃｍ−３、ホール移動度は３ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、７Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、２．１０であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１０ｎｍ／分未満であり、評価は、×（不溶）であった。
［比較例７］
比較例７の酸化物薄膜は、実施例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、膜組成をＩＣＰ法で分析したところ、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．２０、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．０５、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．７５であった。なお、この相違点の他は、実施例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物薄膜の特性は、図３に示すように、結晶性が非晶質であり、キャリア濃度が４×１０１６ｃｍ−３、ホール移動度は３ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、５３Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．１０であった。さらに、ＰＡＮによるエッチング速度が６００ｎｍ／分であり、評価は、×（可溶）であった。また、蓚酸系エッチング液によるエッチング速度が１０００ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［比較例８］
比較例８の酸化物薄膜は、実施例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、IIIＢ族のＧａを含有し、膜組成をＩＣＰ法で分析したところ、［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．５０、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０、［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．５０、［Ｇａ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｇａ］）が０．３３であった。なお、この相違点の他は、実施例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物薄膜の特性は、図３に示すように、結晶性が非晶質であり、キャリア濃度が８×１０１６ｃｍ−３、ホール移動度は７ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、１１Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．２０であった。さらに、ＰＡＮによるエッチング速度が１００ｎｍ／分であり、評価は、×（可溶）であった。また、蓚酸系エッチング液によるエッチング速度が５０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［比較例９］
比較例９の酸化物薄膜は、比較例８の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、スパッタ条件として、雰囲気ガス；Ａｒ９６容積％＋Ｏ２４容積％、酸素分圧；１６×１０−３Ｐａとし、高抵抗化処理を行わなかった。なお、この相違点の他は、比較例８の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物半導体薄膜の特性は、図３に示すように、結晶性が非晶質であり、キャリア濃度が１×１０１６ｃｍ−３、ホール移動度は１ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、６３０Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、２．３０であった。さらに、ＰＡＮによるエッチング速度が１００ｎｍ／分であり、評価は、×（可溶）であった。また、蓚酸系エッチング液によるエッチング速度が５０ｎｍ／分であり、評価は、○（可溶）であった。また、蓚酸系エッチング後の残渣は、○（残渣無し）であった。
［比較例１０］
比較例１０の酸化物薄膜は、比較例１の作製条件（成膜条件、膜組成原子比、及び、高抵抗化処理）と比べて、ランタノイド類のＣｅを含有し、膜組成をＩＣＰ法で分析したところ、［Ｃｅ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｃｅ］）が０．０４であった。なお、この相違点の他は、比較例１の作製条件とほぼ同じとした。
また、上記製作条件にて製作した酸化物薄膜の特性は、図３に示すように、結晶性が多結晶であり、キャリア濃度が２×１０２１ｃｍ−３、ホール移動度は１５ｃｍ２／Ｖｓであった。四端子法により測定した比抵抗の値は、０．０００２１Ωｃｍであり、比抵抗の面内均一性（面内の最大値／面内の最小値）は、１．０５であった。さらに、ＰＡＮによるエッチング速度が１０ｎｍ／分未満であり、評価は、○（不溶）であった。また、蓚酸系エッチング液によるエッチング速度が１０ｎｍ／分未満であり、評価は、×（不溶）であった。
上記実施例１と比較例６，７を比較すると、インジウムの含有量が同じでもＳｎ量によりＰＡＮ耐性や蓚酸エッチング速度が大きく変化しており、特定の範囲だけが選択エッチング性を保持していることが分かる。また、Ｓｎ量が過剰になると面内の均一性が失われていることも分かる。
［薄膜トランジスタの製造方法の一実施形態］
本発明の一実施形態に係る薄膜トランジスタの製造方法は、活性層として、上記実施形態の非晶質酸化物半導体薄膜を用いた薄膜トランジスタの製造方法であって、前記非晶質酸化物半導体薄膜を用いた活性層を、カルボン酸を含むエッチング液でエッチングする活性層形成工程と、前記活性層より上の層にある電極層を、オキソ酸を含むエッチング液でエッチングする電極層形成工程とを有する方法としてある。
通常、上記カルボン酸として、蓚酸などが用いられ、オキソ酸として、リン酸などが用いられる。また、両エッチング液は、アニオン系又はノニオン系などの界面活性剤を含んでいることが好ましい。このように、界面活性剤を含んでいると、残渣を低減できる場合がある。
また、エッチング液の温度は、２０〜５０℃が好ましく、３０〜４５℃がより好ましい。
本実施形態の製造方法によれば、ドライエッチング工程やリフトオフ工程を行わなくても済み、ウェットエッチングによるフォトリソグラフィ法のみで、活性層及び活性層より上の層にある電極層をパターニングすることができる。一般的に、金属酸化物のドライエッチング工程は設備費用がかさむうえ、加工時間が長く、また堆積物による不良が発生しやすく歩留まりが低下するおそれがある。また、リフトオフ工程は、工程が多く歩留まりが低いうえ高精細化・大面積化・量産化となるおそれがある。すなわち、ドライエッチング工程やリフトオフ工程の代わりに、ウェットエッチングによるフォトリソグラフィ法のみで、パターニングすることにより、経済性や生産性を向上させることができる。
以上説明したように、本実施形態の製造方法によれば、製造原価のコストダウンを図ることができ、また、生産性などを大幅に向上させることができる。さらに、本実施形態の製造方法は、簡便で大面積均一性や再現性に優れている。
［薄膜トランジスタの一実施形態］
図４は、本発明の一実施形態に係る、絶縁体基板上に作製したボトムゲート型薄膜トランジスタの要部の概略断面図を示している。
図４において、ボトムゲート型薄膜トランジスタ１は、ガラス基板１０と、ガラス基板１０上に形成されたゲート電極２５と、ガラス基板１０及びゲート電極２５上に形成されたゲート絶縁膜２４と、ゲート電極２５の上方のゲート絶縁膜２４上に形成された、活性層としての非晶質酸化物半導体薄膜２と、非晶質酸化物半導体薄膜２の両端上に形成されたソース電極２２及びドレイン電極２３とを備えている。また、非晶質酸化物半導体薄膜２は、上記実施形態の非晶質酸化物半導体薄膜を用いてある。
なお、本発明の薄膜トランジスタは、上記構成のボトムゲート型薄膜トランジスタ１に限定されるものではなく、図５に示すボトムゲート型薄膜トランジスタ１ａなどの様々な構成であってもよい。
ゲート電極２５、ソ−ス電極２２及びドレイン電極２３の各電極を形成する材料は、特に制限されるものではなく、本実施形態の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、インジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物，ＺｎＯ，ＳｎＯ２などの透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａなどの金属電極、又はこれらを含む合金の金属電極などを用いることができる。また、それらを２層以上積層して接触抵抗を低減したり、界面強度を向上させてもよい。
また、上記各電極層に透明導電膜を用いてもよい。透明導電膜はエッチング時に非晶質酸化物であることが好ましい。例えば、インジウム亜鉛酸化物や、水又は水素により非晶質化したインジウム錫酸化物（ＩＴＯ）を用いることができる。インジウム錫酸化物（ＩＴＯ）などの結晶化した透明導電膜は、蓚酸系エッチング液でのエッチングが困難となるおそれがある。
また、非晶質透明導電膜は、エッチング後に熱処理などによって結晶化させてもよく、このようにすると、蓚酸系エッチング液に対して耐性を有するようになるので、選択エッチングの自由度を拡大することができる。すなわち、電極層を透明導電膜とすることで、ウェットエッチングプロセスにより簡便に透明トランジスタを作製することができる。
ゲート絶縁膜２４の材料も、特に制限されるものではなく、本実施形態の発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ3，ＢａＴａ2Ｏ6，ＳｒＴｉＯ3，ＡｌＮなどの酸化物を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、特に好ましくはＹ２Ｏ３である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
このようなゲート絶縁膜２４は、図示してないが、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜２４は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
また、上記トップゲート型薄膜トランジスタ１ａのチャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌは、通常０．１〜１００、好ましくは１〜２０、特に好ましくは２〜８である。この理由は、Ｗ／Ｌが１００を越えると漏れ電流が増えたり、ｏｎ−ｏｆｆ比が低下したりするおそれがあるからである。また、０．１より小さいと電界効果移動度が低下したり、ピンチオフが不明瞭になったりするおそれがあるからである。
さらに、チャンネル長Ｌは、通常０．１〜１０００μｍ、好ましくは１〜１００μｍ、さらに好ましくは２〜１０μｍである。この理由は、０．１μｍより短いと工業的に製造が難しくまた漏れ電流が大きくなるおそれがあるからである。また、１０００μｍを超える長さとなると、素子が大きくなりすぎて好ましくないからである。
非晶質酸化物半導体薄膜２の膜厚は、通常０．５〜５００ｎｍ、好ましくは１〜１５０ｎｍ、より好ましくは３〜８０ｎｍ、特に好ましくは１０〜６０ｎｍである。この理由は、０．５ｎｍより薄いと工業的に均一に成膜することが難しいからである。また、５００ｎｍより厚いと成膜時間が長くなり工業的に採用できないからである。また、３〜８０ｎｍの範囲内にあると、移動度やオンオフ比などＴＦＴ特性が特に良好である。
ボトムゲート型薄膜トランジスタ１の電界効果移動度は、通常１ｃｍ２／Ｖｓ以上とする。電界効果移動度が１ｃｍ２／Ｖｓより小さいと、スイッチング速度が遅くなるおそれがある。このような不具合をより有効に回避するために、電界効果移動度は、好ましくは５ｃｍ２／Ｖｓ以上、より好ましくは１８ｃｍ２／Ｖｓ以上、さらに好ましくは３０ｃｍ２／Ｖｓ以上であり、特に好ましくは５０ｃｍ２／Ｖｓ以上である。
また、ボトムゲート型薄膜トランジスタ１のｏｎ−ｏｆｆ比は、通常１０３以上とするが、好ましくは１０４以上、よりより好ましく１０５以上、さらに好ましくは１０６以上であり、特に好ましくは１０７以上である。
また、ボトムゲート型薄膜トランジスタ１は、閾値電圧（Ｖｔｈ）がプラスでノーマリーオフとなることが好ましい。閾値電圧（Ｖｔｈ）がマイナスでノーマリーオンとなると、消費電力が大きくなるおそれがある。
さらに、ＴＦＴ駆動時のゲート電圧やドレイン電圧は、通常１００Ｖ以下、好ましくは５０Ｖ以下、より好ましくは２０Ｖ以下である。１００Ｖより大きいと、消費電力が大きくなり実用性が低下するおそれがある。
また、本発明においては、ゲート電極２５と、ソース電極２２及びドレイン電極２３とが自己整合していてもいなくてもよいが、自己整合していると洩れ電流が低減でき好ましい。
上記構成のボトムゲート型薄膜トランジスタ１は、非晶質酸化物半導体薄膜２を形成する際、蓚酸系エッチング液によりウェットエッチングされ、ソース電極２２及びドレイン電極２３を形成する際、リン酸系エッチング液によりウェットエッチングされる。また、リン酸系エッチング液によりウェットエッチングされる際、露出した非晶質酸化物半導体薄膜２は、リン酸系エッチング液に対して不溶である。すなわち、ドライエッチング工程やリフトオフ工程の代わりに、ウェットエッチングによるフォトリソグラフィ法のみで、非晶質酸化物半導体薄膜２、ソース電極２２及びドレイン電極２３をパターニングすることにより、経済性や生産性を向上させることができる。
また、トップゲート型薄膜トランジスタ１ａは、ソース電極２２及びドレイン電極２３を形成する際、リン酸系エッチング液によりウェットエッチングされ、非晶質酸化物半導体薄膜２を形成する際、蓚酸系エッチング液によりウェットエッチングされる。蓚酸系エッチング液によりウェットエッチングされる際、ソース電極２２及びドレイン電極２３が、上記金属電極や結晶化された透明導電膜からなる電極の場合、蓚酸系エッチング液に対して不溶である。すなわち、ドライエッチング工程やリフトオフ工程の代わりに、ウェットエッチングによるフォトリソグラフィ法のみで、非晶質酸化物半導体薄膜２、ソース電極２２及びドレイン電極２３をパターニングすることにより、経済性や生産性を向上させることができる。
また、好ましくは、非晶質酸化物半導体薄膜２がカルボン酸を含むエッチング液でエッチングされ、さらに、非晶質酸化物半導体薄膜２上に、オキソ酸を含むエッチング液でエッチングされたソース電極２２及びドレイン電極２３を備えているとよい。
このようにすると、カルボン酸を含むエッチング液やオキソ酸を含むエッチング液で、非晶質酸化物半導体薄膜２や各電極２２、２３をエッチングすることができる。すなわち、非晶質酸化物半導体薄膜２は、リン酸系エッチング液に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶であることから、蓚酸系エッチング液とほぼ同等以上の溶解性能を有するカルボン酸を含むエッチング液を用いても、非晶質酸化物半導体薄膜２を溶解することができる。また、リン酸系エッチング液とほぼ同等以上の溶解性能を有し、かつ、非晶質酸化物半導体薄膜２を溶解しないオキソ酸を含むエッチング液を用いても、ソース電極２２及びドレイン電極２３を溶解することができる。
なお、ＰＡＮなどのオキソ酸を含むエッチング液でウェットエッチングするのは、ゲート電極２５、ソース電極２２、ドレイン電極２３の一部でもよい。ただし、工程の簡素化の観点から、ゲート電極２５、ソ−ス電極２２、ドレイン電極２３の全てを同じエッチング液でウェットエッチングすることが好ましい。
また、本発明の薄膜トランジスタは、図４に示すボトムゲート型薄膜トランジスタ１でも、図５に示すトップゲート型薄膜トランジスタ１ａでもよく、移動度などのＴＦＴ特性の良好なボトムゲート型が好ましい。
また、図示してないが、好ましくは、非晶質酸化物半導体薄膜２が、層厚方向に組成が変化しており、ゲート絶縁膜２４から遠い第一の領域と、ゲート絶縁膜２４に近い第二の領域とを有しており、第二の領域の酸素濃度が、第一の領域の酸素濃度より濃いとよい。
このようにすると、ゲート絶縁膜２４側の酸素が多いので、ゲート絶縁膜２４との界面付近のキャリア密度が低減でき、トランジスタのオンオフ比などを向上させることができる。
また、図示してないが、好ましくは、非晶質酸化物半導体薄膜２が、層厚方向に組成が変化しており、ゲート絶縁膜２４から遠い第一の領域と、ゲート絶縁膜２４に近い第二の領域とを有しており、第二の領域のＳｎ濃度が、第一の領域のＳｎ濃度より薄いとよい。
このようにすると、ゲート絶縁膜２４側のＳｎが少ないので、ＰＡＮ耐性を維持しつつゲート絶縁膜２４との界面付近のキャリア密度が低減でき、トランジスタのオンオフ比などを向上させることができる。
以上説明したように、本実施形態のボトムゲート型薄膜トランジスタ１によれば、ドライエッチング工程やリフトオフ工程の代わりに、ウェットエッチングによるフォトリソグラフィ法のみで、非晶質酸化物半導体薄膜２、ソース電極２２及びドレイン電極２３をパターニングすることができる。したがって、製造原価のコストダウンを図ることができ、また、生産性を大幅に向上させることができる。また、ボトムゲート型薄膜トランジスタ１は、電界効果移動度が高く、信頼性が高く、活性層が透明で高精細とすることができる。
次に、上述した実施例及び比較例の非晶質酸化物半導体薄膜を用いて、以下のように薄膜トランジスタを製造して、その評価を行った。これら薄膜トランジスタの実施例及び比較例について、説明する。
［実施例Ａ１：ボトムゲート型透明薄膜トランジスタ／絶縁体基板］
まず、図４に示すように、ガラス基板１０上にＤＣマグネトロンスパッタ法によりＡｌ膜を成膜した。次に、フォトレジストの塗布、フォトマスクを用いたゲート電極２５および配線のパターンを露光し、現像液で現像した。続いて、３５℃のＰＡＮ系エッチング液（リン酸９１．４ｗｔ％、硝酸３．３ｗｔ％、酢酸５．３ｗｔ％）を用いたエッチングによりゲート電極２５および配線パターンを形成した。
次に、ＣＶＤ法によりゲート絶縁膜２４として、ＳｉＮｘ膜３００ｎｍを成膜した。
次に、成膜時間以外は上記実施例１と同じ条件で、厚み３０ｎｍの非晶質酸化物半導体薄膜２を成膜した。続いて、フォトレジストを塗布し、フォトマスクを用いた活性層パターンを露光し、現像液で現像した。そして、蓚酸系エッチング液として、３５℃のＩＴＯ−０６Ｎ（関東化学(株)）を用いたエッチングにより、非晶質酸化物半導体薄膜２からなる活性層を形成した。
次に、ＤＣマグネトロンスパッタ法によりＭｏ、Ａｌの順に成膜した。続いて、フォトレジストを塗布し、フォトマスクを用いたソース電極２２、ドレイン電極２３および配線のパターンを露光し、現像液で現像した。そして、３５℃のＰＡＮ系エッチング液（リン酸９１．４ｗｔ％、硝酸３．３ｗｔ％、酢酸５．３ｗｔ％）を用いたエッチングにより、ソース電極２２、ドレイン電極２３および配線を形成した。
本実施例のボトムゲート型薄膜トランジスタ１は、チャネル長さＬ＝５０μｍ、チャネル幅Ｗ＝１００μｍとした。
このボトムゲート型薄膜トランジスタ１は、電界効果移動度；２５ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０５以上、閾値電圧（Ｖｔｈ）；＋２．０Ｖ（ノーマリーオフ）であり、出力特性は明瞭なピンチオフを示した。すなわち、十分良好なトランジスタ特性を有していた。
［実施例Ａ２：ボトムゲート型透明薄膜トランジスタ／絶縁体基板］
本実施例Ａ２のボトムゲート型薄膜トランジスタ１は、上記実施例Ａ１と比べて、非晶質酸化物半導体薄膜２として上記実施例１の代わりに実施例４，７，８，１５などを用いた。なお、この相違点の他は、実施例Ａ１とほぼ同様に薄膜トランジスタを作製した。
実施例４を用いたボトムゲート型薄膜トランジスタ１は、電界効果移動度；３５ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０４以上、閾値電圧（Ｖｔｈ）；＋１．０Ｖ（ノーマリーオフ）であり、出力特性は明瞭なピンチオフを示した。すなわち、十分良好なトランジスタ特性を有していた。
また、実施例７を用いたボトムゲート型薄膜トランジスタ１は、電界効果移動度；３０ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０６以上、閾値電圧（Ｖｔｈ）；＋１．０Ｖ（ノーマリーオフ）であり、出力特性は明瞭なピンチオフを示した。すなわち、十分良好なトランジスタ特性を有していた。
さらに、実施例８を用いたボトムゲート型薄膜トランジスタ１は、電界効果移動度；２５ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０７以上、閾値電圧（Ｖｔｈ）；＋１．５Ｖ（ノーマリーオフ）であり、出力特性は明瞭なピンチオフを示した。すなわち、十分良好なトランジスタ特性を有していた。
また、実施例１５を用いたボトムゲート型薄膜トランジスタ１は、電界効果移動度；３０ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０６以上、閾値電圧（Ｖｔｈ）；＋１．０Ｖ（ノーマリーオフ）であり、出力特性は明瞭なピンチオフを示した。すなわち、十分良好なトランジスタ特性を有していた。
すなわち、上記各ボトムゲート型薄膜トランジスタ１は、実施例Ａ１とほぼ同様に、十分良好なトランジスタ特性を有していた。また、IIIＢ族やランタノイド類を添加したものは、オンオフ比が大幅に向上した。また、伝達特性測定時に発生していたヒステリシスが大幅に減少し、動作の安定性が向上した。
なお、図１，２に示すように、非晶質酸化物半導体薄膜２として、他の実施例を用いて、実施例Ａ１とほぼ同様にボトムゲート型薄膜トランジスタ１を作製したところ、いずれも、ＴＦＴ特性を確認することができた。
［実施例Ｂ１：トップゲート型透明薄膜トランジスタ／絶縁体基板］
まず、図５に示すように、ガラス基板１０上に、ＤＣマグネトロンスパッタ法によりＭｏ、Ａｌの順に成膜した。続いて、フォトレジストを塗布し、フォトマスクを用いたソース電極２２、ドレイン電極２３および配線のパターンを露光し、現像液で現像した。そして、３５℃のＰＡＮ系エッチング液（リン酸９１．４ｗｔ％、硝酸３．３ｗｔ％、酢酸５．３ｗｔ％）を用いたエッチングにより、ソース電極２２、ドレイン電極２３および配線を形成した。本実施例のトップゲート型薄膜トランジスタ１ａは、チャネル長さＬ＝５０μｍ、チャネル幅Ｗ＝１００μｍとした。
次に、成膜時間以外は上記実施例１と同じ条件で、厚み３０ｎｍの非晶質酸化物半導体薄膜２を成膜した。続いて、フォトレジストを塗布し、フォトマスクを用いた活性層パターンを露光し、現像液で現像した。そして、蓚酸系エッチング液として、３５℃のＩＴＯ−０６Ｎ（関東化学(株)）を用いたエッチングにより、非晶質酸化物半導体薄膜２からなる活性層を形成した。
次に、ＣＶＤ法によりゲート絶縁膜２４として、ＳｉＮｘ膜３００ｎｍを成膜した。
続いて、ＤＣマグネトロンスパッタ法によりＡｌ膜を成膜した。次に、フォトレジストの塗布、フォトマスクを用いたゲート電極２５および配線のパターンを露光し、現像液で現像した。続いて、３５℃のＰＡＮ系エッチング液（リン酸９１．４ｗｔ％、硝酸３．３ｗｔ％、酢酸５．３ｗｔ％）を用いたエッチングによりゲート電極２５および配線パターンを形成した。
このトップゲート型薄膜トランジスタ１ａは、電界効果移動度；２５ｃｍ２／Ｖｓ、ｏｎ−ｏｆｆ比；１０５以上、閾値電圧（Ｖｔｈ）；＋２．０Ｖ（ノーマリーオフ）であり、出力特性は明瞭なピンチオフを示した。すなわち、十分良好なトランジスタ特性を有していた。
［比較例Ａ０：ボトムゲート型透明薄膜トランジスタ／絶縁体基板］
本比較例Ａ０のボトムゲート型薄膜トランジスタ１は、上記実施例Ａ１と比べて、非晶質酸化物半導体薄膜２として上記実施例１の代わりに比較例６を用いた。なお、この相違点の他は、実施例Ａ１とほぼ同様に薄膜トランジスタを作製しようとした。
ところが、活性層をパターニングできず、ボトムゲート型薄膜トランジスタ１を作製できなかった。
なお、図３に示すように、非晶質酸化物半導体薄膜２として、他の比較例を用いて、実施例Ａ１とほぼ同様にボトムゲート型薄膜トランジスタ１を作製したところ、いずれも、ＴＦＴ特性を確認することができなかった。すなわち、蓚酸系エッチング液に対するエッチング性を有しない比較例１，３，５，６，１０をもちいたものは、活性層をパターニングできなかった。また、蓚酸系エッチング液に対するエッチング性を有する比較例２，４，７，８，９をもちいたものは、薄膜トランジスタ特性が得られなかった。確認したところ、ＰＡＮ耐性を有しないため、活性層が溶解して消失していた。
［比較例Ｂ０：トップゲート型透明薄膜トランジスタ／絶縁体基板］
本比較例Ｂ０のトップゲート型薄膜トランジスタ１ａは、上記実施例Ｂ１と比べて、非晶質酸化物半導体薄膜２として上記実施例１の代わりに比較例６を用いたが、活性層をパターニングできず、薄膜トランジスタを作製できなかった。
なお、トップゲート型薄膜トランジスタ１ａは、蓚酸系エッチング液に対するエッチング性を有する比較例２，４，７，８，９をもちいると、各比較例のＰＡＮ耐性の有無にかかわらず、作製可能であった。また、図示してないが、比較例７，８，９をもちいたトップゲート型薄膜トランジスタ１ａについては、ＴＦＴ特性を確認できた。
［表示装置の一実施形態］
図６は、本発明の一実施形態に係る表示装置の構成を説明するための、要部の概略拡大断面図を示している。
図６において、画像表示装置３は、ガラス基板１０、光制御素子としての液晶４０、この液晶４０を駆動するための、上述したボトムゲート型薄膜トランジスタ１、画素電極３０及び対向電極５０を備えている。また、電界効果型トランジスタであるボトムゲート型薄膜トランジスタ１は、透明なガラス基板１０にマトリックス状に配設されている。
なお、本発明の光制御素子は、液晶を含むものに限定されるものではなく、たとえば、電気泳動粒子を含み、該電気泳動粒子を利用するものや、自ら発光する有機ＥＬ素子や無機ＥＬ素子などでもよい。なお、自ら発光する有機ＥＬ素子や無機ＥＬ素子などを用いた装置は、発光装置と呼称してもよい。
また、上記ボトムゲート型薄膜トランジスタ１が形成される基体は、透明なガラス基板１０に限定されるものではなく、たとえば、可撓性を有する樹脂フィルムなどであってもよい。
ボトムゲート型薄膜トランジスタ１は、ガラス基板１０上に形成されたゲート電極２５と、ゲート電極２５及びガラス基板１０上に形成されたゲート絶縁膜２４と、活性層としての非晶質酸化物半導体薄膜２と、非晶質酸化物半導体薄膜２の両端上に形成されたソース電極２２及びドレイン電極２３とを備えている。また、ボトムゲート型薄膜トランジスタ１上には、酸化シリコン又は窒化シリコンなどからなる層間絶縁膜２６が形成されている。
なお、画像表示装置３は、ボトムゲート型薄膜トランジスタ１に限定されるものではなく、例えば、トップゲート型などの様々な構成のトランジスタであってもよい。さらに、一つの画素に対して、スイッチトランジスタと駆動トランジスタなどを備えた構成としてもよい。
画素電極３０は、ゲート絶縁膜２４上に形成され、ドレイン電極２３と接続されている。また、画素電極３０及び層間絶縁膜２６上に、配向膜としての高抵抗膜４１、４２及び対向電極５０（通常、高抵抗膜４２と対向電極５０は、対向基板（図示せず）に形成されている。）が形成され、高抵抗膜４１と高抵抗膜４２の間の隙間に、液晶４０が注入されている。
以上説明したように、本実施形態の画像表示装置３によれば、ボトムゲート型薄膜トランジスタ１を作製する際、ドライエッチング工程やリフトオフ工程の代わりに、ウェットエッチングによるフォトリソグラフィ法のみで、非晶質酸化物半導体薄膜２、ソース電極２２及びドレイン電極２３をパターニングすることができる。したがって、製造原価のコストダウンを図ることができ、また、生産性を大幅に向上させることができる。
［スパッタリングターゲットの第一実施形態］
また、本発明は、スパッタリングターゲットの発明としても、有効である。
本実施形態のスパッタリングターゲットは、インジウム、錫、亜鉛、前記インジウム以外のIIIＢ族（＝Ｂ、Ａｌ、Ｇａ、Ｔｌのうち少なくとも一つ）及び酸素を含有し、インジウムの原子の数（＝［Ｉｎ］）と、錫の原子の数（＝［Ｓｎ］）と、亜鉛の原子の数（＝［Ｚｎ］）と、IIIＢ族の原子の数（＝［IIIＢ］）の原子比が、
０．１＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
０．１＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２
０．３＜［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．８
０．０００１＜［IIIＢ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［IIIＢ］）＜０．３３
であり、さらに、バルク抵抗が１０−３〜１０３ｍΩ、焼結密度が８０％以上である。
本実施形態のスパッタリングターゲットによれば、上述したように、キャリア密度が１０＋１８ｃｍ−３未満であり、さらに、リン酸系エッチング液に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶である非晶質酸化物半導体薄膜を製造することができる。さらに、インジウム以外のIIIＢ族を含有することにより、キャリア密度を下げやすくなり、また、キャリア密度の低い状態が安定化しトランジスタに利用した場合の信頼性が向上する。
また、このスパッタリングターゲットを用いて作製した非晶質酸化物半導体薄膜は、蓚酸系エッチング液を用いてウェットエッチングされ、さらに、この非晶質酸化物半導体薄膜上に、リン酸系エッチング液を用いたウェットエッチングで電極をパターニングすることができる。したがって、製造原価のコストダウンを図ることができるとともに、生産性などを向上させることができる。
［スパッタリングターゲットの第二実施形態］
また、本実施形態のスパッタリングターゲットは、インジウム、錫、亜鉛、ランタノイド類（＝Ｌａ,Ｃｅ,Ｐｒ,Ｎｄ,Ｐｍ,Ｓｍ,Ｅｕ,Ｇｄ,Ｔｂ,Ｄｙ,Ｈｏ,Ｅｒ,Ｔｍ,Ｙｂ,Ｌｕのうち少なくとも一つ）及び酸素を含有し、インジウムの原子の数（＝［Ｉｎ］）と、錫の原子の数（＝［Ｓｎ］）と、亜鉛の原子の数（＝［Ｚｎ］）と、ランタノイド類の原子の数（＝［Ｌｎ］）の原子比が、
０．１＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
０．１＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２
０．３＜［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．８
０．０００１＜［Ｌｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｌｎ］）＜０．１
であり、さらに、バルク抵抗が１０−３〜１０３ｍΩ、焼結密度が８０％以上である。
本実施形態のスパッタリングターゲットによれば、上述したように、キャリア密度が１０＋１８ｃｍ−３未満であり、さらに、リン酸系エッチング液に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶である非晶質酸化物半導体薄膜を製造することができる。さらに、ランタノイド類を含有することにより、キャリア密度を下げやすくなり、また、キャリア密度の低い状態が安定化しトランジスタに利用した場合の信頼性が向上する。
また、このスパッタリングターゲットを用いて作製した非晶質酸化物半導体薄膜は、蓚酸系エッチング液を用いてウェットエッチングされ、さらに、この非晶質酸化物半導体薄膜上に、リン酸系エッチング液を用いたウェットエッチングで電極をパターニングすることができる。したがって、製造原価のコストダウンを図ることができるとともに、生産性などを向上させることができる。
以上、本発明の非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、画像表示装置及びスパッタリングについて、好ましい実施形態を示して説明したが、本発明に係る非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、画像表示装置及びスパッタリングは、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、画像表示装置は、液晶画像表示装置に限定されるものではなく、ＥＬ画像表示装置などであってもよい。
本発明に係る非晶質酸化物半導体薄膜は、様々な半導体素子、半導体装置、回路などに広く用いられ、例えば、ＩＣカードやＩＤタグなどの構成要素としても幅広く応用できる。
図１は、実施例１〜１０に対する、成膜条件、膜組成原子比、高抵抗化処理、半導体薄膜の特性、及び、ＴＦＴ特性を表した表１を示している。 図２は、実施例１１〜２０に対する、成膜条件、膜組成原子比、高抵抗化処理、半導体薄膜の特性、及び、ＴＦＴ特性を表した表２を示している。 図３は、比較例１〜１０に対する、成膜条件、膜組成原子比、高抵抗化処理、半導体薄膜の特性、及び、ＴＦＴ特性を表した表３を示している。 図４は、本発明の一実施形態に係る、絶縁体基板上に作製したボトムゲート型薄膜トランジスタの要部の概略断面図を示している。 図５は、本発明の一実施形態の応用例に係る、絶縁体基板上に作製したトップゲート型薄膜トランジスタの要部の概略断面図を示している。 図６は、本発明の一実施形態に係る表示装置の、電界効果型薄膜トランジスタの構成を説明するための、要部の概略拡大断面図を示している。
符号の説明
１ ボトムゲート型薄膜トランジスタ
１ａ トップゲート型薄膜トランジスタ
２ 非晶質酸化物半導体薄膜
３ 画像表示装置
１０ ガラス基板
２２ ソース電極
２３ ドレイン電極
２４ ゲート絶縁膜
２５ ゲート電極
２５ａ 導電性シリコン基板（ゲート電極）
２６ 層間絶縁膜
３０ 画素電極
４０ 液晶
４１、４２ 高抵抗膜
５０ 対向電極

Claims (16)

  1. キャリア密度が１０＋１８ｃｍ−３未満であり、さらに、リン酸系エッチング液に対して不溶であり、かつ、蓚酸系エッチング液に対して可溶であり、
    インジウム、錫、亜鉛及び酸素を含有し、インジウムの原子の数（＝［Ｉｎ］）と錫の原子の数（＝［Ｓｎ］）と亜鉛の原子の数（＝［Ｚｎ］）の合計に対する前記［Ｓｎ］の原子比が、０．１を超え０．２未満のときは下記原子比１を満たし、０．２以上０．３未満のときは下記原子比２を満たし、
    原子比１
    ０．１＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
    ０．１＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２
    ０．３＜［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．８
    原子比２
    ０．０１＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．３
    ０．２≦［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．３
    ０．４＜［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．８
    さらに、前記［Ｓｎ］と［Ｚｎ］の合計に対する前記［Ｓｎ］の原子比が、
    ０．１＜［Ｓｎ］／（［Ｓｎ］＋［Ｚｎ］）＜０．２７
    であることを特徴とする非晶質酸化物半導体薄膜。
  2. 前記リン酸系エッチング液による３５℃でのエッチング速度が１０ｎｍ／分未満であり、かつ、前記蓚酸系エッチング液による３５℃でのエッチング速度が２０ｎｍ／分以上であることを特徴とする請求項１に記載の非晶質酸化物半導体薄膜。
  3. 前記インジウム以外のIIIＢ族（＝Ｂ、Ａｌ、Ｇａ、Ｔｌのうち少なくとも一つ）を含有し、前記［Ｉｎ］と［Ｓｎ］と［Ｚｎ］とIIIＢ族の原子の数（＝［IIIＢ］）の合計に対する前記［IIIＢ］の原子比が、
    ０．０００１＜［IIIＢ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［IIIＢ］）＜０．３３
    であることを特徴とする請求項１又は２に記載の非晶質酸化物半導体薄膜。
  4. ランタノイド類（Ｌｎ＝Ｌａ,Ｃｅ,Ｐｒ,Ｎｄ,Ｐｍ,Ｓｍ,Ｅｕ,Ｇｄ,Ｔｂ,Ｄｙ,Ｈｏ,Ｅｒ,Ｔｍ,Ｙｂ,Ｌｕのうち少なくとも一つ）を含有し、前記［Ｉｎ］と［Ｓｎ］と［Ｚｎ］とランタノイド類の原子の数（＝［Ｌｎ］）の合計に対する前記［Ｌｎ］の原子比が、
    ０．０００１＜［Ｌｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｌｎ］）＜０．１
    であることを特徴とする請求項１〜３のいずれか一項に記載の非晶質酸化物
  5. 上記請求項１〜４のいずれかに記載された非晶質酸化物半導体薄膜の製造方法であって、
    前記非晶質酸化物半導体薄膜として、前記キャリア密度が１０＋１８ｃｍ−３以上の非晶質薄膜を、基板温度１５０℃未満の条件で成膜する成膜工程と、
    前記非晶質薄膜に高抵抗化処理を施し、前記キャリア密度を１０＋１８ｃｍ−３未満に調整するキャリア密度調整工程と
    を有すること特徴とする非晶質酸化物半導体薄膜の製造方法。
  6. 前記高抵抗化処理が、酸素存在下で１５０〜６５０℃、０．５〜１２０００分の条件で行われる熱処理であることを特徴とする請求項５に記載の非晶質酸化物半導体薄膜の製造方法。
  7. 活性層として、上記請求項１〜４のいずれかに記載された非晶質酸化物半導体薄膜を用いた薄膜トランジスタの製造方法であって、
    前記非晶質酸化物半導体薄膜を用いた活性層を、カルボン酸を含むエッチング液でエッチングする活性層形成工程と、
    前記活性層より上の層にある電極層を、オキソ酸を含むエッチング液でエッチングする電極層形成工程と
    を有することを特徴とする薄膜トランジスタの製造方法。
  8. 活性層として、上記請求項１〜４のいずれかに記載された非晶質酸化物半導体薄膜を用いたことを特徴とする電界効果型トランジスタ。
  9. 前記非晶質酸化物半導体薄膜がカルボン酸を含むエッチング液でエッチングされ、さらに、前記非晶質酸化物半導体薄膜上に、オキソ酸を含むエッチング液でエッチングされた電極を備えていることを特徴とする請求項８に記載の電界効果型トランジスタ。
  10. 前記非晶質酸化物半導体薄膜が、層厚方向に組成が変化しており、ゲート絶縁膜から遠い第一の領域と、前記ゲート絶縁膜に近い第二の領域とを有しており、前記第二の領域の酸素濃度が、前記第一の領域の酸素濃度より濃いことを特徴とする請求項８又は９に記載の電界効果型トランジスタ。
  11. 前記非晶質酸化物半導体薄膜が、層厚方向に組成が変化しており、ゲート絶縁膜から遠い第一の領域と、前記ゲート絶縁膜に近い第二の領域とを有しており、前記第二の領域のＳｎ濃度が、前記第一の領域のＳｎ濃度より薄いことを特徴とする請求項８〜１０のいずれか一項に記載の電界効果型トランジスタ。
  12. 光制御素子と、
    この光制御素子を駆動するための、上記請求項８〜１１のいずれかに記載された電界効果型トランジスタと
    を備えたことを特徴とする発光装置。
  13. 前記光制御素子と前記電界効果型トランジスタが一体となった請求項１２に記載の発光装置。
  14. 上記請求項１２又は１３に記載された発光装置を用いたことを特徴とする表示装置。
  15. インジウム、錫、亜鉛、前記インジウム以外のIIIＢ族（＝Ｂ、Ａｌ、Ｇａ、Ｔｌのうち少なくとも一つ）及び酸素を含有し、インジウムの原子の数（＝［Ｉｎ］）と、錫の原子の数（＝［Ｓｎ］）と、亜鉛の原子の数（＝［Ｚｎ］）と、IIIＢ族の原子の数（＝［IIIＢ］）の原子比が、
    ０．１＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
    ０．１＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２
    ０．３＜［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．８
    ０．０００１＜［IIIＢ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［IIIＢ］）＜０．３３
    であり、さらに、
    バルク抵抗が１０−３〜１０３ｍΩ、焼結密度が８０％以上であり、
    さらに、前記［Ｓｎ］と［Ｚｎ］の合計に対する前記［Ｓｎ］の原子比が、
    ０．１＜［Ｓｎ］／（［Ｓｎ］＋［Ｚｎ］）＜０．２７
    であることを特徴とするスパッタリングターゲット。
  16. インジウム、錫、亜鉛、ランタノイド類（Ｌｎ＝Ｌａ,Ｃｅ,Ｐｒ,Ｎｄ,Ｐｍ,Ｓｍ,Ｅｕ,Ｇｄ,Ｔｂ,Ｄｙ,Ｈｏ,Ｅｒ,Ｔｍ,Ｙｂ,Ｌｕのうち少なくとも一つ）及び酸素を含有し、インジウムの原子の数（＝［Ｉｎ］）と、錫の原子の数（＝［Ｓｎ］）と、亜鉛の原子の数（＝［Ｚｎ］）と、ランタノイド類の原子の数（＝［Ｌｎ］）の原子比が、
    ０．１＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
    ０．１＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２
    ０．３＜［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．８
    ０．０００１＜［Ｌｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］＋［Ｌｎ］）＜０．１
    であり、さらに、
    バルク抵抗が１０−３〜１０３ｍΩ、焼結密度が８０％以上であり、
    さらに、前記［Ｓｎ］と［Ｚｎ］の合計に対する前記［Ｓｎ］の原子比が、
    ０．１＜［Ｓｎ］／（［Ｓｎ］＋［Ｚｎ］）＜０．２７
    であることを特徴とするスパッタリングターゲット。
JP2007078996A 2007-03-26 2007-03-26 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット Active JP5244331B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007078996A JP5244331B2 (ja) 2007-03-26 2007-03-26 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
TW097110753A TWI447914B (zh) 2007-03-26 2008-03-26 An amorphous oxide semiconductor thin film, a method for manufacturing the same, a method for manufacturing a thin film transistor, a field effect transistor, a light emitting device, a display device, and a sputtering target
PCT/JP2008/055634 WO2008117810A1 (ja) 2007-03-26 2008-03-26 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US12/593,045 US8232552B2 (en) 2007-03-26 2008-03-26 Noncrystalline oxide semiconductor thin film, process for producing the noncrystalline oxide semiconductor thin film, process for producing thin-film transistor, field-effect-transistor, light emitting device, display device, and sputtering target

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007078996A JP5244331B2 (ja) 2007-03-26 2007-03-26 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット

Publications (2)

Publication Number Publication Date
JP2008243928A JP2008243928A (ja) 2008-10-09
JP5244331B2 true JP5244331B2 (ja) 2013-07-24

Family

ID=39788543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007078996A Active JP5244331B2 (ja) 2007-03-26 2007-03-26 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット

Country Status (4)

Country Link
US (1) US8232552B2 (ja)
JP (1) JP5244331B2 (ja)
TW (1) TWI447914B (ja)
WO (1) WO2008117810A1 (ja)

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
KR101402189B1 (ko) * 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
JP5489445B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5372776B2 (ja) * 2007-12-25 2013-12-18 出光興産株式会社 酸化物半導体電界効果型トランジスタ及びその製造方法
JP5219529B2 (ja) 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
US8410948B2 (en) * 2008-05-12 2013-04-02 John Vander Horst Recreational vehicle holding tank sensor probe
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
CN102132414B (zh) * 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
US8445903B2 (en) 2008-10-23 2013-05-21 Idemitsu Kosan Co., Ltd. Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR102469154B1 (ko) 2008-10-24 2022-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI501401B (zh) 2008-10-31 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
TWI502739B (zh) 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010123836A (ja) * 2008-11-21 2010-06-03 Idemitsu Kosan Co Ltd Ｉｎ−Ｓｎ−Ｌｎ系半導体膜を有する薄膜トランジスタ
TWI654754B (zh) * 2008-11-28 2019-03-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR101472771B1 (ko) * 2008-12-01 2014-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101549295B1 (ko) 2008-12-12 2015-09-01 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
JP4844627B2 (ja) 2008-12-24 2011-12-28 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5606680B2 (ja) * 2009-01-19 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法及び電気光学装置の製造方法
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
WO2010092810A1 (ja) * 2009-02-13 2010-08-19 株式会社アルバック トランジスタの製造方法、トランジスタ及びスパッタリングターゲット
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20100224880A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5424724B2 (ja) 2009-06-04 2014-02-26 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
EP3236504A1 (en) 2009-06-30 2017-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101944656B1 (ko) * 2009-06-30 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR102503687B1 (ko) 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5528734B2 (ja) * 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー
CN102473731B (zh) * 2009-07-10 2015-06-17 株式会社半导体能源研究所 制造半导体器件的方法
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI396314B (zh) * 2009-07-27 2013-05-11 Au Optronics Corp 畫素結構、有機電激發光顯示單元及其製造方法
JP5642447B2 (ja) 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
CN102484135B (zh) * 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
EP2544237B1 (en) * 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011037213A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2486593B1 (en) 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011046003A1 (en) 2009-10-14 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101750982B1 (ko) 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101747158B1 (ko) * 2009-11-06 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR102484475B1 (ko) 2009-11-06 2023-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101652790B1 (ko) 2009-11-09 2016-08-31 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011061922A1 (ja) * 2009-11-19 2011-05-26 株式会社アルバック 透明導電膜の製造方法、透明導電膜の製造装置、スパッタリングターゲット及び透明導電膜
KR20120106766A (ko) 2009-11-20 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011068032A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20110093113A (ko) 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102070537B1 (ko) 2010-02-18 2020-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
CN107045235A (zh) 2010-02-26 2017-08-15 株式会社半导体能源研究所 液晶显示装置
WO2011111522A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20110227082A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105304502B (zh) * 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
WO2011122299A1 (en) * 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP5780902B2 (ja) * 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012164963A (ja) * 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013070010A (ja) * 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN103250256B (zh) 2010-12-17 2017-04-19 株式会社半导体能源研究所 氧化物材料及半导体器件
KR101761804B1 (ko) * 2011-11-22 2017-08-10 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
JP5977523B2 (ja) * 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP5750064B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750065B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2013153118A (ja) * 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
JP5645737B2 (ja) * 2011-04-01 2014-12-24 株式会社神戸製鋼所 薄膜トランジスタ構造および表示装置
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
KR20190044123A (ko) 2011-05-10 2019-04-29 이데미쓰 고산 가부시키가이샤 In₂O₃-SnO₂-ZnO계 스퍼터링 타겟
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013037768A (ja) * 2011-08-03 2013-02-21 Kanazawa Inst Of Technology 透明導電膜の製造方法
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104025301B (zh) 2011-10-14 2017-01-18 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101893992B1 (ko) * 2011-12-15 2018-08-31 삼성코닝어드밴스드글라스 유한회사 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
TW201340332A (zh) * 2012-01-18 2013-10-01 Idemitsu Kosan Co 場效型電晶體
JP6212869B2 (ja) * 2012-02-06 2017-10-18 三菱マテリアル株式会社 酸化物スパッタリングターゲット
JP2013185160A (ja) * 2012-03-06 2013-09-19 Jx Nippon Mining & Metals Corp スパッタリングターゲット
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6068232B2 (ja) * 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
US9224820B2 (en) * 2012-05-31 2015-12-29 Samsung Corning Advanced Glass, Llc Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
CN104335353B (zh) * 2012-06-06 2017-04-05 株式会社神户制钢所 薄膜晶体管
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6059460B2 (ja) * 2012-07-20 2017-01-11 株式会社コベルコ科研 ターゲット組立体
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6470352B2 (ja) * 2012-10-18 2019-02-13 出光興産株式会社 酸化物半導体薄膜
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5722293B2 (ja) 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
JP6188712B2 (ja) * 2012-11-08 2017-08-30 出光興産株式会社 スパッタリングターゲット
JP6059513B2 (ja) * 2012-11-14 2017-01-11 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TW201422835A (zh) * 2012-12-03 2014-06-16 Solar Applied Mat Tech Corp 濺鍍靶材及導電金屬氧化物薄膜
JP6077978B2 (ja) * 2012-12-28 2017-02-08 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6068327B2 (ja) * 2012-12-28 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
JP2014175505A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP2014175503A (ja) 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP2014175504A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP6120386B2 (ja) 2013-05-09 2017-04-26 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
JP2014218706A (ja) * 2013-05-09 2014-11-20 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
DE112014007319B4 (de) 2013-08-02 2023-09-21 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP5802343B2 (ja) 2014-01-15 2015-10-28 株式会社神戸製鋼所 薄膜トランジスタ
KR20150105527A (ko) * 2014-03-06 2015-09-17 삼성디스플레이 주식회사 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터
US20150329371A1 (en) * 2014-05-13 2015-11-19 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
JP6287635B2 (ja) * 2014-06-30 2018-03-07 日立金属株式会社 半導体装置の製造方法および半導体装置
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
US20170363890A1 (en) * 2014-12-08 2017-12-21 Sharp Kabushiki Kaisha Liquid crystal display device
CN105655354A (zh) * 2016-01-22 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法以及显示装置
JP6747247B2 (ja) 2016-01-29 2020-08-26 日立金属株式会社 半導体装置および半導体装置の製造方法
CN109314146B (zh) * 2016-08-03 2022-12-27 株式会社尼康 半导体装置、pH传感器、生物传感器以及半导体装置的制造方法
KR101924070B1 (ko) * 2016-09-08 2018-11-30 한국산업기술대학교산학협력단 란탄족 물질 도핑 기반의 고 전도성 유연 투명전극 및 이의 제조방법
JP6389541B2 (ja) * 2017-03-10 2018-09-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
CN108987482B (zh) 2017-05-31 2022-05-17 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
JP6841184B2 (ja) 2017-08-07 2021-03-10 日立金属株式会社 半導体装置の製造方法
KR102576214B1 (ko) 2018-06-28 2023-09-07 삼성디스플레이 주식회사 배선 기판 및 이를 포함하는 표시 장치
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
JP6753969B2 (ja) * 2019-02-13 2020-09-09 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット
JP7378938B2 (ja) * 2019-02-22 2023-11-14 日東電工株式会社 光透過性導電フィルム
JP7378937B2 (ja) * 2019-02-22 2023-11-14 日東電工株式会社 光透過性導電フィルム
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
KR102201110B1 (ko) * 2020-01-22 2021-01-11 삼성디스플레이 주식회사 표시 장치
CN112992930A (zh) * 2021-02-03 2021-06-18 Tcl华星光电技术有限公司 阵列基板的制作方法、阵列基板以及显示装置
WO2023199722A1 (ja) * 2022-04-15 2023-10-19 株式会社神戸製鋼所 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体
WO2024057672A1 (ja) * 2022-09-16 2024-03-21 株式会社アルバック 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3163015B2 (ja) 1996-09-06 2001-05-08 グンゼ株式会社 透明導電膜
JP4560149B2 (ja) 1999-03-05 2010-10-13 出光興産株式会社 透明導電材料、透明導電ガラス及び透明導電フィルム
EP1233082B1 (en) * 1999-11-25 2009-01-07 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive oxide, and method for preparing sputtering target
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US20070037402A1 (en) * 2003-02-05 2007-02-15 Kazuyoshi Inoue Method for manufacturing semi-transparent semi-reflective electrode substrate, reflective element substrate, method for manufacturing same, etching composition used for the method for manufacturing the reflective electrode substrate
JP2004240091A (ja) 2003-02-05 2004-08-26 Idemitsu Kosan Co Ltd 半透過半反射型電極基板の製造方法
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7872259B2 (en) * 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
JP2006210033A (ja) 2005-01-26 2006-08-10 Idemitsu Kosan Co Ltd Ａｌ配線を備えた透明導電膜積層回路基板及びその製造方法。
CN102337505A (zh) * 2005-09-01 2012-02-01 出光兴产株式会社 溅射靶、透明导电膜、透明电极和电极基板及其制造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット

Also Published As

Publication number Publication date
US20100155717A1 (en) 2010-06-24
JP2008243928A (ja) 2008-10-09
TWI447914B (zh) 2014-08-01
US8232552B2 (en) 2012-07-31
WO2008117810A1 (ja) 2008-10-02
TW200845399A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
JP5244331B2 (ja) 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
TWI442570B (zh) Semiconductor thin film and its manufacturing method and thin film transistor
JP5466939B2 (ja) 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5466940B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
TWI467761B (zh) Field effect transistor, semiconductor device and manufacturing method thereof
JP5395994B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI412135B (zh) A semiconductor thin film, and a method of manufacturing the same, and a thin film transistor, an active matrix driving display panel
TWI525205B (zh) Film forming method
US8932903B2 (en) Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device
US8207530B2 (en) Oxide semiconductor and thin film transistor including the same
JPWO2009081885A1 (ja) 酸化物半導体電界効果型トランジスタ及びその製造方法
KR20170090995A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP2014027286A (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5244331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150