JP2008294194A - 強誘電体キャパシタの製造方法及び強誘電体キャパシタ - Google Patents
強誘電体キャパシタの製造方法及び強誘電体キャパシタ Download PDFInfo
- Publication number
- JP2008294194A JP2008294194A JP2007137685A JP2007137685A JP2008294194A JP 2008294194 A JP2008294194 A JP 2008294194A JP 2007137685 A JP2007137685 A JP 2007137685A JP 2007137685 A JP2007137685 A JP 2007137685A JP 2008294194 A JP2008294194 A JP 2008294194A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- hydrogen barrier
- insulating film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】強誘電体膜の劣化を防止する。
【解決手段】下地絶縁膜4上に下部電極51と強誘電体膜52と上部電極53とからなる電荷蓄積部5を形成する工程と、電荷蓄積部5を覆って絶縁材料でストッパ膜61を形成する工程と、ストッパ膜61を覆って水素バリア膜65を形成する工程と、水素バリア膜65を含む下地絶縁膜4上に層間絶縁膜7を形成する工程と、レジストパターンを用いて層間絶縁膜7をエッチングし、レジストパターンをウエット洗浄処理で除去して、上部電極53を露出させる第2コンタクトホール72を形成する工程と、その後に上部電極53の上面を覆って水素バリア性の導電材料で密着層76を形成する工程と、を有している。ストッパ膜61は、水素バリア膜65よりも、レジストパターンを除去するウエット洗浄処理のエッチングレートが小さい材料で形成する。
【選択図】図3
【解決手段】下地絶縁膜4上に下部電極51と強誘電体膜52と上部電極53とからなる電荷蓄積部5を形成する工程と、電荷蓄積部5を覆って絶縁材料でストッパ膜61を形成する工程と、ストッパ膜61を覆って水素バリア膜65を形成する工程と、水素バリア膜65を含む下地絶縁膜4上に層間絶縁膜7を形成する工程と、レジストパターンを用いて層間絶縁膜7をエッチングし、レジストパターンをウエット洗浄処理で除去して、上部電極53を露出させる第2コンタクトホール72を形成する工程と、その後に上部電極53の上面を覆って水素バリア性の導電材料で密着層76を形成する工程と、を有している。ストッパ膜61は、水素バリア膜65よりも、レジストパターンを除去するウエット洗浄処理のエッチングレートが小さい材料で形成する。
【選択図】図3
Description
本発明は、強誘電体キャパシタの製造方法及び強誘電体キャパシタに関する。
強誘電体メモリ装置(FeRAM)は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できる。そのため、DRAM並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。
一般に、強誘電体メモリ装置のメモリセルは、基板上にトランジスタ、下地絶縁膜、電荷蓄積部、層間絶縁膜、配線層が順次形成されたスタック構造となっている。トランジスタは、ゲート電極と一対のソース/ドレイン領域とを有しており、例えばゲート電極は配線層に設けられたワード線に、ソース領域は配線層に設けられたビット線に、ドレイン領域は電荷蓄積部の下部電極に、それぞれ接続されており、電荷蓄積部の上部電極は配線層に設けられたグランド線に接続されている。これらの接続は、下地絶縁膜や層間絶縁膜に設けられたプラグ導電部を介して行われている。以上のような構成のメモリセルは、ゲート電極に電圧が印加されると、一対のソース/ドレイン領域間で電流が流れるようにでき、電荷蓄積部にデータ(電荷)を書込み、あるいは電荷蓄積部からデータを読出しできるようになっている。
先述の電荷蓄積部は、上部電極と下部電極の間に強誘電体材料からなる強誘電体膜を備えている。強誘電体材料としては、ABO3の一般式で示されるペロブスカイト型の結晶構造を有するもの、具体的にはチタン酸ジルコン酸鉛(Pb(Zi,Ti)O3、以下PZTと称す)等がある。このように、強誘電体材料は酸化物であるので、強誘電体メモリ装置を製造する際には、強誘電体膜が還元されて劣化してしまうことが無いように留意する必要がある。強誘電体膜の劣化が防止された強誘電体キャパシタとしては、電荷蓄積部を覆って水素バリア膜が形成されているもの(例えば、特許文献1)が挙げられる。
特開2006−310637号公報
しかしながら、特許文献1に開示されている強誘電体キャパシタでは、電荷蓄積部の上部電極上に、コンタクトホールを形成し、このコンタクトホール内に上部電極と電気的に接続するプラグ導電部を形成する際に、強誘電体膜が還元されて劣化してしまうことがあった。詳しくは、コンタクトホールのパターニングに用いたレジストパターンを除去するために、例えばアッシング処理し残渣をウエット洗浄処理で除去すると、水素バリア膜の開口側壁が洗浄液でエッチングされてしまい、ここにエッチングによるえぐれ等が生じる。このえぐれは、ビット線等の配線に接続するプラグ導電部用の他のコンタクトホールをパターニングした後にも、洗浄液によってエッチングされて拡大し顕在化して、水素バリア膜と電荷蓄積部との剥離部分となってしまう。
すると、このような剥離部分は、コンタクトホール内に水素バリア性のバリア導電膜(密着層)を形成する際に、バリア導電膜材料のカバレッジ性が悪くなるので、バリア導電膜のウィークポイントとなってしまう。そして、コンタクトホール内に還元雰囲気でプラグ導電部を形成する際には、バリア導電膜のウィークポイントを通って電荷蓄積部に侵入した還元ガスが、強誘電体膜を劣化させてしまう問題があった。
本発明は、以上のような事情を鑑みてなされたもので、水素バリア膜のえぐれ等を防止して強誘電体膜の劣化を防止し、優れたヒステリシス特性を有する強誘電体キャパシタとその製造方法を提供することを目的とする。
本発明の強誘電体キャパシタの製造方法は、
基板上に下地絶縁膜を形成し、この下地絶縁膜の所定位置に第1プラグ導電部を形成する工程と、
前記下地絶縁膜上に、下部電極と強誘電体膜と上部電極とからなる電荷蓄積部を形成する工程と、
前記電荷蓄積部を覆って、絶縁材料でストッパ膜を形成する工程と、
前記ストッパ膜を覆って、水素バリア膜を形成する工程と、
前記水素バリア膜を含む下地絶縁膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第1プラグ導電部を露出させる第1コンタクトホールを形成する工程と、
レジストパターンをマスクにして、前記層間絶縁膜と前記水素バリア膜と前記ストッパ膜とを順次エッチングし、その後にウエット洗浄処理によって前記レジストパターンを除去し、前記電荷蓄積部の上部電極を露出させる第2コンタクトホールを形成する工程と、
前記第2コンタクトホール内に、前記上部電極の上面を覆って水素バリア性の導電材料で密着層を形成する工程と、
前記第1コンタクトホール内に、第2プラグ導電部を形成する工程と、
前記第2コンタクトホール内に、第3プラグ導電部を形成する工程と、を有し
前記ストッパ膜は、レジストパターンを除去する前記ウエット洗浄処理の洗浄液によるエッチングレートが、前記水素バリア膜の前記洗浄液によるエッチングレートよりも低い材料で形成することを特徴とする。
基板上に下地絶縁膜を形成し、この下地絶縁膜の所定位置に第1プラグ導電部を形成する工程と、
前記下地絶縁膜上に、下部電極と強誘電体膜と上部電極とからなる電荷蓄積部を形成する工程と、
前記電荷蓄積部を覆って、絶縁材料でストッパ膜を形成する工程と、
前記ストッパ膜を覆って、水素バリア膜を形成する工程と、
前記水素バリア膜を含む下地絶縁膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第1プラグ導電部を露出させる第1コンタクトホールを形成する工程と、
レジストパターンをマスクにして、前記層間絶縁膜と前記水素バリア膜と前記ストッパ膜とを順次エッチングし、その後にウエット洗浄処理によって前記レジストパターンを除去し、前記電荷蓄積部の上部電極を露出させる第2コンタクトホールを形成する工程と、
前記第2コンタクトホール内に、前記上部電極の上面を覆って水素バリア性の導電材料で密着層を形成する工程と、
前記第1コンタクトホール内に、第2プラグ導電部を形成する工程と、
前記第2コンタクトホール内に、第3プラグ導電部を形成する工程と、を有し
前記ストッパ膜は、レジストパターンを除去する前記ウエット洗浄処理の洗浄液によるエッチングレートが、前記水素バリア膜の前記洗浄液によるエッチングレートよりも低い材料で形成することを特徴とする。
前記レジストパターンを除去する際には、通常はアッシング処理してレジストパターンを灰化して、その残渣をウエット洗浄処理で除去するが、前記水素バリア膜は、前記ウエット洗浄処理で用いる洗浄液に曝されると、前記第2コンタクトホール内に露出した前記水素バリア膜の開口側壁がエッチングされ、ここにえぐれ(ピット)等が生じる。本発明の方法では、前記ウエット洗浄処理に用いる洗浄液による前記ストッパ膜のエッチングレートが、水素バリア膜のものよりも低い材料、すなわち前記洗浄液によってエッチングされにくい材料でストッパ膜を形成しているので、前記第2コンタクトホール内に露出したストッパ膜の開口側壁は、前記水素バリア膜の開口側壁よりもえぐれ等の発生が低減される。
したがって、前記電荷蓄積部の上部電極を覆って密着層を形成する際に、弱い部分(ウィークポイント)が生じることなく良好な密着層を形成することができ、第3プラグ導電部を形成する工程で前記電荷蓄積部の強誘電体膜が劣化されることが低減される。
詳しくは、従来の方法では、前記上部電極と接する水素バリア膜の開口側壁に、先述のようにえぐれが生じ、このえぐれ部分では密着層材料のカバレッジ性が損なわれ、密着層のウィークポイントが生じてしまう。そして、通常は還元雰囲気で第3プラグ導電部を形成するので、還元ガスが前記ウィークポイントを通って電荷蓄積部に侵入してしまうが、電荷蓄積部の強誘電体膜は、酸化物からなっているので前記還元ガスによって還元され劣化してしまう。
ところが、本発明の方法では、前記上部電極と接するストッパ膜の開口側壁におけるえぐれの発生が、前記水素バリア膜の開口側壁よりも低減されるので、ストッパ膜の開口側壁における密着層材料のカバレッジ性が損なわれることが低減され、少なくとも前記上部電極を覆う部分には、ウィークポイントが極めて少ない密着層を形成することができる。したがって、第3プラグ導電部を形成する際の還元雰囲気で強誘電体膜が劣化されることが低減される。
詳しくは、従来の方法では、前記上部電極と接する水素バリア膜の開口側壁に、先述のようにえぐれが生じ、このえぐれ部分では密着層材料のカバレッジ性が損なわれ、密着層のウィークポイントが生じてしまう。そして、通常は還元雰囲気で第3プラグ導電部を形成するので、還元ガスが前記ウィークポイントを通って電荷蓄積部に侵入してしまうが、電荷蓄積部の強誘電体膜は、酸化物からなっているので前記還元ガスによって還元され劣化してしまう。
ところが、本発明の方法では、前記上部電極と接するストッパ膜の開口側壁におけるえぐれの発生が、前記水素バリア膜の開口側壁よりも低減されるので、ストッパ膜の開口側壁における密着層材料のカバレッジ性が損なわれることが低減され、少なくとも前記上部電極を覆う部分には、ウィークポイントが極めて少ない密着層を形成することができる。したがって、第3プラグ導電部を形成する際の還元雰囲気で強誘電体膜が劣化されることが低減される。
また、前記ストッパ膜を形成する工程は、前記ストッパ膜の材料として水素バリア性を有する材料を用いることが好ましい。
このようにすれば、前記水素バリア膜の開口側壁にえぐれが生じ、これに対応して密着層にウィークポイントが生じた場合でも、このウィークポイントを通った還元ガスは、前記ストッパ膜を水素バリア性を有する材料で形成しているので、ストッパ膜を透過して電荷蓄積部に侵入することが防止される。よって、強誘電体膜の劣化がさらに低減される。
このようにすれば、前記水素バリア膜の開口側壁にえぐれが生じ、これに対応して密着層にウィークポイントが生じた場合でも、このウィークポイントを通った還元ガスは、前記ストッパ膜を水素バリア性を有する材料で形成しているので、ストッパ膜を透過して電荷蓄積部に侵入することが防止される。よって、強誘電体膜の劣化がさらに低減される。
また、前記ストッパ膜を形成する工程は、前記ストッパ膜の材料としてSiNを用いることが好ましい。
SiNは、一般的な洗浄液、例えばアンモニア水溶液と過酸化水素水との混合溶液に極めて溶解しにくいので、ストッパ膜をSiNで形成することによって、ストッパ膜の開口側壁にえぐれが生じることを格段に低減できる。また、SiNは水素バリア性を有しているので、先述のように水素バリア膜のえぐれ部に対応して密着層のウィークポイントが生じた場合でも、強誘電体膜の劣化がより格段に低減される。
SiNは、一般的な洗浄液、例えばアンモニア水溶液と過酸化水素水との混合溶液に極めて溶解しにくいので、ストッパ膜をSiNで形成することによって、ストッパ膜の開口側壁にえぐれが生じることを格段に低減できる。また、SiNは水素バリア性を有しているので、先述のように水素バリア膜のえぐれ部に対応して密着層のウィークポイントが生じた場合でも、強誘電体膜の劣化がより格段に低減される。
前記ストッパ膜を形成する工程は、前記ストッパ膜の形成方法としてスパッタリング法を用いることが好ましい。
スパッタリング法を用いると非還元雰囲気でストッパ膜を形成することができるので、前記電荷蓄積部の強誘電体膜を還元雰囲気で劣化させることなくストッパ膜を形成することができる。
スパッタリング法を用いると非還元雰囲気でストッパ膜を形成することができるので、前記電荷蓄積部の強誘電体膜を還元雰囲気で劣化させることなくストッパ膜を形成することができる。
前記第2コンタクトホールを形成する工程を、前記第1コンタクトホールを形成する工程より先に行い、これらの工程の間に酸素雰囲気でアニール処理する工程を有することが好ましい。
このようにすれば、アニール処理以前に前記電荷蓄積部の強誘電体膜が還元され劣化した場合でも、アニール処理によって強誘電体膜を熱酸化することができ、強誘電体膜の酸素欠損を回復させることができる。したがって、優れた強誘電体特性の強誘電体膜とすることができ、ヒステリシス特性が優れた強誘電体キャパシタを製造することができる。
このようにすれば、アニール処理以前に前記電荷蓄積部の強誘電体膜が還元され劣化した場合でも、アニール処理によって強誘電体膜を熱酸化することができ、強誘電体膜の酸素欠損を回復させることができる。したがって、優れた強誘電体特性の強誘電体膜とすることができ、ヒステリシス特性が優れた強誘電体キャパシタを製造することができる。
本発明の強誘電体キャパシタは、
基板上に形成された下地絶縁膜と、
前記下地絶縁膜の所定位置に形成された第1プラグ導電部と、
前記下地絶縁膜上に形成された、下部電極と強誘電体膜と上部電極とからなる電荷蓄積部と、
前記電荷蓄積部を覆って形成された、絶縁材料からなるストッパ膜と、
前記ストッパ膜を覆って形成された水素バリア膜と、
前記水素バリア膜を覆って形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記第1プラグ導電部と電気的に接続された第2プラグ導電部と、
前記層間絶縁膜と前記水素バリア膜と前記ストッパ膜とを貫通して形成され、かつ前記上部電極と電気的に接続された第3プラグ導電部と、
前記上部電極と前記第3プラグ導電部との間に形成され、水素バリア性の導電材料からなる密着層と、を備え、
前記第3プラグ導電部は、レジストパターンをマスクにしたエッチングで形成されてなる第2コンタクトホール内に形成され、
前記ストッパ膜は、前記レジストパターンを除去するウエット洗浄処理に用いられた洗浄液によるエッチングレートが、前記水素バリア膜の前記洗浄液によるエッチングレートよりも、低い材料からなっていることを特徴とする。
基板上に形成された下地絶縁膜と、
前記下地絶縁膜の所定位置に形成された第1プラグ導電部と、
前記下地絶縁膜上に形成された、下部電極と強誘電体膜と上部電極とからなる電荷蓄積部と、
前記電荷蓄積部を覆って形成された、絶縁材料からなるストッパ膜と、
前記ストッパ膜を覆って形成された水素バリア膜と、
前記水素バリア膜を覆って形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記第1プラグ導電部と電気的に接続された第2プラグ導電部と、
前記層間絶縁膜と前記水素バリア膜と前記ストッパ膜とを貫通して形成され、かつ前記上部電極と電気的に接続された第3プラグ導電部と、
前記上部電極と前記第3プラグ導電部との間に形成され、水素バリア性の導電材料からなる密着層と、を備え、
前記第3プラグ導電部は、レジストパターンをマスクにしたエッチングで形成されてなる第2コンタクトホール内に形成され、
前記ストッパ膜は、前記レジストパターンを除去するウエット洗浄処理に用いられた洗浄液によるエッチングレートが、前記水素バリア膜の前記洗浄液によるエッチングレートよりも、低い材料からなっていることを特徴とする。
前記ストッパ膜は、前記ウエット洗浄処理に用いられた洗浄液のエッチングレートが、前記水素バリア膜のエッチングレートよりも低い材料からなっているので、洗浄液によるえぐれの発生が、水素バリア膜よりも低減されている。したがって、前記電荷蓄積部の上部電極に接触して水素バリア膜が形成されている場合よりも、上部電極上の密着層にウィークポイント生じることが低減されている。したがって、第3プラグ導電部を形成する際の還元雰囲気で、前記ウィークポイントを通って前記電荷蓄積部に侵入することが低減されている。よって、前記電荷蓄積部の強誘電体膜は酸化物からなっているが、これが還元されて劣化することが低減され、これを備えた強誘電体キャパシタは優れたヒステリシス特性のものとなる。
また、前記ストッパ膜は、SiNからなることが好ましい。
SiNは、一般的な洗浄液、例えばアンモニア水溶液と過酸化水素水との混合溶液に極めて溶解しにくいので、SiNからなるストッパ膜は、その開口側壁にえぐれを生じることが格段に低減され、えぐれに起因する密着層のウィークポイントの発生を格段に低減することができる。したがって、先述のように強誘電体膜の劣化を格段に低減することができる。また、SiNは水素バリア性を有しているので、前記水素バリア膜の開口側壁にえぐれが生じて密着層にウィークポイントが発生した場合でも、例えば前記第3プラグ導電部形成時に前記ウィークポイントを通った還元ガスが、SiNからなるストッパ膜を透過して電荷蓄積部に侵入することが防止される。よって、強誘電体膜の劣化がより低減される。
SiNは、一般的な洗浄液、例えばアンモニア水溶液と過酸化水素水との混合溶液に極めて溶解しにくいので、SiNからなるストッパ膜は、その開口側壁にえぐれを生じることが格段に低減され、えぐれに起因する密着層のウィークポイントの発生を格段に低減することができる。したがって、先述のように強誘電体膜の劣化を格段に低減することができる。また、SiNは水素バリア性を有しているので、前記水素バリア膜の開口側壁にえぐれが生じて密着層にウィークポイントが発生した場合でも、例えば前記第3プラグ導電部形成時に前記ウィークポイントを通った還元ガスが、SiNからなるストッパ膜を透過して電荷蓄積部に侵入することが防止される。よって、強誘電体膜の劣化がより低減される。
以下、図面を参照して本発明の一実施形態を、強誘電体キャパシタを備えた強誘電体メモリ装置のメモリセルを例に用いて説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。また、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
図1は、本発明に係る強誘電体キャパシタの一実施形態を示すメモリセルの断面構成図である。図1に示すように、メモリセル1は、単結晶シリコン等からなる基板2上に形成されたスイッチングトランジスタ3と、スイッチングトランジスタ3を覆って形成された下地絶縁膜4と、下地絶縁膜4上に形成された電荷蓄積部5と、電荷蓄積部5を覆って形成されたストッパ膜61と、ストッパ膜61を覆って形成された水素バリア膜65と、水素バリア膜65を覆って形成された層間絶縁膜7と、を備えて構成されている。また、層間絶縁膜7上には、例えばAl(アルミニウム)等からなる配線パターン9が形成されており、本実施形態では配線パターン9はビット線91とグランド線92とを備えている。
前記スイッチングトランジスタ3は、本実施形態ではシリコンからなる基板2上に熱酸化法等で形成されたゲート絶縁膜31と、ゲート絶縁膜31上に形成された多結晶シリコンからなるゲート電極32と、イオン注入法等で形成されたドープ領域33、34と、SiN等からなるサイドウォール35と、から構成されている。本実施形態では、ドープ領域33はソース領域となっており、ドープ領域34はドレイン領域となっている。このような構成により、図示しないワード線によってゲート電極32に電圧が印加されると、ソース領域33からドレイン領域34へ電流が流れることができるようになっている。
前記下地絶縁膜4は、例えばSiO2からなるものであり、この下地絶縁膜4を貫通してビット線側下部コンタクトホール41及びグランド線側下部コンタクトホール42が形成されている。これらコンタクトホール41、42内には、例えばTiやTiN等の水素バリア性の導電材料からなる密着層45、46が形成されている。また、コンタクトホール41、42内の前記密着層45、46上には、例えばタングステン等からなるプラグ81、82が埋設されている。本実施形態では、プラグ81、82として、前記ビット線側下部コンタクトホール41内のビット線側下部プラグ81と、前記グランド線側下部コンタクトホール42内のグランド線側下部プラグ82と、が形成されている。
前記電荷蓄積部5は、例えば下部電極51、強誘電体膜52、上部電極53が下地絶縁膜4のグランド線側下部プラグ82上に、順次形成されてなるものである。また、本実施形態では、下部電極51とグランド線側下部プラグ82との間に、下地導電部55が形成されている。下地導電部55は、本実施形態ではTiAlNからなるものであり、前記グランド線側下部プラグ82と前記下部電極51とを電気的に接続するものである。また、下地導電部55は、TiAlNが自己配向性を有しているので下部電極51を結晶配向が揃ったものとすることができる。また、下地導電部55は、TiAlNが水素バリア性と酸素バリア性とを兼ね備えているので、下部電極51側が還元されることや、グランド線側下部プラグ82側が酸化されることが防止できるようになっている。
前記下部電極51は、前記下地導電部55上に例えばIr(イリジウム)薄膜、IrOx(イリジウム酸化物)薄膜、Pt(プラチナ)薄膜が順次形成されてなるもので、前記Ir薄膜は、前記下地導電部55や前記グランド線側下部プラグ82等を介して前記スイッチングトランジスタ3のドレイン領域34に接続されている。また、前記強誘電体膜52は、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する材料からなるもので、PZT(Pb(Zr、Ti)O3)やPLZT((Pb、La)(Zr、Ti)O3)、さらに、これら材料にニオブ(Nb)等の金属が加えられた強誘電体材料によって形成されている。また、前記上部電極53は、強誘電体膜52上にPt薄膜、IrOx薄膜、Ir薄膜が順次形成されてなるもので、Ir薄膜は後述するグランド線側上部プラグ(第3プラグ導電部)84を介してグランド線92に接続されている。下部電極51と上部電極53との間に電圧が印加されると、これら電極に挟持された前記強誘電体膜52に電荷を蓄積できるようになっている。
前記水素バリア膜65は、例えばAlOx(アルミニウム酸化物)からなるものであり、後述する層間絶縁膜7を形成する際の水素ガスや水蒸気等の還元ガスに、前記電荷蓄積部5が曝されることを防止できるようになっている。先述したように電荷蓄積部5の強誘電体膜52は酸化物を材料としているので、還元ガスに曝されて還元されると強誘電体特性が損なわれて劣化してしまうが、水素バリア膜65によって劣化が防止できるようになっている。
前記ストッパ膜61は、例えばSiN(窒化ケイ素)からなるものである。一般に、レジストパターンを除去する際には、アッシング処理してレジストパターンを灰化した後に、例えばアンモニア水溶液と過酸化水素水との混合溶液を洗浄液として、ウエット洗浄処理して残渣(有機汚染物)を除去する。このような一般的な洗浄液に対して、SiNはAlOxよりも格段に溶解しにくいので、SiNからなるストッパ膜61は、AlOxからなる前記水素バリア膜65よりも前記洗浄液によるエッチングレートが格段に低くなっており、エッチングされにくくなっている。
前記層間絶縁膜7は、例えばTEOS(テトラエトキシシラン)等を材料に用いて形成されたものである。また、前記下地絶縁膜4のビット線側下部プラグ81と対応する位置には、ビット線側上部コンタクトホール(第1コンタクトホール)71が形成されており、前記電荷蓄積部5上にはグランド線側上部コンタクトホール(第2コンタクトホール)72が形成されている。これらコンタクトホール71、72内壁には、前記密着層45、46と同様に、TiやTiN等の水素バリア性の導電材料からなる密着層75、76が形成されている。また、コンタクトホール71、72内の前記密着層75、76上には、例えばタングステン等からなるプラグ81、82が形成されている。本実施形態では、プラグ81、82として、前記ビット線側上部コンタクトホール71内のビット線側上部プラグ(第2プラグ導電部)83と、前記グランド線側上部コンタクトホール72内のグランド線側上部プラグ(第3プラグ導電部)84と、が形成されている。
このように本実施形態では、密着層76が前記上部電極53と前記第3プラグ導電部(グランド線側上部プラグ)84との間の他に、グランド線側上部コンタクトホール72の内壁にも形成されており、またグランド線側上部コンタクトホール72以外のコンタクトホール41、42、71内壁にも同様に形成されている。このような密着層45、46、75、76によって、プラグ81、82、83、84とコンタクトホール41、42、71、72内壁側との密着性を高めることができるようになっている。また、前記上部電極53上の密着層76は、水素バリア性の導電材料からなっているので、上部電極53側から前記電荷蓄積部5に水素ガス等の還元ガスが侵入することを防止することができるようになっている。
以上のように、電荷蓄積部5の上部電極53がグランド線側上部プラグ84等を介してグランド線92に接続され、下部電極51が、下地導電部55、グランド線側下部プラグ82、ビット線側下部プラグ81、ビット線側上部プラグ83等を介してビット線91と接続されることにより、上部電極53と下部電極51との間に電圧を印加することができ、これら電極間に挟持された強誘電体膜52に電荷を蓄積することができるようになっている。したがって、電荷蓄積部5は強誘電体キャパシタとして機能させることができるようになっている。
また、ビット線側下部プラグ81とグランド線側下部プラグ82との間にスイッチングトランジスタ3を介することにより、ビット線91から電荷蓄積部5へ伝達される電気信号をオンオフすることが可能となり、強誘電体キャパシタとスイッチングトランジスタ3とを備えたメモリセル1はデータを読出し、あるいは書込みすることができるようになっている。
次に、本発明の強誘電体キャパシタの製造方法を、前記メモリセル1の製造に適用した場合を例として説明する。なお、以下の説明で用いる図のうち、図3(a)〜(d)及び、図4(a)では、基板2(図1参照)等の下層構造を一部省略して示している。
まず、図2(a)に示すように、基板2上にスイッチングトランジスタ3を形成する。具体的には、まず単結晶シリコン等からなる基板2の所定位置に、LOCOS法で素子分離領域21を形成する。素子分離領域21が形成されることにより、素子分離領域21の間が、メモリセル領域となる。そして、基板2上に熱酸化法等でゲート絶縁膜31を形成し、この上に多結晶シリコン等からなるゲート電極32を形成する。そして、ゲート電極32と素子分離領域21との間の基板2中にイオン注入法で不純物イオンを注入し、ドープ領域33、34を形成する。そして、例えば基板2上の全面にSiNを成膜し、エッチバックすることによりサイドウォール35を形成する。そして、素子分離領域21とサイドウォール35との間のドープ領域33、34にイオン注入法で再度不純物イオンを注入することで、この部分のイオン濃度を高めて高濃度不純物領域(図示せず)を形成する。これらは公知の方法で形成することができる。
次に、図2(b)に示すように、スイッチングトランジスタ3が形成された基板2上に、下地絶縁膜4を形成し、下地絶縁膜4の所定位置にビット線側下部プラグ81及びグランド線側下部プラグ82を形成する。具体的には、例えばTEOSを原料ガスとしてCVD法で下地絶縁膜4を形成する。そして、下地絶縁膜4上に例えばポジ型のフォトレジストを成膜し、前記ドープ領域33、34と対応する位置を露光/現像してこの部分を除去し、レジストパターン(図示せず)を形成する。そして、このレジストパターンをマスクとして下地絶縁膜4をエッチングし、前記ドープ領域33、34のそれぞれに通じるコンタクトホール41、42を形成する。
そして、コンタクトホール41、42内に、例えばスパッタリング法でTi、TiNを順次成膜して、密着層45、46を形成する。そして、下地絶縁膜4の全面に例えばW(タングステン)をCVD法で成膜して、これをコンタクトホール41、42に埋め込む。ここで、コンタクトホール41、42内壁には、前記密着層45、46が形成されており、コンタクトホール41、42内にタングステンを良好に埋め込むことができる。そして、下地絶縁膜4上を下地絶縁膜4が露出するまでCMP法等で研磨し、下地絶縁膜4上のTi膜、TiN膜、タングステン膜を除去する。このようにして、ビット線側下部コンタクトホール41内にビット線側下部プラグ81を、グランド線側下部コンタクトホール42内にグランド線側下部プラグ82を、それぞれ形成する。これらは公知の方法で形成することができる。
次に、図2(c)に示すように、前記下地絶縁膜4上に下地導電部55及び、下部電極51と、強誘電体膜52と、上部電極53とからなる電荷蓄積部5を形成する。そして、電荷蓄積部5を覆ってストッパ膜61を形成し、ストッパ膜61を覆って水素バリア膜65を形成する。具体的には、まず前記下地絶縁膜4上に、下地導電部55の材料として、例えばTiAlN(チタンアルミナイトライド)をスパッタリング法で形成する。そして、この上に下部電極51の材料として、例えばIr(イリジウム)、IrOx(イリジウム酸化物)、Pt(プラチナ)をスパッタリング法で順次成膜する。そして、この上に強誘電体膜52の材料として、例えば(Pb(Zi,Ti)O3(チタン酸ジルコン酸鉛、以下PZTと称す)をゾルゲル法やスパッタリング法等で成膜する。そして、この上に上部電極53の材料として、例えばPt、IrOx、Irをスパッタリング法で順次成膜する。そして、これら材料膜の上面、すなわち上部電極53となる膜上に、例えばフォトリソグラフィ法でレジストパターンを形成し、これをマスクとして前記材料膜をエッチングして、下地導電部55と、この上に下部電極51、強誘電体膜52、上部電極53が順次積層された電荷蓄積部5とを形成する。
そして、電荷蓄積部5を含む前記下地絶縁膜4の全面に、例えばSiN(窒化ケイ素)をスパッタリング法で成膜して、これをパターニングすることにより、電荷蓄積部5を覆うストッパ膜61を形成する。このようにスパッタリング法によれば、非還元雰囲気でSiNを成膜できるので、前記電荷蓄積部5の強誘電体膜52が還元され劣化することなく、ストッパ膜61を形成することができる。そして、ストッパ膜61を含む下地絶縁膜4上の全面に、例えばAlOx(アルミニウム酸化物)をスパッタリング法で成膜して、これをパターニングすることにより、ストッパ膜61を覆う水素バリア膜65を形成する。
次に、図3(a)に示すように、前記水素バリア膜65を含む下地絶縁膜4上の全面に、例えばTEOS等を原料ガスに用いたCVD法によりSiO2からなる層間絶縁膜7を形成する。一般に、層間絶縁膜7の原料ガス(TEOS)が化学反応する際には、水素ガスや水蒸気等の還元ガスが発生する。前記電荷蓄積部5の強誘電体膜52は、酸化物であるPZTからなっており、したがって前記還元ガスに還元されると、強誘電体膜52は強誘電体特性が損なわれて劣化してしまう。しかしながら本実施形態の製造方法では、電荷蓄積部5を覆って水素バリア膜65を形成しており、前記電荷蓄積部5が水素ガスに曝されないので、強誘電体膜52が劣化されることなく層間絶縁膜7を形成することができる。
次に、層間絶縁膜7上に例えばポジ型のフォトレジストを成膜し、前記上部電極53と対応する位置を露光/現像してこの部分を除去し、レジストパターン(図示せず)を形成する。そして、このレジストパターンをマスクとして、例えばドライエッチングで層間絶縁膜7、水素バリア膜65、ストッパ膜61を順次エッチングし、前記上部電極53を露出させる。そして、前記レジストパターン(図示せず)を、例えばアッシング処理して灰化し、さらにその残渣(有機汚染物)をウエット洗浄処理して除去することにより、レジストパターンを除去する。具体的なウエット洗浄処理の方法としては、硫酸と過酸化水素水の混合溶液(硫酸過水)を洗浄液として用いる方法(SPM洗浄)や、アンモニア水溶液と過酸化水素水との混合溶液(アンモニア過水)を洗浄液として用いる方法(APM洗浄)等が挙げられる。本実施形態では、アンモニア、過酸化水素水、水を適切な比率で混合したアンモニア過水を75〜85℃程度に加熱してAPM洗浄を行う。このようにして、図3(b)に示すように、前記層間絶縁膜7に前記電荷蓄積部5の上部電極53を露出させる第2コンタクトホール(グランド線側上部コンタクトホール)72を形成する。
ここで前記ウエット洗浄処理中には、グランド線側上部コンタクトホール72内に露出した水素バリア膜65の開口側壁65aが、アンモニア過水(洗浄液)に曝されることによりエッチングされ、微小な表面粗さ(マイクロラフネス)や結晶欠陥が拡大して、開口側壁65aにえぐれ(ピット)が生じることがある。一方で、前記ストッパ膜61は、前記アンモニア過水等の一般的な洗浄液に溶解しにくいSiNで形成しているので、グランド線側上部コンタクトホール72に露出したストッパ膜61の開口側壁61aは、ほとんどエッチングされることがなく、前記水素バリア膜65の開口側壁65aよりもえぐれ等の発生が防止され、あるいは格段に低減されている。
次に、本実施形態では図3(c)に示すように、グランド線側上部コンタクトホール72が形成された基板2(図1参照)を、600℃の酸素雰囲気に5分間保持することにより、アニール処理を行う。このようにすることで、前記電荷蓄積部5の強誘電体膜52を熱酸化させて、その酸素欠損を回復させることができる。
次に、図3(d)に示すように、前記層間絶縁膜7に、第1プラグ導電部(ビット線側下部プラグ)81を露出させる第1コンタクトホール(ビット線側上部コンタクトホール)71を形成し、このビット線側上部コンタクトホール71内と前記グランド線上部コンタクトホール72内とに、それぞれ密着層75、76を形成する。具体的には、前記グランド線側上部コンタクトホール72と同様に、層間絶縁膜7上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして層間絶縁膜7をエッチングする。そして、アッシング処理し、ウエット洗浄処理することにより前記レジストパターンを除去する。ここでも、先述したように水素バリア膜65の開口側壁65aは洗浄液に曝されてえぐれが発生する。また、グランド線側上部コンタクトホール72形成時に発生したえぐれが、ビット線側上部コンタクトホール71形成時に顕在化することによって、水素バリア膜65とストッパ膜61との間の密着力が損なわれ、ここに剥離を生じることもある。
そして、前記ビット線側下部プラグ81の露出面を含むビット線側上部コンタクトホール71内壁全体と、前記上部電極53の露出面を含むグランド線側上部コンタクトホール72内壁全体と、に例えばTi、TiNをスパッタリング法で順次成膜して、密着層75、76を形成する。このように、本実施形態では、上部電極53の露出面のみを覆うのではなく、グランド線側上部コンタクトホール72内壁全体を覆うようにして密着層76を形成している。先述したように、前記水素バリア膜65の開口側壁65aには、えぐれや剥離が生じており、このようなえぐれ部分では密着層76の材料(Ti、TiN)のカバレッジ性が損なわれるので、密着層76には前記水素バリア膜65のえぐれ部分に対応して弱い部分(ウィークポイント)が生じてしまう。一方、前記ストッパ膜61の開口側壁61aにはえぐれ部分が生じないので、密着層76の前記ストッパ膜61の開口側壁61aと対応する部分にはウィークポイントが生じることが防止されている。
次に、図4(a)に示すように、前記密着層75を含むビット線側上部コンタクトホール71内にビット線側上部プラグ(第2プラグ導電部)83を形成し、前記密着層76を含むグランド線側上部コンタクトホール72内にグランド線側上部プラグ(第3プラグ導電部)84を形成する。具体的には、例えばタングステンを層間絶縁膜7の全面にCVD法で成膜して、これをコンタクトホール71、72に埋め込む。コンタクトホール71、72内壁には、前記密着層75、76が形成されており、コンタクトホール71、72内にタングステンを良好に埋め込むことができる。通常は、還元雰囲気でタングステンを成膜するが、前記上部電極53を覆って水素バリア性の材料で密着層76を形成しているので、水素ガス等の還元ガスが密着層76側から電荷蓄積部5に侵入して強誘電体膜52を還元して劣化させてしまうことが防止されている。
そして、例えば層間絶縁膜7上をCMP法で層間絶縁膜7上面が露出するまで研磨して、層間絶縁膜7上のタングステン膜や、Ti膜、TiN膜等を除去して、ビット線側上部コンタクトホール71内にビット線側上部プラグ83を、グランド線側上部コンタクトホール72内にグランド線側上部プラグ84を、それぞれ形成する。
次に、図4(b)に示すように、層間絶縁膜7上に配線パターン9を形成する。具体的には、層間絶縁膜7上に例えばAlをスパッタリング法で成膜する。そして、Al膜上にフォトレジストを成膜し、その所定位置を露光/現像してレジストパターン(図示せず)を形成する。そして、レジストパターンをマスクとしてAl膜をエッチングし、配線パターン9を形成する。本実施形態では、電荷蓄積部5上のグランド線側上部プラグ84と接続する配線パターン9をグランド線92とし、ビット線側上部プラグ83と接続する配線パターン9をビット線91とする。このようにして、メモリセル1を製造する。
以上のような、本発明の強誘電体キャパシタの製造方法によれば、電荷蓄積部5の上部電極53上にこれと接触させてストッパ膜61を形成しており、ストッパ膜61は水素バリア膜65よりもエッチングされにくい材料で形成しているので、ストッパ膜61の開口側壁61aにえぐれを生じることが防止される。したがって、グランド線側上部コンタクトホール72内の密着層76の、少なくとも前記ストッパ膜61の開口側壁61aと対応する部分には、ウィークポイントを生じることが防止される。
従来の方法では、上部電極に接触させて水素バリア膜を形成するが、先述したように水素バリア膜の開口側壁には、レジストパターンを除去する洗浄処理でえぐれ等が生じており、上部電極上の密着層の前記えぐれと対応する部分にはウィークポイントが生じている。したがって、グランド線側上部プラグを形成する際に、還元ガスがウィークポイントを通って電荷蓄積部に侵入し、強誘電体膜を還元して劣化させてしまう。
ところが、本発明の方法では、上部電極53と接触させてストッパ膜61を形成し、密着層76の上部電極53との接触部にウィークポイントを生じないようにしているので、グランド線側上部プラグ84形成時に、還元ガスが前記ウィークポイントを通って電荷蓄積部5に侵入して強誘電体膜52を劣化させることが防止される。
従来の方法では、上部電極に接触させて水素バリア膜を形成するが、先述したように水素バリア膜の開口側壁には、レジストパターンを除去する洗浄処理でえぐれ等が生じており、上部電極上の密着層の前記えぐれと対応する部分にはウィークポイントが生じている。したがって、グランド線側上部プラグを形成する際に、還元ガスがウィークポイントを通って電荷蓄積部に侵入し、強誘電体膜を還元して劣化させてしまう。
ところが、本発明の方法では、上部電極53と接触させてストッパ膜61を形成し、密着層76の上部電極53との接触部にウィークポイントを生じないようにしているので、グランド線側上部プラグ84形成時に、還元ガスが前記ウィークポイントを通って電荷蓄積部5に侵入して強誘電体膜52を劣化させることが防止される。
なお、本発明の方法でも、水素バリア膜65の開口側壁65aにはえぐれが生じると考えられる。しかしながら、このえぐれに起因して密着層76にウィークポイントが生じた場合でも、このウィークポイントの位置は水素バリア膜65の開口側壁65aと対応する位置であるので、ウィークポイントを通った還元ガスは水素バリア膜65とストッパ膜61との間に流入する。したがって、電荷蓄積部5に侵入する還元ガスは、ストッパ膜61を透過した僅かな量の還元ガスであるので、強誘電体膜52の劣化を低減することができる。また、本実施形態のように、水素バリア性の材料でストッパ膜61を形成すれば、還元ガスがストッパ膜61を透過しないので、強誘電体膜52の劣化を確実に防止することができる。
また、本実施形態の方法では、グランド線側上部コンタクトホール72を形成した後に、酸素雰囲気でアニール処理をしているので、アニール処理以前の工程で強誘電体膜52が還元されていた場合でも、その酸素欠陥を回復することができ、強誘電体特性が優れた強誘電体膜52とすることができる。
以上のような方法で製造された本発明の強誘電体キャパシタは、グランド線側上部プラグ84形成前に強誘電体膜52が還元され劣化した場合でも、その酸素欠陥をアニール処理によって回復させることができ、優れた強誘電体特性の強誘電体膜52となる。また、密着層76の上部電極53と接する部分にウィークポイントを生じることが防止されているので、グランド線側上部プラグ84形成時に、還元ガスがウィークポイントを通って電荷蓄積部5に侵入して強誘電体膜52を劣化させることが防止される。このようにして、優れた強誘電体特性とされ、しかも劣化が防止された強誘電体膜52を備えた強誘電体キャパシタは、優れたヒステリシス特性のものとなる。
なお、本実施形態では、電荷蓄積部5の上部電極53側の配線パターン9をグランド線91としたが、これをビット線として構成することもできる。また、例えば層間絶縁膜7上にワード線等の配線を形成して、これとゲート電極32とをプラグを介して接続する場合には、このプラグも第2プラグ導電部83と同様にして形成することができる。
また、層間絶縁膜7上のタングステン膜やTi、膜TiN膜等は、CMP法で研磨して除去するのではなく、配線パターン9を形成する際にAl膜をエッチングする工程でAl膜の除去部分とともに除去してもよい。
1・・・メモリセル、2・・・基板、3・・・スイッチングトランジスタ、4・・・下地絶縁膜、41、42、71,72・・・コンタクトホール、41・・・ビット線側下部コンタクトホール、42・・・グランド線側下部コンタクトホール、5・・・電荷蓄積部、51・・・下部電極、52・・・強誘電体膜、53・・・上部電極、61・・・ストッパ膜、61a・・・開口側壁(ストッパ膜)65・・・水素バリア膜、65a・・・開口側壁(水素バリア膜)、7・・・層間絶縁膜、71・・・ビット線側上部コンタクトホール(第1コンタクトホール)、72・・・グランド線側上部コンタクトホール(第2コンタクトホール)、81、82、83、84・・・プラグ、81・・・ビット線側下部プラグ(第1プラグ導電部)、82・・・グランド線側下部プラグ、83・・・ビット線側上部プラグ(第2プラグ導電部)、84・・・グランド線側上部プラグ(第3プラグ導電部)
Claims (7)
- 基板上に下地絶縁膜を形成し、この下地絶縁膜の所定位置に第1プラグ導電部を形成する工程と、
前記下地絶縁膜上に、下部電極と強誘電体膜と上部電極とからなる電荷蓄積部を形成する工程と、
前記電荷蓄積部を覆って、絶縁材料でストッパ膜を形成する工程と、
前記ストッパ膜を覆って、水素バリア膜を形成する工程と、
前記水素バリア膜を含む下地絶縁膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第1プラグ導電部を露出させる第1コンタクトホールを形成する工程と、
レジストパターンをマスクにして、前記層間絶縁膜と前記水素バリア膜と前記ストッパ膜とを順次エッチングし、その後にウエット洗浄処理によって前記レジストパターンを除去し、前記電荷蓄積部の上部電極を露出させる第2コンタクトホールを形成する工程と、
前記第2コンタクトホール内に、前記上部電極の上面を覆って水素バリア性の導電材料で密着層を形成する工程と、
前記第1コンタクトホール内に、第2プラグ導電部を形成する工程と、
前記第2コンタクトホール内に、第3プラグ導電部を形成する工程と、を有し
前記ストッパ膜は、レジストパターンを除去する前記ウエット洗浄処理の洗浄液によるエッチングレートが、前記水素バリア膜の前記洗浄液によるエッチングレートよりも低い材料で形成することを特徴とする強誘電体キャパシタの製造方法。 - 前記ストッパ膜を形成する工程は、前記ストッパ膜の材料として水素バリア性を有する材料を用いることを特徴とする請求項1に記載の強誘電体キャパシタの製造方法。
- 前記ストッパ膜を形成する工程は、前記ストッパ膜の材料としてSiNを用いることを特徴とする請求項1又は請求項2に記載の強誘電体キャパシタの製造方法。
- 前記ストッパ膜を形成する工程は、前記ストッパ膜の形成方法としてスパッタリング法を用いることを特徴とする請求項1〜3のいずれか一項に記載の強誘電体キャパシタの製造方法。
- 前記第2コンタクトホールを形成する工程を、前記第1コンタクトホールを形成する工程より先に行い、これらの工程の間に酸素雰囲気でアニール処理する工程を有することを特徴とする請求項1〜4のいずれか一項に記載の強誘電体キャパシタの製造方法。
- 基板上に形成された下地絶縁膜と、
前記下地絶縁膜の所定位置に形成された第1プラグ導電部と、
前記下地絶縁膜上に形成された、下部電極と強誘電体膜と上部電極とからなる電荷蓄積部と、
前記電荷蓄積部を覆って形成された、絶縁材料からなるストッパ膜と、
前記ストッパ膜を覆って形成された水素バリア膜と、
前記水素バリア膜を覆って形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記第1プラグ導電部と電気的に接続された第2プラグ導電部と、
前記層間絶縁膜と前記水素バリア膜と前記ストッパ膜とを貫通して形成され、かつ前記上部電極と電気的に接続された第3プラグ導電部と、
前記上部電極と前記第3プラグ導電部との間に形成され、水素バリア性の導電材料からなる密着層と、を備え、
前記第3プラグ導電部は、レジストパターンをマスクにしたエッチングで形成されてなる第2コンタクトホール内に形成され、
前記ストッパ膜は、前記レジストパターンを除去するウエット洗浄処理に用いられた洗浄液によるエッチングレートが、前記水素バリア膜の前記洗浄液によるエッチングレートよりも、低い材料からなっていることを特徴とする強誘電体キャパシタ。 - 前記ストッパ膜は、SiNからなることを特徴とする請求項6に記載の強誘電体キャパシタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007137685A JP2008294194A (ja) | 2007-05-24 | 2007-05-24 | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
US12/125,418 US7754501B2 (en) | 2007-05-24 | 2008-05-22 | Method for manufacturing ferroelectric capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007137685A JP2008294194A (ja) | 2007-05-24 | 2007-05-24 | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008294194A true JP2008294194A (ja) | 2008-12-04 |
Family
ID=40071581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007137685A Withdrawn JP2008294194A (ja) | 2007-05-24 | 2007-05-24 | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7754501B2 (ja) |
JP (1) | JP2008294194A (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8399310B2 (en) | 2010-10-29 | 2013-03-19 | Freescale Semiconductor, Inc. | Non-volatile memory and logic circuit process integration |
US8395196B2 (en) * | 2010-11-16 | 2013-03-12 | International Business Machines Corporation | Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip |
JP5862290B2 (ja) * | 2011-12-28 | 2016-02-16 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
US8669158B2 (en) | 2012-01-04 | 2014-03-11 | Mark D. Hall | Non-volatile memory (NVM) and logic integration |
US8906764B2 (en) | 2012-01-04 | 2014-12-09 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and logic integration |
US8658497B2 (en) * | 2012-01-04 | 2014-02-25 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and logic integration |
US8951863B2 (en) | 2012-04-06 | 2015-02-10 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and logic integration |
US8722493B2 (en) | 2012-04-09 | 2014-05-13 | Freescale Semiconductor, Inc. | Logic transistor and non-volatile memory cell integration |
US9087913B2 (en) | 2012-04-09 | 2015-07-21 | Freescale Semiconductor, Inc. | Integration technique using thermal oxide select gate dielectric for select gate and apartial replacement gate for logic |
US8728886B2 (en) | 2012-06-08 | 2014-05-20 | Freescale Semiconductor, Inc. | Integrating formation of a replacement gate transistor and a non-volatile memory cell using a high-k dielectric |
US9111865B2 (en) | 2012-10-26 | 2015-08-18 | Freescale Semiconductor, Inc. | Method of making a logic transistor and a non-volatile memory (NVM) cell |
US8716089B1 (en) | 2013-03-08 | 2014-05-06 | Freescale Semiconductor, Inc. | Integrating formation of a replacement gate transistor and a non-volatile memory cell having thin film storage |
US8741719B1 (en) | 2013-03-08 | 2014-06-03 | Freescale Semiconductor, Inc. | Integrating formation of a logic transistor and a non-volatile memory cell using a partial replacement gate technique |
US9006093B2 (en) | 2013-06-27 | 2015-04-14 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and high voltage transistor integration |
US9129996B2 (en) | 2013-07-31 | 2015-09-08 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) cell and high-K and metal gate transistor integration |
US8877585B1 (en) | 2013-08-16 | 2014-11-04 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration |
US8871598B1 (en) | 2013-07-31 | 2014-10-28 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology |
US9082837B2 (en) | 2013-08-08 | 2015-07-14 | Freescale Semiconductor, Inc. | Nonvolatile memory bitcell with inlaid high k metal select gate |
US9082650B2 (en) | 2013-08-21 | 2015-07-14 | Freescale Semiconductor, Inc. | Integrated split gate non-volatile memory cell and logic structure |
US9252246B2 (en) | 2013-08-21 | 2016-02-02 | Freescale Semiconductor, Inc. | Integrated split gate non-volatile memory cell and logic device |
US9275864B2 (en) | 2013-08-22 | 2016-03-01 | Freescale Semiconductor,Inc. | Method to form a polysilicon nanocrystal thin film storage bitcell within a high k metal gate platform technology using a gate last process to form transistor gates |
US8932925B1 (en) | 2013-08-22 | 2015-01-13 | Freescale Semiconductor, Inc. | Split-gate non-volatile memory (NVM) cell and device structure integration |
KR102008840B1 (ko) * | 2013-08-30 | 2019-08-08 | 삼성전자 주식회사 | 캐패시터를 포함하는 반도체 소자 및 그 제조 방법 |
US9129855B2 (en) | 2013-09-30 | 2015-09-08 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology |
US8901632B1 (en) | 2013-09-30 | 2014-12-02 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and high-K and metal gate integration using gate-last methodology |
US9136129B2 (en) | 2013-09-30 | 2015-09-15 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and high-k and metal gate integration using gate-last methodology |
US9231077B2 (en) | 2014-03-03 | 2016-01-05 | Freescale Semiconductor, Inc. | Method of making a logic transistor and non-volatile memory (NVM) cell |
US9472418B2 (en) | 2014-03-28 | 2016-10-18 | Freescale Semiconductor, Inc. | Method for forming a split-gate device |
US9112056B1 (en) | 2014-03-28 | 2015-08-18 | Freescale Semiconductor, Inc. | Method for forming a split-gate device |
US9252152B2 (en) | 2014-03-28 | 2016-02-02 | Freescale Semiconductor, Inc. | Method for forming a split-gate device |
US9343314B2 (en) | 2014-05-30 | 2016-05-17 | Freescale Semiconductor, Inc. | Split gate nanocrystal memory integration |
US9379222B2 (en) | 2014-05-30 | 2016-06-28 | Freescale Semiconductor, Inc. | Method of making a split gate non-volatile memory (NVM) cell |
US9257445B2 (en) | 2014-05-30 | 2016-02-09 | Freescale Semiconductor, Inc. | Method of making a split gate non-volatile memory (NVM) cell and a logic transistor |
US9590174B2 (en) * | 2014-10-08 | 2017-03-07 | Kabushiki Kaisha Toshiba | Magnetoresistive memory device and manufacturing method of the same |
US11832451B1 (en) | 2021-08-06 | 2023-11-28 | Kepler Computing Inc. | High density ferroelectric random access memory (FeRAM) devices and methods of fabrication |
US11942133B2 (en) | 2021-09-02 | 2024-03-26 | Kepler Computing Inc. | Pedestal-based pocket integration process for embedded memory |
US20230067612A1 (en) | 2021-09-02 | 2023-03-02 | Kepler Computing, Inc. | Pocket integration process for embedded memory |
US11869928B2 (en) | 2021-12-14 | 2024-01-09 | Kepler Computing Inc. | Dual hydrogen barrier layer for memory devices |
US11961877B1 (en) | 2021-12-14 | 2024-04-16 | Kepler Computing Inc. | Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01138734A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 複導電体層を有する半導体装置およびその製造方法 |
JP2001230382A (ja) * | 1999-12-22 | 2001-08-24 | Texas Instr Inc <Ti> | 強誘電性コンデンサを形成するための水素を含まない接触エッチング |
JP2005159220A (ja) * | 2003-11-28 | 2005-06-16 | Sharp Corp | 半導体装置及びその製造方法 |
JP2005268472A (ja) * | 2004-03-18 | 2005-09-29 | Toshiba Corp | 強誘電体記憶装置及びその製造方法 |
JP2006222389A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2006294676A (ja) * | 2005-04-06 | 2006-10-26 | Seiko Epson Corp | 半導体装置の製造方法半導体装置 |
WO2006134664A1 (ja) * | 2005-06-17 | 2006-12-21 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2007067066A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 半導体装置とその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030143853A1 (en) * | 2002-01-31 | 2003-07-31 | Celii Francis G. | FeRAM capacitor stack etch |
US6982448B2 (en) * | 2004-03-18 | 2006-01-03 | Texas Instruments Incorporated | Ferroelectric capacitor hydrogen barriers and methods for fabricating the same |
US8093070B2 (en) * | 2004-12-17 | 2012-01-10 | Texas Instruments Incorporated | Method for leakage reduction in fabrication of high-density FRAM arrays |
US7220600B2 (en) * | 2004-12-17 | 2007-05-22 | Texas Instruments Incorporated | Ferroelectric capacitor stack etch cleaning methods |
JP2006310637A (ja) | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体装置 |
-
2007
- 2007-05-24 JP JP2007137685A patent/JP2008294194A/ja not_active Withdrawn
-
2008
- 2008-05-22 US US12/125,418 patent/US7754501B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01138734A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 複導電体層を有する半導体装置およびその製造方法 |
JP2001230382A (ja) * | 1999-12-22 | 2001-08-24 | Texas Instr Inc <Ti> | 強誘電性コンデンサを形成するための水素を含まない接触エッチング |
JP2005159220A (ja) * | 2003-11-28 | 2005-06-16 | Sharp Corp | 半導体装置及びその製造方法 |
JP2005268472A (ja) * | 2004-03-18 | 2005-09-29 | Toshiba Corp | 強誘電体記憶装置及びその製造方法 |
JP2006222389A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2006294676A (ja) * | 2005-04-06 | 2006-10-26 | Seiko Epson Corp | 半導体装置の製造方法半導体装置 |
WO2006134664A1 (ja) * | 2005-06-17 | 2006-12-21 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2007067066A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080290385A1 (en) | 2008-11-27 |
US7754501B2 (en) | 2010-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008294194A (ja) | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ | |
JP2001036026A (ja) | 半導体装置及びその製造方法 | |
JP4746357B2 (ja) | 半導体装置の製造方法 | |
JP2007165350A (ja) | 半導体装置の製造方法 | |
JP4515333B2 (ja) | 半導体装置の製造方法 | |
JP2009071022A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP4838613B2 (ja) | 半導体装置の製造方法 | |
JP4580284B2 (ja) | 強誘電体素子の製造方法 | |
US20040169211A1 (en) | Avoiding shorting in capacitors | |
JP2005268288A (ja) | 半導体装置及びその製造方法 | |
JP2000196031A (ja) | キャパシタ及びその製造方法 | |
JP4621081B2 (ja) | 半導体装置の製造方法 | |
JP2006303188A (ja) | 強誘電体キャパシタ及びその製造方法 | |
JP2008300396A (ja) | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ | |
JP2008305960A (ja) | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ | |
JP4452726B2 (ja) | メモリ | |
JP2010192631A (ja) | 半導体装置およびその製造方法 | |
JP2008300397A (ja) | 強誘電体キャパシタの製造方法 | |
JP4318607B2 (ja) | 強誘電体キャパシタの製造方法 | |
JP4798979B2 (ja) | 強誘電体メモリの製造方法 | |
JP3920863B2 (ja) | メモリの製造方法 | |
JP2006060107A (ja) | 半導体装置の製造方法 | |
KR100943011B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5338150B2 (ja) | 半導体装置の製造方法 | |
JP2009071141A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090507 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090702 |