JP2007067066A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2007067066A
JP2007067066A JP2005249382A JP2005249382A JP2007067066A JP 2007067066 A JP2007067066 A JP 2007067066A JP 2005249382 A JP2005249382 A JP 2005249382A JP 2005249382 A JP2005249382 A JP 2005249382A JP 2007067066 A JP2007067066 A JP 2007067066A
Authority
JP
Japan
Prior art keywords
insulating film
hydrogen barrier
ferroelectric capacitor
wiring
contact plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005249382A
Other languages
English (en)
Inventor
Yoshinori Kumura
芳典 玖村
Toru Ozaki
徹 尾崎
Susumu Shudo
晋 首藤
Iwao Kunishima
巌 國島
Yoshiro Shimojo
義朗 下城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005249382A priority Critical patent/JP2007067066A/ja
Priority to US11/288,204 priority patent/US7348617B2/en
Publication of JP2007067066A publication Critical patent/JP2007067066A/ja
Priority to US11/941,291 priority patent/US20080173912A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】コンタクトプラグ部も含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することである。
【解決手段】上記の課題を解決した半導体装置は、半導体基板の上方に形成され、下部電極、強誘電体膜、及び上部電極を含む強誘電体キャパシタと、前記強誘電体キャパシタを覆って形成された絶縁膜と、前記絶縁膜中に設けられ、前記上部電極に接続するコンタクトプラグと、前記コンタクトプラグの側面を連続して覆う第１の水素バリア膜と、前記絶縁膜上に形成された第２の水素バリア膜と、前記コンタクトプラグに接続する配線とを具備する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に係わり、特に、強誘電体膜を使用する半導体装置及びその製造方法に係わる。
強誘電体膜を用いた強誘電体キャパシタを使用する強誘電体メモリ（ＦｅＲＡＭ：ferro-electric random access memory）等の半導体装置では、強誘電体キャパシタを形成した後の製造プロセス等において、水素あるいは水分がキャパシタに侵入すると、強誘電体キャパシタの特性、特に強誘電体膜の分極特性を劣化させ、問題になる。
銅配線、低誘電率絶縁膜を用いた多層配線が、 微細化された強誘電体メモリにおいても用いられている。低誘電率絶縁膜には、例えば、有機シリコン酸化膜（ＳｉＯＣ膜）、フッ素添加シリコン酸化膜（ＳｉＯＦ膜）が用いられる。これらの膜は、ＣＨ系、ＣＦ系の成分を含む有機・無機材料を原料として、例えば、プラズマＣＶＤ（plasma assisted chemical vapor deposition）により形成される。プラズマ処理中には各種のラジカル、例えば、Ｈ、Ｆが、大量に発生する。低誘電率絶縁膜は、多孔質であるため、従来の層間絶縁膜、例えば、ＴＥＯＳ酸化膜に比べ、上記のラジカル及び水分を吸収・吸着し易い。
低誘電率絶縁膜は、形成後のプロセスにおいても、水素や水分を吸着する。この吸着の一例を挙げると、強誘電体キャパシタの上部電極は、低誘電率絶縁膜中に設けられたコンタクトプラグを介して銅配線に接続される。コンタクトプラグ及び銅配線の周囲は、銅の拡散を防止するバリアメタル膜、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）で覆われる。これらのバリアメタル、銅配線等の形成プロセスにおいても、低誘電率絶縁膜は、水素や水分を含むプロセス雰囲気に曝され、水素や水分を吸収・吸着する。
上記のように低誘電率絶縁膜中に吸収・吸着された水素や水分が、強誘電体キャパシタに侵入するのを防止するために、一般に、強誘電体キャパシタは、水素バリア膜で覆われる。しかし、上記のようにコンタクトプラグは、水素バリア膜では覆われていないため、コンタクトプラグを介して、水素や水分が強誘電体キャパシタに侵入する可能性がある。
コンタクトプラグ部に水素バリア膜を形成した半導体装置が、特許文献１に開示されている。この半導体装置は、先ず、強誘電体キャパシタを形成する前に、強誘電体キャパシタを形成する第１の絶縁膜の表面に窒素をプラズマドーピングして、第１の絶縁膜の窒化物からなる第１の水素バリア膜を形成する。強誘電体キャパシタを形成後、全体を第２の絶縁膜で覆い、その表面に窒素をプラズマドーピングして、第２の絶縁膜の窒化物からなる第２の水素バリア膜を形成する。その後、強誘電体キャパシタを覆うように層間絶縁膜である第３の絶縁膜を形成する。第３及び第２の絶縁膜を貫通するようにコンタクトホールを形成し、コンタクトホールの内面に同様に窒素をプラズマドーピングして、第３の絶縁膜の窒化物からなる第３の水素バリア膜を形成する。
プラズマドーピングで形成できる水素バリア膜の厚さは、数原子層程度といわれており余り厚くない。そのため、コンタクトホール内面の第２の水素バリア膜と第３の水素バリア膜との接続部における水素のバリア性の問題がある。また、第３の絶縁膜として多孔質低誘電率絶縁膜を使用した場合に、複雑な形状をした気孔を含む低誘電率絶縁膜の表面に充分に水素バリア膜を形成できるかの問題もある。
したがって、コンタクトプラグ部も含む強誘電体キャパシタの周囲から水素や水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法に対するニーズがある。
特開２００１−２９１８４３号公報
本発明は、上記の問題点に鑑み、コンタクトプラグ部も含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することを目的とする。
上記の課題は、以下の本発明に係る半導体装置及びその製造方法によって解決される。
本発明の１態様による半導体装置は、半導体基板の上方に形成され、下部電極、強誘電体膜、及び上部電極を含む強誘電体キャパシタと、前記強誘電体キャパシタを覆って形成された絶縁膜と、前記絶縁膜中に設けられ、前記上部電極に接続するコンタクトプラグと、前記コンタクトプラグの側面を連続して覆う第１の水素バリア膜と、前記絶縁膜上に形成された第２の水素バリア膜と、前記コンタクトプラグに接続する配線とを具備する。
本発明の他の１態様による半導体装置の製造方法は、半導体基板の上方に、下部電極、強誘電体膜、及び上部電極を含む強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタを覆う絶縁膜を形成する工程と、前記絶縁膜中に前記上部電極に達するコンタクトホールを形成する工程と、前記コンタクトホールの側面を連続して覆う第１の水素バリア膜を形成する工程と、前記絶縁膜表面に第２の水素バリア膜を形成する工程と、前記コンタクトホールを導電体で埋めて前記上部電極に接続するコンタクトプラグを形成する工程と、前記コンタクトプラグに接続する配線を形成する工程とを具備する。
本発明によって、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法が提供される。
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。以下の実施形態は、一例として示されたもので、本発明の精神から逸脱しない範囲で種々の変形をして実施することが可能である。
本発明は、強誘電体キャパシタの上部電極に接続するコンタクトプラグの側面を連続した水素バリア膜で覆った構造の半導体装置及びその製造方法である。本発明によって、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法が提供される。以下に、本発明のいくつかの実施形態を半導体記憶装置を例に詳細に説明する。
（第１の実施形態）
本発明の第１の実施形態の半導体記憶装置１００の断面構造の一例を、図１に示す。本実施形態は、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８の側面及び配線６０の側面及び底面が連続した第２の水素バリア膜５４で覆われた構造の半導体装置である。第２の水素バリア膜５４は、第２の層間絶縁膜５２上に延伸して形成される。また、強誘電体キャパシタ４０の上面（但し、第２のコンタクトプラグ５８を除く）及び側面は第１の水素バリア膜５０で囲まれている。このような構造とすることで、強誘電体キャパシタ４０形成後に、第２のコンタクトプラグ５８部も含む強誘電体キャパシタ４０の周囲から水素、水分等が強誘電体キャパシタ４０へ侵入することを防止でき、半導体装置の特性及び信頼性を向上できる。
本実施形態の半導体記憶装置の製造方法の一例を、図２から図４に示した工程断面図を参照して、以下に説明する。
（１）先ず、図２（ａ）に示したように、半導体基板１０、例えば、シリコン基板１０にＭＯＳトランジスタ２０を形成する。
図２（ａ）を参照して、シリコン基板１０中にウェル（図示せず）及び素子分離１２を形成する。そして、ゲート絶縁膜２２をシリコン基板１０の全面に形成する。ゲート絶縁膜としては、例えば、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）、シリコン酸窒化膜（ＳｉＯＮ）、若しくはＳｉＯ２より高い誘電率を有する高誘電率絶縁膜等を使用することができる。ゲート絶縁膜２２上にゲート電極２４用の導電性材料、例えば、リン（Ｐ）を高濃度に添加した多結晶シリコン、あるいはタングステン（Ｗ）、モリブデン（Ｍｏ）等の高融点金属、若しくはこれらの金属のシリサイドを堆積する。このゲート電極用の導電性材料をリソグラフィ及びエッチングによってゲート電極２４に加工する。ゲート電極２４をマスクとして、例えば、高濃度のヒ素（Ａｓ）をイオン注入により導入して、ソース／ドレイン２６を形成する。このようにして、図２（ａ）に示したＭＯＳトランジスタ２０を半導体基板１０上に形成できる。
（２）次に、図２（ｂ）に示したように、ＭＯＳトランジスタ２０の上方を第１の層間絶縁膜２８で平坦化して、第１のコンタクトプラグ３０を形成する。
図２（ｂ）を参照して、ＭＯＳトランジスタ２０上の全面に第１の層間絶縁膜２８を堆積し、その後、表面を、例えば、ＣＭＰ（chemical-mechanical polishing）により平坦化する。第１の層間絶縁膜２８として、例えば、ＢＰＳＧ（boron phosphorous silicate glass）、Ｐ−ＴＥＯＳ（plasma-assisted tetra ethoxy silane）を使用することができる。
第１の層間絶縁膜２８中に、ソース／ドレイン２６に達する第１のコンタクトホール３０ｈをリソグラフィ及びエッチングにより形成する。この第１のコンタクトホール３０ｈを埋めるように、例えば、タングステン（Ｗ）若しくはリンドープ多結晶シリコンを堆積する。そして表面に堆積したタングステン若しくはリンドープ多結晶シリコンを、例えば、第１の層間絶縁膜２８をストッパとしてＣＭＰで除去して、第１のコンタクトプラグ３０を形成する。
このようにして、図２（ｂ）に示したように第１のコンタクトプラグ３０を形成できる。
（３）次に、図２（ｃ）に示したように、第１のコンタクトプラグ３０上に強誘電体キャパシタ４０を形成する。
図２（ｃ）を参照して、第１の層間絶縁膜２８上を含む全面に下部電極４２、強誘電体膜４４、及び上部電極４６となる材料を順に堆積する。強誘電体キャパシタ４０の下部電極４２は、酸素の拡散防止効果を有する導電性膜が好ましく、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、酸化イリジウム（ＩｒＯ２）、酸化ストロンチウム・ルテニウム（ＳｒＲｕＯ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ２）、等を含む材料、若しくはこれらの積層膜を使用することができる。強誘電体膜４４としては、ペロブスカイト構造を有する金属酸化物、例えば、チタン酸ジルコニウム鉛（ＰＺＴ）、タンタル酸ストロンチウム・ビスマス（ＳＢＴ）、を使用することができる。上部電極４６としては、例えば、Ｐｔ，Ｉｒ，ＩｒＯ２，ＳｒＲｕＯ，Ｒｕ，ＲｕＯ２若しくはこれらの積層膜を使用することができる。その後、上部電極材料、強誘電体膜材料及び下部電極材料をエッチングにより順に加工して、第１のコンタクトプラグ３０に接続する強誘電体キャパシタ４０を形成する。
このようにして、図２（ｃ）に示したように、強誘電体キャパシタ４０を形成することができる。
（４）次に、図３（ａ）に示したように、強誘電体キャパシタ４０を覆うように第１の水素バリア膜５０を形成する。
図３（ａ）を参照して、まず必要であれば、強誘電体キャパシタ４０を覆うように第１の絶縁膜４８を形成する。第１の絶縁膜４８として、例えば、ＳｉＯ２、窒化シリコン（ＳｉＮ）を使用することができる。第１の絶縁膜４８上の全面に第１の水素バリア膜５０を堆積する。このような構造にすることにより、強誘電体キャパシタ４０の側面にエッチングの残渣が形成された場合でも、第１の絶縁膜４８上に形成された第１の水素拡散バリア膜５０は、上記の残渣の影響を受けずに良好に強誘電体キャパシタ４０を被覆できる。この第１の水素バリア膜５０によって、この後の多層配線等の工程において、水素や水が強誘電体キャパシタ４０に拡散して侵入することを防ぐことが出来る。第１の水素バリア膜として、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、ＳｉＮ、酸窒化シリコン（ＳｉＯＮ）、酸化チタン（ＴｉＯ２）等を使用することができる。
このようにして、図３（ａ）に示したように、強誘電体キャパシタ４０の表面に第１の絶縁膜４８及び第１の水素バリア膜５０を形成することができる。なお、上に述べたように第１の絶縁膜４８は、省略することができる。
（５）次に、図３（ｂ）に示したように、強誘電体キャパシタ４０の周囲を第２の層間絶縁膜５２で埋めて平坦化する。
図３（ｂ）を参照して、強誘電体キャパシタ４０間の溝を埋めるように第２の層間絶縁膜５２を厚く堆積し、例えば、ＣＭＰにより平坦化して強誘電体キャパシタ４０を第２の層間絶縁膜５２で埋める。第２の層間絶縁膜５２の材料としては、例えば、Ｐ−ＴＥＯＳ、Ｏ３−ＴＥＯＳ、ＳＯＧ（spin on glass）、若しくはフッ素添加シリコン酸化膜（ＳｉＯＦ）、有機シリコン酸化膜（ＳｉＯＣ）のような低誘電率絶縁膜を使用することができる。配線を多層配線にする場合には、低誘電率絶縁膜を使用することが好ましい。
このようにして、図３（ｂ）に示したように、強誘電体キャパシタ４０の周囲を第２の層間絶縁膜５２で埋めて平坦化することができる。
（６）次に、図４（ａ）に示したように、強誘電体キャパシタ４０の上部電極４６に配線を接続するための第２のコンタクトホール５８ｈ及び配線溝６０ｔを形成し、その内壁に第２の水素バリア膜５４を形成する。
図４（ａ）を参照して、強誘電体キャパシタ４０上に形成されている第２の層間絶縁膜５２、第１の水素バリア膜５０及び第１の絶縁膜４８中に上部電極４６に達する第２のコンタクトホール５８ｈ及び配線溝６０ｔをリソグラフィ及びエッチングにより形成する。
そして、第２のコンタクトホール５８ｈ及び配線溝６０ｔの内壁に連続した第２の水素バリア膜５４を形成する。第２の水素バリア膜５４として、第１の水素バリア膜５０と同様に、例えば、Ａｌ２Ｏ３、ＴｉＯ２、ＳｉＮを使用することができる。第２の水素バリア膜５４は、例えば、ステップカバレッジの良いＡＬＤ（atomic layer deposition）と堆積できる膜厚に選択性があるスパッタリングとの組合せにより形成することができる。すなわち、ＡＬＤにより第２のコンタクトホール５８ｈ及び配線溝６０ｔ側面及び底面にほぼ一様な厚みで第２の水素バリア膜５４を形成する。さらにスパッタリングにより第２の水素バリア膜５４の厚みを選択的に厚くして、第２のコンタクトホール５８ｈの底面の第２の水素バリア膜５４の厚さよりも、配線溝６０ｔの底面及び第２の層間絶縁膜５２の表面の厚さを厚くすることができる。
その後、第２のコンタクトホール５８ｈの底面に形成された第２の水素バリア膜５４を異方性エッチングにより除去して、強誘電体キャパシタ４０の上部電極４６を露出させる。この異方性エッチング時に、配線溝６０ｔ底面及び第２の層間絶縁膜５２表面の第２の水素バリア膜５４の厚さが、第２のコンタクトホール５８ｈ底面より厚いため、配線溝６０ｔ底面及び第２の層間絶縁膜５２表面に第２の水素バリア膜５４を残すことができる。その結果、第２のコンタクトホール５８ｈの側面、配線溝６０ｔの底面及び側面、さらに第２の層間絶縁膜５２の表面に連続する第２の水素バリア膜５４を形成できる。次に、高温の酸素を含む雰囲気中で、例えば、６５０℃の酸素雰囲気中で、１時間アニールを行う。
このようにして、図４（ａ）に示された強誘電体キャパシタ４０の上部電極４６に接続するための第２のコンタクトホール５８ｈ及び配線溝６０ｔを形成し、その内壁に連続した第２の水素バリア膜５４を形成することができる。
本実施形態によれば、第２の層間絶縁膜５２に多孔質の低誘電率絶縁膜を使用した場合でも、上記のように第２のコンタクトホール５８ｈ及び配線溝６０ｔの内壁に第２の水素バリア膜５４を形成することにより、水素や水分がコンタクトプラグ及び配線に侵入することに対するバリア性を確保することができる。
（７）次に、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８及び配線６０を形成する。
図４（ｂ）を参照して、第２の水素バリア膜５４が形成されている第２のコンタクトホール５８ｈ及び配線溝６０ｔの内部にバリアメタル５６を形成する。バリアメタル５６は、配線材料が外へ拡散することを防止するためのものであり、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）を使用することができる。
バリアメタル５６上に第２のコンタクトプラグ５８及び配線６０になる配線材料を堆積する。配線材料としては、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）若しくはこれらのいずれかを含む材料を使用することができる。配線材料は、例えば、有機金属ＣＶＤ（metal organic chemical vapor deposition：ＭＯＣＶＤ）、スパッタリング、メッキ、スパッタリフローなどの方法により形成できる。そして、表面に堆積した配線材料を、例えば、第２の水素バリア膜５４をストッパとしてＣＭＰにより除去することにより、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８及び配線６０を形成できる。尚、配線材料としてＣｕを使用する場合には、例えば、デュアルダマシンプロセスにより第２のコンタクトプラグ５８及び配線６０を同時に形成することができる。
その後、多層配線等の半導体装置に必要な工程を行って、強誘電体メモリを含む半導体記憶装置１００を完成する。
このようにして形成した半導体装置は、第２のコンタクトプラグ５８及び配線６０の側面が連続した第２の水素バリア膜５４により覆われている。さらに、第２の層間絶縁膜５２の表面及び強誘電体キャパシタ４０の周囲も第１及び第２の水素バリア膜５０、５４で覆われている。これにより、水素、水分等が、配線６０及び第２のコンタクトプラグ５８を通して強誘電体キャパシタ４０に侵入すること、及び強誘電体キャパシタ４０の周囲から侵入することを防止できる。したがって、強誘電体キャパシタ４０形成後のプロセスにおいて強誘電体キャパシタ４０に与えられるダメージを抑制できる。
上記に説明したように、本実施形態によって、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することができる。
（第２の実施形態）
第２の実施形態の半導体記憶装置２００の断面構造の一例を、図５に示す。本実施形態は、第２のコンタクトプラグ５８側面を連続した第２の水素バリア膜５４で覆い、さらに、第２の層間絶縁膜５２上に形成された配線６０を覆うように第４の水素バリア膜７０を形成した半導体装置２００である。このような構造とすることで、強誘電体キャパシタ４０形成後に、第２のコンタクトプラグ５８部も含む強誘電体キャパシタ４０の周囲から水素、水分等が強誘電体キャパシタ４０へ侵入することを防止でき、半導体記憶装置の特性及び信頼性を向上させることができる。
本実施形態の半導体記憶装置２００の製造方法の一例を、図６から図７に示した工程断面図を参照して説明する。
強誘電体キャパシタ４０の周囲に第２の層間絶縁膜５２を形成して、平坦化するまでの工程は、第１の実施形態の工程（１）から（５）と同じであるため、説明を省略する。ただし、第２の層間絶縁膜５２の厚さは、第１の実施形態の場合より薄くしている。図６（ａ）は、第２の層間絶縁膜５２を平坦化した図であり、図３（ｂ）とほぼ同じである。
（１）ここでは、図６（ｂ）に示したように、強誘電体キャパシタ４０の上部電極４６に配線を接続するための第２のコンタクトホール５８ｈを形成し、その内壁に第２の水素バリア膜５４を形成する。
図６（ｂ）を参照して、強誘電体キャパシタ４０上に形成されている第２の層間絶縁膜５２、第１の水素バリア膜５０及び第１の絶縁膜４８中に上部電極４６に達する第２のコンタクトホール５８ｈをリソグラフィ及びエッチングにより形成する。
そして、第２のコンタクトホール５８ｈの内壁に連続した第２の水素バリア膜５４を形成する。本実施形態の第２の水素バリア膜５４は、第２の層間絶縁膜５２上には延伸して堆積されるが、後で説明されるように、第２の層間絶縁膜５２表面の第２の水素バリア膜５４は除去される。そのため、第２の水素バリア膜５４として、第１の実施形態と同様に、例えば、Ａｌ２Ｏ３、ＴｉＯ２、ＳｉＮを使用することができるほか、水素バリア性の高い導電性膜、例えば、ＴｉＡｌＮ若しくはＴｉＮを使用することができる。その後、第２のコンタクトホール５８ｈの底面及び第２の層間絶縁膜５２の表面に形成された第２の水素バリア膜５４を異方性エッチングにより除去する。次に、高温の酸素を含む雰囲気中で、例えば、６５０℃の酸素雰囲気中で、１時間アニールを行う。
このようにして、図６（ｂ）に示された強誘電体キャパシタ４０の上部電極４６に接続するための第２のコンタクトホール５８ｈを形成し、その側面にだけ第２の水素バリア膜５４を形成することができる。
（２）次に、図７（ａ）に示したように、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８を形成する。
図７（ａ）を参照して、第２の水素バリア膜５４が形成されている第２のコンタクトホール５８ｈの内部に、必要に応じて、バリアメタル５６を形成する。バリアメタル５６としては、第１の実施形態と同様に、例えば、Ｔａ，ＴａＮ，ＴｉＮを使用することができる。
バリアメタル５６上に第２のコンタクトプラグ５８になる金属材料を堆積する。金属材料としては、例えば、Ｗ，Ａｌ、Ｃｕ，Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ若しくはこれらのいずれかを含む材料を使用することができる。金属材料は、例えば、ＭＯＣＶＤ、スパッタリング、メッキ、スパッタリフローなどの方法により形成することができる。そして、表面に堆積した金属材料を、例えば、バリアメタル５６をストッパとしてＣＭＰにより除去する。さらに、第２の層間絶縁膜５２上のバリアメタル５６を除去する。
このようにして、図７（ａ）に示した、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８を形成できる。第２のコンタクトプラグ５８は、その側面が連続した第２の水素バリア膜５４により覆われている。
（３）次に、図７（ｂ）に示したように、第２のコンタクトプラグ５８に接続する配線６０を形成し、さらに、配線６０を覆う第４の水素バリア膜７０を形成する。
図７（ｂ）を参照して、第２のコンタクトプラグ５８上を含む第２の層間絶縁膜５２の全面に配線材料を堆積する。配線材料としては、上に述べた第２のコンタクトプラグ５８の金属材料と同様のものを使用できる。配線材料をリソグラフィ及びエッチングにより加工して、配線６０を形成する。
さらに、配線６０を覆うように第４の水素バリア膜７０を形成する。第４の水素バリア膜７０としては、第１の水素バリア膜５０と同様に、例えば、Ａｌ２Ｏ３、ＴｉＯ２、ＳｉＮを使用することができる。
このようにして、第２のコンタクトプラグ５８に接続する配線６０を形成でき、さらに、図７（ｂ）に示したように、配線６０を覆う第４の水素バリア膜７０を形成する。
その後、多層配線等の半導体装置に必要な工程を行って、強誘電体メモリを含む半導体記憶装置２００を完成する。
このようにして形成した半導体装置は、第２のコンタクトプラグ５８の側面が連続した第２の水素バリア膜５４で覆われている。さらに、配線６０の表面を含む第２の層間絶縁膜５２の表面が第４の水素バリア膜７０で覆われ、強誘電体キャパシタ４０の周囲も第１の水素バリア膜５０で覆われている。これにより、水素、水分等が、配線６０及び第２のコンタクトプラグ５８を通して強誘電体キャパシタ４０に侵入すること、及び強誘電体キャパシタ４０の周囲から侵入することを防止できる。したがって、強誘電体キャパシタ４０形成後のプロセスにおいて強誘電体キャパシタ４０に与えられるダメージを抑制できる。
上記に説明したように、本実施形態によって、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することができる。
（第３の実施形態）
第１の実施形態では、配線材料としＣｕを使用する場合には、例えば、デュアルダマシンプロセスで形成する。しかし、第３の実施形態は、図８に示した断面図のように、シングルダマシンプロセスで第２のコンタクトプラグ５８及び配線６０を別々に形成する半導体記憶装置３００及びその製造方法である。
本実施形態の製造工程の一例を、第１の実施形態との相違点を中心に図９及び図１０に示した工程断面図を参照して下記に説明する。
図９（ａ）は、強誘電体キャパシタ４０を覆って形成した第２の層間絶縁膜５２を平坦化した図であり、図６（ａ）と同じである。
（１）ここでは、図９（ｂ）に示したように、強誘電体キャパシタ４０の上部電極４６に配線を接続するための第２のコンタクトプラグ５８を形成する。本実施形態では、第２のコンタクトホール５８ｈの内壁及び第２の層間絶縁膜５２の表面に連続した第２の水素バリア膜５４を形成する。
図９（ｂ）を参照して、強誘電体キャパシタ４０上に形成されている第２の層間絶縁膜５２、第１の水素バリア膜５０及び第１の絶縁膜４８中に上部電極４６に達する第２のコンタクトホール５８ｈをリソグラフィ及びエッチングにより形成する。
そして、第２のコンタクトホール５８ｈの内壁に連続した第２の水素バリア膜５４を形成する。第２の水素バリア膜５４は、第２の層間絶縁膜５２の表面上にも延伸して形成される。第２の水素バリア膜５４は、第１の実施形態と同様に、例えば、ＡＬＤとスパッタリングの組合せにより、第２のコンタクトホール５８ｈの底面で薄く、第２の層間絶縁膜５２の表面で厚くなるように形成される。そして、第２のコンタクトホール５８ｈの底面に形成された第２の水素バリア膜５４を異方性エッチングにより除去する。このようにして、第２のコンタクトプラグ５８の側面及び第２の層間絶縁膜５２の表面に連続する第２の水素バリア膜５４を形成する。次に、高温の酸素を含む雰囲気中で、例えば、６５０℃の酸素雰囲気中で、１時間アニールを行う。
次に、第２の水素バリア膜５４が形成されている第２のコンタクトホール５８ｈ及び配線溝６０ｔの内部にバリアメタル５６を形成する。そして、バリアメタル５６上に第２のコンタクトプラグ５８になるＣｕを、例えば、電解メッキにより堆積する。表面に形成されたＣｕ及びバリアメタル５６を、例えば、第２の水素バリア膜５４をストッパとしてＣＭＰにより平坦化して除去する。これにより、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８が形成される。
このようにして、図９（ｂ）に示された強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８を形成することができる。
（２）次に、図１０に示したように、第３の層間絶縁膜６４を形成し、第２のコンタクトプラグ５８に接続する配線６０を形成する。
図１０を参照して、第２のコンタクトプラグ５８上を含む第２の層間絶縁膜５２上の全面に第３の層間絶縁膜６４を形成する。第３の層間絶縁膜６４としては、第１及び第２の層間絶縁膜２８、５２と同様に、例えば、Ｐ−ＴＥＯＳ、Ｏ３−ＴＥＯＳ、ＳＯＧ、若しくはＳｉＯＦ、ＳｉＯＣのような低誘電率絶縁膜を使用することができる。配線を多層配線にする場合には、低誘電率絶縁膜を使用することが好ましい。第３の層間絶縁膜６４中に第２のコンタクトプラグ５８を露出させるように配線溝６０ｔをリソグラフィ及びエッチングにより形成する。
そして、配線溝６０ｔの内壁に連続した第３の水素バリア膜６６を形成する。第３の水素バリア膜６６は、第３の層間絶縁膜６４の表面上にも延伸して形成される。第３の水素バリア膜６６は、上記の第２の水素バリア膜５４と同様に、例えば、ＡＬＤとスパッタリングとの組合せにより、配線溝６０ｔの底面で薄く、第３の層間絶縁膜６４の表面で厚くなるように形成される。ここで、配線溝６０ｔ底面では、第２のコンタクトプラグ５８上には第３の水素バリア膜６６が、それ以外の第２の層間絶縁膜５２上には第２及び第３の水素バリア膜５４、６６が形成されている。したがって、第２のコンタクトプラグ５８上では、その周囲より水素バリア膜の厚さが薄くなっている。その後、配線溝６０ｔ底面に形成された第３の水素バリア膜６６を異方性エッチングにより除去して、第２のコンタクトプラグ５８の上面を露出させる。このようにして、第２のコンタクトプラグ５８の側面に形成された第２の水素バリア膜５４に接続した連続する第３の水素バリア膜６６を配線６０の側面及び第３の層間絶縁膜６４の表面に形成できる。
次に、配線溝６０ｔの内部に第２のバリアメタル６８を形成する。そして、第２のバリアメタル６８上に配線６０になるＣｕを、例えば、電解メッキにより堆積する。表面に形成されたＣｕ及び第２のバリアメタル６８を、例えば、第３の水素バリア膜６６をストッパとしてＣＭＰにより除去して平坦化する。これにより、強誘電体キャパシタ４０の上部電極４６に第２のコンタクトプラグ５８を介して接続する配線６０を形成できる。
このようにして、図１０に示された強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８及び配線６０をシングルダマシンプロセスにより形成した半導体記憶装置３００を形成することができる。
このようにして形成した半導体装置は、第２のコンタクトプラグ５８及び配線６０が連続した第２及び第３の水素バリア膜５４、６６で覆われている。さらに、第２の層間絶縁膜５２と第３の層間絶縁膜６４との界面に第２の水素バリア膜５４が形成され、第３の層間絶縁膜６４は第３の水素バリア膜６６で覆われる。また、強誘電体キャパシタ４０の周囲は、第１の水素バリア膜５０で覆われている。これにより、水素、水分等が、配線６０及び第２のコンタクトプラグ５８を通して強誘電体キャパシタ４０に侵入すること、及び強誘電体キャパシタ４０の周囲から侵入することを防止できる。したがって、強誘電体キャパシタ４０形成後のプロセスにおいて強誘電体キャパシタ４０に与えられるダメージを抑制できる。
上記に説明したように、本実施形態によって、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することができる。
本発明は、様々な変形をして実施することができる。そのいくつかの変形例を下記に示すが、これらに限定されるものではない。
（第１の変形例）
本発明の第１の変形例は、第１の実施形態を変形して第２のコンタクトプラグ５８及び配線６０の周囲に形成する水素バリア膜を第３の実施形態のシングルダマシンプロセスのように形成した半導体記憶装置４１０である。
本変形例の半導体装置の断面構造の一例を図１１に示す。強誘電体キャパシタ４０は、第１の水素バリア膜５０により周囲を囲まれる。第１の水素バリア膜５０上に第２の層間絶縁膜５２及び第３の層間絶縁膜６４が形成される。デュアルダマシンにより第２の層間絶縁膜５２中に第２のコンタクトプラグ５８が、第３の層間絶縁膜６４中に配線６０が、第２又は第３の水素バリア膜６６及びバリアメタル５６を介して同時に形成され、強誘電体キャパシタ４０の上部電極４６に接続される。第２のコンタクトプラグ５８の側面と第２の層間絶縁膜５２上には連続した第２の水素バリア膜５４が形成される。配線６０の底面の第２の水素バリア膜５４に接続して第３の水素バリア膜６６が、配線６０の側面及び第３の層間絶縁膜６４の表面に連続して形成される。
このように、本変形例によれば、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８及び配線６０の周囲を水素バリア膜で連続して覆うことができる。さらに、強誘電体キャパシタ４０の上方を２重の水素バリア膜５４，６６で覆うことができる。したがって、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することができる。
（第２の変形例）
本発明の第２の変形例は、第１の実施形態の配線６０の上に第４の水素バリア膜７０を形成した半導体記憶装置４２０である。
本変形例の半導体装置の断面構造の一例を図１２に示す。第１の実施形態と同様に、強誘電体キャパシタ４０上の第２の層間絶縁膜５２中に上部電極４６に接続する第２のコンタクトプラグ５８及び配線６０が、第２の水素バリア膜５４及びバリアメタル５６を介してデュアルダマシンにより形成される。この第２のコンタクトプラグ及び配線６０と第２の層間絶縁膜５２との界面に連続して形成された第２の水素バリア膜５４は、第２の層間絶縁膜５２表面に延伸している。本変形例では、この第２の層間絶縁膜５２上の第２の水素バリア膜５４上に第４の水素バリア膜７０が形成され、配線６０上を連続して覆う。
このように、本変形例によれば、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８及び配線６０の配線の上面を含む周囲を水素バリア膜５４、７０で連続して覆うことができる。さらに、強誘電体キャパシタ４０の上方を２層の水素バリア膜５４，７０で覆うことができる。したがって、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することができる。
（第３の変形例）
本発明の第３の変形例は、第３の実施形態の配線６０の上にさらに第４の水素バリア膜７０を形成した半導体記憶装置４３０である。
本変形例の半導体装置の断面構造の一例を図１３に示す。第３の実施形態と同様に、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８及び配線６０が、それぞれシングルダマシンにより形成される。すなわち、強誘電体キャパシタ４０上の第２の層間絶縁膜５２中に、上部電極４６に接続する第２のコンタクトプラグ５８が、第２の水素バリア膜５４及びバリアメタル５６を介して形成される。その後、第３の層間絶縁膜６４中に第２のコンタクトプラグ５８に接続する配線６０が、第３の水素バリア膜６６及び第２のバリアメタル６８を介して形成される。この第２のコンタクトプラグ５８の側面を覆う第２の水素バリア膜５４は、連続しており、配線６０の側面及び上面も、連続した第３の水素バリア膜６６及び第４の水素バリア膜７０により覆われる。なお、第２の水素バリア膜５４は、第２の層間絶縁膜５２上に延伸し、第３の水素バリア膜６６は、第３の層間絶縁膜６４上に延伸する。
このように、本変形例によれば、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８及び配線６０の上面を含む周囲を水素バリア膜５４、６６、７０で連続して覆うことができる。さらに、強誘電体キャパシタ４０の上方を２層の水素バリア膜６６，７０と１層の水素バリア膜５４とにより２重に覆うことができる。したがって、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することができる。
（第４の変形例）
本発明の第４の変形例は、第１の変形例の配線６０の上にさらに第４の水素バリア膜７０を形成した半導体記憶装置４４０である。
本変形例の半導体装置の断面構造の一例を図１４に示す。第１の変形例と同様に、強誘電体キャパシタ４０上に第２の層間絶縁膜５２及び第３の層間絶縁膜６４が形成される。例えば、デュアルダマシンにより第２の層間絶縁膜５２中にバリアメタル６８を介して第２のコンタクトプラグ５８が、第３の層間絶縁膜６４中にバリアメタル６８を介して配線６０が、同時に形成される。第２のコンタクトプラグ５８の側面と第２の層間絶縁膜５２上には連続した第２の水素バリア膜５４が形成される。配線６０の底面の第２の水素バリア膜５４に接続して第３の水素バリア膜６６が、配線６０の側面及び第３の層間絶縁膜６４の表面に連続して形成される。さらに、この第３の層間絶縁膜６４上の第３の水素バリア膜６６上に第４の水素バリア膜７０が形成され、配線６０上を連続して覆う。
このように、本変形例によれば、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８及び配線６０の周囲を水素バリア膜５４，６６で連続して覆うことができる。さらに、強誘電体キャパシタ４０の上方を２層の水素バリア膜６６，７０と１層の水素バリア膜５４とにより２重に覆うことができる。したがって、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することができる。
（第５の変形例）
本発明の第５の変形例は、シングルダマシン、デュアルダマシン以外の配線プロセスでも形成できる半導体装置４５０である。
本変形例の半導体装置の断面構造の一例を図１５に示す。第３の実施形態と同様に、強誘電体キャパシタ４０上の第２の層間絶縁膜５２中に上部電極４６に接続する第２のコンタクトプラグ５８が形成される。この第２のコンタクトプラグ５８の側面は、連続した第２の水素バリア膜５４により覆われる。なお、第２の水素バリア膜５４は、第２の層間絶縁膜５２上に延伸して形成される。第２の水素バリア膜５４上に第２のコンタクトプラグ５８に接続する配線６０が形成される。
このように、本変形例によれば、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８の側面を水素バリア膜５４で連続して覆うことができる。さらに、強誘電体キャパシタ４０の上方を水素バリア膜５４で覆うことができる。したがって、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することができる。
（第６の変形例）
本発明の第６の変形例は、第５の変形例と同様に、シングルダマシン、デュアルダマシン以外の配線プロセスでも形成でき、配線６０の上にさらに第４の水素バリア膜７０を形成した半導体記憶装置４６０である。
本変形例の半導体装置の断面構造の一例を図１６に示す。第５の変形例と同様に、強誘電体キャパシタ４０上の第２の層間絶縁膜５２中に上部電極４６に接続する第２のコンタクトプラグ５８を形成する。この第２のコンタクトプラグ５８の側面は、連続した第２の水素バリア膜５４により覆われる。なお、第２の水素バリア膜５４は、第２の層間絶縁膜５２上に延伸して形成される。第２の水素バリア膜５４上に第２のコンタクトプラグ５８に接続する配線６０が形成される。さらに、配線６０の上面及び側面並びに第２の水素バリア膜５４上の全面は、第４の水素バリア膜７０により覆われる。
このように、本変形例によれば、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８の側面及び配線６０の上面を含む周囲を水素バリア膜５４、７０で連続して覆うことができる。さらに、強誘電体キャパシタ４０の上方を２層の水素バリア膜５４，７０で覆うことができる。したがって、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することができる。
（第７の変形例）
本発明は、上に述べてきたような強誘電体キャパシタ４０に接続するコンタクトプラグ及び配線に対して適用できるだけでなく、多層配線に対しても適用することができる。
本変形例の半導体装置の断面構造の一例を図１７に示す。本変形例は、図１７に示したように、第１の実施形態の強誘電体キャパシタ４０上に形成された２層配線に本発明を適用したものである。第１の配線６０及び第２の層間絶縁膜５２上に第１の配線金属拡散防止絶縁膜７２を介して第４の層間絶縁膜７４が形成される。第４の層間絶縁膜７４に、第１の配線６０に達する第３のコンタクトホール８０ｈ及び第２の配線溝８２ｔが形成される。第３のコンタクトホール８０ｈ及び第２の配線溝８２ｔの内面並びに第４の層間絶縁膜上に、第１の実施形態と同様の方法で第５の水素バリア膜７６及び第３のバリアメタル７８を形成する。その後、第３のコンタクトホール８０ｈ及び第２の配線溝８２ｔを導電体で埋め、表面を、例えば、第５の水素バリア膜７６をストッパとしてＣＭＰで平坦化して第３のコンタクトプラグ８０及び第２の配線８２を形成する。さらに第２の配線８２上を含む全面に第２の配線金属拡散防止絶縁膜８４を形成する。配線金属拡散防止絶縁膜７２、８４として、水素のバリア効果を有する、例えば、ＳｉＮ膜を使用することによって、配線金属の外方へ配線材料の拡散防止と水素等の内方への拡散防止との両者を同時に実現できる。
図１７に示した構造にすることによって、多層配線の各配線層とコンタクトプラグの周囲を水素バリア膜で覆うことができる。したがって、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することができる。
（第８の変形例）
上記の全ての実施形態、及び変形例は、強誘電体キャパシタ４０と第１の水素バリア膜５０との間に第１の絶縁膜４８を有する半導体装置で説明してきた。しかし、第１の実施形態において述べたように、本発明は、この第１の絶縁膜４８を省略して適用することができる。
図１８は、本発明の第８の変形例の一例を示す断面図であり、第１の実施形態から第１の絶縁膜４８を省略した半導体記憶装置である。図１８に示されたように、第１の水素バリア膜５０は、強誘電体キャパシタ４０の上面及び側面並びに第１の層間絶縁膜２８上に接触して形成される。
第１の水素バリア膜５０の上に第２の層間絶縁膜５２が形成され、強誘電体キャパシタ４０の上部電極４６に接続する第２のコンタクトプラグ５８及び配線６０が形成される。第２のコンタクトプラグ５８及び配線６０の周囲及び第２の層間絶縁膜５２表面には、連続した第２の水素バリア膜５４が形成される。
したがって、本変形例によれば、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することができる。
このように、第１の絶縁膜４８を省略しても、水素のバリア性能が低下することなく、半導体装置の製造プロセスの簡略化、及び製造コストの低減が可能になる。さらに、本変形例は、半導体装置の集積度を高める上でも有利である。本変形例は、上記に限定されることなく、これまでに説明してきた全ての実施形態及び変形例、並びにここでは説明されていないその他の変形例に対しても適用することができる。
上記に説明してきたように、本発明により強誘電体キャパシタの上部電極に接続するコンタクトプラグの側面を連続した水素バリア膜で覆い、さらに、コンタクトプラグを形成する層間絶縁膜の表面を水素バリア膜で覆った半導体装置を提供できる。これにより、コンタクトプラグ部を含む強誘電体キャパシタの周囲から水素及び水分等が強誘電体キャパシタへ侵入することを防止した半導体装置及びその製造方法を提供することができ、半導体装置の信頼性を向上することができる。
本発明は、強誘電体メモリだけでなく、強誘電体を機能素子として用いる半導体装置、例えば、ＭＥＭＳなどにも応用できる。
本発明は、上記の実施形態に限定されることなく、本発明の精神及び範囲から逸脱しないで、種々の変形を行って実施することができる。それゆえ、本発明は、ここに開示された実施形態に制限することを意図したものではなく、発明の趣旨を逸脱しない範囲において他の実施形態にも適用でき、広い範囲に適用されるものである。
図１は、本発明の第１の実施形態による半導体装置の一例を説明するための断面図である。 図２（ａ）から（ｃ）は、第１の実施形態による半導体装置の製造工程の一例を説明するための断面図である。 図３（ａ），（ｂ）は、図２（ｃ）に続く第１の実施形態による半導体装置の製造工程の一例を説明するための断面図である。 図４（ａ），（ｂ）は、図３（ｂ）に続く第１の実施形態による半導体装置の製造工程の一例を説明するための断面図である。 図５は、本発明の第２の実施形態による半導体装置の一例を説明するための断面図である。 図６（ａ）、（ｂ）は、第２の実施形態による半導体装置の製造工程の一例を説明するための断面図である。 図７（ａ）、（ｂ）は、図６（ｂ）に続く第２の実施形態による半導体装置の製造工程の一例を説明するための断面図である。 図８は、本発明の第３の実施形態による半導体装置の一例を説明するための断面図である。 図９（ａ）、（ｂ）は、第３の実施形態による半導体装置の製造工程の一例を説明するための断面図である。 図１０は、図９（ｂ）に続く第３の実施形態による半導体装置の製造工程の一例を説明するための断面図である。 図１１は、本発明の第１の変形例による半導体装置の一例を説明するための断面図である。 図１２は、本発明の第２の変形例による半導体装置の一例を説明するための断面図である。 図１３は、本発明の第３の変形例による半導体装置の一例を説明するための断面図である。 図１４は、本発明の第４の変形例による半導体装置の一例を説明するための断面図である。 図１５は、本発明の第５の変形例による半導体装置の一例を説明するための断面図である。 図１６は、本発明の第６の変形例による半導体装置の一例を説明するための断面図である。 図１７は、本発明の第７の変形例による半導体装置の一例を説明するための断面図である。 図１８は、本発明の第８の変形例による半導体装置の一例を説明するための断面図である。
符号の説明
１０…半導体基板（シリコン基板），１２…素子分離，２０…ＭＯＳトランジスタ，２２…ゲート絶縁膜，２４…ゲート電極，２６…ソース／ドレイン，２８…第１の層間絶縁膜，３０…第１のコンタクトプラグ，４０…強誘電体キャパシタ，４２…下部電極，４４…強誘電体膜，４６…上部電極，４８…第１の絶縁膜，５０…第１の水素バリア膜，５２…第２の層間絶縁膜，５４…第２の水素バリア膜，５６…バリアメタル，５８…第２のコンタクトプラグ，６０…配線，６４…第３の層間絶縁膜，６６…第３の水素バリア膜，６８…第２のバリアメタル，７０…第４の水素バリア膜，７２…第１の配線金属拡散防止絶縁膜，７４…第４の層間絶縁膜，７６…第５の水素バリア膜，７８…第３のバリアメタル，８０…第３のコンタクトプラグ，８２…第２の配線，８４…第２の配線金属拡散防止絶縁膜，１００，２００，３００，４１０，４２０，４３０，４４０，４５０，４６０，４７０，４８０…半導体装置。

Claims (5)

  1. 半導体基板の上方に形成され、下部電極、強誘電体膜、及び上部電極を含む強誘電体キャパシタと、
    前記強誘電体キャパシタを覆って形成された絶縁膜と、
    前記絶縁膜中に設けられ、前記上部電極に接続するコンタクトプラグと、
    前記コンタクトプラグの側面を連続して覆う第１の水素バリア膜と、
    前記絶縁膜上に形成された第２の水素バリア膜と、
    前記コンタクトプラグに接続する配線と
    を具備することを特徴とする半導体装置。
  2. 前記配線は、前記絶縁膜中に形成され、
    前記配線と前記絶縁膜との境界を連続して覆う第３の水素バリア膜をさらに具備することを特徴とする請求項１に記載の半導体装置。
  3. 前記第１及び第２の水素バリア膜は、連続していることを特徴とする請求項１若しくは２に記載の半導体装置。
  4. 前記配線を覆う第４の水素バリア膜をさらに具備することを特徴とする請求項１ないし３のいずれか１に記載の半導体装置。
  5. 半導体基板の上方に、下部電極、強誘電体膜、及び上部電極を含む強誘電体キャパシタを形成する工程と、
    前記強誘電体キャパシタを覆う絶縁膜を形成する工程と、
    前記絶縁膜中に前記上部電極に達するコンタクトホールを形成する工程と、
    前記コンタクトホールの側面を連続して覆う第１の水素バリア膜を形成する工程と、
    前記絶縁膜表面に第２の水素バリア膜を形成する工程と、
    前記コンタクトホールを導電体で埋めて前記上部電極に接続するコンタクトプラグを形成する工程と、
    前記コンタクトプラグに接続する配線を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
JP2005249382A 2005-08-30 2005-08-30 半導体装置とその製造方法 Pending JP2007067066A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005249382A JP2007067066A (ja) 2005-08-30 2005-08-30 半導体装置とその製造方法
US11/288,204 US7348617B2 (en) 2005-08-30 2005-11-29 Semiconductor device
US11/941,291 US20080173912A1 (en) 2005-08-30 2007-11-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005249382A JP2007067066A (ja) 2005-08-30 2005-08-30 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2007067066A true JP2007067066A (ja) 2007-03-15

Family

ID=37802839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005249382A Pending JP2007067066A (ja) 2005-08-30 2005-08-30 半導体装置とその製造方法

Country Status (2)

Country Link
US (2) US7348617B2 (ja)
JP (1) JP2007067066A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294194A (ja) * 2007-05-24 2008-12-04 Seiko Epson Corp 強誘電体キャパシタの製造方法及び強誘電体キャパシタ
JP2013138072A (ja) * 2011-12-28 2013-07-11 Fujitsu Semiconductor Ltd 半導体装置とその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049119B2 (ja) * 2004-03-26 2008-02-20 セイコーエプソン株式会社 強誘電体メモリ素子の製造方法
JP4661572B2 (ja) * 2005-12-12 2011-03-30 セイコーエプソン株式会社 強誘電体メモリ、及び強誘電体メモリの製造方法
KR101027993B1 (ko) * 2005-12-28 2011-04-13 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2007234743A (ja) * 2006-02-28 2007-09-13 Seiko Epson Corp 半導体記憶装置および半導体記憶装置の製造方法
JP2007305739A (ja) * 2006-05-10 2007-11-22 Nec Electronics Corp 半導体装置
JP2008066615A (ja) * 2006-09-11 2008-03-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP4137161B1 (ja) * 2007-02-23 2008-08-20 キヤノン株式会社 光電変換装置の製造方法
JP2009071242A (ja) * 2007-09-18 2009-04-02 Seiko Epson Corp 半導体装置及びその製造方法
JP2009076653A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 半導体装置及びその製造方法
JP4453846B2 (ja) * 2007-11-20 2010-04-21 セイコーエプソン株式会社 強誘電体メモリ装置およびその製造方法
US20100029072A1 (en) * 2008-07-31 2010-02-04 Park Jae-Eon Methods of Forming Electrical Interconnects Using Thin Electrically Insulating Liners in Contact Holes
US9477570B2 (en) * 2008-08-26 2016-10-25 Red Hat, Inc. Monitoring software provisioning
US8450168B2 (en) 2010-06-25 2013-05-28 International Business Machines Corporation Ferro-electric capacitor modules, methods of manufacture and design structures
US8395196B2 (en) * 2010-11-16 2013-03-12 International Business Machines Corporation Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip
US8496842B2 (en) * 2011-09-12 2013-07-30 Texas Instruments Incorporated MEMS device fabricated with integrated circuit
US8610280B2 (en) * 2011-09-16 2013-12-17 Micron Technology, Inc. Platinum-containing constructions, and methods of forming platinum-containing constructions
JP2014120615A (ja) * 2012-12-17 2014-06-30 Fujitsu Semiconductor Ltd 容量素子、容量アレイおよびａ／ｄ変換器
KR20150102323A (ko) * 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자장치 및 그 제조방법
US10090360B2 (en) * 2015-02-13 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor structure including a plurality of trenches
TWI569416B (zh) * 2015-11-26 2017-02-01 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
US10062843B2 (en) * 2015-12-11 2018-08-28 Samsung Electronics Co., Ltd. Variable resistive memory device and method of manufacturing the same
KR102546639B1 (ko) 2017-11-21 2023-06-23 삼성전자주식회사 반도체 장치
CN112424928A (zh) * 2018-07-24 2021-02-26 索尼半导体解决方案公司 半导体装置
US20210296384A1 (en) * 2018-08-31 2021-09-23 Sony Semiconductor Solutions Corporation Semiconductor device
US11515205B2 (en) * 2019-08-30 2022-11-29 Globalfoundries U.S. Inc. Conductive structures for contacting a top electrode of an embedded memory device and methods of making such contact structures on an IC product
US11610811B2 (en) * 2020-06-16 2023-03-21 Nanya Technology Corporation Semiconductor device with covering liners and method for fabricating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3332456B2 (ja) * 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
DE10065976A1 (de) 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US20020121699A1 (en) * 2001-03-01 2002-09-05 Kuan-Lun Cheng Dual damascene Cu contact plug using selective tungsten deposition
KR20020072875A (ko) * 2001-03-13 2002-09-19 삼성전자 주식회사 반도체 소자의 금속 배선 형성 방법
US6900487B2 (en) * 2001-06-29 2005-05-31 Oki Electric Industry Co., Ltd. Wiring layer structure for ferroelectric capacitor
KR100442863B1 (ko) * 2001-08-01 2004-08-02 삼성전자주식회사 금속-절연체-금속 커패시터 및 다마신 배선 구조를 갖는반도체 소자의 제조 방법
JP2003152165A (ja) * 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
KR100451569B1 (ko) * 2002-05-18 2004-10-08 주식회사 하이닉스반도체 수소배리어막을 구비한 반도체 장치의 제조 방법
JP4308485B2 (ja) * 2002-07-08 2009-08-05 パナソニック株式会社 容量素子の製造方法
US6876021B2 (en) * 2002-11-25 2005-04-05 Texas Instruments Incorporated Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier
US20050173799A1 (en) * 2004-02-05 2005-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for its fabricating
US6952052B1 (en) * 2004-03-30 2005-10-04 Advanced Micro Devices, Inc. Cu interconnects with composite barrier layers for wafer-to-wafer uniformity
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
JP2006324414A (ja) * 2005-05-18 2006-11-30 Toshiba Corp 半導体装置及びその製造方法
JP2007096178A (ja) * 2005-09-30 2007-04-12 Toshiba Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294194A (ja) * 2007-05-24 2008-12-04 Seiko Epson Corp 強誘電体キャパシタの製造方法及び強誘電体キャパシタ
US7754501B2 (en) 2007-05-24 2010-07-13 Seiko Epson Corporation Method for manufacturing ferroelectric capacitor
JP2013138072A (ja) * 2011-12-28 2013-07-11 Fujitsu Semiconductor Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
US7348617B2 (en) 2008-03-25
US20080173912A1 (en) 2008-07-24
US20070045687A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP2007067066A (ja) 半導体装置とその製造方法
US7400005B2 (en) Semiconductor memory device having ferroelectric capacitors with hydrogen barriers
US6737694B2 (en) Ferroelectric memory device and method of forming the same
KR100396879B1 (ko) 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
JP4316358B2 (ja) 半導体記憶装置及びその製造方法
JP4453846B2 (ja) 強誘電体メモリ装置およびその製造方法
US7781812B2 (en) Semiconductor device for non-volatile memory and method of manufacturing the same
US20090078979A1 (en) Semiconductor device and method of manufacturing the same
JP4181135B2 (ja) 半導体記憶装置
US7190015B2 (en) Semiconductor device and method of manufacturing the same
US7045071B2 (en) Method for fabricating ferroelectric random access memory device
US20050002266A1 (en) Semiconductor device and its manufacturing method
JP2010118595A (ja) 半導体装置
JP3643091B2 (ja) 半導体記憶装置及びその製造方法
US7132709B2 (en) Semiconductor device including a capacitor having a capacitive insulating film of an insulating metal oxide
US20090206379A1 (en) Semiconductor device and manufacturing method thereof
JP3906215B2 (ja) 半導体装置
JP2009094363A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
JP4002882B2 (ja) 容量素子、半導体記憶装置及びその製造方法
JP2006253194A (ja) 半導体装置およびその製造方法
JP3967315B2 (ja) 容量素子、半導体記憶装置及びその製造方法
JP2008294273A (ja) 半導体記憶装置及びその製造方法
KR20070011273A (ko) 반도체 장치 및 그 제조 방법
JP2004281935A (ja) 半導体装置及びその製造方法
JP2006032451A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020