JP2010531066A - 無電解ニッケル堆積のためのシード層を有するアンダーバンプメタライゼーション構造 - Google Patents
無電解ニッケル堆積のためのシード層を有するアンダーバンプメタライゼーション構造 Download PDFInfo
- Publication number
- JP2010531066A JP2010531066A JP2010513478A JP2010513478A JP2010531066A JP 2010531066 A JP2010531066 A JP 2010531066A JP 2010513478 A JP2010513478 A JP 2010513478A JP 2010513478 A JP2010513478 A JP 2010513478A JP 2010531066 A JP2010531066 A JP 2010531066A
- Authority
- JP
- Japan
- Prior art keywords
- seed layer
- electroless nickel
- metal
- layer
- metal seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05555—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
Abstract
金属シード層と無電解ニッケル皮膜層とを有するアンダーバンプメタライゼーション(UBM)構造及びその製造方法が開示される。UBM構造は半導体基板と、少なくとも1つの最終金属層と、パッシベーション層と、金属シード層と、メタライゼーション層とを具える。少なくとも1つの最終金属層はハードウェア基板の少なくとも一部分の上に形成される。パッシベーション層も半導体基板の少なくとも一部の上に形成される。また、パッシベーション層は複数の開口を含む。更に、パッシベーション層は非導電性材料から形成される。少なくとも1つの最終金属は複数の開口により露出される。金属シード層はパッシベーション層の上に形成され、複数の開口を被覆する。メタライゼーション層は前記金属シード層の上に形成される。メタライゼーション層は無電解堆積により形成される。
Description
この出願は、2007年6月20日に出願した米国仮出願第60/945,310号、及び2008年6月19日に出願した米国出願第12/142,415号の優先権利益を主張する。両出願の全内容は参照としてここに完全に組み込まれるものとする。
この出願は著作権保護下にある材料を含んでいる。著作権者は、特許庁のファイル又は記録に掲載される特許情報開示の任意の人物による複製に異論はないが、そうでない場合は全ての著作権を所有する。
本発明は、マイクロエレクトロニクス半導体のウェーハレベルチップスケールプロセス及びフリップチッププロセスに関するものである。より詳しくは、金属シード層及び無電解ニッケル堆積層を有するアンダーバンプメタライザーション構造の製造、及び製造に関連する方法が開示されている。
フリップチップ技術は先進の半導体技術であり、この技術ではチップ又はダイを表を下にして置き、様々な相互接続材料で基板に結合する。フリップチップ実装においては、はんだバンプがチップ又はダイ上に堆積され、チップ又は集積回路と基板との間の電気相互接続に利用される。
ウェーハレベルチップスケールパッケージング及びウェーハレベルパッケージングは、半導体デバイスの製造中に電気接続を半導体デバイス上に直接形成することでフリップチップの概念を進歩させている。これにより、半導体デバイスをプリント回路基板に直接実装することができ、別個のパッケージの必要がなくなる。得られたパッケージデバイスはベア半導体デバイスとほぼ等しい大きさである。
フリップチップのアンダーバンプメタライザーション(UBM)層は、全構造のための支持部である。UBMは、はんだ付け可能な表面として機能し、はんだとパッドメタラージの最終金属層との間のバリア層を提供する必要がある。UBMは、最終金属層への強くて安定な低抵抗の電気接続を提供すること、雰囲気からアルミニウムをシールするためにアルミニウム及びパッシベーション層に良好に付着すること、他のバンプ材料の拡散を防止する強力なバリアを提供すること、を含む幾つかの要求を満足する必要があるが、これらに限定されない。
図1A及び1Bは、処理前の従来のウェーハを示している。デバイスは、基板10と、デバイス最終金属12と、デバイスパッシベーション層14とを具える。基板10は、シリコン、ガリウムヒ素、タンタル酸リチウム、シリコンゲルマニウムを含む材料からなるものとすることができるがこれらに限定されず、また半導体産業において利用されている他の適切なウェーハ基板とすることができる。デバイス最終金属12は、金属、典型的にはアルミニウム、銅又は金、又はこれらの材料の複合材料からなる。
デバイスパッシベーション層14は、典型的には窒化シリコン、酸化窒化物等からなる。パッシベーション層は連続ではなく、パッシベーション材料のない画定された開口を有し、これらの開口は個別にパッシベーション開口と称されている。パッシベーション開口は通常円形であり、デバイスの中心にある。パッシベーション開口は、ウェーハレベルチップスケールパッケージング又はフリップチップパッケージングにおいてその後デバイスへの接続及び付着のために金属が堆積される領域を画定する。
図2Aは、無電解ニッケル処理により形成された従来のUBM16の上面図を示しており、図2Bは、無電解ニッケル処理により形成された従来のUBM16の断面図を示している。UBM16は、部分的にパッシベーション層14を被覆し、最終金属12に付着し、典型的には約1.0ミクロン又はそれより大きい層を形成する。UBM16の上面は、はんだバンプ設置用の場所を提供し、その付着を容易にする。
しかし、UBMを形成するための無電解ニッケルの使用には幾つかの不利点が存在する。無電解ニッケルはパッシベーション層に付着しない。場合によっては、最終金属合金のばらつきに起因する無電解ニッケルの不均一な堆積や不均一なパッシベーション接点が接点開口において生じる。これは、安定な低抵抗の電気接点を提供しないので、電子デバイスの完全性に関連する問題を引き起こす可能性がある。更に、これらの接点開口において水滴が形成される可能性があり、はんだバンプが適切に結合されない領域となり、従って電気接点に関連する問題を引き起こす。
更に、無電解ニッケル堆積に適さない電子デバイス上への無電解ニッケルの堆積は困難な可能性がある。例えば、高純度のアルミニウム、銅、及び金は、無電解プロセス化学が各金属に対して個別に最適化されなければ、無電解ニッケルに適切に付着しない可能性がある。他の最終金属層は無電解ニッケルと適切な導電性を持たず、強力な電気接続を与えない可能性がある。
他の従来のフリップチップ及びウェーハレベルチップスケールパッケージングデバイスは、UBMとして使用するための薄い金属層を堆積するために、薄膜スパッタリングを使用する。しかし、これらのスパッタ層はより高価であり、無電解ニッケル層ほど厚くはない。その結果、UBMの熱力学性能はそれほど強くない。バンプ製品の市場が成長し続けるほど、コスト及び性能の圧力が業界により高性能の薄膜技術の発見を強いている。
本発明の一態様においては、改良された熱力学性能、均一な堆積、及び多くの最終金属層との構造的及び電気的互換性を提供する、金属シード層上の無電解ニッケルを利用するアンダーバンプメタライザーション構造が提供される。
添付の図面は、改良された金属特性及び落下試験性能を有する開示のアンダーバンプメタライザーション構造の更なる理解を提供するために含められ、明細書に組み込まれてその一部を構成するものであり、代表的な実施例を示し、発明の詳細な説明と共に少なくともその一実施例を説明するものである。
無電解ニッケル又は無電解ニッケル合金の堆積のためのシード層として機能する金属膜層を有するアンダーバンプメタライゼーション(UBM)構造が開示される。シード層は、無電解ニッケルに付着する任意の材料又は金属とすることができる。無電解ニッケル層と金属シード層との併用は、改良された熱力学的ロバスト性及び落下試験性能を提供するアンダーバンプメタライゼーション層を形成する。ウェーハレベルパッケージング用途に対するこの改良された機械的性能は、UBM構造の本質的に低い脆性、他の非導電性表面への無電解ニッケルの改良された付着性、及び無電解ニッケルUBM堆積に対する最適化設計により達成される。
シード層の利用は、適切な最終金属合金を有していないデバイス上のUBMの無電解ニッケルを、電気接点として使用可能にする。例えば、金属シード薄層を有する開示のUBMは、高純度のアルミニウム、銅、及び金などの、電子デバイスにおいて電気接点として使用される様々な金属上への同一の無電解ニッケル堆積プロセスの使用を可能にする。またそれは、非導電性表面への無電解ニッケルの優れた付着性を提供する。更にそれは、プロセスからばらつきの主因を取り除いて無電解ニッケル堆積プロセスを安定化する。例えば、パターン化されていない被覆層として使用される場合、UBMはさもなければ電子デバイスに含まれる能動素子との相互作用により生じる電子デバイスの様々な電気接点上のめっき処理のばらつきを除去する。
電子デバイスの場合、この金属シード層は、パッシベーション接点開口上に堆積されて開口をシールするとともに無電解ニッケルの堆積のための最適化表面を形成する。シード層は、無電解ニッケルのパターン化された堆積を可能とするために、パッシベーション接点開口の外側領域に堆積しパターン化することもできる。
この構造を作製するために、2つの異なる方法を実行できる。図3〜図6は、改良されたUBM構造を形成する第1の実施例を示している。まず、図3A及び図3Bに示すように、スパッタ又はめっき堆積の使用により、少なくとも1つの金属シード層18が堆積され、目的とする無電解ニッケル堆積のために最適化される。金属シード層18は、パッシベーション層14及び最終金属層12を被覆する。代表的な実施例において、堆積された金属シード層18は、アルミニウム銅合金、チタンの積層構造、上にアルミニウム銅合金を具えるスパッタ材料、又は無電解ニッケルの堆積のために選択された他の適切な合金からなることができる。
金属シード層18上への無電解ニッケルの堆積は、UBM構造により電子デバイスのパッシベーション開口及び電気接点をより良好にシールすることを可能にする。これはより強力な電気接続を形成し、それによりフリップチップ又はウェーハの性能が向上する。
また、金属シード薄層18は、無電解ニッケルUBM16を、さもなければ信頼性のある接続が形成されるには薄すぎる最終金属及び脆弱構造上に堆積することを可能にする。これは、より多用途のUBMをより多くの数の材料とともに利用することを可能にする。
他の実施例において、無電解ニッケルの厚さのデバイス依存ばらつきを抑制するために、無電解ニッケル堆積の前に金属シード層が堆積される。
次に、図4A及び図4Bに示すように、フォトレジストパターンが金属層18上に設置される。フォトレジスト層20の堆積層は、無電解ニッケル堆積の目的領域を被覆する。次に化学エッチング液を用いて、フォトレジスト20により保護されていない領域における不要な金属を除去する。これは、図5A及び図5Bに示すように、パッシベーション開口内の最終金属層12を覆うパターン化された金属シード層18を残す。最後に、無電解ニッケル堆積プロセスを実行し、それにより最終金属層12に良好に付着するUBM16を形成し、図6A及び図6Bに示すデバイスにおける強力な電気接続を提供する。
代表的な実施例において、付着のために200〜5000オングストロームの厚さを有するチタン又は他のスパッタ金属を使用できる。他の代表的な実施例において、無電解Niのためのシード金属として、2000〜20000オングストロームの厚さを有するアルミニウム銅合金を使用できる。他の代表的な実施例において、無電解ニッケルは0.5〜50ミクロンの厚さを有することができる。典型的には、パターン化されたシード層は円形であり、パッシベーション開口よりも大きい。しかし、具体的な直径は所望のバンプ高さに基づいて変わる。
図10〜図13に示される代替実施例では、目的とする無電解ニッケル堆積を最適化するためにパッシベーション層14上への少なくとも1つの金属シード層18のスパッタ堆積が完了している。図10A及び図10Bに示されるように、無電解ニッケル堆積から保護すべき領域を覆うフォトレジスト20を有するフォトレジストパターンが堆積される。
次に、適所のフォトレジスト20を使用して無電解ニッケル堆積が完了される。その後、フォトレジスト20が適切なフォトレジスト剥離処理で除去される。最後に、堆積された無電解ニッケルを保護マスク層として用いて化学エッチング液で無用なシード金属が除去される。これは、図6A及び図6Bに示されるデバイスと同様に、最終金属層12に良好に付着し、強力な電気接続を提供するUBM16を提供する。
図7〜図9は、衝撃及び落下試験の機械的性能の向上のために、無電解ニッケルの設計を下部構造に最適化することができるプロセスを示している。金属シード層18がパッシベーション層14上に形成される。次に、パターン化されたフォトレジスト層20が金属シード層18上に形成される。この実施例では、パターン化されたフォトレジスト層20は、パッシベーション開口と重なる部分及びパッシベーション層14と重なる部分を含む。続いて、金属シード層18及び次の無電解ニッケルUBMは、パッシベーション開口15内の最終金属12ばかりでなく、パッシベーション層14の一部分とも重なる。UBMをパッシベーション層14の一部分の上に設置することを許容することにより、デバイスは熱力学的によりロバストとなる。
ここでは円形形状又は図6〜図9を参照して説明及び検討した代表的な形状を採用するものとして説明したが、本開示の精神及び範囲から離れることなく、UBM及びシード層に対して種々の代替形状を代用できる。実施形態の一例として、正方形状を利用して1つ以上の構造を規定できる。更に、採用できる形状例は米国仮出願第60/913,337号明細書(ALVARADO他、名称「Bump Interconnect for Improved Mechanical and Thermo−Mechanical Performance」)に見つけることができ、この出願は少なくともパッケージング応用、構造および製造方法に関する教えとして参照することによりここに組み込まれるものとする。
更に、プロセスがUBMに対して他の幾何構造を形成できることによって、無電解ニッケルUBMを、電子デバイスのパッシベーション開口又は電気接点の大きさと無関係に、目的とするバンプ用途に対して適切な大きさにすることができる。代わりに、他の構造とすることも可能である。例えば、ダミーバンプ又は他の必須構造を構成することができる。更に、このプロセスは、様々なパッシベーション接点開口サイズを有する電子デバイス上への一様な大きさの無電解ニッケルパターンの形成を可能にする。
半導体技術協会(JEDEC)のJESD22−B111標準規格は、落下された携帯デバイス内の半導体デバイスが受ける機械的衝撃に耐えるフリップチップ又はウェーハレベルチップの能力を評価する方法を提供している。これは、これらのデバイスが携帯電話及び携帯端末(PDA)において利用される場合に重要である。これらのデバイスは消費者により多数回落とされる可能性があるが、消費者はこれらのデバイスが動作し続けることを期待する。JEDECは、これらのデバイスは故障せずに少なくとも30回の落下に耐える必要があることを求めている。
図14及び図15は、上述の説明に従って形成された代表的なUBM構造に対する試験結果を示している。無電解ニッケルから形成されたこれらの構造は、初めて故障する前に少なくとも400回の落下に耐えた。更に、無電解ニッケルデバイスは、500回の落下後に5%以下の故障率を示した。スパッタUBMのみを有する従来のデバイスはより早く故障し、一例においては200回の落下で最初の故障が発生し、別の代表例においては、JEDECの仕様である30回の落下を丁度越えた時に最初の故障が発生した。また、従来のスパッタデバイスは、無電解ニッケルUBMよりも500回の落下後に20%を越える、ずっと高い故障率を示した。本発明に記載の構造は、スパッタ金属UBMデバイスの電気的安定性の他の利益に加えて、増大した熱力学的安定性を提供する。更に、他の形状のデバイス構造へのここに記載した形状の実装は、熱力学的安定性も強める。
特定の代表的な構造及び方法を、最も実用的で好適な実施例であると現在考えられるものに関連して説明したが、本発明は開示された実施例に限定される必要がないことを理解されたい。本発明の精神及び特許請求の範囲に含まれる様々な変更及び類似の構成をカバーすることを意図しており、特許請求の範囲は全てのこのような変更及び類似の構造を包含するために最も広い解釈が認められるべきである。本発明は続く請求項の任意の及び全ての実施例を含む。
Claims (10)
- 半導体基板であって、該半導体基板上に形成されたパッシベーション層と、該パッシベーション層の開口により露出された複数の最終金属層とを有する半導体基板と、
前記最終金属層を露出する前記パッシベーション開口の各々の上に形成され且つ各開口を超えて延在する金属シード層であって、電子デバイスの最終パッシベーション層に使用される窒化物、酸化物、又は様々なポリマーなどの非導電性材料の上に形成された金属シード層と、
無電解堆積により前記金属シード層上に形成されたメタライゼーション層と、
を具えることを特徴とするアンダーバンプメタライゼーション(UBM)構造。 - 無電解ニッケルの厚さのデバイス依存ばらつきを抑制するために、前記金属シード層は無電解ニッケル堆積の前に堆積されていることを特徴とする、請求項1に記載のアンダーバンプメタライゼーション構造。
- 前記金属シード層は、前記パッシベーション開口及び電子デバイスの電気接点をシールするために、無電解ニッケルUBMの堆積に先行して堆積されていることを特徴とする、請求項1に記載のアンダーバンプメタライゼーション構造。
- 前記金属シード層は、目的のバンプ用途に対して適切な大きさにするため及び前記パッシベーション開口又は前記電子デバイスの電気接点の大きさ及び形状と無関係に熱力学的性能を最適にするために、無電解ニッケルUBMの堆積に先行して堆積されていることを特徴とする、請求項1に記載のアンダーバンプメタライゼーション構造。
- 前記金属シード層は、デバイスウェーハ上の非常に薄い最終金属及び脆弱構造上に無電解ニッケルの使用を可能にするために堆積されていることを特徴とする、請求項1に記載のアンダーバンプメタライゼーション構造。
- 半導体基板と、
前記半導体基板の少なくとも一部上に形成される少なくとも1つの最終金属層と、
前記半導体基板の少なくとも一部上に形成され、複数の開口を含み、非導電性材料で形成され、前記複数の開口により前記少なくとも1つの最終金属が露出されるパッシベーション層と、
前記パッシベーション層上に形成され、前記複数の開口を被覆する金属シード層と、
前記金属シード層上に無電解堆積により形成された金属化層と、
を具えることを特徴とする、アンダーバンプメタライゼーション構造。 - 無電解ニッケルの厚さのデバイス依存ばらつきを抑制するために、前記金属シード層は無電解ニッケル堆積の前に堆積されることを特徴とする、請求項6に記載のアンダーバンプメタライゼーション構造。
- 前記金属シード層は、無電解ニッケルUBMの堆積に先行して、前記パッシベーション開口及び電子デバイスの電気接点をシールするために堆積されていることを特徴とする、請求項6に記載のアンダーバンプメタライゼーション構造。
- 前記金属シード層は、目的のバンプ用途に対して適切な大きさとなるように、及び前記パッシベーション開口又は前記電子デバイスの電気接点の大きさ及び形状と無関係に熱力学的性能が最適になるように、無電解ニッケルUBMの堆積に先行して堆積されていることを特徴とする、請求項6に記載のアンダーバンプメタライゼーション構造。
- 前記金属シード層は、デバイスウェーハ上の非常に薄い最終金属上及び脆弱構造上での無電解ニッケルの使用を可能にするために堆積されていることを特徴とする、請求項6に記載のアンダーバンプメタライゼーション構造。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US94531007P | 2007-06-20 | 2007-06-20 | |
US12/142,415 US20090057909A1 (en) | 2007-06-20 | 2008-06-19 | Under bump metallization structure having a seed layer for electroless nickel deposition |
PCT/US2008/067795 WO2008157822A1 (en) | 2007-06-20 | 2008-06-20 | Under bump metallization structure having a seed layer for electroless nickel deposition |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010531066A true JP2010531066A (ja) | 2010-09-16 |
Family
ID=40156720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010513478A Pending JP2010531066A (ja) | 2007-06-20 | 2008-06-20 | 無電解ニッケル堆積のためのシード層を有するアンダーバンプメタライゼーション構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090057909A1 (ja) |
EP (1) | EP2158601A4 (ja) |
JP (1) | JP2010531066A (ja) |
CN (1) | CN101689515A (ja) |
WO (1) | WO2008157822A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014183177A (ja) * | 2013-03-19 | 2014-09-29 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7713860B2 (en) * | 2007-10-13 | 2010-05-11 | Wan-Ling Yu | Method of forming metallic bump on I/O pad |
US8513119B2 (en) | 2008-12-10 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bump structure having tapered sidewalls for stacked dies |
US20100171197A1 (en) | 2009-01-05 | 2010-07-08 | Hung-Pin Chang | Isolation Structure for Stacked Dies |
US8791549B2 (en) | 2009-09-22 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside interconnect structure connected to TSVs |
US8466059B2 (en) | 2010-03-30 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer interconnect structure for stacked dies |
EP2398046A1 (en) * | 2010-06-18 | 2011-12-21 | Nxp B.V. | Integrated circuit package with a copper-tin joining layer and manufacturing method thereof |
US8518815B2 (en) | 2010-07-07 | 2013-08-27 | Lam Research Corporation | Methods, devices, and materials for metallization |
CN101937895B (zh) * | 2010-08-16 | 2012-08-22 | 日月光半导体制造股份有限公司 | 半导体封装件 |
US8900994B2 (en) | 2011-06-09 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for producing a protective structure |
US10214337B2 (en) * | 2016-08-12 | 2019-02-26 | Sonoco Development, Inc. | Precision scored exterior pocket for flexible package |
CN106783756B (zh) * | 2016-11-29 | 2019-06-04 | 武汉光迅科技股份有限公司 | 一种带金属凸点的陶瓷载片及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02224335A (ja) * | 1989-02-27 | 1990-09-06 | Shimadzu Corp | ハンダバンプ製造方法 |
JP2003234367A (ja) * | 2002-02-07 | 2003-08-22 | Nec Corp | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 |
JP2005268442A (ja) * | 2004-03-17 | 2005-09-29 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5946590A (en) * | 1996-12-10 | 1999-08-31 | Citizen Watch Co., Ltd. | Method for making bumps |
EP0954024A1 (en) * | 1998-04-30 | 1999-11-03 | Interuniversitair Micro-Elektronica Centrum Vzw | A method for filling an opening in an insulating layer |
US6818545B2 (en) * | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US6372619B1 (en) * | 2001-07-30 | 2002-04-16 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for fabricating wafer level chip scale package with discrete package encapsulation |
KR100426897B1 (ko) * | 2001-08-21 | 2004-04-30 | 주식회사 네패스 | 솔더 터미널 및 그 제조방법 |
US6930032B2 (en) * | 2002-05-14 | 2005-08-16 | Freescale Semiconductor, Inc. | Under bump metallurgy structural design for high reliability bumped packages |
US6762503B2 (en) * | 2002-08-29 | 2004-07-13 | Micron Technology, Inc. | Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same |
JP3682654B2 (ja) * | 2002-09-25 | 2005-08-10 | 千住金属工業株式会社 | 無電解Niメッキ部分へのはんだ付け用はんだ合金 |
US7081372B2 (en) * | 2003-07-09 | 2006-07-25 | Chartered Semiconductor Manufacturing Ltd. | Aluminum cap with electroless nickel/immersion gold |
JP3851320B2 (ja) * | 2004-03-25 | 2006-11-29 | Tdk株式会社 | 回路装置及びその製造方法 |
KR100630684B1 (ko) * | 2004-06-08 | 2006-10-02 | 삼성전자주식회사 | 솔더 접합 신뢰도(sjr)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈 |
US7037837B2 (en) * | 2004-07-29 | 2006-05-02 | Texas Instruments Incorporated | Method of fabricating robust nucleation/seed layers for subsequent deposition/fill of metallization layers |
KR100605315B1 (ko) * | 2004-07-30 | 2006-07-28 | 삼성전자주식회사 | 집적회로 칩의 입출력 패드 구조 |
WO2006050127A2 (en) * | 2004-10-29 | 2006-05-11 | Flipchip International, Llc | Semiconductor device package with bump overlying a polymer layer |
US7749886B2 (en) * | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
-
2008
- 2008-06-19 US US12/142,415 patent/US20090057909A1/en not_active Abandoned
- 2008-06-20 JP JP2010513478A patent/JP2010531066A/ja active Pending
- 2008-06-20 EP EP20080771684 patent/EP2158601A4/en not_active Ceased
- 2008-06-20 WO PCT/US2008/067795 patent/WO2008157822A1/en active Application Filing
- 2008-06-20 CN CN200880020888A patent/CN101689515A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02224335A (ja) * | 1989-02-27 | 1990-09-06 | Shimadzu Corp | ハンダバンプ製造方法 |
JP2003234367A (ja) * | 2002-02-07 | 2003-08-22 | Nec Corp | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 |
JP2005268442A (ja) * | 2004-03-17 | 2005-09-29 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014183177A (ja) * | 2013-03-19 | 2014-09-29 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101689515A (zh) | 2010-03-31 |
WO2008157822A1 (en) | 2008-12-24 |
EP2158601A1 (en) | 2010-03-03 |
EP2158601A4 (en) | 2011-04-20 |
US20090057909A1 (en) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010531066A (ja) | 無電解ニッケル堆積のためのシード層を有するアンダーバンプメタライゼーション構造 | |
US7682960B2 (en) | Method of fabricating a wafer structure having a pad and a first protection layer and a second protection layer | |
US7307342B2 (en) | Interconnection structure of integrated circuit chip | |
TWI302008B (en) | Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure | |
US8785317B2 (en) | Wafer level packaging of semiconductor chips | |
CN102222647B (zh) | 半导体裸片及形成导电元件的方法 | |
US7969003B2 (en) | Bump structure having a reinforcement member | |
US20080061436A1 (en) | Wafer level chip scale package and method for manufacturing the same | |
US8264072B2 (en) | Electronic device | |
TWI493667B (zh) | 具有後鈍化互連結構之半導體元件及形成具有後鈍化互連結構之半導體元件之方法 | |
TW201203482A (en) | Conductive pillar for semiconductor substrate and method of manufacture | |
KR100448344B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 제조 방법 | |
TW200524025A (en) | Semiconductor device and method of fabricating the same | |
US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
CN108461407B (zh) | 用于恶劣介质应用的键合焊盘保护 | |
CN102386147A (zh) | 半导体装置及半导体装置的制造方法 | |
US20060264021A1 (en) | Offset solder bump method and apparatus | |
TW200910557A (en) | Under bump metallization structure having a seed layer for electroless nickel deposition | |
JPH11354563A (ja) | 半導体配線の構造 | |
US9564410B2 (en) | Semiconductor devices having metal bumps with flange | |
TW201143000A (en) | Chip bump structure and method for forming chip bump structure | |
TW202025403A (zh) | 半導體封裝件 | |
JP2012119444A (ja) | 半導体装置 | |
CN102044454A (zh) | 凸点及其形成方法 | |
CN101088152A (zh) | 半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |