TWI388860B

TWI388860B - 電子元件封裝體之測試裝置及測試方法

Info

Publication number: TWI388860B
Application number: TW098136421A
Authority: TW
Inventors: Shun Ker Wu
Original assignee: Nanya Technology Corp
Priority date: 2009-10-13
Filing date: 2009-10-28
Publication date: 2013-03-11
Also published as: US8058888B2; TW201113535A; CN102043117B; US20110084720A1; CN102043117A

Description

電子元件封裝體之測試裝置及測試方法

本發明係有關於電子元件封裝體之測試裝置及測試方法，且特別是有關於用以測試球柵陣列電子元件封裝體的測試裝置及測試方法。

半導體工業的技術發展已持續隨著莫爾定律(Moore’s Law)而縮小化。因此，隨著縮小化，半導體元件之效能亦已增加。然而，隨著縮小化與效能之增加，半導體元件之輸出/輸入接腳(I/O pins)密度也增加，因而使半導體元件之封裝困難。

因此，已發展了球柵陣列(ball grid array，BGA)封裝體以封裝先進半導體元件。相較於習知的導線架封裝體(lead frame package)，球柵陣列封裝體的好處之一包括較高的運作效能，這是因為球柵陣列封裝體的訊號傳輸距離較短。特別是球柵陣列封裝體之球形接腳(或銲球)具有比導線架封裝體更小的間距。同時，球柵陣列封裝體之銲球可根據需求而排列。

可對採用球柵陣列封裝體之元件進行電性及/或可靠度測試。這樣的測試可利用測試槽座(test socket)來進行，其用以承接球柵陣列封裝體之銲球以提供對元件之電性通路(electrical access)。例如，可於球柵陣列封裝體與測試機器之間使用直接與銲球接觸之彈簧探針(pogo pin)。通常，測試槽座需透過界面印刷電路板(interface printed circuit board)而與測試機器耦接以分析來自球柵陣列封裝體之電性資料。因此，假如球柵陣列封裝體之銲球的排列改變，測試槽座連同界面印刷電路板可能亦需跟著改變。特別是假如球柵陣列封裝體之銲球的排列改變，測試機器或測試構件之彈簧探針的分佈可能亦需修改及/或重新架構。因此，在此情形下，測試成本會提高。

本發明實施例提供一種電子元件封裝體之測試裝置，包括測試槽座，具有第一部分及位於第一部分上之第二部分，其中第一部分具有凹槽，用以承接待測電子元件封裝體，待測電子元件封裝體具有複數個外部端點，外部端點排列成端點配置；可交替插板，設置於第一部分與第二部分之間，且部分延伸於凹槽之上，其中可交替插板包括複數個第一接墊，排列成第一墊配置，第一墊配置與端點配置彼此相對應匹配，並面向凹槽；複數個第二接墊，排列成第二墊配置，且設置於第一部分與第二部分之間；以及複數個導線層，各分別將其中一第一接墊電性連接至其中一第二接墊；以及複數個接觸針，各穿過第二部分且與可交替插板之第二接墊的其中之一電性連接，其中接觸針排列成針配置，且第二墊配置與針配置彼此相對應匹配。

本發明實施利提供一種電子元件封裝體的測試方法，包括提供第一待測電子元件封裝體，具有複數個第一外部端點，排列成第一端點配置；提供測試槽座，具有第一部分及位於第一部分上之第二部分，其中第一部分具有凹槽，用以承接待測電子元件封裝體；將可交替插板設置於第一部分與第二部分之間，其中可交替插板部分延伸於凹槽之上，且包括複數個第一接墊，排列成第一墊配置，第一墊配置與第一端點配置彼此相對應匹配，並面向凹槽；複數個第二接墊，排列成第二墊配置，且設置於測試槽座之第一部分與第二部分之間；以及複數個導線層，各分別將其中一第一接墊電性連接至其中一第二接墊；提供複數個接觸針，各穿過測試槽座之第二部分且與可交替插板之第二接墊的其中之一電性連接，其中接觸針排列成一針配置，且第二墊配置與針配置彼此相對應匹配；以及將第一待測電子元件封裝體放進凹槽之中，使每一第一外部端點分別電性連接至其中一第一接墊。

應了解的是以下之敘述提供許多不同的實施例或例子，用以實施本發明之不同樣態。以下所述特定的元件及排列方式儘為本發明之簡單描述。當然，這些僅用以舉例而非本發明之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。

第1圖顯示根據本發明一較佳實施例之電子元件封裝體之測試裝置10的剖面圖。測試裝置10包括測試槽座(test socket)12，用以承載待測電子元件封裝體及可交替插板(interchangeable insert board)14。可交替插板14用以提供所承載之待測電子元件封裝體與測試機器(test machine)之間的電性通路。測試槽座12具有第一部分121及設置於第一部分121上之第二部分122。測試槽座12可包括絕緣材料，例如是高分子材料、陶瓷材料、或前述之組合。在此實施例中，測試槽座12之第一部分121具有凹槽(recess)124(或空間)，用以承接待測電子元件封裝體。凹槽124之底部124a可用來支撐待測電子元件封裝體。測試槽座12之第一部分121與第二部分122可藉由任何此技藝人士所知的固定物(fixer)(未顯示於圖中)而彼此連接，並且，較佳地第一部分121與第二部分122可輕易地分離並重新連結在一起。第一部分121與第二部分122之間的空間(spacing)可藉由該固定物來控制其大小。在以下的敘述中，測試槽座12之第一部分121與第二部分122之間的空間係用以容納可交替插板14。

通常，在電子元件封裝體的電性及/或可靠度測試(electrical and/or reliability tests)期間，電子元件封裝體需加熱或冷卻至一預定溫度以獲得分析所需之電性資料(electrical data)。在此情形中，第一部分121可包括熱能轉換裝置(heat transfer element)121a，用以將熱能傳至待測電子元件封裝體或將熱能自待測電子元件封裝體傳出，如第1圖所示。熱能轉換裝置121a可例如為可增加或減少其表面溫度之平盤。當電子元件封裝體放置於凹槽124中時，待測電子元件封裝體可與熱能轉換裝置121a之頂表面直接接觸。因此，待測電子元件封裝體之測試溫度可視情況作調整，例如藉由控制熱能轉換裝置121a之表面溫度。在此情形中，熱能轉換裝置121a之頂表面亦為凹槽124之底部124a。然而，本發明實施例不限於上述的特定例子。在其他實施例中，在熱能轉換裝置121a之頂表面上可形成有一或多層的其他材料層。

如第1圖所示，可交替插板14設置於測試槽座12之第一部分121與第二部分122之間。較佳者，可交替插板14固定於測試槽座12之第一部分121與第二部分122之間。然而，若有需要，可藉由部分或完全分離測試槽座12之第一部分121與第二部分122而將可交替插板14移出。接著，新的可交替插板可視需求而設置於測試槽座12之第一部分121與第二部分122之間。此外，部分的可交替插板14延伸於凹槽124之上。因此，可交替插板14之部分表面係面向凹槽124。

可交替插板14可為具有內連線圖案形成於其中的絕緣板，例如是印刷電路板。第2圖顯示根據本發明一實施例之可交替插板14之上視圖。如第1及2圖所示，可交替插板14包括複數個第一接墊(contact pads)142，位於可交替插板14之一表面上且面向凹槽124。這些第一接墊142排列成第一墊配置(pad configuration)142c。第一墊配置142c係經設計而與待測電子元件封裝體之端點配置(terminal configuration)彼此相對應匹配(compatible)。此外，因為第一墊配置142c係面向凹槽124且與待測電子元件封裝體之端點配置相對應匹配，所以當待測電子元件封裝體放入凹槽124中時，第一接墊142可與待測電子元件封裝體之外部端點(external terminals)電性接觸。通常，第一接墊142係形成於面向凹槽124之表面上。然而，在其他實施例中，第一接墊142可完全貫穿可交替插板14。

可交替插板14還包括複數個第二接墊144，其設置於可交替插板14之較外圍區域。當可交替插板14設置於測試槽座12之第一部分121與第二部分122之間時，第二接墊144亦會設置於測試槽座12之第一部分121與第二部分122之間。這些第二接墊144排列成第二墊配置144c。在第2圖所示之實施例中，第一墊配置142c與第二墊配置144c不同，互為不同的墊圖案(pad patterns)。然而，在其他實施例中，第一墊配置142c與第二墊配置144c之圖案有可能是設置於可交替插板14上之不同區域的大抵相同圖案。通常，第二接墊144係形成於面向測試槽座12之第二部分122的表面上。然而，在其他實施例中，第二接墊144可完全貫穿可交替插板14。

如第2圖所示，可交替插板14還包括複數個導線層(trace layers)146。這些導線層146各形成一特定第一接墊142與一特定第二接墊144之間的電性連接(electrical connection)。具體而言，每一導線層146分別將其中一第一接墊142電性連接至其中一第二接墊144。特定的第一接墊142可透過特定的導線層146而電性連接至特定的第二接墊144。此外，在一些實施例中，第一接墊142中的一些可能不與任何的導線層電性連接。導線層146、第一接墊142、及第二接墊144係由導電材料所形成，例如是鋁、銅、金、或前述之組合等等。可交替插板14可藉由任何用以形成習知之印刷電路板的技術而形成，例如包括金屬沉積及圖案化製程。

請參照第1及2圖，可交替插板14可選擇性包括露出凹槽124之開口148。當電子元件封裝體放置於凹槽124中時，可選擇性進行內部針測測試(internal probing test)。可使用內部探針(internal probe)透過開口148而與待測電子元件封裝體接觸。

請參照第1圖，測試設備10還包括複數個接觸針(contact pins)16。每一接觸針16分別穿過測試槽座12之第二部分122且分別與可交替插板14中其中一第二接墊144電性連接。這些接觸針16排列成針配置(pin configuration)16c。接觸針16可包括(但不限於)彈簧探針(pogo pin)或其他適合的金屬針。在一實施例中，測試槽座12之第二部分122中形成有複數個穿孔(through-holes)，排列成所需的針配置。在此實施例中，第二接墊144之第二墊配置144c與接觸針16之針配置16c彼此相對應匹配。因此，由於針配置16c與第二墊配置144c彼此相對應匹配，每一接觸針16與對應的第二接墊144電性接觸。即，接觸針16之分佈大抵與第二接觸墊144之分佈相同。在一實施例中，每一接觸針16之一端可與相對應的第二接墊144直接接觸，而每一接觸針16之相反另一端可於測試槽座12之第二部分122的上表面上露出。在一實施例中，接觸針16之相反另一端突出於測試槽座12之第二部分122的上表面上。接觸針16之突出或露出端可與其他電性元件或機器耦接，以承接其他用以測試待測電子元件封裝體之電性性質的測試構件，例如可透過由第一接墊142、導線層146、第二接墊144、及接觸針16所形成之導電路徑。

如第3圖所示，測試裝置10可更包括電性連接至接觸針16之界面印刷電路板(interface printed circuit board)32，以及電性耦接至界面印刷電路板32之測試機器(test machine)30。例如，測試機器30可透過(但不限於)電纜線(cable lines)34而與界面印刷電路板32電性耦接。因此，在此實施例中，電性訊號可經由可交替插板14、接觸針16、界面印刷電路板32、及電纜線34而於測試機器30與待測電子元件封裝體之間傳送。

第4A圖顯示本發明一實施例中，具有電子元件封裝體設置於其中之電子元件封裝體測試裝置10的剖面圖。以下，將配合第4A、5A-5B、及6A圖敘述根據本發明一實施例之電子元件封裝體的測試方法。

如第4A及5A圖所示，提供第一待測電子元件封裝體40。第一待測電子元件封裝體40具有複數個第一外部端點(external terminals)402，其排列成第一端點配置(terminal configuration)402c。第5A圖顯示第一電子元件封裝體40之背側的上視圖。每一第一外部端點402可具有一特定的功能。這些第一外部端點402可具有不同的功能，並分別標示為f1-f9(如第5A圖所示)。例如，其中一第一外部端點402可用作(但不限於)指令端點(command terminal)、電源端點(power terminal)、或接地端點(ground terminal)等等。在不同的電子元件封裝體中，外部端點之分佈與間距可能會彼此不同。同樣地，在不同電子元件封裝體中，即使外部端點之分佈(distributions)與間距(pitches)彼此相同，不同電子元件封裝體之外部端點的功能可能彼此不同。

第一待測電子元件封裝體40可包括(但不限於)球柵陣列(BGA)封裝體或腳針陣列(PGA)封裝體。例如，第一待測電子元件封裝體40可包括(但不限於)DRAM封裝體或其他記憶體封裝體。此外，第一外部端點402可包括(但不限於)銲球(solder balls)或其他相似的金屬凸塊(metal bumps)。

接著，提供測試裝置10。在此實施例中，所提供之測試裝置10類似於第3圖所示之測試裝置10。相似或相同之標號將用以標示相似或相同的元件。接著，將可交替插板14放置於測試槽座12之第一部分121與第二部分122之間，且將第一待測電子元件封裝體40放入凹槽124之中，其中第一外部端點402係面朝上以與延伸在凹槽124上之第一接墊142電性接觸。

第6A圖顯示可交替插板14之上視圖。可交替插板14包括複數個第一接墊142，其排列成第一墊配置142c且面向凹槽124，其中第一墊配置142c與第一端點配置402c彼此相對應匹配。被第6A圖所示之虛線所圍繞的區域即為第一待測電子元件封裝體40所設置於其上的位置。

可交替插板14還包括複數個第二接墊144，其排列成第二墊配置144c。第二墊配置144c與接觸針16之針配置16c彼此相對應匹配。每一接觸針16與特定的第二接墊144電性接觸，該特定的第二接墊144透過特定的導線層146而與特定的第一接墊142電性連接。例如，透過特定的導線層146及特定的第一接墊142，具有第一功能(f1)之第一外部端點402可電性連接至特定的第二接墊144(亦標以f1)，該特定的第二接墊144(f1)係對應至特定的接觸針16。因此，每一接觸針16係與具有特定功能之預定的第一外部端點402電性耦接。因此，第一待測電子元件封裝體40可藉著測試機器30以接觸針16與可交替插板14所提供之電性通路而進行電性及/或可靠度測試。

在第一待測電子元件封裝體40的測試期間，多個電子訊號可由測試機器30產生，並透過電纜線34、界面印刷電路板32、接觸針16、第二接墊144、導線層146、及第一接墊142而傳至第一待測電子元件封裝體40之對應的第一外部端點402。同樣地，來自第一待測電子元件封裝體40之電子訊號可傳至測試機器30以進行進一步的分析。在一實施例中，第一待測電子元件封裝體40係於測試期間受到熱能轉換裝置121a之升溫及/或降溫。

在其他實施例中，可選擇性地對第一待測電子元件封裝體40進行內部針測(internal probe test)。在此情形中，可於可交替插板14中形成開口148以使部分的第一待測電子元件封裝體40露出。此外，於第一待測電子元件封裝體40所露出之部分形成探測開口548，如第5B圖所示。例如，可進行圖案化製程(如微影製程)以形成探測開口548。應注意的是，探測開口548之位置較佳不與第一外部端點402之位置重疊。如第4A及5B圖所示，將內部探針45放進開口148及探測開口548中(見第5B圖)以進行內部針測。

根據本發明實施例之測試裝置亦可用以測試其他具有不同外部端點之電子元件封裝體。根據本發明一實施例，測試一不同於第一待測電子元件封裝體40之第二待測電子元件封裝體60的方法將配合第4B、5C、及6B圖作說明。在此實施例中，除了可交替插板14以外的所有元件均可不需改變或修飾便可對具有不同端點配置(terminal configuration)之第二待測電子元件封裝體60進行測試。

請參照第4B圖，對不同於第4A圖所示之第一待測電子元件封裝體40之第二待測電子元件封裝體60進行測試。先將第一待測電子元件封裝體40及可交替插板14自測試裝置移出。接著，提供第二待測電子元件封裝體60。第二待測電子元件封裝體60可包括(但不限於)球柵陣列封裝體或腳針陣列封裝體。例如，第二待測電子元件封裝體60可為DRAM封裝體。

第5C圖顯示第二待測電子元件封裝體60之背側的上視圖，其具有複數個第二外部端點602，排列成第二端點配置(terminal configuration)602c。每一第二外部端點602可具有特定的功能。根據這些第二外部端點602之不同功能，其亦分別被標示為f1-f9。例如，其中一第二外部端點602可用作(但不限於)指令端點、電源端點、或接地端點等等。第二外部端點602之定義(definition)及/或分佈與第一待測電子元件封裝體40之第一外部端點402不同。

如第4B及6B圖所示，提供第二可交替插板15。在一實施例中，可交替插板14之尺寸與第二可交替插板15之尺寸大抵相同。第二可交替插板15為具有導電圖案形成於其中的絕緣板。其中之導電圖案包括複數個第三接墊152、複數個第四接墊154、及複數個導線層156。接著，將第二可交替插板15放置於測試槽座12之第一部分121與第二部分122之間，且將第二待測電子元件封裝體60放入凹槽124中，其中第二外部端點602面朝上以與第三接墊152電性接觸。這些第三接墊152排列成第三墊配置(pad configuration)152c並面向凹槽124，其中第三墊配置152c與第二端點配置602c彼此相對應匹配。

這些第四接墊154排列成第四墊配置154c，其與接觸針16之針配置16c彼此相對應匹配。因此，第二可交替插板15之第四接墊154的第四墊配置154c係與第一可交替插板14之第二接墊144的第二墊配置144c大抵相同。第6B圖顯示第二可交替插板15的上視圖。每一接觸針16與一特定的第四接墊154電性接觸，該特定的第四接墊154透過特定的導線層156而與特定的第三接墊152電性連接。例如，透過特定的導線層156及特定的第三接墊152，具有第一功能(f1)之第二外部端點602電性連接至特定的第四接墊154(亦標以f1)，且第四接墊154(f1)對應至特定的接觸針16。因此，每一接觸針16係與預定的具有特定功能之第二外部端點602電性耦接。接著，可藉由測試機器30經由接觸針16與第二可交替插板15所提供之導電路徑而對第二待測電子元件封裝體60進行電性及/或可靠度測試。僅需對第三接墊152之分佈與導線層156之佈局作調整以承接第二外部端點602，並將每一第二外部端點602分別引導至對應的第四接墊154。因為第四接墊154之第四墊配置154c與接觸針16之針配置16c維持相同，所以可直接採用第4A圖所述之測試裝置10來對第二待測電子元件封裝體60進行測試。不需形成具有新的針配置之測試槽座。測試工具之成本可顯著地減少。

同樣地，可選擇性進行內部針測測試。在此情形中，可於第二可交替插板15中形成開口158以露出部分的第二待測電子元件封裝體60。此外，如第5C圖所示，於第二待測電子元件封裝體60之露出部分形成探測開口648。例如，可進行圖案化製程(如微影製程)以形成探測開口648。應注意的是，探測開口648之位置較佳不與第二外部端點602之位置重疊。如第4B及5C圖所示，將內部探針45放入開口158及探測開口648中(見第5C圖)以進行內部針測測試。

本發明實施例之探測裝置可適於測試許多種類之具有不同的外部端點配置(external terminal configuration)及/或不同外部端點定義(external terminal definitions)的電子元件封裝體。在本發明實施例中，可能僅可交替插板需改變，而所有其他的測試構件(包括測試槽座、界面印刷電路板、及測試機器)可維持相同。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧測試裝置

12‧‧‧測試槽座

14、15‧‧‧可交替插板

16‧‧‧接觸針

16c‧‧‧針配置

30‧‧‧測試機器

32‧‧‧界面印刷電路板

34‧‧‧電纜線

40、60‧‧‧待測電子元件封裝體

45‧‧‧內部探針

121‧‧‧測試槽座第一部份

122‧‧‧測試槽座第二部分

121a‧‧‧熱能轉換裝置

124‧‧‧凹槽

124a‧‧‧底部

142、144、152、154‧‧‧接墊

142c、144c、152c、154c‧‧‧墊配置

146、156‧‧‧導線層

148、158‧‧‧開口

402、602‧‧‧外部端點

402c、602c‧‧‧端點配置

548、648‧‧‧探測開口

第1圖顯示根據本發明一實施例之電子元件封裝體之測試裝置的剖面圖。

第2圖顯示根據本發明一實施例之可交替插板之上視圖。

第3圖顯示根據本發明一實施例之電子元件封裝體之測試裝置的剖面圖。

第4A及4B圖顯示根據本發明不同實施例之電子元件封裝體之測試裝置的剖面圖。

第5A-5C圖顯示根據本發明不同實施例之電子元件封裝體的上視圖。

第6A-6B圖顯示根據本發明不同實施例之可交替插板的上視圖。

10．．．測試裝置

12．．．測試槽座

14．．．可交替插板

16．．．接觸針

16c．．．針配置

121．．．測試槽座第一部份

122．．．測試槽座第二部分

121a．．．熱能轉換裝置

124．．．凹槽

124a．．．底部

142、144．．．接墊

148．．．開口

Claims

一種電子元件封裝體之測試裝置，包括：一測試槽座，具有一第一部分及位於該第一部分上之一第二部分，其中該第一部分具有一凹槽，用以承接一待測電子元件封裝體，該待測電子元件封裝體具有複數個外部端點，該些外部端點排列成一端點配置；一可交替插板，設置於該第一部分與該第二部分之間，且部分延伸於該凹槽之上，其中該可交替插板包括：複數個第一接墊，排列成一第一墊配置，該第一墊配置與該端點配置彼此相對應匹配，並面向該凹槽；複數個第二接墊，排列成一第二墊配置，且設置於該第一部分與該第二部分之間；以及複數個導線層，各分別將其中一該些第一接墊電性連接至其中一該些第二接墊；以及複數個接觸針，各穿過該第二部分且與該可交替插板之該些第二接墊的其中之一電性連接，其中該些接觸針排列成一針配置，且該第二墊配置與該針配置彼此相對應匹配。
如申請專利範圍第1項所述之電子元件封裝體之測試裝置，更包括：一界面印刷電路板，電性連接至該些接觸針；以及一測試機器，電性耦接至該界面印刷電路板。
如申請專利範圍第1項所述之電子元件封裝體之測試裝置，其中該可交替插板更包括一開口，用以使該待測電子元件封裝體之一部分露出。
如申請專利範圍第1項所述之電子元件封裝體之測試裝置，其中該測試槽座之該第一部分包括一熱能轉換裝置，用以將熱能傳至該待測電子元件封裝體或將熱能自該待測電子元件封裝體傳出。
如申請專利範圍第4項所述之電子元件封裝體之測試裝置，其中該熱能轉換裝置之一表面設置於該凹槽之一底部處。
如申請專利範圍第1項所述之電子元件封裝體之測試裝置，其中該些接觸針包括一彈簧探針。
如申請專利範圍第1項所述之電子元件封裝體之測試裝置，其中該待測電子元件封裝體包括一球柵陣列封裝體或一腳針陣列封裝體。
如申請專利範圍第1項所述之電子元件封裝體之測試裝置，其中該些外部端點包括一銲球。
如申請專利範圍第1項所述之電子元件封裝體之測試裝置，其中該待測電子元件封裝體包括一動態隨機存取記憶體封裝體。
如申請專利範圍第1項所述之電子元件封裝體之測試裝置，其中該可交替插板包括一印刷電路板。
一種電子元件封裝體的測試方法，包括：提供一第一待測電子元件封裝體，具有複數個第一外部端點，排列成一第一端點配置；提供一測試槽座，具有一第一部分及位於該第一部分上之一第二部分，其中該第一部分具有一凹槽，用以承接一待測電子元件封裝體；將一可交替插板設置於該第一部分與該第二部分之間，其中該可交替插板部分延伸於該凹槽之上，且包括：複數個第一接墊，排列成一第一墊配置，該第一墊配置與該第一端點配置彼此相對應匹配，並面向該凹槽；複數個第二接墊，排列成一第二墊配置，且設置於該測試槽座之該第一部分與該第二部分之間；以及複數個導線層，各分別將其中一該些第一接墊電性連接至其中一該些第二接墊；提供複數個接觸針，各穿過該測試槽座之該第二部分且與該可交替插板之該些第二接墊的其中之一電性連接，其中該些接觸針排列成一針配置，且該第二墊配置與該針配置彼此相對應匹配；以及將該第一待測電子元件封裝體放進該凹槽之中，使每一該些第一外部端點分別電性連接至其中一該些第一接墊。
如申請專利範圍第11項所述之電子元件封裝體的測試方法，更包括：提供一界面印刷電路板，電性連接至該些接觸針；以及提供一測試機器，電性耦接至該界面印刷電路板。
如申請專利範圍第11項所述之電子元件封裝體的測試方法，其中該可交替插板更包括一開口，用以使該待測電子元件封裝體之一部分露出。
如申請專利範圍第13項所述之電子元件封裝體的測試方法，更包括：形成一探測開口，穿過該第一待測電子元件封裝體之露出的部分；以及將一內部探針放入該探測開口中以對該第一待測電子元件封裝體進行內部針測。
如申請專利範圍第11項所述之電子元件封裝體的測試方法，其中該測試槽座之該第一部分包括一熱能轉換裝置，用以將熱能傳至該待測電子元件封裝體或將熱能自該待測電子元件封裝體傳出。
如申請專利範圍第15項所述之電子元件封裝體的測試方法，更包括藉由該熱能轉換裝置而使該第一待測電子元件封裝體升溫或降溫。
如申請專利範圍第11項所述之電子元件封裝體的測試方法，更包括：移除該第一待測電子元件封裝體及該可交替插板；提供一第二待測電子元件封裝體，具有複數個第二外部端點，排列成一第二端點配置；將一第二可交替插板設置於該第一部分與該第二部分之間，其中該可交替插板部分延伸於該凹槽之上，且包括：複數個第三接墊，排列成一第三墊配置，該第三墊配置與該第二端點配置彼此相對應匹配，並面向該凹槽；複數個第四接墊，排列成一第四墊配置，且設置於該測試槽座之該第一部分與該第二部分之間，其中該第四墊配置與該第二墊配置大抵相同；以及複數個第二導線層，各分別將其中一該些第三接墊電性連接至其中一該些第四接墊；以及將該第二待測電子元件封裝體放進該凹槽之中，使每一該些第二外部端點分別電性連接至其中一該些第三接墊，其中，在將該第二待測電子元件封裝體放置於該第一部分與該第二部分之後，每一該些接觸針分別與該第二可交替插板之該些第四接墊的其中之一電性連接，且該第四墊配置與該針配置彼此相對應匹配。
如申請專利範圍第17項所述之電子元件封裝體的測試方法，其中該可交替插板之尺寸與該第二可交替插板之尺寸大抵相同。
如申請專利範圍第11項所述之電子元件封裝體的測試方法，其中該待測電子元件封裝體包括一球柵陣列封裝體或一腳針陣列封裝體。
如申請專利範圍第11項所述之電子元件封裝體的測試方法，其中該待測電子元件封裝體包括一動態隨機存取記憶體封裝體。