TWI732548B - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TWI732548B
TWI732548B TW109115776A TW109115776A TWI732548B TW I732548 B TWI732548 B TW I732548B TW 109115776 A TW109115776 A TW 109115776A TW 109115776 A TW109115776 A TW 109115776A TW I732548 B TWI732548 B TW I732548B
Authority
TW
Taiwan
Prior art keywords
circuit board
printed circuit
package
solder balls
chip
Prior art date
Application number
TW109115776A
Other languages
English (en)
Other versions
TW202143399A (zh
Inventor
林敏龍
廖鄭雄
Original Assignee
宇瞻科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宇瞻科技股份有限公司 filed Critical 宇瞻科技股份有限公司
Priority to TW109115776A priority Critical patent/TWI732548B/zh
Application granted granted Critical
Publication of TWI732548B publication Critical patent/TWI732548B/zh
Publication of TW202143399A publication Critical patent/TW202143399A/zh

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種封裝結構，其包括封裝模組、印刷電路板和位於封裝模組和印刷電路板之間的環氧樹脂層。其中印刷電路板具有貫穿該印刷電路板之至少一注射孔，且注射孔通往部分的相鄰之該些導電銲球之間的空間，讓環氧樹脂的底部填充膠可經由注射孔，注入並填滿封裝模組中心區域和和該印刷電路板之間的空間。 申請案號：
申請日： IPC分類：

Description

封裝結構
本發明涉及一種封裝結構，特別是環氧樹脂層位於一種封裝結構之晶片和印刷電路板的空間內。
由於半導體晶片封裝的密度逐漸增加的趨勢，已發展出細間距球柵陣列(FBGA)封裝，以允許減少半導體封裝輪廓並提供增加的封裝密度。一般而言，FBGA封裝包含具有導線架的半導體晶粒，且導線架安裝於印刷電路板(PCB)之頂面。半導體晶粒具有複數個接合墊來電性連接導線架。此外，接合引線係用來連接在半導體晶粒上之該些接合墊以及導線架上的導電墊。導電元件，例如銲球，其係接合至PCB上的導電線路。半導體晶粒、導線架和接合引線係以一封裝膠體進行封裝。
PCB製造商係使用焊球陣列封裝 (Ball Grid Array，BGA)和其他高密度陣列封裝來減少特定產品所需要的電路板空間。為了減少電路板空間，PCB製造商已使用更小節距的銲球間距，亦即銲球行與銲球列之間的間距。為了使用這些更小的間距，PCB製造商更需要使用昂貴的技術來製造PCB。
而當PCB製造商已使用更小間距的銲球間距時，所產生的高熱必須移除。目前業界常見散熱方式是透過金屬散熱器、熱管散熱器、風扇、石墨稀貼片、金屬片和導熱墊等方式將熱導出到外部金屬和導熱介質、或是讓空氣對流方式散熱。然而，這些散熱方式的散熱效果仍然不佳。
本發明之主要目的係在提供一種封裝結構，能在位於BGA背面之PCB上新增一個或數個以上的注射孔，讓自動點膠機注射頭可以由注射孔將環氧樹脂注入到靠近BGA中心與PCB之間的空間內，並進而向外擴散後，讓環氧樹脂更容易將BGA和PCB之間的空間填滿。
另外，在PCB打件時，若有PCB正反兩面都要接上BGA，則可設計讓兩個BGA錯位放置，並在PCB上預留所需的注射孔，以利環氧樹脂膠的填充。此方式可便利加工作業，也可讓位於正反面的BGA因工作所產生的熱能可以彼此隔絕，不會互相影響。
鑑於上述，提供一種封裝結構，其包括第一封裝模組、印刷電路板和第一隔熱層。該第一封裝模組包括第一晶片以及位於該第一晶片之下的複數個第一導電銲球。該印刷電路板包括位於該印刷電路板的第一面上之複數個第一接腳，用以分別電性連接該些第一導電銲球。該第一隔熱層係填滿於該第一晶片和該印刷電路板之間的空間內，其中該第一隔熱層係包含一環氧樹脂。
依據一實施例，其中該第一封裝模組可為球柵陣列封裝 (Ball-grid arrays; BGA)。
依據另一實施例，該印刷電路板更包含至少一第一注射孔，其中該至少一第一注射孔係貫穿該印刷電路板，且該至少一第一注射孔通往部分的相鄰之該些第一導電銲球之間。
依據又一實施例，其中每一該些第一導電銲球的間隔寬度為固定。
依據另一實施例，更包括第二封裝模組以及第二隔熱層。該第二封裝模組包括第二晶片以及位於該第二晶片之下的複數個第二導電銲球。而且，該印刷電路板還包括位於該印刷電路板的第二面上之複數個第二接腳，用以分別電性連接該些第二導電銲球。該第二隔熱層係填滿於該第二晶片和該印刷電路板之間的空間，其中該第二隔熱層係包含該環氧樹脂。
依據另一實施例，其中該第二封裝模組可為球柵陣列封裝。
依據又一實施例，其中該印刷電路板更包括至少一第二注射孔，其中該至少一第二注射孔係貫穿該印刷電路板，且該至少一第二注射孔通往部分的相鄰之該些第二導電銲球之間
依據另一實施例，其中每一該些第二導電銲球的間隔寬度為固定。
配合所附之圖式詳細說明本發明之實施例，該些圖式均為簡化之示意圖，僅以示意之結構或方法來說明本發明有關之元件與組合關係。因此，圖中所顯示之元件並非以實際實施之數量、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或以誇張或是簡化處理，以提供更清楚的描述。實際實施之數量、形狀或尺寸比例可以為選擇性之設計與配置，詳細之元件佈局可能更為複雜。
圖2所繪為依據本發明一實施例之一種封裝結構之操作架構示意圖。在第2圖中，封裝結構100包括第一封裝模組120a、印刷電路板110和第一環氧樹脂層130a。該第一封裝模組120a包括第一晶片122a以及位於該第一晶片122a之下的複數個第一導電銲球124a。該印刷電路板110包括位於該印刷電路板的第一面110a上之複數個第一接腳112a和貫穿該印刷電路板110的至少一第一注射孔124a。該些第一接腳112a用以分別電性連接該些第一導電銲球124a，該至少一第一注射孔114a通往部分的相鄰之該些第一導電銲球124a之間。該第一環氧樹脂層130a，位於該第一晶片120a和該印刷電路板110之間以及部分之該至少一第一注射孔114a之內。該第一環氧樹脂層130a係使用第一注射器150a經由該至少一第一注射孔114a，將做為底部填充膠用之環氧樹脂注入到該第一晶片120a和該印刷電路板110之間的縫隙中，將縫隙填滿。
圖2所繪為依據本發明另一實施例之一種封裝結構之操作架構示意圖。在第2圖中，除了如圖1所示的封裝結構100的元件之外，封裝結構200還包括第二封裝模組120b，其包括第二晶片122b以及位於該第二晶片122b之下的複數個第二導電銲球124b。而且，該印刷電路板110還包括位於該印刷電路板110的第二面110b上之複數個第二接腳112b和貫穿該印刷電路板110的至少一第二注射孔114b。該些第二接腳112b用以分別電性連接該些第二導電銲球124b，該至少一第二注射孔114b通往部分的相鄰之該些第二導電銲球124b之間。該第二環氧樹脂層130b，位於該第二晶片122b和該印刷電路板110之間以及該至少一第二注射孔114b之內。該第二環氧樹脂層130b係使用第二注射器150b經由該至少一第二注射孔114b，將做為底部填充膠用之環氧樹脂注入到該第二晶片120b和該印刷電路板110之間的縫隙中，將縫隙填滿。
其中，該第一封裝模組120a及該第二封裝模組120b例如可為球柵陣列封裝 (Ball-grid arrays; BGA)，如細間距球柵陣列(FBGA)封裝、超細間距球柵陣列(VFBGA)封裝、微球柵陣列(μBGA)封裝或窗口球柵陣列(WBGA)封裝，但不限於此。
綜合上述所言，本發明利用底部填充膠用之環氧樹脂的特性，在位於BGA背面之PCB上新增一個或數個以上的注射孔，讓自動點膠機注射頭可以由注射孔將環氧樹脂注入到靠近BGA中心與PCB之間的空間內，並進而向外擴散後，讓環氧樹脂更容易將BGA和PCB之間的空間填滿。如此，可改善環氧樹脂之一般常見填充不完全的問題。
另外，在PCB打件時，若有PCB正反兩面都要接上BGA，則可設計讓兩個BGA錯位放置，並在PCB上預留所需的注射孔，以利環氧樹脂膠的填充。此方式可便利加工作業，也可讓位於正反面的BGA因工作所產生的熱能可以彼此隔絕，不會互相影響。
因此，透過上述環氧樹脂的注射填充方式，可阻隔BGA中晶片所產生熱能傳導至並累積在PCB上。因此，可以控制熱能傳導的方向，將熱能用最短的路徑傳導到外部與外界空氣接觸，以避免大量熱能累積在封裝結構中。如下圖4所述，以NP Nano Module 進行相關實驗。
接下來，以NP奈米模組(NP Nano Module)進行相關的溫度測試實驗。在此模組中，PCB上有PCIe的插槽，具有SATA介面的μSSD插在PCIe的插槽之中。而測試用的Iometer為一種測量單個系統和群集系統(cluster system)之子系統I/O數據的一套軟體。
表1：無散熱片設置的NP奈米模組之溫度測試數據。
無散熱片 PCIe uSSD
常溫上昇至30℃ 59℃ 53℃
30℃靜置15分 56℃ 49℃
30℃下跑Iometer 15分 86℃ 68℃
30℃上昇至70℃ 92℃ 83℃
70℃靜置15分 118℃ 103℃
70℃下跑Iometer 15分 126℃ 108℃
表2：無散熱片設置但有灌入環氧樹脂的NP奈米模組之溫度測試數據，所使用的環氧樹脂為市面上可購得之環氧樹脂。
灌膠(無散熱片) PCIe uSSD
常溫上昇至30℃ 42℃ 43℃
30℃靜置15分 40℃ 41℃
30℃下跑Iometer 15分 57℃ 57℃
30℃上昇至70℃ 82℃ 82℃
70℃靜置15分 86℃ 86℃
70℃下跑Iometer 15分 94℃ 96℃
表3：設置不鏽鋼散熱片的NP奈米模組之溫度測試數據。
散熱片(不鏽鋼) PCIe uSSD
常溫上昇至30℃ 50℃ 49℃
30℃靜置15分 48℃ 48℃
30℃下跑Iometer 15分 75℃ 76℃
30℃上昇至70℃ 90℃ 89℃
70℃靜置15分 104℃ 106℃
70℃下跑Iometer 15分 105℃ 106℃
表4：設置鋁散熱片的NP奈米模組之溫度測試數據。
散熱片(鋁) PCIe uSSD
常溫上昇至30℃ 46℃ 45℃
30℃靜置15分 45℃ 44℃
30℃下跑Iomter 15分 68℃ 67℃
30℃上昇至70℃ 86℃ 86℃
70℃靜置15分 85℃ 84℃
70℃下跑Ioemter 15分 94℃ 94℃
比較表2-4，可知在環境溫度30℃下，只使用環氧樹脂灌膠的模組，不論是否有跑Iometer程式，其散熱表現比使用不銹鋼散熱片的模組要佳，但比使用鋁散熱片的模組稍差一些。但是當環境溫度上升至70℃下，只使用環氧樹脂灌膠的模組，不論是否有跑Iometer程式，其散熱表現則與使用鋁散熱片的模組旗鼓相當。這結果顯示，使用環氧樹脂灌膠可以有效地達到散熱的功效。
100、200:封裝結構 110:印刷電路板 110a:第一面 110b:第二面 112a:第一接腳 112b:第二接腳 114a:第一注射孔 114b:第二注射孔 120a:第一封裝模組 120b:第二封裝模組 122a:第一晶片 122b:第二晶片 124a:第一導電銲球 124b:第二導電銲球 130a:第一環氧樹脂層 130b:第二環氧樹脂層 150a:第一注射器 150b:第二注射器
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附附圖之說明如下： 圖1所繪為依據本發明一實施例之一種封裝結構之操作架構示意圖。 圖2所繪為依據本發明另一實施例之一種封裝結構之操作架構示意圖。
100、200:封裝結構
110:印刷電路板
110a:第一面
112a:第一接腳
114a:第一注射孔
120a:第一封裝模組
122a:第一晶片
124a:第一導電銲球
130a:第一環氧樹脂層
150a:第一注射器

Claims (7)

  1. 一種封裝結構，其包括：一第一封裝模組，包括：一第一晶片；以及複數個第一導電銲球，位於該第一晶片之下；一印刷電路板，該印刷電路板包括：複數個第一接腳，位於該印刷電路板的第一面上，該些第一接腳分別電性連接每一該些第一導電銲球；以及至少一第一注射孔，係貫穿該印刷電路板且該至少一第一注射孔通往部分的相鄰之該些第一導電銲球之間；以及一第一隔熱層，係填滿於該第一晶片和該印刷電路板之間的空間內，其中該第一隔熱層係包含一環氧樹脂。
  2. 根據請求項1所述之封裝結構，其中該第一封裝模組包含一球柵陣列封裝。
  3. 根據請求項1所述之封裝結構，其中每一該些第一導電銲球的間隔寬度為固定。
  4. 根據請求項1所述之封裝結構，更包括：一第二封裝模組，包括：一第二晶片；以及複數個第二導電銲球，位於該第二晶片之下；該印刷電路板更包括： 複數個第二接腳，位於該印刷電路板的第二面上，該些第二接腳分別電性連接每一該些第二導電銲球；以及一第二隔熱層，係填滿於該第二晶片和該印刷電路板之間的空間，其中該第二隔熱層係包含該環氧樹脂。
  5. 根據請求項4所述之封裝結構，其中該第二封裝模組包含一球柵陣列封裝。
  6. 根據請求項4所述之封裝結構，其中該印刷電路板更包括至少一第二注射孔，其中該至少一第二注射孔係貫穿該印刷電路板，且該至少一第二注射孔通往部分的相鄰之該些第二導電銲球之間。
  7. 根據請求項4所述之封裝結構，其中每一該些第二導電銲球的間隔寬度為固定。
TW109115776A 2020-05-12 2020-05-12 封裝結構 TWI732548B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109115776A TWI732548B (zh) 2020-05-12 2020-05-12 封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109115776A TWI732548B (zh) 2020-05-12 2020-05-12 封裝結構

Publications (2)

Publication Number Publication Date
TWI732548B true TWI732548B (zh) 2021-07-01
TW202143399A TW202143399A (zh) 2021-11-16

Family

ID=77911349

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115776A TWI732548B (zh) 2020-05-12 2020-05-12 封裝結構

Country Status (1)

Country Link
TW (1) TWI732548B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW293164B (en) * 1995-10-17 1996-12-11 Prolinx Labs Corp A ball grid array structure and method for packaging an integrated circuit chip
TW557555B (en) * 2002-08-14 2003-10-11 Siliconware Precision Industries Co Ltd Flip chip package having underfill materials with different Young's module
TWI237370B (en) * 2004-07-30 2005-08-01 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
US20080054433A1 (en) * 2006-09-05 2008-03-06 Samsung Electronics Co., Ltd. Multi-chip package with spacer for blocking interchip heat transfer
TW200915523A (en) * 2007-09-28 2009-04-01 Samsung Electronics Co Ltd Semiconductor package and method of fabricating the same
TW200917449A (en) * 2007-10-15 2009-04-16 Powertech Technology Inc POP (package-on-package) device with movable external terminals
TW201442203A (zh) * 2013-02-11 2014-11-01 Marvell World Trade Ltd 層疊封裝結構
TW201524283A (zh) * 2013-10-25 2015-06-16 Lg Innotek Co Ltd 印刷電路板及其製造方法與使用其之半導體封裝件
US20180090411A1 (en) * 2016-09-28 2018-03-29 Intel Corporation Thermal interfaces for integrated circuit packages
US20190378807A1 (en) * 2018-06-12 2019-12-12 Nepes Co., Ltd. Semiconductor package and method of manufacturing same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW293164B (en) * 1995-10-17 1996-12-11 Prolinx Labs Corp A ball grid array structure and method for packaging an integrated circuit chip
TW557555B (en) * 2002-08-14 2003-10-11 Siliconware Precision Industries Co Ltd Flip chip package having underfill materials with different Young's module
TWI237370B (en) * 2004-07-30 2005-08-01 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
US20080054433A1 (en) * 2006-09-05 2008-03-06 Samsung Electronics Co., Ltd. Multi-chip package with spacer for blocking interchip heat transfer
TW200915523A (en) * 2007-09-28 2009-04-01 Samsung Electronics Co Ltd Semiconductor package and method of fabricating the same
TW200917449A (en) * 2007-10-15 2009-04-16 Powertech Technology Inc POP (package-on-package) device with movable external terminals
TW201442203A (zh) * 2013-02-11 2014-11-01 Marvell World Trade Ltd 層疊封裝結構
TW201524283A (zh) * 2013-10-25 2015-06-16 Lg Innotek Co Ltd 印刷電路板及其製造方法與使用其之半導體封裝件
US20180090411A1 (en) * 2016-09-28 2018-03-29 Intel Corporation Thermal interfaces for integrated circuit packages
US20190378807A1 (en) * 2018-06-12 2019-12-12 Nepes Co., Ltd. Semiconductor package and method of manufacturing same

Also Published As

Publication number Publication date
TW202143399A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
US7061092B2 (en) High-density modularity for ICS
US7288841B2 (en) Laminated semiconductor package
US7247523B1 (en) Two-sided wafer escape package
KR101194842B1 (ko) 반도체 패키지가 삽입된 인쇄회로기판
KR0184076B1 (ko) 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US7863735B1 (en) Integrated circuit packaging system with a tiered substrate package and method of manufacture thereof
US8796830B1 (en) Stackable low-profile lead frame package
US20090146283A1 (en) Stacked-type chip package structure and fabrication method thereof
US20070284715A1 (en) System-in-package device
JP2009070965A (ja) 半導体装置
JP2006502587A (ja) マルチチップパッケージ用のコンポーネント、方法およびアセンブリ
US7696618B2 (en) POP (package-on-package) semiconductor device
US20230260891A1 (en) Semiconductor package including an interposer and method of fabricating the same
KR100885918B1 (ko) 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법
KR20210016216A (ko) 반도체 패키지 및 그의 제조 방법
JP2014187343A (ja) 半導体チップ及び半導体装置
TWI732548B (zh) 封裝結構
Chong et al. Development of a new improved high performance flip chip BGA package
KR100642748B1 (ko) 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
US7939371B1 (en) Flip-flop semiconductor device packaging using an interposer
CN113658923A (zh) 封装结构
KR20090041987A (ko) 미세 피치형 본드패드를 갖는 반도체 소자
JP3670102B2 (ja) 半導体装置およびその製造方法
US20240186288A1 (en) Semiconductor package and manufacturing method thereof
JP2000058699A (ja) 半導体装置およびその製造方法